drivers/net/ethernet/micrel/ks8851.h

   1 /* drivers/net/ethernet/micrel/ks8851.h
   2  *
   3  * Copyright 2009 Simtec Electronics
   4  *      Ben Dooks <ben@simtec.co.uk>
   5  *
   6  * KS8851 register definitions
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11 */
  12
  13 #define KS_CCR                                  0x08
  14 #define CCR_LE                                  (1 << 10)   /* KSZ8851-16MLL */
  15 #define CCR_EEPROM                              (1 << 9)
  16 #define CCR_SPI                                 (1 << 8)    /* KSZ8851SNL    */
  17 #define CCR_8BIT                                (1 << 7)    /* KSZ8851-16MLL */
  18 #define CCR_16BIT                               (1 << 6)    /* KSZ8851-16MLL */
  19 #define CCR_32BIT                               (1 << 5)    /* KSZ8851-16MLL */
  20 #define CCR_SHARED                              (1 << 4)    /* KSZ8851-16MLL */
  21 #define CCR_48PIN                               (1 << 1)    /* KSZ8851-16MLL */
  22 #define CCR_32PIN                               (1 << 0)    /* KSZ8851SNL    */
  23
  24 /* MAC address registers */
  25 #define KS_MAR(_m)                              (0x15 - (_m))
  26 #define KS_MARL                                 0x10
  27 #define KS_MARM                                 0x12
  28 #define KS_MARH                                 0x14
  29
  30 #define KS_OBCR                                 0x20
  31 #define OBCR_ODS_16mA                           (1 << 6)
  32
  33 #define KS_EEPCR                                0x22
  34 #define EEPCR_EESRWA                            (1 << 5)
  35 #define EEPCR_EESA                              (1 << 4)
  36 #define EEPCR_EESB                              (1 << 3)
  37 #define EEPCR_EEDO                              (1 << 2)
  38 #define EEPCR_EESCK                             (1 << 1)
  39 #define EEPCR_EECS                              (1 << 0)
  40
  41 #define KS_MBIR                                 0x24
  42 #define MBIR_TXMBF                              (1 << 12)
  43 #define MBIR_TXMBFA                             (1 << 11)
  44 #define MBIR_RXMBF                              (1 << 4)
  45 #define MBIR_RXMBFA                             (1 << 3)
  46
  47 #define KS_GRR                                  0x26
  48 #define GRR_QMU                                 (1 << 1)
  49 #define GRR_GSR                                 (1 << 0)
  50
  51 #define KS_WFCR                                 0x2A
  52 #define WFCR_MPRXE                              (1 << 7)
  53 #define WFCR_WF3E                               (1 << 3)
  54 #define WFCR_WF2E                               (1 << 2)
  55 #define WFCR_WF1E                               (1 << 1)
  56 #define WFCR_WF0E                               (1 << 0)
  57
  58 #define KS_WF0CRC0                              0x30
  59 #define KS_WF0CRC1                              0x32
  60 #define KS_WF0BM0                               0x34
  61 #define KS_WF0BM1                               0x36
  62 #define KS_WF0BM2                               0x38
  63 #define KS_WF0BM3                               0x3A
  64
  65 #define KS_WF1CRC0                              0x40
  66 #define KS_WF1CRC1                              0x42
  67 #define KS_WF1BM0                               0x44
  68 #define KS_WF1BM1                               0x46
  69 #define KS_WF1BM2                               0x48
  70 #define KS_WF1BM3                               0x4A
  71
  72 #define KS_WF2CRC0                              0x50
  73 #define KS_WF2CRC1                              0x52
  74 #define KS_WF2BM0                               0x54
  75 #define KS_WF2BM1                               0x56
  76 #define KS_WF2BM2                               0x58
  77 #define KS_WF2BM3                               0x5A
  78
  79 #define KS_WF3CRC0                              0x60
  80 #define KS_WF3CRC1                              0x62
  81 #define KS_WF3BM0                               0x64
  82 #define KS_WF3BM1                               0x66
  83 #define KS_WF3BM2                               0x68
  84 #define KS_WF3BM3                               0x6A
  85
  86 #define KS_TXCR                                 0x70
  87 #define TXCR_TCGICMP                            (1 << 8)
  88 #define TXCR_TCGUDP                             (1 << 7)
  89 #define TXCR_TCGTCP                             (1 << 6)
  90 #define TXCR_TCGIP                              (1 << 5)
  91 #define TXCR_FTXQ                               (1 << 4)
  92 #define TXCR_TXFCE                              (1 << 3)
  93 #define TXCR_TXPE                               (1 << 2)
  94 #define TXCR_TXCRC                              (1 << 1)
  95 #define TXCR_TXE                                (1 << 0)
  96
  97 #define KS_TXSR                                 0x72
  98 #define TXSR_TXLC                               (1 << 13)
  99 #define TXSR_TXMC                               (1 << 12)
 100 #define TXSR_TXFID_MASK                         (0x3f << 0)
 101 #define TXSR_TXFID_SHIFT                        (0)
 102 #define TXSR_TXFID_GET(_v)                      (((_v) >> 0) & 0x3f)
 103
 104 #define KS_RXCR1                                0x74
 105 #define RXCR1_FRXQ                              (1 << 15)
 106 #define RXCR1_RXUDPFCC                          (1 << 14)
 107 #define RXCR1_RXTCPFCC                          (1 << 13)
 108 #define RXCR1_RXIPFCC                           (1 << 12)
 109 #define RXCR1_RXPAFMA                           (1 << 11)
 110 #define RXCR1_RXFCE                             (1 << 10)
 111 #define RXCR1_RXEFE                             (1 << 9)
 112 #define RXCR1_RXMAFMA                           (1 << 8)
 113 #define RXCR1_RXBE                              (1 << 7)
 114 #define RXCR1_RXME                              (1 << 6)
 115 #define RXCR1_RXUE                              (1 << 5)
 116 #define RXCR1_RXAE                              (1 << 4)
 117 #define RXCR1_RXINVF                            (1 << 1)
 118 #define RXCR1_RXE                               (1 << 0)
 119
 120 #define KS_RXCR2                                0x76
 121 #define RXCR2_SRDBL_MASK                        (0x7 << 5)  /* KSZ8851SNL    */
 122 #define RXCR2_SRDBL_SHIFT                       (5)         /* KSZ8851SNL    */
 123 #define RXCR2_SRDBL_4B                          (0x0 << 5)  /* KSZ8851SNL    */
 124 #define RXCR2_SRDBL_8B                          (0x1 << 5)  /* KSZ8851SNL    */
 125 #define RXCR2_SRDBL_16B                         (0x2 << 5)  /* KSZ8851SNL    */
 126 #define RXCR2_SRDBL_32B                         (0x3 << 5)  /* KSZ8851SNL    */
 127 #define RXCR2_SRDBL_FRAME                       (0x4 << 5)  /* KSZ8851SNL    */
 128 #define RXCR2_IUFFP                             (1 << 4)
 129 #define RXCR2_RXIUFCEZ                          (1 << 3)
 130 #define RXCR2_UDPLFE                            (1 << 2)
 131 #define RXCR2_RXICMPFCC                         (1 << 1)
 132 #define RXCR2_RXSAF                             (1 << 0)
 133
 134 #define KS_TXMIR                                0x78
 135
 136 #define KS_RXFHSR                               0x7C
 137 #define RXFSHR_RXFV                             (1 << 15)
 138 #define RXFSHR_RXICMPFCS                        (1 << 13)
 139 #define RXFSHR_RXIPFCS                          (1 << 12)
 140 #define RXFSHR_RXTCPFCS                         (1 << 11)
 141 #define RXFSHR_RXUDPFCS                         (1 << 10)
 142 #define RXFSHR_RXBF                             (1 << 7)
 143 #define RXFSHR_RXMF                             (1 << 6)
 144 #define RXFSHR_RXUF                             (1 << 5)
 145 #define RXFSHR_RXMR                             (1 << 4)
 146 #define RXFSHR_RXFT                             (1 << 3)
 147 #define RXFSHR_RXFTL                            (1 << 2)
 148 #define RXFSHR_RXRF                             (1 << 1)
 149 #define RXFSHR_RXCE                             (1 << 0)
 150
 151 #define KS_RXFHBCR                              0x7E
 152 #define RXFHBCR_CNT_MASK                        (0xfff << 0)
 153
 154 #define KS_TXQCR                                0x80
 155 #define TXQCR_AETFE                             (1 << 2)    /* KSZ8851SNL    */
 156 #define TXQCR_TXQMAM                            (1 << 1)
 157 #define TXQCR_METFE                             (1 << 0)
 158
 159 #define KS_RXQCR                                0x82
 160 #define RXQCR_RXDTTS                            (1 << 12)
 161 #define RXQCR_RXDBCTS                           (1 << 11)
 162 #define RXQCR_RXFCTS                            (1 << 10)
 163 #define RXQCR_RXIPHTOE                          (1 << 9)
 164 #define RXQCR_RXDTTE                            (1 << 7)
 165 #define RXQCR_RXDBCTE                           (1 << 6)
 166 #define RXQCR_RXFCTE                            (1 << 5)
 167 #define RXQCR_ADRFE                             (1 << 4)
 168 #define RXQCR_SDA                               (1 << 3)
 169 #define RXQCR_RRXEF                             (1 << 0)
 170
 171 #define KS_TXFDPR                               0x84
 172 #define TXFDPR_TXFPAI                           (1 << 14)
 173 #define TXFDPR_TXFP_MASK                        (0x7ff << 0)
 174 #define TXFDPR_TXFP_SHIFT                       (0)
 175
 176 #define KS_RXFDPR                               0x86
 177 #define RXFDPR_RXFPAI                           (1 << 14)
 178 #define RXFDPR_WST                              (1 << 12)   /* KSZ8851-16MLL */
 179 #define RXFDPR_EMS                              (1 << 11)   /* KSZ8851-16MLL */
 180 #define RXFDPR_RXFP_MASK                        (0x7ff << 0)
 181 #define RXFDPR_RXFP_SHIFT                       (0)
 182
 183 #define KS_RXDTTR                               0x8C
 184 #define KS_RXDBCTR                              0x8E
 185
 186 #define KS_IER                                  0x90
 187 #define KS_ISR                                  0x92
 188 #define IRQ_LCI                                 (1 << 15)
 189 #define IRQ_TXI                                 (1 << 14)
 190 #define IRQ_RXI                                 (1 << 13)
 191 #define IRQ_RXOI                                (1 << 11)
 192 #define IRQ_TXPSI                               (1 << 9)
 193 #define IRQ_RXPSI                               (1 << 8)
 194 #define IRQ_TXSAI                               (1 << 6)
 195 #define IRQ_RXWFDI                              (1 << 5)
 196 #define IRQ_RXMPDI                              (1 << 4)
 197 #define IRQ_LDI                                 (1 << 3)
 198 #define IRQ_EDI                                 (1 << 2)
 199 #define IRQ_SPIBEI                              (1 << 1)    /* KSZ8851SNL    */
 200 #define IRQ_DEDI                                (1 << 0)
 201
 202 #define KS_RXFCTR                               0x9C
 203 #define KS_RXFC                                 0x9D
 204 #define RXFCTR_RXFC_MASK                        (0xff << 8)
 205 #define RXFCTR_RXFC_SHIFT                       (8)
 206 #define RXFCTR_RXFC_GET(_v)                     (((_v) >> 8) & 0xff)
 207 #define RXFCTR_RXFCT_MASK                       (0xff << 0)
 208 #define RXFCTR_RXFCT_SHIFT                      (0)
 209
 210 #define KS_TXNTFSR                              0x9E
 211
 212 #define KS_MAHTR0                               0xA0
 213 #define KS_MAHTR1                               0xA2
 214 #define KS_MAHTR2                               0xA4
 215 #define KS_MAHTR3                               0xA6
 216
 217 #define KS_FCLWR                                0xB0
 218 #define KS_FCHWR                                0xB2
 219 #define KS_FCOWR                                0xB4
 220
 221 #define KS_CIDER                                0xC0
 222 #define CIDER_ID                                0x8870
 223 #define CIDER_REV_MASK                          (0x7 << 1)
 224 #define CIDER_REV_SHIFT                         (1)
 225 #define CIDER_REV_GET(_v)                       (((_v) >> 1) & 0x7)
 226
 227 #define KS_CGCR                                 0xC6
 228
 229 #define KS_IACR                                 0xC8
 230 #define IACR_RDEN                               (1 << 12)
 231 #define IACR_TSEL_MASK                          (0x3 << 10)
 232 #define IACR_TSEL_SHIFT                         (10)
 233 #define IACR_TSEL_MIB                           (0x3 << 10)
 234 #define IACR_ADDR_MASK                          (0x1f << 0)
 235 #define IACR_ADDR_SHIFT                         (0)
 236
 237 #define KS_IADLR                                0xD0
 238 #define KS_IAHDR                                0xD2
 239
 240 #define KS_PMECR                                0xD4
 241 #define PMECR_PME_DELAY                         (1 << 14)
 242 #define PMECR_PME_POL                           (1 << 12)
 243 #define PMECR_WOL_WAKEUP                        (1 << 11)
 244 #define PMECR_WOL_MAGICPKT                      (1 << 10)
 245 #define PMECR_WOL_LINKUP                        (1 << 9)
 246 #define PMECR_WOL_ENERGY                        (1 << 8)
 247 #define PMECR_AUTO_WAKE_EN                      (1 << 7)
 248 #define PMECR_WAKEUP_NORMAL                     (1 << 6)
 249 #define PMECR_WKEVT_MASK                        (0xf << 2)
 250 #define PMECR_WKEVT_SHIFT                       (2)
 251 #define PMECR_WKEVT_GET(_v)                     (((_v) >> 2) & 0xf)
 252 #define PMECR_WKEVT_ENERGY                      (0x1 << 2)
 253 #define PMECR_WKEVT_LINK                        (0x2 << 2)
 254 #define PMECR_WKEVT_MAGICPKT                    (0x4 << 2)
 255 #define PMECR_WKEVT_FRAME                       (0x8 << 2)
 256 #define PMECR_PM_MASK                           (0x3 << 0)
 257 #define PMECR_PM_SHIFT                          (0)
 258 #define PMECR_PM_NORMAL                         (0x0 << 0)
 259 #define PMECR_PM_ENERGY                         (0x1 << 0)
 260 #define PMECR_PM_SOFTDOWN                       (0x2 << 0)
 261 #define PMECR_PM_POWERSAVE                      (0x3 << 0)
 262
 263 /* Standard MII PHY data */
 264 #define KS_P1MBCR                               0xE4
 265 #define KS_P1MBSR                               0xE6
 266 #define KS_PHY1ILR                              0xE8
 267 #define KS_PHY1IHR                              0xEA
 268 #define KS_P1ANAR                               0xEC
 269 #define KS_P1ANLPR                              0xEE
 270
 271 #define KS_P1SCLMD                              0xF4
 272
 273 #define KS_P1CR                                 0xF6
 274 #define P1CR_LEDOFF                             (1 << 15)
 275 #define P1CR_TXIDS                              (1 << 14)
 276 #define P1CR_RESTARTAN                          (1 << 13)
 277 #define P1CR_DISAUTOMDIX                        (1 << 10)
 278 #define P1CR_FORCEMDIX                          (1 << 9)
 279 #define P1CR_AUTONEGEN                          (1 << 7)
 280 #define P1CR_FORCE100                           (1 << 6)
 281 #define P1CR_FORCEFDX                           (1 << 5)
 282 #define P1CR_ADV_FLOW                           (1 << 4)
 283 #define P1CR_ADV_100BT_FDX                      (1 << 3)
 284 #define P1CR_ADV_100BT_HDX                      (1 << 2)
 285 #define P1CR_ADV_10BT_FDX                       (1 << 1)
 286 #define P1CR_ADV_10BT_HDX                       (1 << 0)
 287
 288 #define KS_P1SR                                 0xF8
 289 #define P1SR_HP_MDIX                            (1 << 15)
 290 #define P1SR_REV_POL                            (1 << 13)
 291 #define P1SR_OP_100M                            (1 << 10)
 292 #define P1SR_OP_FDX                             (1 << 9)
 293 #define P1SR_OP_MDI                             (1 << 7)
 294 #define P1SR_AN_DONE                            (1 << 6)
 295 #define P1SR_LINK_GOOD                          (1 << 5)
 296 #define P1SR_PNTR_FLOW                          (1 << 4)
 297 #define P1SR_PNTR_100BT_FDX                     (1 << 3)
 298 #define P1SR_PNTR_100BT_HDX                     (1 << 2)
 299 #define P1SR_PNTR_10BT_FDX                      (1 << 1)
 300 #define P1SR_PNTR_10BT_HDX                      (1 << 0)
 301
 302 /* TX Frame control */
 303 #define TXFR_TXIC                               (1 << 15)
 304 #define TXFR_TXFID_MASK                         (0x3f << 0)
 305 #define TXFR_TXFID_SHIFT                        (0)