drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/ptp_clock_kernel.h>
  40 #include <linux/crash_dump.h>
  41 #include <linux/mlx5/driver.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/cq.h>
  44 #include <linux/mlx5/port.h>
  45 #include <linux/mlx5/vport.h>
  46 #include <linux/mlx5/transobj.h>
  47 #include <linux/mlx5/fs.h>
  48 #include <linux/rhashtable.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/fs.h"
  57
  58 extern const struct net_device_ops mlx5e_netdev_ops;
  59 struct page_pool;
  60
  61 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  62 #define MLX5E_METADATA_ETHER_LEN 8
  63
  64 #define MLX5_SET_CFG(p, f, v) MLX5_SET(create_flow_group_in, p, f, v)
  65
  66 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  67
  68 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  69 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  70
  71 #define MLX5E_MAX_PRIORITY      8
  72 #define MLX5E_MAX_DSCP          64
  73 #define MLX5E_MAX_NUM_TC        8
  74
  75 #define MLX5_RX_HEADROOM NET_SKB_PAD
  76 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  77                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  78
  79 #define MLX5E_RX_MAX_HEAD (256)
  80
  81 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  82         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  83 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  84         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  85 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  86         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  87
  88 #define MLX5_MPWRQ_LOG_WQE_SZ                   18
  89 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
  90                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
  91 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
  92
  93 #define MLX5_MTT_OCTW(npages) (ALIGN(npages, 8) / 2)
  94 #define MLX5E_REQUIRED_WQE_MTTS         (ALIGN(MLX5_MPWRQ_PAGES_PER_WQE, 8))
  95 #define MLX5E_LOG_ALIGNED_MPWQE_PPW     (ilog2(MLX5E_REQUIRED_WQE_MTTS))
  96 #define MLX5E_REQUIRED_MTTS(wqes)       (wqes * MLX5E_REQUIRED_WQE_MTTS)
  97 #define MLX5E_MAX_RQ_NUM_MTTS   \
  98         ((1 << 16) * 2) /* So that MLX5_MTT_OCTW(num_mtts) fits into u16 */
  99 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 100 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW    \
 101                 (ilog2(MLX5E_MAX_RQ_NUM_MTTS / MLX5E_REQUIRED_WQE_MTTS))
 102 #define MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW \
 103         (MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW + \
 104          (MLX5_MPWRQ_LOG_WQE_SZ - MLX5E_ORDER2_MAX_PACKET_MTU))
 105
 106 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 107 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 108         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 109
 110 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 111 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 112 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 113
 114 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 115 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 116 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE min_t(u8, 0xd, \
 117                                                MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW)
 118
 119 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 120
 121 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 (64 * 1024)
 122 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 123 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 124
 125 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 126 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 127 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 128 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 129 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 130 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 131 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 132 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 133
 134 #define MLX5E_LOG_INDIR_RQT_SIZE       0x7
 135 #define MLX5E_INDIR_RQT_SIZE           BIT(MLX5E_LOG_INDIR_RQT_SIZE)
 136 #define MLX5E_MIN_NUM_CHANNELS         0x1
 137 #define MLX5E_MAX_NUM_CHANNELS         (MLX5E_INDIR_RQT_SIZE >> 1)
 138 #define MLX5E_MAX_NUM_SQS              (MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC)
 139 #define MLX5E_TX_CQ_POLL_BUDGET        128
 140 #define MLX5E_TX_XSK_POLL_BUDGET       64
 141 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 142
 143 #define MLX5E_UMR_WQE_INLINE_SZ \
 144         (sizeof(struct mlx5e_umr_wqe) + \
 145          ALIGN(MLX5_MPWRQ_PAGES_PER_WQE * sizeof(struct mlx5_mtt), \
 146                MLX5_UMR_MTT_ALIGNMENT))
 147 #define MLX5E_UMR_WQEBBS \
 148         (DIV_ROUND_UP(MLX5E_UMR_WQE_INLINE_SZ, MLX5_SEND_WQE_BB))
 149
 150 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 151
 152 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 153 do {                                                            \
 154         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 155                 netdev_warn(priv->netdev, format,               \
 156                             ##__VA_ARGS__);                     \
 157 } while (0)
 158
 159 enum mlx5e_rq_group {
 160         MLX5E_RQ_GROUP_REGULAR,
 161         MLX5E_RQ_GROUP_XSK,
 162         MLX5E_NUM_RQ_GROUPS /* Keep last. */
 163 };
 164
 165 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 166 {
 167         switch (wq_type) {
 168         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 169                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 170                              wq_size / 2);
 171         default:
 172                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 173                              wq_size / 2);
 174         }
 175 }
 176
 177 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 178 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 179 {
 180         return is_kdump_kernel() ?
 181                 MLX5E_MIN_NUM_CHANNELS :
 182                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 183 }
 184
 185 /* Use this function to get max num channels after netdev was created */
 186 static inline int mlx5e_get_netdev_max_channels(struct net_device *netdev)
 187 {
 188         return min_t(unsigned int,
 189                      netdev->num_rx_queues / MLX5E_NUM_RQ_GROUPS,
 190                      netdev->num_tx_queues);
 191 }
 192
 193 struct mlx5e_tx_wqe {
 194         struct mlx5_wqe_ctrl_seg ctrl;
 195         struct mlx5_wqe_eth_seg  eth;
 196         struct mlx5_wqe_data_seg data[0];
 197 };
 198
 199 struct mlx5e_rx_wqe_ll {
 200         struct mlx5_wqe_srq_next_seg  next;
 201         struct mlx5_wqe_data_seg      data[0];
 202 };
 203
 204 struct mlx5e_rx_wqe_cyc {
 205         struct mlx5_wqe_data_seg      data[0];
 206 };
 207
 208 struct mlx5e_umr_wqe {
 209         struct mlx5_wqe_ctrl_seg       ctrl;
 210         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 211         struct mlx5_mkey_seg           mkc;
 212         union {
 213                 struct mlx5_mtt        inline_mtts[0];
 214                 u8                     tls_static_params_ctx[0];
 215         };
 216 };
 217
 218 extern const char mlx5e_self_tests[][ETH_GSTRING_LEN];
 219
 220 enum mlx5e_priv_flag {
 221         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 222         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 223         MLX5E_PFLAG_RX_CQE_COMPRESS,
 224         MLX5E_PFLAG_RX_STRIDING_RQ,
 225         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 226         MLX5E_PFLAG_XDP_TX_MPWQE,
 227         MLX5E_NUM_PFLAGS, /* Keep last */
 228 };
 229
 230 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 231         do {                                                    \
 232                 if (enable)                                     \
 233                         (params)->pflags |= BIT(pflag);         \
 234                 else                                            \
 235                         (params)->pflags &= ~(BIT(pflag));      \
 236         } while (0)
 237
 238 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 239
 240 #ifdef CONFIG_MLX5_CORE_EN_DCB
 241 #define MLX5E_MAX_BW_ALLOC 100 /* Max percentage of BW allocation */
 242 #endif
 243
 244 struct mlx5e_params {
 245         u8  log_sq_size;
 246         u8  rq_wq_type;
 247         u8  log_rq_mtu_frames;
 248         u16 num_channels;
 249         u8  num_tc;
 250         bool rx_cqe_compress_def;
 251         bool tunneled_offload_en;
 252         struct dim_cq_moder rx_cq_moderation;
 253         struct dim_cq_moder tx_cq_moderation;
 254         bool lro_en;
 255         u8  tx_min_inline_mode;
 256         bool vlan_strip_disable;
 257         bool scatter_fcs_en;
 258         bool rx_dim_enabled;
 259         bool tx_dim_enabled;
 260         u32 lro_timeout;
 261         u32 pflags;
 262         struct bpf_prog *xdp_prog;
 263         struct mlx5e_xsk *xsk;
 264         unsigned int sw_mtu;
 265         int hard_mtu;
 266 };
 267
 268 #ifdef CONFIG_MLX5_CORE_EN_DCB
 269 struct mlx5e_cee_config {
 270         /* bw pct for priority group */
 271         u8                         pg_bw_pct[CEE_DCBX_MAX_PGS];
 272         u8                         prio_to_pg_map[CEE_DCBX_MAX_PRIO];
 273         bool                       pfc_setting[CEE_DCBX_MAX_PRIO];
 274         bool                       pfc_enable;
 275 };
 276
 277 enum {
 278         MLX5_DCB_CHG_RESET,
 279         MLX5_DCB_NO_CHG,
 280         MLX5_DCB_CHG_NO_RESET,
 281 };
 282
 283 struct mlx5e_dcbx {
 284         enum mlx5_dcbx_oper_mode   mode;
 285         struct mlx5e_cee_config    cee_cfg; /* pending configuration */
 286         u8                         dscp_app_cnt;
 287
 288         /* The only setting that cannot be read from FW */
 289         u8                         tc_tsa[IEEE_8021QAZ_MAX_TCS];
 290         u8                         cap;
 291
 292         /* Buffer configuration */
 293         bool                       manual_buffer;
 294         u32                        cable_len;
 295         u32                        xoff;
 296 };
 297
 298 struct mlx5e_dcbx_dp {
 299         u8                         dscp2prio[MLX5E_MAX_DSCP];
 300         u8                         trust_state;
 301 };
 302 #endif
 303
 304 enum {
 305         MLX5E_RQ_STATE_ENABLED,
 306         MLX5E_RQ_STATE_AM,
 307         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 308         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 309 };
 310
 311 struct mlx5e_cq {
 312         /* data path - accessed per cqe */
 313         struct mlx5_cqwq           wq;
 314
 315         /* data path - accessed per napi poll */
 316         u16                        event_ctr;
 317         struct napi_struct        *napi;
 318         struct mlx5_core_cq        mcq;
 319         struct mlx5e_channel      *channel;
 320
 321         /* control */
 322         struct mlx5_core_dev      *mdev;
 323         struct mlx5_wq_ctrl        wq_ctrl;
 324 } ____cacheline_aligned_in_smp;
 325
 326 struct mlx5e_cq_decomp {
 327         /* cqe decompression */
 328         struct mlx5_cqe64          title;
 329         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 330         u8                         mini_arr_idx;
 331         u16                        left;
 332         u16                        wqe_counter;
 333 } ____cacheline_aligned_in_smp;
 334
 335 struct mlx5e_tx_wqe_info {
 336         struct sk_buff *skb;
 337         u32 num_bytes;
 338         u8  num_wqebbs;
 339         u8  num_dma;
 340 #ifdef CONFIG_MLX5_EN_TLS
 341         skb_frag_t *resync_dump_frag;
 342 #endif
 343 };
 344
 345 enum mlx5e_dma_map_type {
 346         MLX5E_DMA_MAP_SINGLE,
 347         MLX5E_DMA_MAP_PAGE
 348 };
 349
 350 struct mlx5e_sq_dma {
 351         dma_addr_t              addr;
 352         u32                     size;
 353         enum mlx5e_dma_map_type type;
 354 };
 355
 356 enum {
 357         MLX5E_SQ_STATE_ENABLED,
 358         MLX5E_SQ_STATE_RECOVERING,
 359         MLX5E_SQ_STATE_IPSEC,
 360         MLX5E_SQ_STATE_AM,
 361         MLX5E_SQ_STATE_TLS,
 362 };
 363
 364 struct mlx5e_sq_wqe_info {
 365         u8  opcode;
 366
 367         /* Auxiliary data for different opcodes. */
 368         union {
 369                 struct {
 370                         struct mlx5e_rq *rq;
 371                 } umr;
 372         };
 373 };
 374
 375 struct mlx5e_txqsq {
 376         /* data path */
 377
 378         /* dirtied @completion */
 379         u16                        cc;
 380         u32                        dma_fifo_cc;
 381         struct dim                 dim; /* Adaptive Moderation */
 382
 383         /* dirtied @xmit */
 384         u16                        pc ____cacheline_aligned_in_smp;
 385         u32                        dma_fifo_pc;
 386
 387         struct mlx5e_cq            cq;
 388
 389         /* read only */
 390         struct mlx5_wq_cyc         wq;
 391         u32                        dma_fifo_mask;
 392         struct mlx5e_sq_stats     *stats;
 393         struct {
 394                 struct mlx5e_sq_dma       *dma_fifo;
 395                 struct mlx5e_tx_wqe_info  *wqe_info;
 396         } db;
 397         void __iomem              *uar_map;
 398         struct netdev_queue       *txq;
 399         u32                        sqn;
 400         u16                        stop_room;
 401         u8                         min_inline_mode;
 402         struct device             *pdev;
 403         __be32                     mkey_be;
 404         unsigned long              state;
 405         struct hwtstamp_config    *tstamp;
 406         struct mlx5_clock         *clock;
 407
 408         /* control path */
 409         struct mlx5_wq_ctrl        wq_ctrl;
 410         struct mlx5e_channel      *channel;
 411         int                        ch_ix;
 412         int                        txq_ix;
 413         u32                        rate_limit;
 414         struct work_struct         recover_work;
 415 } ____cacheline_aligned_in_smp;
 416
 417 struct mlx5e_dma_info {
 418         dma_addr_t addr;
 419         union {
 420                 struct page *page;
 421                 struct {
 422                         u64 handle;
 423                         void *data;
 424                 } xsk;
 425         };
 426 };
 427
 428 /* XDP packets can be transmitted in different ways. On completion, we need to
 429  * distinguish between them to clean up things in a proper way.
 430  */
 431 enum mlx5e_xdp_xmit_mode {
 432         /* An xdp_frame was transmitted due to either XDP_REDIRECT from another
 433          * device or XDP_TX from an XSK RQ. The frame has to be unmapped and
 434          * returned.
 435          */
 436         MLX5E_XDP_XMIT_MODE_FRAME,
 437
 438         /* The xdp_frame was created in place as a result of XDP_TX from a
 439          * regular RQ. No DMA remapping happened, and the page belongs to us.
 440          */
 441         MLX5E_XDP_XMIT_MODE_PAGE,
 442
 443         /* No xdp_frame was created at all, the transmit happened from a UMEM
 444          * page. The UMEM Completion Ring producer pointer has to be increased.
 445          */
 446         MLX5E_XDP_XMIT_MODE_XSK,
 447 };
 448
 449 struct mlx5e_xdp_info {
 450         enum mlx5e_xdp_xmit_mode mode;
 451         union {
 452                 struct {
 453                         struct xdp_frame *xdpf;
 454                         dma_addr_t dma_addr;
 455                 } frame;
 456                 struct {
 457                         struct mlx5e_rq *rq;
 458                         struct mlx5e_dma_info di;
 459                 } page;
 460         };
 461 };
 462
 463 struct mlx5e_xdp_xmit_data {
 464         dma_addr_t  dma_addr;
 465         void       *data;
 466         u32         len;
 467 };
 468
 469 struct mlx5e_xdp_info_fifo {
 470         struct mlx5e_xdp_info *xi;
 471         u32 *cc;
 472         u32 *pc;
 473         u32 mask;
 474 };
 475
 476 struct mlx5e_xdp_wqe_info {
 477         u8 num_wqebbs;
 478         u8 num_pkts;
 479 };
 480
 481 struct mlx5e_xdp_mpwqe {
 482         /* Current MPWQE session */
 483         struct mlx5e_tx_wqe *wqe;
 484         u8                   ds_count;
 485         u8                   pkt_count;
 486         u8                   max_ds_count;
 487         u8                   complete;
 488         u8                   inline_on;
 489 };
 490
 491 struct mlx5e_xdpsq;
 492 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 493 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 494                                         struct mlx5e_xdp_xmit_data *,
 495                                         struct mlx5e_xdp_info *,
 496                                         int);
 497
 498 struct mlx5e_xdpsq {
 499         /* data path */
 500
 501         /* dirtied @completion */
 502         u32                        xdpi_fifo_cc;
 503         u16                        cc;
 504
 505         /* dirtied @xmit */
 506         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 507         u16                        pc;
 508         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 509         struct mlx5e_xdp_mpwqe     mpwqe;
 510
 511         struct mlx5e_cq            cq;
 512
 513         /* read only */
 514         struct xdp_umem           *umem;
 515         struct mlx5_wq_cyc         wq;
 516         struct mlx5e_xdpsq_stats  *stats;
 517         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 518         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 519         struct {
 520                 struct mlx5e_xdp_wqe_info *wqe_info;
 521                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 522         } db;
 523         void __iomem              *uar_map;
 524         u32                        sqn;
 525         struct device             *pdev;
 526         __be32                     mkey_be;
 527         u8                         min_inline_mode;
 528         unsigned long              state;
 529         unsigned int               hw_mtu;
 530
 531         /* control path */
 532         struct mlx5_wq_ctrl        wq_ctrl;
 533         struct mlx5e_channel      *channel;
 534 } ____cacheline_aligned_in_smp;
 535
 536 struct mlx5e_icosq {
 537         /* data path */
 538         u16                        cc;
 539         u16                        pc;
 540
 541         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 542         struct mlx5e_cq            cq;
 543
 544         /* write@xmit, read@completion */
 545         struct {
 546                 struct mlx5e_sq_wqe_info *ico_wqe;
 547         } db;
 548
 549         /* read only */
 550         struct mlx5_wq_cyc         wq;
 551         void __iomem              *uar_map;
 552         u32                        sqn;
 553         unsigned long              state;
 554
 555         /* control path */
 556         struct mlx5_wq_ctrl        wq_ctrl;
 557         struct mlx5e_channel      *channel;
 558 } ____cacheline_aligned_in_smp;
 559
 560 struct mlx5e_wqe_frag_info {
 561         struct mlx5e_dma_info *di;
 562         u32 offset;
 563         bool last_in_page;
 564 };
 565
 566 struct mlx5e_umr_dma_info {
 567         struct mlx5e_dma_info  dma_info[MLX5_MPWRQ_PAGES_PER_WQE];
 568 };
 569
 570 struct mlx5e_mpw_info {
 571         struct mlx5e_umr_dma_info umr;
 572         u16 consumed_strides;
 573         DECLARE_BITMAP(xdp_xmit_bitmap, MLX5_MPWRQ_PAGES_PER_WQE);
 574 };
 575
 576 #define MLX5E_MAX_RX_FRAGS 4
 577
 578 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 579  * or a MPWQE (for striding rq).
 580  */
 581 #define MLX5E_CACHE_UNIT        (MLX5_MPWRQ_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 582                                  MLX5_MPWRQ_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 583 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 584 struct mlx5e_page_cache {
 585         u32 head;
 586         u32 tail;
 587         struct mlx5e_dma_info page_cache[MLX5E_CACHE_SIZE];
 588 };
 589
 590 struct mlx5e_rq;
 591 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 592 typedef struct sk_buff *
 593 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 594                                u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 595 typedef struct sk_buff *
 596 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 597                          struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 598 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 599 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 600
 601 enum mlx5e_rq_flag {
 602         MLX5E_RQ_FLAG_XDP_XMIT,
 603         MLX5E_RQ_FLAG_XDP_REDIRECT,
 604 };
 605
 606 struct mlx5e_rq_frag_info {
 607         int frag_size;
 608         int frag_stride;
 609 };
 610
 611 struct mlx5e_rq_frags_info {
 612         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 613         u8 num_frags;
 614         u8 log_num_frags;
 615         u8 wqe_bulk;
 616 };
 617
 618 struct mlx5e_rq {
 619         /* data path */
 620         union {
 621                 struct {
 622                         struct mlx5_wq_cyc          wq;
 623                         struct mlx5e_wqe_frag_info *frags;
 624                         struct mlx5e_dma_info      *di;
 625                         struct mlx5e_rq_frags_info  info;
 626                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 627                 } wqe;
 628                 struct {
 629                         struct mlx5_wq_ll      wq;
 630                         struct mlx5e_umr_wqe   umr_wqe;
 631                         struct mlx5e_mpw_info *info;
 632                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 633                         u16                    num_strides;
 634                         u16                    actual_wq_head;
 635                         u8                     log_stride_sz;
 636                         u8                     umr_in_progress;
 637                         u8                     umr_last_bulk;
 638                         u8                     umr_completed;
 639                 } mpwqe;
 640         };
 641         struct {
 642                 u16            umem_headroom;
 643                 u16            headroom;
 644                 u8             map_dir;   /* dma map direction */
 645         } buff;
 646
 647         struct mlx5e_channel  *channel;
 648         struct device         *pdev;
 649         struct net_device     *netdev;
 650         struct mlx5e_rq_stats *stats;
 651         struct mlx5e_cq        cq;
 652         struct mlx5e_cq_decomp cqd;
 653         struct mlx5e_page_cache page_cache;
 654         struct hwtstamp_config *tstamp;
 655         struct mlx5_clock      *clock;
 656
 657         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 658         mlx5e_fp_post_rx_wqes  post_wqes;
 659         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 660
 661         unsigned long          state;
 662         int                    ix;
 663         unsigned int           hw_mtu;
 664
 665         struct dim         dim; /* Dynamic Interrupt Moderation */
 666
 667         /* XDP */
 668         struct bpf_prog       *xdp_prog;
 669         struct mlx5e_xdpsq    *xdpsq;
 670         DECLARE_BITMAP(flags, 8);
 671         struct page_pool      *page_pool;
 672
 673         /* AF_XDP zero-copy */
 674         struct zero_copy_allocator zca;
 675         struct xdp_umem       *umem;
 676
 677         /* control */
 678         struct mlx5_wq_ctrl    wq_ctrl;
 679         __be32                 mkey_be;
 680         u8                     wq_type;
 681         u32                    rqn;
 682         struct mlx5_core_dev  *mdev;
 683         struct mlx5_core_mkey  umr_mkey;
 684
 685         /* XDP read-mostly */
 686         struct xdp_rxq_info    xdp_rxq;
 687 } ____cacheline_aligned_in_smp;
 688
 689 enum mlx5e_channel_state {
 690         MLX5E_CHANNEL_STATE_XSK,
 691         MLX5E_CHANNEL_NUM_STATES
 692 };
 693
 694 struct mlx5e_channel {
 695         /* data path */
 696         struct mlx5e_rq            rq;
 697         struct mlx5e_xdpsq         rq_xdpsq;
 698         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 699         struct mlx5e_icosq         icosq;   /* internal control operations */
 700         bool                       xdp;
 701         struct napi_struct         napi;
 702         struct device             *pdev;
 703         struct net_device         *netdev;
 704         __be32                     mkey_be;
 705         u8                         num_tc;
 706
 707         /* XDP_REDIRECT */
 708         struct mlx5e_xdpsq         xdpsq;
 709
 710         /* AF_XDP zero-copy */
 711         struct mlx5e_rq            xskrq;
 712         struct mlx5e_xdpsq         xsksq;
 713         struct mlx5e_icosq         xskicosq;
 714         /* xskicosq can be accessed from any CPU - the spinlock protects it. */
 715         spinlock_t                 xskicosq_lock;
 716
 717         /* data path - accessed per napi poll */
 718         struct irq_desc *irq_desc;
 719         struct mlx5e_ch_stats     *stats;
 720
 721         /* control */
 722         struct mlx5e_priv         *priv;
 723         struct mlx5_core_dev      *mdev;
 724         struct hwtstamp_config    *tstamp;
 725         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 726         int                        ix;
 727         int                        cpu;
 728         cpumask_var_t              xps_cpumask;
 729 };
 730
 731 struct mlx5e_channels {
 732         struct mlx5e_channel **c;
 733         unsigned int           num;
 734         struct mlx5e_params    params;
 735 };
 736
 737 struct mlx5e_channel_stats {
 738         struct mlx5e_ch_stats ch;
 739         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 740         struct mlx5e_rq_stats rq;
 741         struct mlx5e_rq_stats xskrq;
 742         struct mlx5e_xdpsq_stats rq_xdpsq;
 743         struct mlx5e_xdpsq_stats xdpsq;
 744         struct mlx5e_xdpsq_stats xsksq;
 745 } ____cacheline_aligned_in_smp;
 746
 747 enum {
 748         MLX5E_STATE_OPENED,
 749         MLX5E_STATE_DESTROYING,
 750         MLX5E_STATE_XDP_TX_ENABLED,
 751         MLX5E_STATE_XDP_OPEN,
 752 };
 753
 754 struct mlx5e_rqt {
 755         u32              rqtn;
 756         bool             enabled;
 757 };
 758
 759 struct mlx5e_tir {
 760         u32               tirn;
 761         struct mlx5e_rqt  rqt;
 762         struct list_head  list;
 763 };
 764
 765 enum {
 766         MLX5E_TC_PRIO = 0,
 767         MLX5E_NIC_PRIO
 768 };
 769
 770 struct mlx5e_rss_params {
 771         u32     indirection_rqt[MLX5E_INDIR_RQT_SIZE];
 772         u32     rx_hash_fields[MLX5E_NUM_INDIR_TIRS];
 773         u8      toeplitz_hash_key[40];
 774         u8      hfunc;
 775 };
 776
 777 struct mlx5e_modify_sq_param {
 778         int curr_state;
 779         int next_state;
 780         int rl_update;
 781         int rl_index;
 782 };
 783
 784 struct mlx5e_xsk {
 785         /* UMEMs are stored separately from channels, because we don't want to
 786          * lose them when channels are recreated. The kernel also stores UMEMs,
 787          * but it doesn't distinguish between zero-copy and non-zero-copy UMEMs,
 788          * so rely on our mechanism.
 789          */
 790         struct xdp_umem **umems;
 791         u16 refcnt;
 792         bool ever_used;
 793 };
 794
 795 struct mlx5e_priv {
 796         /* priv data path fields - start */
 797         struct mlx5e_txqsq *txq2sq[MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC];
 798         int channel_tc2txq[MLX5E_MAX_NUM_CHANNELS][MLX5E_MAX_NUM_TC];
 799 #ifdef CONFIG_MLX5_CORE_EN_DCB
 800         struct mlx5e_dcbx_dp       dcbx_dp;
 801 #endif
 802         /* priv data path fields - end */
 803
 804         u32                        msglevel;
 805         unsigned long              state;
 806         struct mutex               state_lock; /* Protects Interface state */
 807         struct mlx5e_rq            drop_rq;
 808
 809         struct mlx5e_channels      channels;
 810         u32                        tisn[MLX5E_MAX_NUM_TC];
 811         struct mlx5e_rqt           indir_rqt;
 812         struct mlx5e_tir           indir_tir[MLX5E_NUM_INDIR_TIRS];
 813         struct mlx5e_tir           inner_indir_tir[MLX5E_NUM_INDIR_TIRS];
 814         struct mlx5e_tir           direct_tir[MLX5E_MAX_NUM_CHANNELS];
 815         struct mlx5e_tir           xsk_tir[MLX5E_MAX_NUM_CHANNELS];
 816         struct mlx5e_rss_params    rss_params;
 817         u32                        tx_rates[MLX5E_MAX_NUM_SQS];
 818
 819         struct mlx5e_flow_steering fs;
 820
 821         struct workqueue_struct    *wq;
 822         struct work_struct         update_carrier_work;
 823         struct work_struct         set_rx_mode_work;
 824         struct work_struct         tx_timeout_work;
 825         struct work_struct         update_stats_work;
 826         struct work_struct         monitor_counters_work;
 827         struct mlx5_nb             monitor_counters_nb;
 828
 829         struct mlx5_core_dev      *mdev;
 830         struct net_device         *netdev;
 831         struct mlx5e_stats         stats;
 832         struct mlx5e_channel_stats channel_stats[MLX5E_MAX_NUM_CHANNELS];
 833         u8                         max_opened_tc;
 834         struct hwtstamp_config     tstamp;
 835         u16                        q_counter;
 836         u16                        drop_rq_q_counter;
 837         struct notifier_block      events_nb;
 838
 839 #ifdef CONFIG_MLX5_CORE_EN_DCB
 840         struct mlx5e_dcbx          dcbx;
 841 #endif
 842
 843         const struct mlx5e_profile *profile;
 844         void                      *ppriv;
 845 #ifdef CONFIG_MLX5_EN_IPSEC
 846         struct mlx5e_ipsec        *ipsec;
 847 #endif
 848 #ifdef CONFIG_MLX5_EN_TLS
 849         struct mlx5e_tls          *tls;
 850 #endif
 851         struct devlink_health_reporter *tx_reporter;
 852         struct mlx5e_xsk           xsk;
 853 };
 854
 855 struct mlx5e_profile {
 856         int     (*init)(struct mlx5_core_dev *mdev,
 857                         struct net_device *netdev,
 858                         const struct mlx5e_profile *profile, void *ppriv);
 859         void    (*cleanup)(struct mlx5e_priv *priv);
 860         int     (*init_rx)(struct mlx5e_priv *priv);
 861         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 862         int     (*init_tx)(struct mlx5e_priv *priv);
 863         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 864         void    (*enable)(struct mlx5e_priv *priv);
 865         void    (*disable)(struct mlx5e_priv *priv);
 866         int     (*update_rx)(struct mlx5e_priv *priv);
 867         void    (*update_stats)(struct mlx5e_priv *priv);
 868         void    (*update_carrier)(struct mlx5e_priv *priv);
 869         struct {
 870                 mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 871                 mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 872         } rx_handlers;
 873         int     max_tc;
 874 };
 875
 876 void mlx5e_build_ptys2ethtool_map(void);
 877
 878 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
 879                        struct net_device *sb_dev);
 880 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev);
 881 netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 882                           struct mlx5e_tx_wqe *wqe, u16 pi, bool xmit_more);
 883
 884 void mlx5e_trigger_irq(struct mlx5e_icosq *sq);
 885 void mlx5e_completion_event(struct mlx5_core_cq *mcq, struct mlx5_eqe *eqe);
 886 void mlx5e_cq_error_event(struct mlx5_core_cq *mcq, enum mlx5_event event);
 887 int mlx5e_napi_poll(struct napi_struct *napi, int budget);
 888 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget);
 889 int mlx5e_poll_rx_cq(struct mlx5e_cq *cq, int budget);
 890 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq);
 891
 892 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev);
 893 bool mlx5e_striding_rq_possible(struct mlx5_core_dev *mdev,
 894                                 struct mlx5e_params *params);
 895
 896 void mlx5e_page_dma_unmap(struct mlx5e_rq *rq, struct mlx5e_dma_info *dma_info);
 897 void mlx5e_page_release_dynamic(struct mlx5e_rq *rq,
 898                                 struct mlx5e_dma_info *dma_info,
 899                                 bool recycle);
 900 void mlx5e_handle_rx_cqe(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 901 void mlx5e_handle_rx_cqe_mpwrq(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 902 bool mlx5e_post_rx_wqes(struct mlx5e_rq *rq);
 903 void mlx5e_poll_ico_cq(struct mlx5e_cq *cq);
 904 bool mlx5e_post_rx_mpwqes(struct mlx5e_rq *rq);
 905 void mlx5e_dealloc_rx_wqe(struct mlx5e_rq *rq, u16 ix);
 906 void mlx5e_dealloc_rx_mpwqe(struct mlx5e_rq *rq, u16 ix);
 907 struct sk_buff *
 908 mlx5e_skb_from_cqe_mpwrq_linear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 909                                 u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 910 struct sk_buff *
 911 mlx5e_skb_from_cqe_mpwrq_nonlinear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 912                                    u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 913 struct sk_buff *
 914 mlx5e_skb_from_cqe_linear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 915                           struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 916 struct sk_buff *
 917 mlx5e_skb_from_cqe_nonlinear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 918                              struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 919
 920 void mlx5e_update_stats(struct mlx5e_priv *priv);
 921 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
 922 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
 923
 924 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
 925 int mlx5e_self_test_num(struct mlx5e_priv *priv);
 926 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
 927                      u64 *buf);
 928 void mlx5e_set_rx_mode_work(struct work_struct *work);
 929
 930 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
 931 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
 932 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val);
 933
 934 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
 935                           u16 vid);
 936 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
 937                            u16 vid);
 938 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
 939
 940 struct mlx5e_redirect_rqt_param {
 941         bool is_rss;
 942         union {
 943                 u32 rqn; /* Direct RQN (Non-RSS) */
 944                 struct {
 945                         u8 hfunc;
 946                         struct mlx5e_channels *channels;
 947                 } rss; /* RSS data */
 948         };
 949 };
 950
 951 int mlx5e_redirect_rqt(struct mlx5e_priv *priv, u32 rqtn, int sz,
 952                        struct mlx5e_redirect_rqt_param rrp);
 953 void mlx5e_build_indir_tir_ctx_hash(struct mlx5e_rss_params *rss_params,
 954                                     const struct mlx5e_tirc_config *ttconfig,
 955                                     void *tirc, bool inner);
 956 void mlx5e_modify_tirs_hash(struct mlx5e_priv *priv, void *in, int inlen);
 957 struct mlx5e_tirc_config mlx5e_tirc_get_default_config(enum mlx5e_traffic_types tt);
 958
 959 struct mlx5e_xsk_param;
 960
 961 struct mlx5e_rq_param;
 962 int mlx5e_open_rq(struct mlx5e_channel *c, struct mlx5e_params *params,
 963                   struct mlx5e_rq_param *param, struct mlx5e_xsk_param *xsk,
 964                   struct xdp_umem *umem, struct mlx5e_rq *rq);
 965 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
 966 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
 967 void mlx5e_close_rq(struct mlx5e_rq *rq);
 968
 969 struct mlx5e_sq_param;
 970 int mlx5e_open_icosq(struct mlx5e_channel *c, struct mlx5e_params *params,
 971                      struct mlx5e_sq_param *param, struct mlx5e_icosq *sq);
 972 void mlx5e_close_icosq(struct mlx5e_icosq *sq);
 973 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
 974                      struct mlx5e_sq_param *param, struct xdp_umem *umem,
 975                      struct mlx5e_xdpsq *sq, bool is_redirect);
 976 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
 977
 978 struct mlx5e_cq_param;
 979 int mlx5e_open_cq(struct mlx5e_channel *c, struct dim_cq_moder moder,
 980                   struct mlx5e_cq_param *param, struct mlx5e_cq *cq);
 981 void mlx5e_close_cq(struct mlx5e_cq *cq);
 982
 983 int mlx5e_open_locked(struct net_device *netdev);
 984 int mlx5e_close_locked(struct net_device *netdev);
 985
 986 int mlx5e_open_channels(struct mlx5e_priv *priv,
 987                         struct mlx5e_channels *chs);
 988 void mlx5e_close_channels(struct mlx5e_channels *chs);
 989
 990 /* Function pointer to be used to modify WH settings while
 991  * switching channels
 992  */
 993 typedef int (*mlx5e_fp_hw_modify)(struct mlx5e_priv *priv);
 994 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
 995 int mlx5e_safe_switch_channels(struct mlx5e_priv *priv,
 996                                struct mlx5e_channels *new_chs,
 997                                mlx5e_fp_hw_modify hw_modify);
 998 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
 999 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
1000
1001 void mlx5e_build_default_indir_rqt(u32 *indirection_rqt, int len,
1002                                    int num_channels);
1003 void mlx5e_set_tx_cq_mode_params(struct mlx5e_params *params,
1004                                  u8 cq_period_mode);
1005 void mlx5e_set_rx_cq_mode_params(struct mlx5e_params *params,
1006                                  u8 cq_period_mode);
1007 void mlx5e_set_rq_type(struct mlx5_core_dev *mdev, struct mlx5e_params *params);
1008 void mlx5e_init_rq_type_params(struct mlx5_core_dev *mdev,
1009                                struct mlx5e_params *params);
1010
1011 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1012                     struct mlx5e_modify_sq_param *p);
1013 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1014 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1015
1016 static inline bool mlx5e_tunnel_inner_ft_supported(struct mlx5_core_dev *mdev)
1017 {
1018         return (MLX5_CAP_ETH(mdev, tunnel_stateless_gre) &&
1019                 MLX5_CAP_FLOWTABLE_NIC_RX(mdev, ft_field_support.inner_ip_version));
1020 }
1021
1022 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1023 {
1024         return MLX5_CAP_ETH(mdev, swp) &&
1025                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1026 }
1027
1028 extern const struct ethtool_ops mlx5e_ethtool_ops;
1029 #ifdef CONFIG_MLX5_CORE_EN_DCB
1030 extern const struct dcbnl_rtnl_ops mlx5e_dcbnl_ops;
1031 int mlx5e_dcbnl_ieee_setets_core(struct mlx5e_priv *priv, struct ieee_ets *ets);
1032 void mlx5e_dcbnl_initialize(struct mlx5e_priv *priv);
1033 void mlx5e_dcbnl_init_app(struct mlx5e_priv *priv);
1034 void mlx5e_dcbnl_delete_app(struct mlx5e_priv *priv);
1035 #endif
1036
1037 int mlx5e_create_tir(struct mlx5_core_dev *mdev,
1038                      struct mlx5e_tir *tir, u32 *in, int inlen);
1039 void mlx5e_destroy_tir(struct mlx5_core_dev *mdev,
1040                        struct mlx5e_tir *tir);
1041 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
1042 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1043 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb);
1044
1045 /* common netdev helpers */
1046 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1047 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1048 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1049                        struct mlx5e_rq *drop_rq);
1050 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1051
1052 int mlx5e_create_indirect_rqt(struct mlx5e_priv *priv);
1053
1054 int mlx5e_create_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
1055 void mlx5e_destroy_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
1056
1057 int mlx5e_create_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1058 void mlx5e_destroy_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1059 int mlx5e_create_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1060 void mlx5e_destroy_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1061 void mlx5e_destroy_rqt(struct mlx5e_priv *priv, struct mlx5e_rqt *rqt);
1062
1063 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1064 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1065
1066 int mlx5e_create_tises(struct mlx5e_priv *priv);
1067 int mlx5e_update_nic_rx(struct mlx5e_priv *priv);
1068 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1069 int mlx5e_close(struct net_device *netdev);
1070 int mlx5e_open(struct net_device *netdev);
1071 void mlx5e_update_ndo_stats(struct mlx5e_priv *priv);
1072
1073 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1074 int mlx5e_bits_invert(unsigned long a, int size);
1075
1076 typedef int (*change_hw_mtu_cb)(struct mlx5e_priv *priv);
1077 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1078 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1079                      change_hw_mtu_cb set_mtu_cb);
1080
1081 /* ethtool helpers */
1082 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1083                                struct ethtool_drvinfo *drvinfo);
1084 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1085                                uint32_t stringset, uint8_t *data);
1086 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1087 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1088                                      struct ethtool_stats *stats, u64 *data);
1089 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1090                                  struct ethtool_ringparam *param);
1091 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1092                                 struct ethtool_ringparam *param);
1093 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1094                                 struct ethtool_channels *ch);
1095 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1096                                struct ethtool_channels *ch);
1097 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1098                                struct ethtool_coalesce *coal);
1099 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1100                                struct ethtool_coalesce *coal);
1101 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1102                                      struct ethtool_link_ksettings *link_ksettings);
1103 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1104                                      const struct ethtool_link_ksettings *link_ksettings);
1105 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1106 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1107 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1108                               struct ethtool_ts_info *info);
1109 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1110                                   struct ethtool_pauseparam *pauseparam);
1111 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1112                                  struct ethtool_pauseparam *pauseparam);
1113
1114 /* mlx5e generic netdev management API */
1115 int mlx5e_netdev_init(struct net_device *netdev,
1116                       struct mlx5e_priv *priv,
1117                       struct mlx5_core_dev *mdev,
1118                       const struct mlx5e_profile *profile,
1119                       void *ppriv);
1120 void mlx5e_netdev_cleanup(struct net_device *netdev, struct mlx5e_priv *priv);
1121 struct net_device*
1122 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile,
1123                     int nch, void *ppriv);
1124 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1125 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1126 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1127 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1128 void mlx5e_build_nic_params(struct mlx5_core_dev *mdev,
1129                             struct mlx5e_xsk *xsk,
1130                             struct mlx5e_rss_params *rss_params,
1131                             struct mlx5e_params *params,
1132                             u16 max_channels, u16 mtu);
1133 void mlx5e_build_rq_params(struct mlx5_core_dev *mdev,
1134                            struct mlx5e_params *params);
1135 void mlx5e_build_rss_params(struct mlx5e_rss_params *rss_params,
1136                             u16 num_channels);
1137 u8 mlx5e_params_calculate_tx_min_inline(struct mlx5_core_dev *mdev);
1138 void mlx5e_rx_dim_work(struct work_struct *work);
1139 void mlx5e_tx_dim_work(struct work_struct *work);
1140
1141 void mlx5e_add_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1142 void mlx5e_del_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1143 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1144                                        struct net_device *netdev,
1145                                        netdev_features_t features);
1146 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1147 #ifdef CONFIG_MLX5_ESWITCH
1148 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1149 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1150 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1151 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1152 #endif
1153 #endif /* __MLX5_EN_H__ */