drivers/media/video/ov7670.c

   1 /*
   2  * A V4L2 driver for OmniVision OV7670 cameras.
   3  *
   4  * Copyright 2006 One Laptop Per Child Association, Inc.  Written
   5  * by Jonathan Corbet with substantial inspiration from Mark
   6  * McClelland's ovcamchip code.
   7  *
   8  * Copyright 2006-7 Jonathan Corbet <corbet@lwn.net>
   9  *
  10  * This file may be distributed under the terms of the GNU General
  11  * Public License, version 2.
  12  */
  13 #include <linux/init.h>
  14 #include <linux/module.h>
  15 #include <linux/slab.h>
  16 #include <linux/i2c.h>
  17 #include <linux/delay.h>
  18 #include <linux/videodev2.h>
  19 #include <media/v4l2-device.h>
  20 #include <media/v4l2-chip-ident.h>
  21 #include <media/v4l2-i2c-drv.h>
  22
  23
  24 MODULE_AUTHOR("Jonathan Corbet <corbet@lwn.net>");
  25 MODULE_DESCRIPTION("A low-level driver for OmniVision ov7670 sensors");
  26 MODULE_LICENSE("GPL");
  27
  28 static int debug;
  29 module_param(debug, bool, 0644);
  30 MODULE_PARM_DESC(debug, "Debug level (0-1)");
  31
  32 /*
  33  * Basic window sizes.  These probably belong somewhere more globally
  34  * useful.
  35  */
  36 #define VGA_WIDTH       640
  37 #define VGA_HEIGHT      480
  38 #define QVGA_WIDTH      320
  39 #define QVGA_HEIGHT     240
  40 #define CIF_WIDTH       352
  41 #define CIF_HEIGHT      288
  42 #define QCIF_WIDTH      176
  43 #define QCIF_HEIGHT     144
  44
  45 /*
  46  * Our nominal (default) frame rate.
  47  */
  48 #define OV7670_FRAME_RATE 30
  49
  50 /*
  51  * The 7670 sits on i2c with ID 0x42
  52  */
  53 #define OV7670_I2C_ADDR 0x42
  54
  55 /* Registers */
  56 #define REG_GAIN        0x00    /* Gain lower 8 bits (rest in vref) */
  57 #define REG_BLUE        0x01    /* blue gain */
  58 #define REG_RED         0x02    /* red gain */
  59 #define REG_VREF        0x03    /* Pieces of GAIN, VSTART, VSTOP */
  60 #define REG_COM1        0x04    /* Control 1 */
  61 #define  COM1_CCIR656     0x40  /* CCIR656 enable */
  62 #define REG_BAVE        0x05    /* U/B Average level */
  63 #define REG_GbAVE       0x06    /* Y/Gb Average level */
  64 #define REG_AECHH       0x07    /* AEC MS 5 bits */
  65 #define REG_RAVE        0x08    /* V/R Average level */
  66 #define REG_COM2        0x09    /* Control 2 */
  67 #define  COM2_SSLEEP      0x10  /* Soft sleep mode */
  68 #define REG_PID         0x0a    /* Product ID MSB */
  69 #define REG_VER         0x0b    /* Product ID LSB */
  70 #define REG_COM3        0x0c    /* Control 3 */
  71 #define  COM3_SWAP        0x40    /* Byte swap */
  72 #define  COM3_SCALEEN     0x08    /* Enable scaling */
  73 #define  COM3_DCWEN       0x04    /* Enable downsamp/crop/window */
  74 #define REG_COM4        0x0d    /* Control 4 */
  75 #define REG_COM5        0x0e    /* All "reserved" */
  76 #define REG_COM6        0x0f    /* Control 6 */
  77 #define REG_AECH        0x10    /* More bits of AEC value */
  78 #define REG_CLKRC       0x11    /* Clocl control */
  79 #define   CLK_EXT         0x40    /* Use external clock directly */
  80 #define   CLK_SCALE       0x3f    /* Mask for internal clock scale */
  81 #define REG_COM7        0x12    /* Control 7 */
  82 #define   COM7_RESET      0x80    /* Register reset */
  83 #define   COM7_FMT_MASK   0x38
  84 #define   COM7_FMT_VGA    0x00
  85 #define   COM7_FMT_CIF    0x20    /* CIF format */
  86 #define   COM7_FMT_QVGA   0x10    /* QVGA format */
  87 #define   COM7_FMT_QCIF   0x08    /* QCIF format */
  88 #define   COM7_RGB        0x04    /* bits 0 and 2 - RGB format */
  89 #define   COM7_YUV        0x00    /* YUV */
  90 #define   COM7_BAYER      0x01    /* Bayer format */
  91 #define   COM7_PBAYER     0x05    /* "Processed bayer" */
  92 #define REG_COM8        0x13    /* Control 8 */
  93 #define   COM8_FASTAEC    0x80    /* Enable fast AGC/AEC */
  94 #define   COM8_AECSTEP    0x40    /* Unlimited AEC step size */
  95 #define   COM8_BFILT      0x20    /* Band filter enable */
  96 #define   COM8_AGC        0x04    /* Auto gain enable */
  97 #define   COM8_AWB        0x02    /* White balance enable */
  98 #define   COM8_AEC        0x01    /* Auto exposure enable */
  99 #define REG_COM9        0x14    /* Control 9  - gain ceiling */
 100 #define REG_COM10       0x15    /* Control 10 */
 101 #define   COM10_HSYNC     0x40    /* HSYNC instead of HREF */
 102 #define   COM10_PCLK_HB   0x20    /* Suppress PCLK on horiz blank */
 103 #define   COM10_HREF_REV  0x08    /* Reverse HREF */
 104 #define   COM10_VS_LEAD   0x04    /* VSYNC on clock leading edge */
 105 #define   COM10_VS_NEG    0x02    /* VSYNC negative */
 106 #define   COM10_HS_NEG    0x01    /* HSYNC negative */
 107 #define REG_HSTART      0x17    /* Horiz start high bits */
 108 #define REG_HSTOP       0x18    /* Horiz stop high bits */
 109 #define REG_VSTART      0x19    /* Vert start high bits */
 110 #define REG_VSTOP       0x1a    /* Vert stop high bits */
 111 #define REG_PSHFT       0x1b    /* Pixel delay after HREF */
 112 #define REG_MIDH        0x1c    /* Manuf. ID high */
 113 #define REG_MIDL        0x1d    /* Manuf. ID low */
 114 #define REG_MVFP        0x1e    /* Mirror / vflip */
 115 #define   MVFP_MIRROR     0x20    /* Mirror image */
 116 #define   MVFP_FLIP       0x10    /* Vertical flip */
 117
 118 #define REG_AEW         0x24    /* AGC upper limit */
 119 #define REG_AEB         0x25    /* AGC lower limit */
 120 #define REG_VPT         0x26    /* AGC/AEC fast mode op region */
 121 #define REG_HSYST       0x30    /* HSYNC rising edge delay */
 122 #define REG_HSYEN       0x31    /* HSYNC falling edge delay */
 123 #define REG_HREF        0x32    /* HREF pieces */
 124 #define REG_TSLB        0x3a    /* lots of stuff */
 125 #define   TSLB_YLAST      0x04    /* UYVY or VYUY - see com13 */
 126 #define REG_COM11       0x3b    /* Control 11 */
 127 #define   COM11_NIGHT     0x80    /* NIght mode enable */
 128 #define   COM11_NMFR      0x60    /* Two bit NM frame rate */
 129 #define   COM11_HZAUTO    0x10    /* Auto detect 50/60 Hz */
 130 #define   COM11_50HZ      0x08    /* Manual 50Hz select */
 131 #define   COM11_EXP       0x02
 132 #define REG_COM12       0x3c    /* Control 12 */
 133 #define   COM12_HREF      0x80    /* HREF always */
 134 #define REG_COM13       0x3d    /* Control 13 */
 135 #define   COM13_GAMMA     0x80    /* Gamma enable */
 136 #define   COM13_UVSAT     0x40    /* UV saturation auto adjustment */
 137 #define   COM13_UVSWAP    0x01    /* V before U - w/TSLB */
 138 #define REG_COM14       0x3e    /* Control 14 */
 139 #define   COM14_DCWEN     0x10    /* DCW/PCLK-scale enable */
 140 #define REG_EDGE        0x3f    /* Edge enhancement factor */
 141 #define REG_COM15       0x40    /* Control 15 */
 142 #define   COM15_R10F0     0x00    /* Data range 10 to F0 */
 143 #define   COM15_R01FE     0x80    /*            01 to FE */
 144 #define   COM15_R00FF     0xc0    /*            00 to FF */
 145 #define   COM15_RGB565    0x10    /* RGB565 output */
 146 #define   COM15_RGB555    0x30    /* RGB555 output */
 147 #define REG_COM16       0x41    /* Control 16 */
 148 #define   COM16_AWBGAIN   0x08    /* AWB gain enable */
 149 #define REG_COM17       0x42    /* Control 17 */
 150 #define   COM17_AECWIN    0xc0    /* AEC window - must match COM4 */
 151 #define   COM17_CBAR      0x08    /* DSP Color bar */
 152
 153 /*
 154  * This matrix defines how the colors are generated, must be
 155  * tweaked to adjust hue and saturation.
 156  *
 157  * Order: v-red, v-green, v-blue, u-red, u-green, u-blue
 158  *
 159  * They are nine-bit signed quantities, with the sign bit
 160  * stored in 0x58.  Sign for v-red is bit 0, and up from there.
 161  */
 162 #define REG_CMATRIX_BASE 0x4f
 163 #define   CMATRIX_LEN 6
 164 #define REG_CMATRIX_SIGN 0x58
 165
 166
 167 #define REG_BRIGHT      0x55    /* Brightness */
 168 #define REG_CONTRAS     0x56    /* Contrast control */
 169
 170 #define REG_GFIX        0x69    /* Fix gain control */
 171
 172 #define REG_REG76       0x76    /* OV's name */
 173 #define   R76_BLKPCOR     0x80    /* Black pixel correction enable */
 174 #define   R76_WHTPCOR     0x40    /* White pixel correction enable */
 175
 176 #define REG_RGB444      0x8c    /* RGB 444 control */
 177 #define   R444_ENABLE     0x02    /* Turn on RGB444, overrides 5x5 */
 178 #define   R444_RGBX       0x01    /* Empty nibble at end */
 179
 180 #define REG_HAECC1      0x9f    /* Hist AEC/AGC control 1 */
 181 #define REG_HAECC2      0xa0    /* Hist AEC/AGC control 2 */
 182
 183 #define REG_BD50MAX     0xa5    /* 50hz banding step limit */
 184 #define REG_HAECC3      0xa6    /* Hist AEC/AGC control 3 */
 185 #define REG_HAECC4      0xa7    /* Hist AEC/AGC control 4 */
 186 #define REG_HAECC5      0xa8    /* Hist AEC/AGC control 5 */
 187 #define REG_HAECC6      0xa9    /* Hist AEC/AGC control 6 */
 188 #define REG_HAECC7      0xaa    /* Hist AEC/AGC control 7 */
 189 #define REG_BD60MAX     0xab    /* 60hz banding step limit */
 190
 191
 192 /*
 193  * Information we maintain about a known sensor.
 194  */
 195 struct ov7670_format_struct;  /* coming later */
 196 struct ov7670_info {
 197         struct v4l2_subdev sd;
 198         struct ov7670_format_struct *fmt;  /* Current format */
 199         unsigned char sat;              /* Saturation value */
 200         int hue;                        /* Hue value */
 201 };
 202
 203 static inline struct ov7670_info *to_state(struct v4l2_subdev *sd)
 204 {
 205         return container_of(sd, struct ov7670_info, sd);
 206 }
 207
 208
 209
 210 /*
 211  * The default register settings, as obtained from OmniVision.  There
 212  * is really no making sense of most of these - lots of "reserved" values
 213  * and such.
 214  *
 215  * These settings give VGA YUYV.
 216  */
 217
 218 struct regval_list {
 219         unsigned char reg_num;
 220         unsigned char value;
 221 };
 222
 223 static struct regval_list ov7670_default_regs[] = {
 224         { REG_COM7, COM7_RESET },
 225 /*
 226  * Clock scale: 3 = 15fps
 227  *              2 = 20fps
 228  *              1 = 30fps
 229  */
 230         { REG_CLKRC, 0x1 },     /* OV: clock scale (30 fps) */
 231         { REG_TSLB,  0x04 },    /* OV */
 232         { REG_COM7, 0 },        /* VGA */
 233         /*
 234          * Set the hardware window.  These values from OV don't entirely
 235          * make sense - hstop is less than hstart.  But they work...
 236          */
 237         { REG_HSTART, 0x13 },   { REG_HSTOP, 0x01 },
 238         { REG_HREF, 0xb6 },     { REG_VSTART, 0x02 },
 239         { REG_VSTOP, 0x7a },    { REG_VREF, 0x0a },
 240
 241         { REG_COM3, 0 },        { REG_COM14, 0 },
 242         /* Mystery scaling numbers */
 243         { 0x70, 0x3a },         { 0x71, 0x35 },
 244         { 0x72, 0x11 },         { 0x73, 0xf0 },
 245         { 0xa2, 0x02 },         { REG_COM10, 0x0 },
 246
 247         /* Gamma curve values */
 248         { 0x7a, 0x20 },         { 0x7b, 0x10 },
 249         { 0x7c, 0x1e },         { 0x7d, 0x35 },
 250         { 0x7e, 0x5a },         { 0x7f, 0x69 },
 251         { 0x80, 0x76 },         { 0x81, 0x80 },
 252         { 0x82, 0x88 },         { 0x83, 0x8f },
 253         { 0x84, 0x96 },         { 0x85, 0xa3 },
 254         { 0x86, 0xaf },         { 0x87, 0xc4 },
 255         { 0x88, 0xd7 },         { 0x89, 0xe8 },
 256
 257         /* AGC and AEC parameters.  Note we start by disabling those features,
 258            then turn them only after tweaking the values. */
 259         { REG_COM8, COM8_FASTAEC | COM8_AECSTEP | COM8_BFILT },
 260         { REG_GAIN, 0 },        { REG_AECH, 0 },
 261         { REG_COM4, 0x40 }, /* magic reserved bit */
 262         { REG_COM9, 0x18 }, /* 4x gain + magic rsvd bit */
 263         { REG_BD50MAX, 0x05 },  { REG_BD60MAX, 0x07 },
 264         { REG_AEW, 0x95 },      { REG_AEB, 0x33 },
 265         { REG_VPT, 0xe3 },      { REG_HAECC1, 0x78 },
 266         { REG_HAECC2, 0x68 },   { 0xa1, 0x03 }, /* magic */
 267         { REG_HAECC3, 0xd8 },   { REG_HAECC4, 0xd8 },
 268         { REG_HAECC5, 0xf0 },   { REG_HAECC6, 0x90 },
 269         { REG_HAECC7, 0x94 },
 270         { REG_COM8, COM8_FASTAEC|COM8_AECSTEP|COM8_BFILT|COM8_AGC|COM8_AEC },
 271
 272         /* Almost all of these are magic "reserved" values.  */
 273         { REG_COM5, 0x61 },     { REG_COM6, 0x4b },
 274         { 0x16, 0x02 },         { REG_MVFP, 0x07 },
 275         { 0x21, 0x02 },         { 0x22, 0x91 },
 276         { 0x29, 0x07 },         { 0x33, 0x0b },
 277         { 0x35, 0x0b },         { 0x37, 0x1d },
 278         { 0x38, 0x71 },         { 0x39, 0x2a },
 279         { REG_COM12, 0x78 },    { 0x4d, 0x40 },
 280         { 0x4e, 0x20 },         { REG_GFIX, 0 },
 281         { 0x6b, 0x4a },         { 0x74, 0x10 },
 282         { 0x8d, 0x4f },         { 0x8e, 0 },
 283         { 0x8f, 0 },            { 0x90, 0 },
 284         { 0x91, 0 },            { 0x96, 0 },
 285         { 0x9a, 0 },            { 0xb0, 0x84 },
 286         { 0xb1, 0x0c },         { 0xb2, 0x0e },
 287         { 0xb3, 0x82 },         { 0xb8, 0x0a },
 288
 289         /* More reserved magic, some of which tweaks white balance */
 290         { 0x43, 0x0a },         { 0x44, 0xf0 },
 291         { 0x45, 0x34 },         { 0x46, 0x58 },
 292         { 0x47, 0x28 },         { 0x48, 0x3a },
 293         { 0x59, 0x88 },         { 0x5a, 0x88 },
 294         { 0x5b, 0x44 },         { 0x5c, 0x67 },
 295         { 0x5d, 0x49 },         { 0x5e, 0x0e },
 296         { 0x6c, 0x0a },         { 0x6d, 0x55 },
 297         { 0x6e, 0x11 },         { 0x6f, 0x9f }, /* "9e for advance AWB" */
 298         { 0x6a, 0x40 },         { REG_BLUE, 0x40 },
 299         { REG_RED, 0x60 },
 300         { REG_COM8, COM8_FASTAEC|COM8_AECSTEP|COM8_BFILT|COM8_AGC|COM8_AEC|COM8_AWB },
 301
 302         /* Matrix coefficients */
 303         { 0x4f, 0x80 },         { 0x50, 0x80 },
 304         { 0x51, 0 },            { 0x52, 0x22 },
 305         { 0x53, 0x5e },         { 0x54, 0x80 },
 306         { 0x58, 0x9e },
 307
 308         { REG_COM16, COM16_AWBGAIN },   { REG_EDGE, 0 },
 309         { 0x75, 0x05 },         { 0x76, 0xe1 },
 310         { 0x4c, 0 },            { 0x77, 0x01 },
 311         { REG_COM13, 0xc3 },    { 0x4b, 0x09 },
 312         { 0xc9, 0x60 },         { REG_COM16, 0x38 },
 313         { 0x56, 0x40 },
 314
 315         { 0x34, 0x11 },         { REG_COM11, COM11_EXP|COM11_HZAUTO },
 316         { 0xa4, 0x88 },         { 0x96, 0 },
 317         { 0x97, 0x30 },         { 0x98, 0x20 },
 318         { 0x99, 0x30 },         { 0x9a, 0x84 },
 319         { 0x9b, 0x29 },         { 0x9c, 0x03 },
 320         { 0x9d, 0x4c },         { 0x9e, 0x3f },
 321         { 0x78, 0x04 },
 322
 323         /* Extra-weird stuff.  Some sort of multiplexor register */
 324         { 0x79, 0x01 },         { 0xc8, 0xf0 },
 325         { 0x79, 0x0f },         { 0xc8, 0x00 },
 326         { 0x79, 0x10 },         { 0xc8, 0x7e },
 327         { 0x79, 0x0a },         { 0xc8, 0x80 },
 328         { 0x79, 0x0b },         { 0xc8, 0x01 },
 329         { 0x79, 0x0c },         { 0xc8, 0x0f },
 330         { 0x79, 0x0d },         { 0xc8, 0x20 },
 331         { 0x79, 0x09 },         { 0xc8, 0x80 },
 332         { 0x79, 0x02 },         { 0xc8, 0xc0 },
 333         { 0x79, 0x03 },         { 0xc8, 0x40 },
 334         { 0x79, 0x05 },         { 0xc8, 0x30 },
 335         { 0x79, 0x26 },
 336
 337         { 0xff, 0xff }, /* END MARKER */
 338 };
 339
 340
 341 /*
 342  * Here we'll try to encapsulate the changes for just the output
 343  * video format.
 344  *
 345  * RGB656 and YUV422 come from OV; RGB444 is homebrewed.
 346  *
 347  * IMPORTANT RULE: the first entry must be for COM7, see ov7670_s_fmt for why.
 348  */
 349
 350
 351 static struct regval_list ov7670_fmt_yuv422[] = {
 352         { REG_COM7, 0x0 },  /* Selects YUV mode */
 353         { REG_RGB444, 0 },      /* No RGB444 please */
 354         { REG_COM1, 0 },
 355         { REG_COM15, COM15_R00FF },
 356         { REG_COM9, 0x18 }, /* 4x gain ceiling; 0x8 is reserved bit */
 357         { 0x4f, 0x80 },         /* "matrix coefficient 1" */
 358         { 0x50, 0x80 },         /* "matrix coefficient 2" */
 359         { 0x51, 0    },         /* vb */
 360         { 0x52, 0x22 },         /* "matrix coefficient 4" */
 361         { 0x53, 0x5e },         /* "matrix coefficient 5" */
 362         { 0x54, 0x80 },         /* "matrix coefficient 6" */
 363         { REG_COM13, COM13_GAMMA|COM13_UVSAT },
 364         { 0xff, 0xff },
 365 };
 366
 367 static struct regval_list ov7670_fmt_rgb565[] = {
 368         { REG_COM7, COM7_RGB }, /* Selects RGB mode */
 369         { REG_RGB444, 0 },      /* No RGB444 please */
 370         { REG_COM1, 0x0 },
 371         { REG_COM15, COM15_RGB565 },
 372         { REG_COM9, 0x38 },     /* 16x gain ceiling; 0x8 is reserved bit */
 373         { 0x4f, 0xb3 },         /* "matrix coefficient 1" */
 374         { 0x50, 0xb3 },         /* "matrix coefficient 2" */
 375         { 0x51, 0    },         /* vb */
 376         { 0x52, 0x3d },         /* "matrix coefficient 4" */
 377         { 0x53, 0xa7 },         /* "matrix coefficient 5" */
 378         { 0x54, 0xe4 },         /* "matrix coefficient 6" */
 379         { REG_COM13, COM13_GAMMA|COM13_UVSAT },
 380         { 0xff, 0xff },
 381 };
 382
 383 static struct regval_list ov7670_fmt_rgb444[] = {
 384         { REG_COM7, COM7_RGB }, /* Selects RGB mode */
 385         { REG_RGB444, R444_ENABLE },    /* Enable xxxxrrrr ggggbbbb */
 386         { REG_COM1, 0x40 },     /* Magic reserved bit */
 387         { REG_COM15, COM15_R01FE|COM15_RGB565 }, /* Data range needed? */
 388         { REG_COM9, 0x38 },     /* 16x gain ceiling; 0x8 is reserved bit */
 389         { 0x4f, 0xb3 },         /* "matrix coefficient 1" */
 390         { 0x50, 0xb3 },         /* "matrix coefficient 2" */
 391         { 0x51, 0    },         /* vb */
 392         { 0x52, 0x3d },         /* "matrix coefficient 4" */
 393         { 0x53, 0xa7 },         /* "matrix coefficient 5" */
 394         { 0x54, 0xe4 },         /* "matrix coefficient 6" */
 395         { REG_COM13, COM13_GAMMA|COM13_UVSAT|0x2 },  /* Magic rsvd bit */
 396         { 0xff, 0xff },
 397 };
 398
 399 static struct regval_list ov7670_fmt_raw[] = {
 400         { REG_COM7, COM7_BAYER },
 401         { REG_COM13, 0x08 }, /* No gamma, magic rsvd bit */
 402         { REG_COM16, 0x3d }, /* Edge enhancement, denoise */
 403         { REG_REG76, 0xe1 }, /* Pix correction, magic rsvd */
 404         { 0xff, 0xff },
 405 };
 406
 407
 408
 409 /*
 410  * Low-level register I/O.
 411  */
 412
 413 static int ov7670_read(struct v4l2_subdev *sd, unsigned char reg,
 414                 unsigned char *value)
 415 {
 416         struct i2c_client *client = v4l2_get_subdevdata(sd);
 417         int ret;
 418
 419         ret = i2c_smbus_read_byte_data(client, reg);
 420         if (ret >= 0) {
 421                 *value = (unsigned char)ret;
 422                 ret = 0;
 423         }
 424         return ret;
 425 }
 426
 427
 428 static int ov7670_write(struct v4l2_subdev *sd, unsigned char reg,
 429                 unsigned char value)
 430 {
 431         struct i2c_client *client = v4l2_get_subdevdata(sd);
 432         int ret = i2c_smbus_write_byte_data(client, reg, value);
 433
 434         if (reg == REG_COM7 && (value & COM7_RESET))
 435                 msleep(2);  /* Wait for reset to run */
 436         return ret;
 437 }
 438
 439
 440 /*
 441  * Write a list of register settings; ff/ff stops the process.
 442  */
 443 static int ov7670_write_array(struct v4l2_subdev *sd, struct regval_list *vals)
 444 {
 445         while (vals->reg_num != 0xff || vals->value != 0xff) {
 446                 int ret = ov7670_write(sd, vals->reg_num, vals->value);
 447                 if (ret < 0)
 448                         return ret;
 449                 vals++;
 450         }
 451         return 0;
 452 }
 453
 454
 455 /*
 456  * Stuff that knows about the sensor.
 457  */
 458 static int ov7670_reset(struct v4l2_subdev *sd, u32 val)
 459 {
 460         ov7670_write(sd, REG_COM7, COM7_RESET);
 461         msleep(1);
 462         return 0;
 463 }
 464
 465
 466 static int ov7670_init(struct v4l2_subdev *sd, u32 val)
 467 {
 468         return ov7670_write_array(sd, ov7670_default_regs);
 469 }
 470
 471
 472
 473 static int ov7670_detect(struct v4l2_subdev *sd)
 474 {
 475         unsigned char v;
 476         int ret;
 477
 478         ret = ov7670_init(sd, 0);
 479         if (ret < 0)
 480                 return ret;
 481         ret = ov7670_read(sd, REG_MIDH, &v);
 482         if (ret < 0)
 483                 return ret;
 484         if (v != 0x7f) /* OV manuf. id. */
 485                 return -ENODEV;
 486         ret = ov7670_read(sd, REG_MIDL, &v);
 487         if (ret < 0)
 488                 return ret;
 489         if (v != 0xa2)
 490                 return -ENODEV;
 491         /*
 492          * OK, we know we have an OmniVision chip...but which one?
 493          */
 494         ret = ov7670_read(sd, REG_PID, &v);
 495         if (ret < 0)
 496                 return ret;
 497         if (v != 0x76)  /* PID + VER = 0x76 / 0x73 */
 498                 return -ENODEV;
 499         ret = ov7670_read(sd, REG_VER, &v);
 500         if (ret < 0)
 501                 return ret;
 502         if (v != 0x73)  /* PID + VER = 0x76 / 0x73 */
 503                 return -ENODEV;
 504         return 0;
 505 }
 506
 507
 508 /*
 509  * Store information about the video data format.  The color matrix
 510  * is deeply tied into the format, so keep the relevant values here.
 511  * The magic matrix nubmers come from OmniVision.
 512  */
 513 static struct ov7670_format_struct {
 514         __u8 *desc;
 515         __u32 pixelformat;
 516         struct regval_list *regs;
 517         int cmatrix[CMATRIX_LEN];
 518         int bpp;   /* Bytes per pixel */
 519 } ov7670_formats[] = {
 520         {
 521                 .desc           = "YUYV 4:2:2",
 522                 .pixelformat    = V4L2_PIX_FMT_YUYV,
 523                 .regs           = ov7670_fmt_yuv422,
 524                 .cmatrix        = { 128, -128, 0, -34, -94, 128 },
 525                 .bpp            = 2,
 526         },
 527         {
 528                 .desc           = "RGB 444",
 529                 .pixelformat    = V4L2_PIX_FMT_RGB444,
 530                 .regs           = ov7670_fmt_rgb444,
 531                 .cmatrix        = { 179, -179, 0, -61, -176, 228 },
 532                 .bpp            = 2,
 533         },
 534         {
 535                 .desc           = "RGB 565",
 536                 .pixelformat    = V4L2_PIX_FMT_RGB565,
 537                 .regs           = ov7670_fmt_rgb565,
 538                 .cmatrix        = { 179, -179, 0, -61, -176, 228 },
 539                 .bpp            = 2,
 540         },
 541         {
 542                 .desc           = "Raw RGB Bayer",
 543                 .pixelformat    = V4L2_PIX_FMT_SBGGR8,
 544                 .regs           = ov7670_fmt_raw,
 545                 .cmatrix        = { 0, 0, 0, 0, 0, 0 },
 546                 .bpp            = 1
 547         },
 548 };
 549 #define N_OV7670_FMTS ARRAY_SIZE(ov7670_formats)
 550
 551
 552 /*
 553  * Then there is the issue of window sizes.  Try to capture the info here.
 554  */
 555
 556 /*
 557  * QCIF mode is done (by OV) in a very strange way - it actually looks like
 558  * VGA with weird scaling options - they do *not* use the canned QCIF mode
 559  * which is allegedly provided by the sensor.  So here's the weird register
 560  * settings.
 561  */
 562 static struct regval_list ov7670_qcif_regs[] = {
 563         { REG_COM3, COM3_SCALEEN|COM3_DCWEN },
 564         { REG_COM3, COM3_DCWEN },
 565         { REG_COM14, COM14_DCWEN | 0x01},
 566         { 0x73, 0xf1 },
 567         { 0xa2, 0x52 },
 568         { 0x7b, 0x1c },
 569         { 0x7c, 0x28 },
 570         { 0x7d, 0x3c },
 571         { 0x7f, 0x69 },
 572         { REG_COM9, 0x38 },
 573         { 0xa1, 0x0b },
 574         { 0x74, 0x19 },
 575         { 0x9a, 0x80 },
 576         { 0x43, 0x14 },
 577         { REG_COM13, 0xc0 },
 578         { 0xff, 0xff },
 579 };
 580
 581 static struct ov7670_win_size {
 582         int     width;
 583         int     height;
 584         unsigned char com7_bit;
 585         int     hstart;         /* Start/stop values for the camera.  Note */
 586         int     hstop;          /* that they do not always make complete */
 587         int     vstart;         /* sense to humans, but evidently the sensor */
 588         int     vstop;          /* will do the right thing... */
 589         struct regval_list *regs; /* Regs to tweak */
 590 /* h/vref stuff */
 591 } ov7670_win_sizes[] = {
 592         /* VGA */
 593         {
 594                 .width          = VGA_WIDTH,
 595                 .height         = VGA_HEIGHT,
 596                 .com7_bit       = COM7_FMT_VGA,
 597                 .hstart         = 158,          /* These values from */
 598                 .hstop          =  14,          /* Omnivision */
 599                 .vstart         =  10,
 600                 .vstop          = 490,
 601                 .regs           = NULL,
 602         },
 603         /* CIF */
 604         {
 605                 .width          = CIF_WIDTH,
 606                 .height         = CIF_HEIGHT,
 607                 .com7_bit       = COM7_FMT_CIF,
 608                 .hstart         = 170,          /* Empirically determined */
 609                 .hstop          =  90,
 610                 .vstart         =  14,
 611                 .vstop          = 494,
 612                 .regs           = NULL,
 613         },
 614         /* QVGA */
 615         {
 616                 .width          = QVGA_WIDTH,
 617                 .height         = QVGA_HEIGHT,
 618                 .com7_bit       = COM7_FMT_QVGA,
 619                 .hstart         = 164,          /* Empirically determined */
 620                 .hstop          =  20,
 621                 .vstart         =  14,
 622                 .vstop          = 494,
 623                 .regs           = NULL,
 624         },
 625         /* QCIF */
 626         {
 627                 .width          = QCIF_WIDTH,
 628                 .height         = QCIF_HEIGHT,
 629                 .com7_bit       = COM7_FMT_VGA, /* see comment above */
 630                 .hstart         = 456,          /* Empirically determined */
 631                 .hstop          =  24,
 632                 .vstart         =  14,
 633                 .vstop          = 494,
 634                 .regs           = ov7670_qcif_regs,
 635         },
 636 };
 637
 638 #define N_WIN_SIZES (ARRAY_SIZE(ov7670_win_sizes))
 639
 640
 641 /*
 642  * Store a set of start/stop values into the camera.
 643  */
 644 static int ov7670_set_hw(struct v4l2_subdev *sd, int hstart, int hstop,
 645                 int vstart, int vstop)
 646 {
 647         int ret;
 648         unsigned char v;
 649 /*
 650  * Horizontal: 11 bits, top 8 live in hstart and hstop.  Bottom 3 of
 651  * hstart are in href[2:0], bottom 3 of hstop in href[5:3].  There is
 652  * a mystery "edge offset" value in the top two bits of href.
 653  */
 654         ret =  ov7670_write(sd, REG_HSTART, (hstart >> 3) & 0xff);
 655         ret += ov7670_write(sd, REG_HSTOP, (hstop >> 3) & 0xff);
 656         ret += ov7670_read(sd, REG_HREF, &v);
 657         v = (v & 0xc0) | ((hstop & 0x7) << 3) | (hstart & 0x7);
 658         msleep(10);
 659         ret += ov7670_write(sd, REG_HREF, v);
 660 /*
 661  * Vertical: similar arrangement, but only 10 bits.
 662  */
 663         ret += ov7670_write(sd, REG_VSTART, (vstart >> 2) & 0xff);
 664         ret += ov7670_write(sd, REG_VSTOP, (vstop >> 2) & 0xff);
 665         ret += ov7670_read(sd, REG_VREF, &v);
 666         v = (v & 0xf0) | ((vstop & 0x3) << 2) | (vstart & 0x3);
 667         msleep(10);
 668         ret += ov7670_write(sd, REG_VREF, v);
 669         return ret;
 670 }
 671
 672
 673 static int ov7670_enum_fmt(struct v4l2_subdev *sd, struct v4l2_fmtdesc *fmt)
 674 {
 675         struct ov7670_format_struct *ofmt;
 676
 677         if (fmt->index >= N_OV7670_FMTS)
 678                 return -EINVAL;
 679
 680         ofmt = ov7670_formats + fmt->index;
 681         fmt->flags = 0;
 682         strcpy(fmt->description, ofmt->desc);
 683         fmt->pixelformat = ofmt->pixelformat;
 684         return 0;
 685 }
 686
 687
 688 static int ov7670_try_fmt_internal(struct v4l2_subdev *sd,
 689                 struct v4l2_format *fmt,
 690                 struct ov7670_format_struct **ret_fmt,
 691                 struct ov7670_win_size **ret_wsize)
 692 {
 693         int index;
 694         struct ov7670_win_size *wsize;
 695         struct v4l2_pix_format *pix = &fmt->fmt.pix;
 696
 697         for (index = 0; index < N_OV7670_FMTS; index++)
 698                 if (ov7670_formats[index].pixelformat == pix->pixelformat)
 699                         break;
 700         if (index >= N_OV7670_FMTS) {
 701                 /* default to first format */
 702                 index = 0;
 703                 pix->pixelformat = ov7670_formats[0].pixelformat;
 704         }
 705         if (ret_fmt != NULL)
 706                 *ret_fmt = ov7670_formats + index;
 707         /*
 708          * Fields: the OV devices claim to be progressive.
 709          */
 710         pix->field = V4L2_FIELD_NONE;
 711         /*
 712          * Round requested image size down to the nearest
 713          * we support, but not below the smallest.
 714          */
 715         for (wsize = ov7670_win_sizes; wsize < ov7670_win_sizes + N_WIN_SIZES;
 716              wsize++)
 717                 if (pix->width >= wsize->width && pix->height >= wsize->height)
 718                         break;
 719         if (wsize >= ov7670_win_sizes + N_WIN_SIZES)
 720                 wsize--;   /* Take the smallest one */
 721         if (ret_wsize != NULL)
 722                 *ret_wsize = wsize;
 723         /*
 724          * Note the size we'll actually handle.
 725          */
 726         pix->width = wsize->width;
 727         pix->height = wsize->height;
 728         pix->bytesperline = pix->width*ov7670_formats[index].bpp;
 729         pix->sizeimage = pix->height*pix->bytesperline;
 730         return 0;
 731 }
 732
 733 static int ov7670_try_fmt(struct v4l2_subdev *sd, struct v4l2_format *fmt)
 734 {
 735         return ov7670_try_fmt_internal(sd, fmt, NULL, NULL);
 736 }
 737
 738 /*
 739  * Set a format.
 740  */
 741 static int ov7670_s_fmt(struct v4l2_subdev *sd, struct v4l2_format *fmt)
 742 {
 743         int ret;
 744         struct ov7670_format_struct *ovfmt;
 745         struct ov7670_win_size *wsize;
 746         struct ov7670_info *info = to_state(sd);
 747         unsigned char com7, clkrc = 0;
 748
 749         ret = ov7670_try_fmt_internal(sd, fmt, &ovfmt, &wsize);
 750         if (ret)
 751                 return ret;
 752         /*
 753          * HACK: if we're running rgb565 we need to grab then rewrite
 754          * CLKRC.  If we're *not*, however, then rewriting clkrc hoses
 755          * the colors.
 756          */
 757         if (fmt->fmt.pix.pixelformat == V4L2_PIX_FMT_RGB565) {
 758                 ret = ov7670_read(sd, REG_CLKRC, &clkrc);
 759                 if (ret)
 760                         return ret;
 761         }
 762         /*
 763          * COM7 is a pain in the ass, it doesn't like to be read then
 764          * quickly written afterward.  But we have everything we need
 765          * to set it absolutely here, as long as the format-specific
 766          * register sets list it first.
 767          */
 768         com7 = ovfmt->regs[0].value;
 769         com7 |= wsize->com7_bit;
 770         ov7670_write(sd, REG_COM7, com7);
 771         /*
 772          * Now write the rest of the array.  Also store start/stops
 773          */
 774         ov7670_write_array(sd, ovfmt->regs + 1);
 775         ov7670_set_hw(sd, wsize->hstart, wsize->hstop, wsize->vstart,
 776                         wsize->vstop);
 777         ret = 0;
 778         if (wsize->regs)
 779                 ret = ov7670_write_array(sd, wsize->regs);
 780         info->fmt = ovfmt;
 781
 782         if (fmt->fmt.pix.pixelformat == V4L2_PIX_FMT_RGB565 && ret == 0)
 783                 ret = ov7670_write(sd, REG_CLKRC, clkrc);
 784         return ret;
 785 }
 786
 787 /*
 788  * Implement G/S_PARM.  There is a "high quality" mode we could try
 789  * to do someday; for now, we just do the frame rate tweak.
 790  */
 791 static int ov7670_g_parm(struct v4l2_subdev *sd, struct v4l2_streamparm *parms)
 792 {
 793         struct v4l2_captureparm *cp = &parms->parm.capture;
 794         unsigned char clkrc;
 795         int ret;
 796
 797         if (parms->type != V4L2_BUF_TYPE_VIDEO_CAPTURE)
 798                 return -EINVAL;
 799         ret = ov7670_read(sd, REG_CLKRC, &clkrc);
 800         if (ret < 0)
 801                 return ret;
 802         memset(cp, 0, sizeof(struct v4l2_captureparm));
 803         cp->capability = V4L2_CAP_TIMEPERFRAME;
 804         cp->timeperframe.numerator = 1;
 805         cp->timeperframe.denominator = OV7670_FRAME_RATE;
 806         if ((clkrc & CLK_EXT) == 0 && (clkrc & CLK_SCALE) > 1)
 807                 cp->timeperframe.denominator /= (clkrc & CLK_SCALE);
 808         return 0;
 809 }
 810
 811 static int ov7670_s_parm(struct v4l2_subdev *sd, struct v4l2_streamparm *parms)
 812 {
 813         struct v4l2_captureparm *cp = &parms->parm.capture;
 814         struct v4l2_fract *tpf = &cp->timeperframe;
 815         unsigned char clkrc;
 816         int ret, div;
 817
 818         if (parms->type != V4L2_BUF_TYPE_VIDEO_CAPTURE)
 819                 return -EINVAL;
 820         if (cp->extendedmode != 0)
 821                 return -EINVAL;
 822         /*
 823          * CLKRC has a reserved bit, so let's preserve it.
 824          */
 825         ret = ov7670_read(sd, REG_CLKRC, &clkrc);
 826         if (ret < 0)
 827                 return ret;
 828         if (tpf->numerator == 0 || tpf->denominator == 0)
 829                 div = 1;  /* Reset to full rate */
 830         else
 831                 div = (tpf->numerator*OV7670_FRAME_RATE)/tpf->denominator;
 832         if (div == 0)
 833                 div = 1;
 834         else if (div > CLK_SCALE)
 835                 div = CLK_SCALE;
 836         clkrc = (clkrc & 0x80) | div;
 837         tpf->numerator = 1;
 838         tpf->denominator = OV7670_FRAME_RATE/div;
 839         return ov7670_write(sd, REG_CLKRC, clkrc);
 840 }
 841
 842
 843
 844 /*
 845  * Code for dealing with controls.
 846  */
 847
 848
 849
 850
 851
 852 static int ov7670_store_cmatrix(struct v4l2_subdev *sd,
 853                 int matrix[CMATRIX_LEN])
 854 {
 855         int i, ret;
 856         unsigned char signbits = 0;
 857
 858         /*
 859          * Weird crap seems to exist in the upper part of
 860          * the sign bits register, so let's preserve it.
 861          */
 862         ret = ov7670_read(sd, REG_CMATRIX_SIGN, &signbits);
 863         signbits &= 0xc0;
 864
 865         for (i = 0; i < CMATRIX_LEN; i++) {
 866                 unsigned char raw;
 867
 868                 if (matrix[i] < 0) {
 869                         signbits |= (1 << i);
 870                         if (matrix[i] < -255)
 871                                 raw = 0xff;
 872                         else
 873                                 raw = (-1 * matrix[i]) & 0xff;
 874                 }
 875                 else {
 876                         if (matrix[i] > 255)
 877                                 raw = 0xff;
 878                         else
 879                                 raw = matrix[i] & 0xff;
 880                 }
 881                 ret += ov7670_write(sd, REG_CMATRIX_BASE + i, raw);
 882         }
 883         ret += ov7670_write(sd, REG_CMATRIX_SIGN, signbits);
 884         return ret;
 885 }
 886
 887
 888 /*
 889  * Hue also requires messing with the color matrix.  It also requires
 890  * trig functions, which tend not to be well supported in the kernel.
 891  * So here is a simple table of sine values, 0-90 degrees, in steps
 892  * of five degrees.  Values are multiplied by 1000.
 893  *
 894  * The following naive approximate trig functions require an argument
 895  * carefully limited to -180 <= theta <= 180.
 896  */
 897 #define SIN_STEP 5
 898 static const int ov7670_sin_table[] = {
 899            0,    87,   173,   258,   342,   422,
 900          499,   573,   642,   707,   766,   819,
 901          866,   906,   939,   965,   984,   996,
 902         1000
 903 };
 904
 905 static int ov7670_sine(int theta)
 906 {
 907         int chs = 1;
 908         int sine;
 909
 910         if (theta < 0) {
 911                 theta = -theta;
 912                 chs = -1;
 913         }
 914         if (theta <= 90)
 915                 sine = ov7670_sin_table[theta/SIN_STEP];
 916         else {
 917                 theta -= 90;
 918                 sine = 1000 - ov7670_sin_table[theta/SIN_STEP];
 919         }
 920         return sine*chs;
 921 }
 922
 923 static int ov7670_cosine(int theta)
 924 {
 925         theta = 90 - theta;
 926         if (theta > 180)
 927                 theta -= 360;
 928         else if (theta < -180)
 929                 theta += 360;
 930         return ov7670_sine(theta);
 931 }
 932
 933
 934
 935
 936 static void ov7670_calc_cmatrix(struct ov7670_info *info,
 937                 int matrix[CMATRIX_LEN])
 938 {
 939         int i;
 940         /*
 941          * Apply the current saturation setting first.
 942          */
 943         for (i = 0; i < CMATRIX_LEN; i++)
 944                 matrix[i] = (info->fmt->cmatrix[i]*info->sat) >> 7;
 945         /*
 946          * Then, if need be, rotate the hue value.
 947          */
 948         if (info->hue != 0) {
 949                 int sinth, costh, tmpmatrix[CMATRIX_LEN];
 950
 951                 memcpy(tmpmatrix, matrix, CMATRIX_LEN*sizeof(int));
 952                 sinth = ov7670_sine(info->hue);
 953                 costh = ov7670_cosine(info->hue);
 954
 955                 matrix[0] = (matrix[3]*sinth + matrix[0]*costh)/1000;
 956                 matrix[1] = (matrix[4]*sinth + matrix[1]*costh)/1000;
 957                 matrix[2] = (matrix[5]*sinth + matrix[2]*costh)/1000;
 958                 matrix[3] = (matrix[3]*costh - matrix[0]*sinth)/1000;
 959                 matrix[4] = (matrix[4]*costh - matrix[1]*sinth)/1000;
 960                 matrix[5] = (matrix[5]*costh - matrix[2]*sinth)/1000;
 961         }
 962 }
 963
 964
 965
 966 static int ov7670_s_sat(struct v4l2_subdev *sd, int value)
 967 {
 968         struct ov7670_info *info = to_state(sd);
 969         int matrix[CMATRIX_LEN];
 970         int ret;
 971
 972         info->sat = value;
 973         ov7670_calc_cmatrix(info, matrix);
 974         ret = ov7670_store_cmatrix(sd, matrix);
 975         return ret;
 976 }
 977
 978 static int ov7670_g_sat(struct v4l2_subdev *sd, __s32 *value)
 979 {
 980         struct ov7670_info *info = to_state(sd);
 981
 982         *value = info->sat;
 983         return 0;
 984 }
 985
 986 static int ov7670_s_hue(struct v4l2_subdev *sd, int value)
 987 {
 988         struct ov7670_info *info = to_state(sd);
 989         int matrix[CMATRIX_LEN];
 990         int ret;
 991
 992         if (value < -180 || value > 180)
 993                 return -EINVAL;
 994         info->hue = value;
 995         ov7670_calc_cmatrix(info, matrix);
 996         ret = ov7670_store_cmatrix(sd, matrix);
 997         return ret;
 998 }
 999
1000
1001 static int ov7670_g_hue(struct v4l2_subdev *sd, __s32 *value)
1002 {
1003         struct ov7670_info *info = to_state(sd);
1004
1005         *value = info->hue;
1006         return 0;
1007 }
1008
1009
1010 /*
1011  * Some weird registers seem to store values in a sign/magnitude format!
1012  */
1013 static unsigned char ov7670_sm_to_abs(unsigned char v)
1014 {
1015         if ((v & 0x80) == 0)
1016                 return v + 128;
1017         return 128 - (v & 0x7f);
1018 }
1019
1020
1021 static unsigned char ov7670_abs_to_sm(unsigned char v)
1022 {
1023         if (v > 127)
1024                 return v & 0x7f;
1025         return (128 - v) | 0x80;
1026 }
1027
1028 static int ov7670_s_brightness(struct v4l2_subdev *sd, int value)
1029 {
1030         unsigned char com8 = 0, v;
1031         int ret;
1032
1033         ov7670_read(sd, REG_COM8, &com8);
1034         com8 &= ~COM8_AEC;
1035         ov7670_write(sd, REG_COM8, com8);
1036         v = ov7670_abs_to_sm(value);
1037         ret = ov7670_write(sd, REG_BRIGHT, v);
1038         return ret;
1039 }
1040
1041 static int ov7670_g_brightness(struct v4l2_subdev *sd, __s32 *value)
1042 {
1043         unsigned char v = 0;
1044         int ret = ov7670_read(sd, REG_BRIGHT, &v);
1045
1046         *value = ov7670_sm_to_abs(v);
1047         return ret;
1048 }
1049
1050 static int ov7670_s_contrast(struct v4l2_subdev *sd, int value)
1051 {
1052         return ov7670_write(sd, REG_CONTRAS, (unsigned char) value);
1053 }
1054
1055 static int ov7670_g_contrast(struct v4l2_subdev *sd, __s32 *value)
1056 {
1057         unsigned char v = 0;
1058         int ret = ov7670_read(sd, REG_CONTRAS, &v);
1059
1060         *value = v;
1061         return ret;
1062 }
1063
1064 static int ov7670_g_hflip(struct v4l2_subdev *sd, __s32 *value)
1065 {
1066         int ret;
1067         unsigned char v = 0;
1068
1069         ret = ov7670_read(sd, REG_MVFP, &v);
1070         *value = (v & MVFP_MIRROR) == MVFP_MIRROR;
1071         return ret;
1072 }
1073
1074
1075 static int ov7670_s_hflip(struct v4l2_subdev *sd, int value)
1076 {
1077         unsigned char v = 0;
1078         int ret;
1079
1080         ret = ov7670_read(sd, REG_MVFP, &v);
1081         if (value)
1082                 v |= MVFP_MIRROR;
1083         else
1084                 v &= ~MVFP_MIRROR;
1085         msleep(10);  /* FIXME */
1086         ret += ov7670_write(sd, REG_MVFP, v);
1087         return ret;
1088 }
1089
1090
1091
1092 static int ov7670_g_vflip(struct v4l2_subdev *sd, __s32 *value)
1093 {
1094         int ret;
1095         unsigned char v = 0;
1096
1097         ret = ov7670_read(sd, REG_MVFP, &v);
1098         *value = (v & MVFP_FLIP) == MVFP_FLIP;
1099         return ret;
1100 }
1101
1102
1103 static int ov7670_s_vflip(struct v4l2_subdev *sd, int value)
1104 {
1105         unsigned char v = 0;
1106         int ret;
1107
1108         ret = ov7670_read(sd, REG_MVFP, &v);
1109         if (value)
1110                 v |= MVFP_FLIP;
1111         else
1112                 v &= ~MVFP_FLIP;
1113         msleep(10);  /* FIXME */
1114         ret += ov7670_write(sd, REG_MVFP, v);
1115         return ret;
1116 }
1117
1118 static int ov7670_queryctrl(struct v4l2_subdev *sd,
1119                 struct v4l2_queryctrl *qc)
1120 {
1121         /* Fill in min, max, step and default value for these controls. */
1122         switch (qc->id) {
1123         case V4L2_CID_BRIGHTNESS:
1124                 return v4l2_ctrl_query_fill(qc, 0, 255, 1, 128);
1125         case V4L2_CID_CONTRAST:
1126                 return v4l2_ctrl_query_fill(qc, 0, 127, 1, 64);
1127         case V4L2_CID_VFLIP:
1128         case V4L2_CID_HFLIP:
1129                 return v4l2_ctrl_query_fill(qc, 0, 1, 1, 0);
1130         case V4L2_CID_SATURATION:
1131                 return v4l2_ctrl_query_fill(qc, 0, 256, 1, 128);
1132         case V4L2_CID_HUE:
1133                 return v4l2_ctrl_query_fill(qc, -180, 180, 5, 0);
1134         }
1135         return -EINVAL;
1136 }
1137
1138 static int ov7670_g_ctrl(struct v4l2_subdev *sd, struct v4l2_control *ctrl)
1139 {
1140         switch (ctrl->id) {
1141         case V4L2_CID_BRIGHTNESS:
1142                 return ov7670_g_brightness(sd, &ctrl->value);
1143         case V4L2_CID_CONTRAST:
1144                 return ov7670_g_contrast(sd, &ctrl->value);
1145         case V4L2_CID_SATURATION:
1146                 return ov7670_g_sat(sd, &ctrl->value);
1147         case V4L2_CID_HUE:
1148                 return ov7670_g_hue(sd, &ctrl->value);
1149         case V4L2_CID_VFLIP:
1150                 return ov7670_g_vflip(sd, &ctrl->value);
1151         case V4L2_CID_HFLIP:
1152                 return ov7670_g_hflip(sd, &ctrl->value);
1153         }
1154         return -EINVAL;
1155 }
1156
1157 static int ov7670_s_ctrl(struct v4l2_subdev *sd, struct v4l2_control *ctrl)
1158 {
1159         switch (ctrl->id) {
1160         case V4L2_CID_BRIGHTNESS:
1161                 return ov7670_s_brightness(sd, ctrl->value);
1162         case V4L2_CID_CONTRAST:
1163                 return ov7670_s_contrast(sd, ctrl->value);
1164         case V4L2_CID_SATURATION:
1165                 return ov7670_s_sat(sd, ctrl->value);
1166         case V4L2_CID_HUE:
1167                 return ov7670_s_hue(sd, ctrl->value);
1168         case V4L2_CID_VFLIP:
1169                 return ov7670_s_vflip(sd, ctrl->value);
1170         case V4L2_CID_HFLIP:
1171                 return ov7670_s_hflip(sd, ctrl->value);
1172         }
1173         return -EINVAL;
1174 }
1175
1176 static int ov7670_g_chip_ident(struct v4l2_subdev *sd,
1177                 struct v4l2_dbg_chip_ident *chip)
1178 {
1179         struct i2c_client *client = v4l2_get_subdevdata(sd);
1180
1181         return v4l2_chip_ident_i2c_client(client, chip, V4L2_IDENT_OV7670, 0);
1182 }
1183
1184 #ifdef CONFIG_VIDEO_ADV_DEBUG
1185 static int ov7670_g_register(struct v4l2_subdev *sd, struct v4l2_dbg_register *reg)
1186 {
1187         struct i2c_client *client = v4l2_get_subdevdata(sd);
1188         unsigned char val = 0;
1189         int ret;
1190
1191         if (!v4l2_chip_match_i2c_client(client, &reg->match))
1192                 return -EINVAL;
1193         if (!capable(CAP_SYS_ADMIN))
1194                 return -EPERM;
1195         ret = ov7670_read(sd, reg->reg & 0xff, &val);
1196         reg->val = val;
1197         reg->size = 1;
1198         return ret;
1199 }
1200
1201 static int ov7670_s_register(struct v4l2_subdev *sd, struct v4l2_dbg_register *reg)
1202 {
1203         struct i2c_client *client = v4l2_get_subdevdata(sd);
1204
1205         if (!v4l2_chip_match_i2c_client(client, &reg->match))
1206                 return -EINVAL;
1207         if (!capable(CAP_SYS_ADMIN))
1208                 return -EPERM;
1209         ov7670_write(sd, reg->reg & 0xff, reg->val & 0xff);
1210         return 0;
1211 }
1212 #endif
1213
1214 /* ----------------------------------------------------------------------- */
1215
1216 static const struct v4l2_subdev_core_ops ov7670_core_ops = {
1217         .g_chip_ident = ov7670_g_chip_ident,
1218         .g_ctrl = ov7670_g_ctrl,
1219         .s_ctrl = ov7670_s_ctrl,
1220         .queryctrl = ov7670_queryctrl,
1221         .reset = ov7670_reset,
1222         .init = ov7670_init,
1223 #ifdef CONFIG_VIDEO_ADV_DEBUG
1224         .g_register = ov7670_g_register,
1225         .s_register = ov7670_s_register,
1226 #endif
1227 };
1228
1229 static const struct v4l2_subdev_video_ops ov7670_video_ops = {
1230         .enum_fmt = ov7670_enum_fmt,
1231         .try_fmt = ov7670_try_fmt,
1232         .s_fmt = ov7670_s_fmt,
1233         .s_parm = ov7670_s_parm,
1234         .g_parm = ov7670_g_parm,
1235 };
1236
1237 static const struct v4l2_subdev_ops ov7670_ops = {
1238         .core = &ov7670_core_ops,
1239         .video = &ov7670_video_ops,
1240 };
1241
1242 /* ----------------------------------------------------------------------- */
1243
1244 static int ov7670_probe(struct i2c_client *client,
1245                         const struct i2c_device_id *id)
1246 {
1247         struct v4l2_subdev *sd;
1248         struct ov7670_info *info;
1249         int ret;
1250
1251         info = kzalloc(sizeof(struct ov7670_info), GFP_KERNEL);
1252         if (info == NULL)
1253                 return -ENOMEM;
1254         sd = &info->sd;
1255         v4l2_i2c_subdev_init(sd, client, &ov7670_ops);
1256
1257         /* Make sure it's an ov7670 */
1258         ret = ov7670_detect(sd);
1259         if (ret) {
1260                 v4l_dbg(1, debug, client,
1261                         "chip found @ 0x%x (%s) is not an ov7670 chip.\n",
1262                         client->addr << 1, client->adapter->name);
1263                 kfree(info);
1264                 return ret;
1265         }
1266         v4l_info(client, "chip found @ 0x%02x (%s)\n",
1267                         client->addr << 1, client->adapter->name);
1268
1269         info->fmt = &ov7670_formats[0];
1270         info->sat = 128;        /* Review this */
1271
1272         return 0;
1273 }
1274
1275
1276 static int ov7670_remove(struct i2c_client *client)
1277 {
1278         struct v4l2_subdev *sd = i2c_get_clientdata(client);
1279
1280         v4l2_device_unregister_subdev(sd);
1281         kfree(to_state(sd));
1282         return 0;
1283 }
1284
1285 static const struct i2c_device_id ov7670_id[] = {
1286         { "ov7670", 0 },
1287         { }
1288 };
1289 MODULE_DEVICE_TABLE(i2c, ov7670_id);
1290
1291 static struct v4l2_i2c_driver_data v4l2_i2c_data = {
1292         .name = "ov7670",
1293         .probe = ov7670_probe,
1294         .remove = ov7670_remove,
1295         .id_table = ov7670_id,
1296 };