drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include "intel_bios.h"
  35 #include <linux/io-mapping.h>
  36
  37 /* General customization:
  38  */
  39
  40 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  41
  42 #define DRIVER_NAME             "i915"
  43 #define DRIVER_DESC             "Intel Graphics"
  44 #define DRIVER_DATE             "20080730"
  45
  46 enum pipe {
  47         PIPE_A = 0,
  48         PIPE_B,
  49 };
  50
  51 #define I915_NUM_PIPE   2
  52
  53 /* Interface history:
  54  *
  55  * 1.1: Original.
  56  * 1.2: Add Power Management
  57  * 1.3: Add vblank support
  58  * 1.4: Fix cmdbuffer path, add heap destroy
  59  * 1.5: Add vblank pipe configuration
  60  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  61  *      - Support vertical blank on secondary display pipe
  62  */
  63 #define DRIVER_MAJOR            1
  64 #define DRIVER_MINOR            6
  65 #define DRIVER_PATCHLEVEL       0
  66
  67 #define WATCH_COHERENCY 0
  68 #define WATCH_BUF       0
  69 #define WATCH_EXEC      0
  70 #define WATCH_LRU       0
  71 #define WATCH_RELOC     0
  72 #define WATCH_INACTIVE  0
  73 #define WATCH_PWRITE    0
  74
  75 typedef struct _drm_i915_ring_buffer {
  76         int tail_mask;
  77         unsigned long Size;
  78         u8 *virtual_start;
  79         int head;
  80         int tail;
  81         int space;
  82         drm_local_map_t map;
  83         struct drm_gem_object *ring_obj;
  84 } drm_i915_ring_buffer_t;
  85
  86 struct mem_block {
  87         struct mem_block *next;
  88         struct mem_block *prev;
  89         int start;
  90         int size;
  91         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
  92 };
  93
  94 struct opregion_header;
  95 struct opregion_acpi;
  96 struct opregion_swsci;
  97 struct opregion_asle;
  98
  99 struct intel_opregion {
 100         struct opregion_header *header;
 101         struct opregion_acpi *acpi;
 102         struct opregion_swsci *swsci;
 103         struct opregion_asle *asle;
 104         int enabled;
 105 };
 106
 107 struct drm_i915_master_private {
 108         drm_local_map_t *sarea;
 109         struct _drm_i915_sarea *sarea_priv;
 110 };
 111 #define I915_FENCE_REG_NONE -1
 112
 113 struct drm_i915_fence_reg {
 114         struct drm_gem_object *obj;
 115 };
 116
 117 typedef struct drm_i915_private {
 118         struct drm_device *dev;
 119
 120         int has_gem;
 121
 122         void __iomem *regs;
 123
 124         drm_i915_ring_buffer_t ring;
 125
 126         drm_dma_handle_t *status_page_dmah;
 127         void *hw_status_page;
 128         dma_addr_t dma_status_page;
 129         uint32_t counter;
 130         unsigned int status_gfx_addr;
 131         drm_local_map_t hws_map;
 132         struct drm_gem_object *hws_obj;
 133
 134         unsigned int cpp;
 135         int back_offset;
 136         int front_offset;
 137         int current_page;
 138         int page_flipping;
 139
 140         wait_queue_head_t irq_queue;
 141         atomic_t irq_received;
 142         /** Protects user_irq_refcount and irq_mask_reg */
 143         spinlock_t user_irq_lock;
 144         /** Refcount for i915_user_irq_get() versus i915_user_irq_put(). */
 145         int user_irq_refcount;
 146         /** Cached value of IMR to avoid reads in updating the bitfield */
 147         u32 irq_mask_reg;
 148         u32 pipestat[2];
 149
 150         int tex_lru_log_granularity;
 151         int allow_batchbuffer;
 152         struct mem_block *agp_heap;
 153         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 154         int vblank_pipe;
 155
 156         bool cursor_needs_physical;
 157
 158         struct drm_mm vram;
 159
 160         int irq_enabled;
 161
 162         struct intel_opregion opregion;
 163
 164         /* LVDS info */
 165         int backlight_duty_cycle;  /* restore backlight to this value */
 166         bool panel_wants_dither;
 167         struct drm_display_mode *panel_fixed_mode;
 168         struct drm_display_mode *vbt_mode; /* if any */
 169
 170         /* Feature bits from the VBIOS */
 171         unsigned int int_tv_support:1;
 172         unsigned int lvds_dither:1;
 173         unsigned int lvds_vbt:1;
 174         unsigned int int_crt_support:1;
 175
 176         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 177         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 178         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 179
 180         /* Register state */
 181         u8 saveLBB;
 182         u32 saveDSPACNTR;
 183         u32 saveDSPBCNTR;
 184         u32 saveDSPARB;
 185         u32 saveRENDERSTANDBY;
 186         u32 saveHWS;
 187         u32 savePIPEACONF;
 188         u32 savePIPEBCONF;
 189         u32 savePIPEASRC;
 190         u32 savePIPEBSRC;
 191         u32 saveFPA0;
 192         u32 saveFPA1;
 193         u32 saveDPLL_A;
 194         u32 saveDPLL_A_MD;
 195         u32 saveHTOTAL_A;
 196         u32 saveHBLANK_A;
 197         u32 saveHSYNC_A;
 198         u32 saveVTOTAL_A;
 199         u32 saveVBLANK_A;
 200         u32 saveVSYNC_A;
 201         u32 saveBCLRPAT_A;
 202         u32 savePIPEASTAT;
 203         u32 saveDSPASTRIDE;
 204         u32 saveDSPASIZE;
 205         u32 saveDSPAPOS;
 206         u32 saveDSPAADDR;
 207         u32 saveDSPASURF;
 208         u32 saveDSPATILEOFF;
 209         u32 savePFIT_PGM_RATIOS;
 210         u32 saveBLC_PWM_CTL;
 211         u32 saveBLC_PWM_CTL2;
 212         u32 saveFPB0;
 213         u32 saveFPB1;
 214         u32 saveDPLL_B;
 215         u32 saveDPLL_B_MD;
 216         u32 saveHTOTAL_B;
 217         u32 saveHBLANK_B;
 218         u32 saveHSYNC_B;
 219         u32 saveVTOTAL_B;
 220         u32 saveVBLANK_B;
 221         u32 saveVSYNC_B;
 222         u32 saveBCLRPAT_B;
 223         u32 savePIPEBSTAT;
 224         u32 saveDSPBSTRIDE;
 225         u32 saveDSPBSIZE;
 226         u32 saveDSPBPOS;
 227         u32 saveDSPBADDR;
 228         u32 saveDSPBSURF;
 229         u32 saveDSPBTILEOFF;
 230         u32 saveVGA0;
 231         u32 saveVGA1;
 232         u32 saveVGA_PD;
 233         u32 saveVGACNTRL;
 234         u32 saveADPA;
 235         u32 saveLVDS;
 236         u32 savePP_ON_DELAYS;
 237         u32 savePP_OFF_DELAYS;
 238         u32 saveDVOA;
 239         u32 saveDVOB;
 240         u32 saveDVOC;
 241         u32 savePP_ON;
 242         u32 savePP_OFF;
 243         u32 savePP_CONTROL;
 244         u32 savePP_DIVISOR;
 245         u32 savePFIT_CONTROL;
 246         u32 save_palette_a[256];
 247         u32 save_palette_b[256];
 248         u32 saveFBC_CFB_BASE;
 249         u32 saveFBC_LL_BASE;
 250         u32 saveFBC_CONTROL;
 251         u32 saveFBC_CONTROL2;
 252         u32 saveIER;
 253         u32 saveIIR;
 254         u32 saveIMR;
 255         u32 saveCACHE_MODE_0;
 256         u32 saveD_STATE;
 257         u32 saveCG_2D_DIS;
 258         u32 saveMI_ARB_STATE;
 259         u32 saveSWF0[16];
 260         u32 saveSWF1[16];
 261         u32 saveSWF2[3];
 262         u8 saveMSR;
 263         u8 saveSR[8];
 264         u8 saveGR[25];
 265         u8 saveAR_INDEX;
 266         u8 saveAR[21];
 267         u8 saveDACMASK;
 268         u8 saveDACDATA[256*3]; /* 256 3-byte colors */
 269         u8 saveCR[37];
 270
 271         struct {
 272                 struct drm_mm gtt_space;
 273
 274                 struct io_mapping *gtt_mapping;
 275
 276                 /**
 277                  * List of objects currently involved in rendering from the
 278                  * ringbuffer.
 279                  *
 280                  * Includes buffers having the contents of their GPU caches
 281                  * flushed, not necessarily primitives.  last_rendering_seqno
 282                  * represents when the rendering involved will be completed.
 283                  *
 284                  * A reference is held on the buffer while on this list.
 285                  */
 286                 struct list_head active_list;
 287
 288                 /**
 289                  * List of objects which are not in the ringbuffer but which
 290                  * still have a write_domain which needs to be flushed before
 291                  * unbinding.
 292                  *
 293                  * last_rendering_seqno is 0 while an object is in this list.
 294                  *
 295                  * A reference is held on the buffer while on this list.
 296                  */
 297                 struct list_head flushing_list;
 298
 299                 /**
 300                  * LRU list of objects which are not in the ringbuffer and
 301                  * are ready to unbind, but are still in the GTT.
 302                  *
 303                  * last_rendering_seqno is 0 while an object is in this list.
 304                  *
 305                  * A reference is not held on the buffer while on this list,
 306                  * as merely being GTT-bound shouldn't prevent its being
 307                  * freed, and we'll pull it off the list in the free path.
 308                  */
 309                 struct list_head inactive_list;
 310
 311                 /**
 312                  * List of breadcrumbs associated with GPU requests currently
 313                  * outstanding.
 314                  */
 315                 struct list_head request_list;
 316
 317                 /**
 318                  * We leave the user IRQ off as much as possible,
 319                  * but this means that requests will finish and never
 320                  * be retired once the system goes idle. Set a timer to
 321                  * fire periodically while the ring is running. When it
 322                  * fires, go retire requests.
 323                  */
 324                 struct delayed_work retire_work;
 325
 326                 uint32_t next_gem_seqno;
 327
 328                 /**
 329                  * Waiting sequence number, if any
 330                  */
 331                 uint32_t waiting_gem_seqno;
 332
 333                 /**
 334                  * Last seq seen at irq time
 335                  */
 336                 uint32_t irq_gem_seqno;
 337
 338                 /**
 339                  * Flag if the X Server, and thus DRM, is not currently in
 340                  * control of the device.
 341                  *
 342                  * This is set between LeaveVT and EnterVT.  It needs to be
 343                  * replaced with a semaphore.  It also needs to be
 344                  * transitioned away from for kernel modesetting.
 345                  */
 346                 int suspended;
 347
 348                 /**
 349                  * Flag if the hardware appears to be wedged.
 350                  *
 351                  * This is set when attempts to idle the device timeout.
 352                  * It prevents command submission from occuring and makes
 353                  * every pending request fail
 354                  */
 355                 int wedged;
 356
 357                 /** Bit 6 swizzling required for X tiling */
 358                 uint32_t bit_6_swizzle_x;
 359                 /** Bit 6 swizzling required for Y tiling */
 360                 uint32_t bit_6_swizzle_y;
 361         } mm;
 362 } drm_i915_private_t;
 363
 364 /** driver private structure attached to each drm_gem_object */
 365 struct drm_i915_gem_object {
 366         struct drm_gem_object *obj;
 367
 368         /** Current space allocated to this object in the GTT, if any. */
 369         struct drm_mm_node *gtt_space;
 370
 371         /** This object's place on the active/flushing/inactive lists */
 372         struct list_head list;
 373
 374         /**
 375          * This is set if the object is on the active or flushing lists
 376          * (has pending rendering), and is not set if it's on inactive (ready
 377          * to be unbound).
 378          */
 379         int active;
 380
 381         /**
 382          * This is set if the object has been written to since last bound
 383          * to the GTT
 384          */
 385         int dirty;
 386
 387         /** AGP memory structure for our GTT binding. */
 388         DRM_AGP_MEM *agp_mem;
 389
 390         struct page **page_list;
 391
 392         /**
 393          * Current offset of the object in GTT space.
 394          *
 395          * This is the same as gtt_space->start
 396          */
 397         uint32_t gtt_offset;
 398         /**
 399          * Required alignment for the object
 400          */
 401         uint32_t gtt_alignment;
 402         /**
 403          * Fake offset for use by mmap(2)
 404          */
 405         uint64_t mmap_offset;
 406
 407         /**
 408          * Fence register bits (if any) for this object.  Will be set
 409          * as needed when mapped into the GTT.
 410          * Protected by dev->struct_mutex.
 411          */
 412         int fence_reg;
 413
 414         /** Boolean whether this object has a valid gtt offset. */
 415         int gtt_bound;
 416
 417         /** How many users have pinned this object in GTT space */
 418         int pin_count;
 419
 420         /** Breadcrumb of last rendering to the buffer. */
 421         uint32_t last_rendering_seqno;
 422
 423         /** Current tiling mode for the object. */
 424         uint32_t tiling_mode;
 425         uint32_t stride;
 426
 427         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 428         uint32_t agp_type;
 429
 430         /**
 431          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 432          * flags which individual pages are valid.
 433          */
 434         uint8_t *page_cpu_valid;
 435
 436         /** User space pin count and filp owning the pin */
 437         uint32_t user_pin_count;
 438         struct drm_file *pin_filp;
 439 };
 440
 441 /**
 442  * Request queue structure.
 443  *
 444  * The request queue allows us to note sequence numbers that have been emitted
 445  * and may be associated with active buffers to be retired.
 446  *
 447  * By keeping this list, we can avoid having to do questionable
 448  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 449  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 450  */
 451 struct drm_i915_gem_request {
 452         /** GEM sequence number associated with this request. */
 453         uint32_t seqno;
 454
 455         /** Time at which this request was emitted, in jiffies. */
 456         unsigned long emitted_jiffies;
 457
 458         struct list_head list;
 459 };
 460
 461 struct drm_i915_file_private {
 462         struct {
 463                 uint32_t last_gem_seqno;
 464                 uint32_t last_gem_throttle_seqno;
 465         } mm;
 466 };
 467
 468 enum intel_chip_family {
 469         CHIP_I8XX = 0x01,
 470         CHIP_I9XX = 0x02,
 471         CHIP_I915 = 0x04,
 472         CHIP_I965 = 0x08,
 473 };
 474
 475 extern struct drm_ioctl_desc i915_ioctls[];
 476 extern int i915_max_ioctl;
 477 extern unsigned int i915_fbpercrtc;
 478
 479 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 480 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 481
 482                                 /* i915_dma.c */
 483 extern void i915_kernel_lost_context(struct drm_device * dev);
 484 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 485 extern int i915_driver_unload(struct drm_device *);
 486 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 487 extern void i915_driver_lastclose(struct drm_device * dev);
 488 extern void i915_driver_preclose(struct drm_device *dev,
 489                                  struct drm_file *file_priv);
 490 extern void i915_driver_postclose(struct drm_device *dev,
 491                                   struct drm_file *file_priv);
 492 extern int i915_driver_device_is_agp(struct drm_device * dev);
 493 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 494                               unsigned long arg);
 495 extern int i915_emit_box(struct drm_device *dev,
 496                          struct drm_clip_rect __user *boxes,
 497                          int i, int DR1, int DR4);
 498
 499 /* i915_irq.c */
 500 extern int i915_irq_emit(struct drm_device *dev, void *data,
 501                          struct drm_file *file_priv);
 502 extern int i915_irq_wait(struct drm_device *dev, void *data,
 503                          struct drm_file *file_priv);
 504 void i915_user_irq_get(struct drm_device *dev);
 505 void i915_user_irq_put(struct drm_device *dev);
 506 extern void i915_enable_interrupt (struct drm_device *dev);
 507
 508 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
 509 extern void i915_driver_irq_preinstall(struct drm_device * dev);
 510 extern int i915_driver_irq_postinstall(struct drm_device *dev);
 511 extern void i915_driver_irq_uninstall(struct drm_device * dev);
 512 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
 513                                 struct drm_file *file_priv);
 514 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
 515                                 struct drm_file *file_priv);
 516 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
 517 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
 518 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
 519 extern int i915_vblank_swap(struct drm_device *dev, void *data,
 520                             struct drm_file *file_priv);
 521 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
 522
 523 void
 524 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 525
 526 void
 527 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 528
 529
 530 /* i915_mem.c */
 531 extern int i915_mem_alloc(struct drm_device *dev, void *data,
 532                           struct drm_file *file_priv);
 533 extern int i915_mem_free(struct drm_device *dev, void *data,
 534                          struct drm_file *file_priv);
 535 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
 536                               struct drm_file *file_priv);
 537 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
 538                                  struct drm_file *file_priv);
 539 extern void i915_mem_takedown(struct mem_block **heap);
 540 extern void i915_mem_release(struct drm_device * dev,
 541                              struct drm_file *file_priv, struct mem_block *heap);
 542 /* i915_gem.c */
 543 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
 544                         struct drm_file *file_priv);
 545 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
 546                           struct drm_file *file_priv);
 547 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
 548                          struct drm_file *file_priv);
 549 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
 550                           struct drm_file *file_priv);
 551 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
 552                         struct drm_file *file_priv);
 553 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
 554                         struct drm_file *file_priv);
 555 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
 556                               struct drm_file *file_priv);
 557 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
 558                              struct drm_file *file_priv);
 559 int i915_gem_execbuffer(struct drm_device *dev, void *data,
 560                         struct drm_file *file_priv);
 561 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
 562                        struct drm_file *file_priv);
 563 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
 564                          struct drm_file *file_priv);
 565 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
 566                         struct drm_file *file_priv);
 567 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
 568                             struct drm_file *file_priv);
 569 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
 570                            struct drm_file *file_priv);
 571 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
 572                            struct drm_file *file_priv);
 573 int i915_gem_set_tiling(struct drm_device *dev, void *data,
 574                         struct drm_file *file_priv);
 575 int i915_gem_get_tiling(struct drm_device *dev, void *data,
 576                         struct drm_file *file_priv);
 577 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
 578                                 struct drm_file *file_priv);
 579 void i915_gem_load(struct drm_device *dev);
 580 int i915_gem_proc_init(struct drm_minor *minor);
 581 void i915_gem_proc_cleanup(struct drm_minor *minor);
 582 int i915_gem_init_object(struct drm_gem_object *obj);
 583 void i915_gem_free_object(struct drm_gem_object *obj);
 584 int i915_gem_object_pin(struct drm_gem_object *obj, uint32_t alignment);
 585 void i915_gem_object_unpin(struct drm_gem_object *obj);
 586 void i915_gem_lastclose(struct drm_device *dev);
 587 uint32_t i915_get_gem_seqno(struct drm_device *dev);
 588 void i915_gem_retire_requests(struct drm_device *dev);
 589 void i915_gem_retire_work_handler(struct work_struct *work);
 590 void i915_gem_clflush_object(struct drm_gem_object *obj);
 591 int i915_gem_object_set_domain(struct drm_gem_object *obj,
 592                                uint32_t read_domains,
 593                                uint32_t write_domain);
 594 int i915_gem_init_ringbuffer(struct drm_device *dev);
 595 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
 596 int i915_gem_do_init(struct drm_device *dev, unsigned long start,
 597                      unsigned long end);
 598 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
 599 int i915_gem_object_set_to_gtt_domain(struct drm_gem_object *obj,
 600                                       int write);
 601
 602 /* i915_gem_tiling.c */
 603 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
 604
 605 /* i915_gem_debug.c */
 606 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 607                           const char *where, uint32_t mark);
 608 #if WATCH_INACTIVE
 609 void i915_verify_inactive(struct drm_device *dev, char *file, int line);
 610 #else
 611 #define i915_verify_inactive(dev, file, line)
 612 #endif
 613 void i915_gem_object_check_coherency(struct drm_gem_object *obj, int handle);
 614 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 615                           const char *where, uint32_t mark);
 616 void i915_dump_lru(struct drm_device *dev, const char *where);
 617
 618 /* i915_suspend.c */
 619 extern int i915_save_state(struct drm_device *dev);
 620 extern int i915_restore_state(struct drm_device *dev);
 621
 622 /* i915_suspend.c */
 623 extern int i915_save_state(struct drm_device *dev);
 624 extern int i915_restore_state(struct drm_device *dev);
 625
 626 #ifdef CONFIG_ACPI
 627 /* i915_opregion.c */
 628 extern int intel_opregion_init(struct drm_device *dev);
 629 extern void intel_opregion_free(struct drm_device *dev);
 630 extern void opregion_asle_intr(struct drm_device *dev);
 631 extern void opregion_enable_asle(struct drm_device *dev);
 632 #else
 633 static inline int intel_opregion_init(struct drm_device *dev) { return 0; }
 634 static inline void intel_opregion_free(struct drm_device *dev) { return; }
 635 static inline void opregion_asle_intr(struct drm_device *dev) { return; }
 636 static inline void opregion_enable_asle(struct drm_device *dev) { return; }
 637 #endif
 638
 639 /* modesetting */
 640 extern void intel_modeset_init(struct drm_device *dev);
 641 extern void intel_modeset_cleanup(struct drm_device *dev);
 642
 643 /**
 644  * Lock test for when it's just for synchronization of ring access.
 645  *
 646  * In that case, we don't need to do it when GEM is initialized as nobody else
 647  * has access to the ring.
 648  */
 649 #define RING_LOCK_TEST_WITH_RETURN(dev, file_priv) do {                 \
 650         if (((drm_i915_private_t *)dev->dev_private)->ring.ring_obj == NULL) \
 651                 LOCK_TEST_WITH_RETURN(dev, file_priv);                  \
 652 } while (0)
 653
 654 #define I915_READ(reg)          readl(dev_priv->regs + (reg))
 655 #define I915_WRITE(reg, val)     writel(val, dev_priv->regs + (reg))
 656 #define I915_READ16(reg)        readw(dev_priv->regs + (reg))
 657 #define I915_WRITE16(reg, val)  writel(val, dev_priv->regs + (reg))
 658 #define I915_READ8(reg)         readb(dev_priv->regs + (reg))
 659 #define I915_WRITE8(reg, val)   writeb(val, dev_priv->regs + (reg))
 660 #ifdef writeq
 661 #define I915_WRITE64(reg, val)  writeq(val, dev_priv->regs + (reg))
 662 #else
 663 #define I915_WRITE64(reg, val)  (writel(val, dev_priv->regs + (reg)), \
 664                                  writel(upper_32_bits(val), dev_priv->regs + \
 665                                         (reg) + 4))
 666 #endif
 667 #define POSTING_READ(reg)       (void)I915_READ(reg)
 668
 669 #define I915_VERBOSE 0
 670
 671 #define RING_LOCALS     unsigned int outring, ringmask, outcount; \
 672                         volatile char *virt;
 673
 674 #define BEGIN_LP_RING(n) do {                           \
 675         if (I915_VERBOSE)                               \
 676                 DRM_DEBUG("BEGIN_LP_RING(%d)\n", (n));  \
 677         if (dev_priv->ring.space < (n)*4)               \
 678                 i915_wait_ring(dev, (n)*4, __func__);           \
 679         outcount = 0;                                   \
 680         outring = dev_priv->ring.tail;                  \
 681         ringmask = dev_priv->ring.tail_mask;            \
 682         virt = dev_priv->ring.virtual_start;            \
 683 } while (0)
 684
 685 #define OUT_RING(n) do {                                        \
 686         if (I915_VERBOSE) DRM_DEBUG("   OUT_RING %x\n", (int)(n));      \
 687         *(volatile unsigned int *)(virt + outring) = (n);       \
 688         outcount++;                                             \
 689         outring += 4;                                           \
 690         outring &= ringmask;                                    \
 691 } while (0)
 692
 693 #define ADVANCE_LP_RING() do {                                          \
 694         if (I915_VERBOSE) DRM_DEBUG("ADVANCE_LP_RING %x\n", outring);   \
 695         dev_priv->ring.tail = outring;                                  \
 696         dev_priv->ring.space -= outcount * 4;                           \
 697         I915_WRITE(PRB0_TAIL, outring);                 \
 698 } while(0)
 699
 700 /**
 701  * Reads a dword out of the status page, which is written to from the command
 702  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
 703  * MI_STORE_DATA_IMM.
 704  *
 705  * The following dwords have a reserved meaning:
 706  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
 707  * 0x04: ring 0 head pointer
 708  * 0x05: ring 1 head pointer (915-class)
 709  * 0x06: ring 2 head pointer (915-class)
 710  * 0x10-0x1b: Context status DWords (GM45)
 711  * 0x1f: Last written status offset. (GM45)
 712  *
 713  * The area from dword 0x20 to 0x3ff is available for driver usage.
 714  */
 715 #define READ_HWSP(dev_priv, reg)  (((volatile u32*)(dev_priv->hw_status_page))[reg])
 716 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
 717 #define I915_GEM_HWS_INDEX              0x20
 718 #define I915_BREADCRUMB_INDEX           0x21
 719
 720 extern int i915_wait_ring(struct drm_device * dev, int n, const char *caller);
 721
 722 #define IS_I830(dev) ((dev)->pci_device == 0x3577)
 723 #define IS_845G(dev) ((dev)->pci_device == 0x2562)
 724 #define IS_I85X(dev) ((dev)->pci_device == 0x3582)
 725 #define IS_I855(dev) ((dev)->pci_device == 0x3582)
 726 #define IS_I865G(dev) ((dev)->pci_device == 0x2572)
 727
 728 #define IS_I915G(dev) ((dev)->pci_device == 0x2582 || (dev)->pci_device == 0x258a)
 729 #define IS_I915GM(dev) ((dev)->pci_device == 0x2592)
 730 #define IS_I945G(dev) ((dev)->pci_device == 0x2772)
 731 #define IS_I945GM(dev) ((dev)->pci_device == 0x27A2 ||\
 732                         (dev)->pci_device == 0x27AE)
 733 #define IS_I965G(dev) ((dev)->pci_device == 0x2972 || \
 734                        (dev)->pci_device == 0x2982 || \
 735                        (dev)->pci_device == 0x2992 || \
 736                        (dev)->pci_device == 0x29A2 || \
 737                        (dev)->pci_device == 0x2A02 || \
 738                        (dev)->pci_device == 0x2A12 || \
 739                        (dev)->pci_device == 0x2A42 || \
 740                        (dev)->pci_device == 0x2E02 || \
 741                        (dev)->pci_device == 0x2E12 || \
 742                        (dev)->pci_device == 0x2E22)
 743
 744 #define IS_I965GM(dev) ((dev)->pci_device == 0x2A02)
 745
 746 #define IS_GM45(dev) ((dev)->pci_device == 0x2A42)
 747
 748 #define IS_G4X(dev) ((dev)->pci_device == 0x2E02 || \
 749                      (dev)->pci_device == 0x2E12 || \
 750                      (dev)->pci_device == 0x2E22 || \
 751                      IS_GM45(dev))
 752
 753 #define IS_G33(dev)    ((dev)->pci_device == 0x29C2 ||  \
 754                         (dev)->pci_device == 0x29B2 ||  \
 755                         (dev)->pci_device == 0x29D2)
 756
 757 #define IS_I9XX(dev) (IS_I915G(dev) || IS_I915GM(dev) || IS_I945G(dev) || \
 758                       IS_I945GM(dev) || IS_I965G(dev) || IS_G33(dev))
 759
 760 #define IS_MOBILE(dev) (IS_I830(dev) || IS_I85X(dev) || IS_I915GM(dev) || \
 761                         IS_I945GM(dev) || IS_I965GM(dev) || IS_GM45(dev))
 762
 763 #define I915_NEED_GFX_HWS(dev) (IS_G33(dev) || IS_GM45(dev) || IS_G4X(dev))
 764 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev))
 765
 766 #define PRIMARY_RINGBUFFER_SIZE         (128*1024)
 767
 768 #endif