drivers/ata/pata_pdc2027x.c

   1 /*
   2  *  Promise PATA TX2/TX4/TX2000/133 IDE driver for pdc20268 to pdc20277.
   3  *
   4  *  This program is free software; you can redistribute it and/or
   5  *  modify it under the terms of the GNU General Public License
   6  *  as published by the Free Software Foundation; either version
   7  *  2 of the License, or (at your option) any later version.
   8  *
   9  *  Ported to libata by:
  10  *  Albert Lee <albertcc@tw.ibm.com> IBM Corporation
  11  *
  12  *  Copyright (C) 1998-2002             Andre Hedrick <andre@linux-ide.org>
  13  *  Portions Copyright (C) 1999 Promise Technology, Inc.
  14  *
  15  *  Author: Frank Tiernan (frankt@promise.com)
  16  *  Released under terms of General Public License
  17  *
  18  *
  19  *  libata documentation is available via 'make {ps|pdf}docs',
  20  *  as Documentation/DocBook/libata.*
  21  *
  22  *  Hardware information only available under NDA.
  23  *
  24  */
  25 #include <linux/kernel.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28 #include <linux/init.h>
  29 #include <linux/blkdev.h>
  30 #include <linux/delay.h>
  31 #include <linux/device.h>
  32 #include <scsi/scsi.h>
  33 #include <scsi/scsi_host.h>
  34 #include <scsi/scsi_cmnd.h>
  35 #include <linux/libata.h>
  36
  37 #define DRV_NAME        "pata_pdc2027x"
  38 #define DRV_VERSION     "1.0"
  39 #undef PDC_DEBUG
  40
  41 #ifdef PDC_DEBUG
  42 #define PDPRINTK(fmt, args...) printk(KERN_ERR "%s: " fmt, __func__, ## args)
  43 #else
  44 #define PDPRINTK(fmt, args...)
  45 #endif
  46
  47 enum {
  48         PDC_MMIO_BAR            = 5,
  49
  50         PDC_UDMA_100            = 0,
  51         PDC_UDMA_133            = 1,
  52
  53         PDC_100_MHZ             = 100000000,
  54         PDC_133_MHZ             = 133333333,
  55
  56         PDC_SYS_CTL             = 0x1100,
  57         PDC_ATA_CTL             = 0x1104,
  58         PDC_GLOBAL_CTL          = 0x1108,
  59         PDC_CTCR0               = 0x110C,
  60         PDC_CTCR1               = 0x1110,
  61         PDC_BYTE_COUNT          = 0x1120,
  62         PDC_PLL_CTL             = 0x1202,
  63 };
  64
  65 static int pdc2027x_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  66 static void pdc2027x_error_handler(struct ata_port *ap);
  67 static void pdc2027x_set_piomode(struct ata_port *ap, struct ata_device *adev);
  68 static void pdc2027x_set_dmamode(struct ata_port *ap, struct ata_device *adev);
  69 static int pdc2027x_check_atapi_dma(struct ata_queued_cmd *qc);
  70 static unsigned long pdc2027x_mode_filter(struct ata_device *adev, unsigned long mask);
  71 static int pdc2027x_cable_detect(struct ata_port *ap);
  72 static int pdc2027x_set_mode(struct ata_link *link, struct ata_device **r_failed);
  73
  74 /*
  75  * ATA Timing Tables based on 133MHz controller clock.
  76  * These tables are only used when the controller is in 133MHz clock.
  77  * If the controller is in 100MHz clock, the ASIC hardware will
  78  * set the timing registers automatically when "set feature" command
  79  * is issued to the device. However, if the controller clock is 133MHz,
  80  * the following tables must be used.
  81  */
  82 static struct pdc2027x_pio_timing {
  83         u8 value0, value1, value2;
  84 } pdc2027x_pio_timing_tbl [] = {
  85         { 0xfb, 0x2b, 0xac }, /* PIO mode 0 */
  86         { 0x46, 0x29, 0xa4 }, /* PIO mode 1 */
  87         { 0x23, 0x26, 0x64 }, /* PIO mode 2 */
  88         { 0x27, 0x0d, 0x35 }, /* PIO mode 3, IORDY on, Prefetch off */
  89         { 0x23, 0x09, 0x25 }, /* PIO mode 4, IORDY on, Prefetch off */
  90 };
  91
  92 static struct pdc2027x_mdma_timing {
  93         u8 value0, value1;
  94 } pdc2027x_mdma_timing_tbl [] = {
  95         { 0xdf, 0x5f }, /* MDMA mode 0 */
  96         { 0x6b, 0x27 }, /* MDMA mode 1 */
  97         { 0x69, 0x25 }, /* MDMA mode 2 */
  98 };
  99
 100 static struct pdc2027x_udma_timing {
 101         u8 value0, value1, value2;
 102 } pdc2027x_udma_timing_tbl [] = {
 103         { 0x4a, 0x0f, 0xd5 }, /* UDMA mode 0 */
 104         { 0x3a, 0x0a, 0xd0 }, /* UDMA mode 1 */
 105         { 0x2a, 0x07, 0xcd }, /* UDMA mode 2 */
 106         { 0x1a, 0x05, 0xcd }, /* UDMA mode 3 */
 107         { 0x1a, 0x03, 0xcd }, /* UDMA mode 4 */
 108         { 0x1a, 0x02, 0xcb }, /* UDMA mode 5 */
 109         { 0x1a, 0x01, 0xcb }, /* UDMA mode 6 */
 110 };
 111
 112 static const struct pci_device_id pdc2027x_pci_tbl[] = {
 113         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20268), PDC_UDMA_100 },
 114         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20269), PDC_UDMA_133 },
 115         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20270), PDC_UDMA_100 },
 116         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20271), PDC_UDMA_133 },
 117         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20275), PDC_UDMA_133 },
 118         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20276), PDC_UDMA_133 },
 119         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20277), PDC_UDMA_133 },
 120
 121         { }     /* terminate list */
 122 };
 123
 124 static struct pci_driver pdc2027x_pci_driver = {
 125         .name                   = DRV_NAME,
 126         .id_table               = pdc2027x_pci_tbl,
 127         .probe                  = pdc2027x_init_one,
 128         .remove                 = ata_pci_remove_one,
 129 };
 130
 131 static struct scsi_host_template pdc2027x_sht = {
 132         ATA_BMDMA_SHT(DRV_NAME),
 133 };
 134
 135 static struct ata_port_operations pdc2027x_pata100_ops = {
 136         .inherits               = &ata_bmdma_port_ops,
 137         .check_atapi_dma        = pdc2027x_check_atapi_dma,
 138         .cable_detect           = pdc2027x_cable_detect,
 139         .error_handler          = pdc2027x_error_handler,
 140 };
 141
 142 static struct ata_port_operations pdc2027x_pata133_ops = {
 143         .inherits               = &pdc2027x_pata100_ops,
 144         .mode_filter            = pdc2027x_mode_filter,
 145         .set_piomode            = pdc2027x_set_piomode,
 146         .set_dmamode            = pdc2027x_set_dmamode,
 147         .set_mode               = pdc2027x_set_mode,
 148 };
 149
 150 static struct ata_port_info pdc2027x_port_info[] = {
 151         /* PDC_UDMA_100 */
 152         {
 153                 .flags          = ATA_FLAG_NO_LEGACY | ATA_FLAG_SLAVE_POSS |
 154                                   ATA_FLAG_MMIO,
 155                 .pio_mask       = 0x1f, /* pio0-4 */
 156                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 157                 .udma_mask      = ATA_UDMA5, /* udma0-5 */
 158                 .port_ops       = &pdc2027x_pata100_ops,
 159         },
 160         /* PDC_UDMA_133 */
 161         {
 162                 .flags          = ATA_FLAG_NO_LEGACY | ATA_FLAG_SLAVE_POSS |
 163                                   ATA_FLAG_MMIO,
 164                 .pio_mask       = 0x1f, /* pio0-4 */
 165                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 166                 .udma_mask      = ATA_UDMA6, /* udma0-6 */
 167                 .port_ops       = &pdc2027x_pata133_ops,
 168         },
 169 };
 170
 171 MODULE_AUTHOR("Andre Hedrick, Frank Tiernan, Albert Lee");
 172 MODULE_DESCRIPTION("libata driver module for Promise PDC20268 to PDC20277");
 173 MODULE_LICENSE("GPL");
 174 MODULE_VERSION(DRV_VERSION);
 175 MODULE_DEVICE_TABLE(pci, pdc2027x_pci_tbl);
 176
 177 /**
 178  *      port_mmio - Get the MMIO address of PDC2027x extended registers
 179  *      @ap: Port
 180  *      @offset: offset from mmio base
 181  */
 182 static inline void __iomem *port_mmio(struct ata_port *ap, unsigned int offset)
 183 {
 184         return ap->host->iomap[PDC_MMIO_BAR] + ap->port_no * 0x100 + offset;
 185 }
 186
 187 /**
 188  *      dev_mmio - Get the MMIO address of PDC2027x extended registers
 189  *      @ap: Port
 190  *      @adev: device
 191  *      @offset: offset from mmio base
 192  */
 193 static inline void __iomem *dev_mmio(struct ata_port *ap, struct ata_device *adev, unsigned int offset)
 194 {
 195         u8 adj = (adev->devno) ? 0x08 : 0x00;
 196         return port_mmio(ap, offset) + adj;
 197 }
 198
 199 /**
 200  *      pdc2027x_pata_cable_detect - Probe host controller cable detect info
 201  *      @ap: Port for which cable detect info is desired
 202  *
 203  *      Read 80c cable indicator from Promise extended register.
 204  *      This register is latched when the system is reset.
 205  *
 206  *      LOCKING:
 207  *      None (inherited from caller).
 208  */
 209 static int pdc2027x_cable_detect(struct ata_port *ap)
 210 {
 211         u32 cgcr;
 212
 213         /* check cable detect results */
 214         cgcr = ioread32(port_mmio(ap, PDC_GLOBAL_CTL));
 215         if (cgcr & (1 << 26))
 216                 goto cbl40;
 217
 218         PDPRINTK("No cable or 80-conductor cable on port %d\n", ap->port_no);
 219
 220         return ATA_CBL_PATA80;
 221 cbl40:
 222         printk(KERN_INFO DRV_NAME ": 40-conductor cable detected on port %d\n", ap->port_no);
 223         return ATA_CBL_PATA40;
 224 }
 225
 226 /**
 227  * pdc2027x_port_enabled - Check PDC ATA control register to see whether the port is enabled.
 228  * @ap: Port to check
 229  */
 230 static inline int pdc2027x_port_enabled(struct ata_port *ap)
 231 {
 232         return ioread8(port_mmio(ap, PDC_ATA_CTL)) & 0x02;
 233 }
 234
 235 /**
 236  *      pdc2027x_prereset - prereset for PATA host controller
 237  *      @link: Target link
 238  *      @deadline: deadline jiffies for the operation
 239  *
 240  *      Probeinit including cable detection.
 241  *
 242  *      LOCKING:
 243  *      None (inherited from caller).
 244  */
 245
 246 static int pdc2027x_prereset(struct ata_link *link, unsigned long deadline)
 247 {
 248         /* Check whether port enabled */
 249         if (!pdc2027x_port_enabled(link->ap))
 250                 return -ENOENT;
 251         return ata_std_prereset(link, deadline);
 252 }
 253
 254 /**
 255  *      pdc2027x_error_handler - Perform reset on PATA port and classify
 256  *      @ap: Port to reset
 257  *
 258  *      Reset PATA phy and classify attached devices.
 259  *
 260  *      LOCKING:
 261  *      None (inherited from caller).
 262  */
 263
 264 static void pdc2027x_error_handler(struct ata_port *ap)
 265 {
 266         ata_bmdma_drive_eh(ap, pdc2027x_prereset, ata_std_softreset, NULL, ata_std_postreset);
 267 }
 268
 269 /**
 270  *      pdc2720x_mode_filter    -       mode selection filter
 271  *      @adev: ATA device
 272  *      @mask: list of modes proposed
 273  *
 274  *      Block UDMA on devices that cause trouble with this controller.
 275  */
 276
 277 static unsigned long pdc2027x_mode_filter(struct ata_device *adev, unsigned long mask)
 278 {
 279         unsigned char model_num[ATA_ID_PROD_LEN + 1];
 280         struct ata_device *pair = ata_dev_pair(adev);
 281
 282         if (adev->class != ATA_DEV_ATA || adev->devno == 0 || pair == NULL)
 283                 return ata_pci_default_filter(adev, mask);
 284
 285         /* Check for slave of a Maxtor at UDMA6 */
 286         ata_id_c_string(pair->id, model_num, ATA_ID_PROD,
 287                           ATA_ID_PROD_LEN + 1);
 288         /* If the master is a maxtor in UDMA6 then the slave should not use UDMA 6 */
 289         if (strstr(model_num, "Maxtor") == NULL && pair->dma_mode == XFER_UDMA_6)
 290                 mask &= ~ (1 << (6 + ATA_SHIFT_UDMA));
 291
 292         return ata_pci_default_filter(adev, mask);
 293 }
 294
 295 /**
 296  *      pdc2027x_set_piomode - Initialize host controller PATA PIO timings
 297  *      @ap: Port to configure
 298  *      @adev: um
 299  *      @pio: PIO mode, 0 - 4
 300  *
 301  *      Set PIO mode for device.
 302  *
 303  *      LOCKING:
 304  *      None (inherited from caller).
 305  */
 306
 307 static void pdc2027x_set_piomode(struct ata_port *ap, struct ata_device *adev)
 308 {
 309         unsigned int pio = adev->pio_mode - XFER_PIO_0;
 310         u32 ctcr0, ctcr1;
 311
 312         PDPRINTK("adev->pio_mode[%X]\n", adev->pio_mode);
 313
 314         /* Sanity check */
 315         if (pio > 4) {
 316                 printk(KERN_ERR DRV_NAME ": Unknown pio mode [%d] ignored\n", pio);
 317                 return;
 318
 319         }
 320
 321         /* Set the PIO timing registers using value table for 133MHz */
 322         PDPRINTK("Set pio regs... \n");
 323
 324         ctcr0 = ioread32(dev_mmio(ap, adev, PDC_CTCR0));
 325         ctcr0 &= 0xffff0000;
 326         ctcr0 |= pdc2027x_pio_timing_tbl[pio].value0 |
 327                 (pdc2027x_pio_timing_tbl[pio].value1 << 8);
 328         iowrite32(ctcr0, dev_mmio(ap, adev, PDC_CTCR0));
 329
 330         ctcr1 = ioread32(dev_mmio(ap, adev, PDC_CTCR1));
 331         ctcr1 &= 0x00ffffff;
 332         ctcr1 |= (pdc2027x_pio_timing_tbl[pio].value2 << 24);
 333         iowrite32(ctcr1, dev_mmio(ap, adev, PDC_CTCR1));
 334
 335         PDPRINTK("Set pio regs done\n");
 336
 337         PDPRINTK("Set to pio mode[%u] \n", pio);
 338 }
 339
 340 /**
 341  *      pdc2027x_set_dmamode - Initialize host controller PATA UDMA timings
 342  *      @ap: Port to configure
 343  *      @adev: um
 344  *      @udma: udma mode, XFER_UDMA_0 to XFER_UDMA_6
 345  *
 346  *      Set UDMA mode for device.
 347  *
 348  *      LOCKING:
 349  *      None (inherited from caller).
 350  */
 351 static void pdc2027x_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 352 {
 353         unsigned int dma_mode = adev->dma_mode;
 354         u32 ctcr0, ctcr1;
 355
 356         if ((dma_mode >= XFER_UDMA_0) &&
 357            (dma_mode <= XFER_UDMA_6)) {
 358                 /* Set the UDMA timing registers with value table for 133MHz */
 359                 unsigned int udma_mode = dma_mode & 0x07;
 360
 361                 if (dma_mode == XFER_UDMA_2) {
 362                         /*
 363                          * Turn off tHOLD.
 364                          * If tHOLD is '1', the hardware will add half clock for data hold time.
 365                          * This code segment seems to be no effect. tHOLD will be overwritten below.
 366                          */
 367                         ctcr1 = ioread32(dev_mmio(ap, adev, PDC_CTCR1));
 368                         iowrite32(ctcr1 & ~(1 << 7), dev_mmio(ap, adev, PDC_CTCR1));
 369                 }
 370
 371                 PDPRINTK("Set udma regs... \n");
 372
 373                 ctcr1 = ioread32(dev_mmio(ap, adev, PDC_CTCR1));
 374                 ctcr1 &= 0xff000000;
 375                 ctcr1 |= pdc2027x_udma_timing_tbl[udma_mode].value0 |
 376                         (pdc2027x_udma_timing_tbl[udma_mode].value1 << 8) |
 377                         (pdc2027x_udma_timing_tbl[udma_mode].value2 << 16);
 378                 iowrite32(ctcr1, dev_mmio(ap, adev, PDC_CTCR1));
 379
 380                 PDPRINTK("Set udma regs done\n");
 381
 382                 PDPRINTK("Set to udma mode[%u] \n", udma_mode);
 383
 384         } else  if ((dma_mode >= XFER_MW_DMA_0) &&
 385                    (dma_mode <= XFER_MW_DMA_2)) {
 386                 /* Set the MDMA timing registers with value table for 133MHz */
 387                 unsigned int mdma_mode = dma_mode & 0x07;
 388
 389                 PDPRINTK("Set mdma regs... \n");
 390                 ctcr0 = ioread32(dev_mmio(ap, adev, PDC_CTCR0));
 391
 392                 ctcr0 &= 0x0000ffff;
 393                 ctcr0 |= (pdc2027x_mdma_timing_tbl[mdma_mode].value0 << 16) |
 394                         (pdc2027x_mdma_timing_tbl[mdma_mode].value1 << 24);
 395
 396                 iowrite32(ctcr0, dev_mmio(ap, adev, PDC_CTCR0));
 397                 PDPRINTK("Set mdma regs done\n");
 398
 399                 PDPRINTK("Set to mdma mode[%u] \n", mdma_mode);
 400         } else {
 401                 printk(KERN_ERR DRV_NAME ": Unknown dma mode [%u] ignored\n", dma_mode);
 402         }
 403 }
 404
 405 /**
 406  *      pdc2027x_set_mode - Set the timing registers back to correct values.
 407  *      @link: link to configure
 408  *      @r_failed: Returned device for failure
 409  *
 410  *      The pdc2027x hardware will look at "SET FEATURES" and change the timing registers
 411  *      automatically. The values set by the hardware might be incorrect, under 133Mhz PLL.
 412  *      This function overwrites the possibly incorrect values set by the hardware to be correct.
 413  */
 414 static int pdc2027x_set_mode(struct ata_link *link, struct ata_device **r_failed)
 415 {
 416         struct ata_port *ap = link->ap;
 417         struct ata_device *dev;
 418         int rc;
 419
 420         rc = ata_do_set_mode(link, r_failed);
 421         if (rc < 0)
 422                 return rc;
 423
 424         ata_link_for_each_dev(dev, link) {
 425                 if (ata_dev_enabled(dev)) {
 426
 427                         pdc2027x_set_piomode(ap, dev);
 428
 429                         /*
 430                          * Enable prefetch if the device support PIO only.
 431                          */
 432                         if (dev->xfer_shift == ATA_SHIFT_PIO) {
 433                                 u32 ctcr1 = ioread32(dev_mmio(ap, dev, PDC_CTCR1));
 434                                 ctcr1 |= (1 << 25);
 435                                 iowrite32(ctcr1, dev_mmio(ap, dev, PDC_CTCR1));
 436
 437                                 PDPRINTK("Turn on prefetch\n");
 438                         } else {
 439                                 pdc2027x_set_dmamode(ap, dev);
 440                         }
 441                 }
 442         }
 443         return 0;
 444 }
 445
 446 /**
 447  *      pdc2027x_check_atapi_dma - Check whether ATAPI DMA can be supported for this command
 448  *      @qc: Metadata associated with taskfile to check
 449  *
 450  *      LOCKING:
 451  *      None (inherited from caller).
 452  *
 453  *      RETURNS: 0 when ATAPI DMA can be used
 454  *               1 otherwise
 455  */
 456 static int pdc2027x_check_atapi_dma(struct ata_queued_cmd *qc)
 457 {
 458         struct scsi_cmnd *cmd = qc->scsicmd;
 459         u8 *scsicmd = cmd->cmnd;
 460         int rc = 1; /* atapi dma off by default */
 461
 462         /*
 463          * This workaround is from Promise's GPL driver.
 464          * If ATAPI DMA is used for commands not in the
 465          * following white list, say MODE_SENSE and REQUEST_SENSE,
 466          * pdc2027x might hit the irq lost problem.
 467          */
 468         switch (scsicmd[0]) {
 469         case READ_10:
 470         case WRITE_10:
 471         case READ_12:
 472         case WRITE_12:
 473         case READ_6:
 474         case WRITE_6:
 475         case 0xad: /* READ_DVD_STRUCTURE */
 476         case 0xbe: /* READ_CD */
 477                 /* ATAPI DMA is ok */
 478                 rc = 0;
 479                 break;
 480         default:
 481                 ;
 482         }
 483
 484         return rc;
 485 }
 486
 487 /**
 488  * pdc_read_counter - Read the ctr counter
 489  * @host: target ATA host
 490  */
 491
 492 static long pdc_read_counter(struct ata_host *host)
 493 {
 494         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
 495         long counter;
 496         int retry = 1;
 497         u32 bccrl, bccrh, bccrlv, bccrhv;
 498
 499 retry:
 500         bccrl = ioread32(mmio_base + PDC_BYTE_COUNT) & 0x7fff;
 501         bccrh = ioread32(mmio_base + PDC_BYTE_COUNT + 0x100) & 0x7fff;
 502
 503         /* Read the counter values again for verification */
 504         bccrlv = ioread32(mmio_base + PDC_BYTE_COUNT) & 0x7fff;
 505         bccrhv = ioread32(mmio_base + PDC_BYTE_COUNT + 0x100) & 0x7fff;
 506
 507         counter = (bccrh << 15) | bccrl;
 508
 509         PDPRINTK("bccrh [%X] bccrl [%X]\n", bccrh,  bccrl);
 510         PDPRINTK("bccrhv[%X] bccrlv[%X]\n", bccrhv, bccrlv);
 511
 512         /*
 513          * The 30-bit decreasing counter are read by 2 pieces.
 514          * Incorrect value may be read when both bccrh and bccrl are changing.
 515          * Ex. When 7900 decrease to 78FF, wrong value 7800 might be read.
 516          */
 517         if (retry && !(bccrh == bccrhv && bccrl >= bccrlv)) {
 518                 retry--;
 519                 PDPRINTK("rereading counter\n");
 520                 goto retry;
 521         }
 522
 523         return counter;
 524 }
 525
 526 /**
 527  * adjust_pll - Adjust the PLL input clock in Hz.
 528  *
 529  * @pdc_controller: controller specific information
 530  * @host: target ATA host
 531  * @pll_clock: The input of PLL in HZ
 532  */
 533 static void pdc_adjust_pll(struct ata_host *host, long pll_clock, unsigned int board_idx)
 534 {
 535         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
 536         u16 pll_ctl;
 537         long pll_clock_khz = pll_clock / 1000;
 538         long pout_required = board_idx? PDC_133_MHZ:PDC_100_MHZ;
 539         long ratio = pout_required / pll_clock_khz;
 540         int F, R;
 541
 542         /* Sanity check */
 543         if (unlikely(pll_clock_khz < 5000L || pll_clock_khz > 70000L)) {
 544                 printk(KERN_ERR DRV_NAME ": Invalid PLL input clock %ldkHz, give up!\n", pll_clock_khz);
 545                 return;
 546         }
 547
 548 #ifdef PDC_DEBUG
 549         PDPRINTK("pout_required is %ld\n", pout_required);
 550
 551         /* Show the current clock value of PLL control register
 552          * (maybe already configured by the firmware)
 553          */
 554         pll_ctl = ioread16(mmio_base + PDC_PLL_CTL);
 555
 556         PDPRINTK("pll_ctl[%X]\n", pll_ctl);
 557 #endif
 558
 559         /*
 560          * Calculate the ratio of F, R and OD
 561          * POUT = (F + 2) / (( R + 2) * NO)
 562          */
 563         if (ratio < 8600L) { /* 8.6x */
 564                 /* Using NO = 0x01, R = 0x0D */
 565                 R = 0x0d;
 566         } else if (ratio < 12900L) { /* 12.9x */
 567                 /* Using NO = 0x01, R = 0x08 */
 568                 R = 0x08;
 569         } else if (ratio < 16100L) { /* 16.1x */
 570                 /* Using NO = 0x01, R = 0x06 */
 571                 R = 0x06;
 572         } else if (ratio < 64000L) { /* 64x */
 573                 R = 0x00;
 574         } else {
 575                 /* Invalid ratio */
 576                 printk(KERN_ERR DRV_NAME ": Invalid ratio %ld, give up!\n", ratio);
 577                 return;
 578         }
 579
 580         F = (ratio * (R+2)) / 1000 - 2;
 581
 582         if (unlikely(F < 0 || F > 127)) {
 583                 /* Invalid F */
 584                 printk(KERN_ERR DRV_NAME ": F[%d] invalid!\n", F);
 585                 return;
 586         }
 587
 588         PDPRINTK("F[%d] R[%d] ratio*1000[%ld]\n", F, R, ratio);
 589
 590         pll_ctl = (R << 8) | F;
 591
 592         PDPRINTK("Writing pll_ctl[%X]\n", pll_ctl);
 593
 594         iowrite16(pll_ctl, mmio_base + PDC_PLL_CTL);
 595         ioread16(mmio_base + PDC_PLL_CTL); /* flush */
 596
 597         /* Wait the PLL circuit to be stable */
 598         mdelay(30);
 599
 600 #ifdef PDC_DEBUG
 601         /*
 602          *  Show the current clock value of PLL control register
 603          * (maybe configured by the firmware)
 604          */
 605         pll_ctl = ioread16(mmio_base + PDC_PLL_CTL);
 606
 607         PDPRINTK("pll_ctl[%X]\n", pll_ctl);
 608 #endif
 609
 610         return;
 611 }
 612
 613 /**
 614  * detect_pll_input_clock - Detect the PLL input clock in Hz.
 615  * @host: target ATA host
 616  * Ex. 16949000 on 33MHz PCI bus for pdc20275.
 617  *     Half of the PCI clock.
 618  */
 619 static long pdc_detect_pll_input_clock(struct ata_host *host)
 620 {
 621         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
 622         u32 scr;
 623         long start_count, end_count;
 624         struct timeval start_time, end_time;
 625         long pll_clock, usec_elapsed;
 626
 627         /* Start the test mode */
 628         scr = ioread32(mmio_base + PDC_SYS_CTL);
 629         PDPRINTK("scr[%X]\n", scr);
 630         iowrite32(scr | (0x01 << 14), mmio_base + PDC_SYS_CTL);
 631         ioread32(mmio_base + PDC_SYS_CTL); /* flush */
 632
 633         /* Read current counter value */
 634         start_count = pdc_read_counter(host);
 635         do_gettimeofday(&start_time);
 636
 637         /* Let the counter run for 100 ms. */
 638         mdelay(100);
 639
 640         /* Read the counter values again */
 641         end_count = pdc_read_counter(host);
 642         do_gettimeofday(&end_time);
 643
 644         /* Stop the test mode */
 645         scr = ioread32(mmio_base + PDC_SYS_CTL);
 646         PDPRINTK("scr[%X]\n", scr);
 647         iowrite32(scr & ~(0x01 << 14), mmio_base + PDC_SYS_CTL);
 648         ioread32(mmio_base + PDC_SYS_CTL); /* flush */
 649
 650         /* calculate the input clock in Hz */
 651         usec_elapsed = (end_time.tv_sec - start_time.tv_sec) * 1000000 +
 652                 (end_time.tv_usec - start_time.tv_usec);
 653
 654         pll_clock = ((start_count - end_count) & 0x3fffffff) / 100 *
 655                 (100000000 / usec_elapsed);
 656
 657         PDPRINTK("start[%ld] end[%ld] \n", start_count, end_count);
 658         PDPRINTK("PLL input clock[%ld]Hz\n", pll_clock);
 659
 660         return pll_clock;
 661 }
 662
 663 /**
 664  * pdc_hardware_init - Initialize the hardware.
 665  * @host: target ATA host
 666  * @board_idx: board identifier
 667  */
 668 static int pdc_hardware_init(struct ata_host *host, unsigned int board_idx)
 669 {
 670         long pll_clock;
 671
 672         /*
 673          * Detect PLL input clock rate.
 674          * On some system, where PCI bus is running at non-standard clock rate.
 675          * Ex. 25MHz or 40MHz, we have to adjust the cycle_time.
 676          * The pdc20275 controller employs PLL circuit to help correct timing registers setting.
 677          */
 678         pll_clock = pdc_detect_pll_input_clock(host);
 679
 680         dev_printk(KERN_INFO, host->dev, "PLL input clock %ld kHz\n", pll_clock/1000);
 681
 682         /* Adjust PLL control register */
 683         pdc_adjust_pll(host, pll_clock, board_idx);
 684
 685         return 0;
 686 }
 687
 688 /**
 689  * pdc_ata_setup_port - setup the mmio address
 690  * @port: ata ioports to setup
 691  * @base: base address
 692  */
 693 static void pdc_ata_setup_port(struct ata_ioports *port, void __iomem *base)
 694 {
 695         port->cmd_addr          =
 696         port->data_addr         = base;
 697         port->feature_addr      =
 698         port->error_addr        = base + 0x05;
 699         port->nsect_addr        = base + 0x0a;
 700         port->lbal_addr         = base + 0x0f;
 701         port->lbam_addr         = base + 0x10;
 702         port->lbah_addr         = base + 0x15;
 703         port->device_addr       = base + 0x1a;
 704         port->command_addr      =
 705         port->status_addr       = base + 0x1f;
 706         port->altstatus_addr    =
 707         port->ctl_addr          = base + 0x81a;
 708 }
 709
 710 /**
 711  * pdc2027x_init_one - PCI probe function
 712  * Called when an instance of PCI adapter is inserted.
 713  * This function checks whether the hardware is supported,
 714  * initialize hardware and register an instance of ata_host to
 715  * libata.  (implements struct pci_driver.probe() )
 716  *
 717  * @pdev: instance of pci_dev found
 718  * @ent:  matching entry in the id_tbl[]
 719  */
 720 static int __devinit pdc2027x_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
 721 {
 722         static int printed_version;
 723         static const unsigned long cmd_offset[] = { 0x17c0, 0x15c0 };
 724         static const unsigned long bmdma_offset[] = { 0x1000, 0x1008 };
 725         unsigned int board_idx = (unsigned int) ent->driver_data;
 726         const struct ata_port_info *ppi[] =
 727                 { &pdc2027x_port_info[board_idx], NULL };
 728         struct ata_host *host;
 729         void __iomem *mmio_base;
 730         int i, rc;
 731
 732         if (!printed_version++)
 733                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 734
 735         /* alloc host */
 736         host = ata_host_alloc_pinfo(&pdev->dev, ppi, 2);
 737         if (!host)
 738                 return -ENOMEM;
 739
 740         /* acquire resources and fill host */
 741         rc = pcim_enable_device(pdev);
 742         if (rc)
 743                 return rc;
 744
 745         rc = pcim_iomap_regions(pdev, 1 << PDC_MMIO_BAR, DRV_NAME);
 746         if (rc)
 747                 return rc;
 748         host->iomap = pcim_iomap_table(pdev);
 749
 750         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
 751         if (rc)
 752                 return rc;
 753
 754         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
 755         if (rc)
 756                 return rc;
 757
 758         mmio_base = host->iomap[PDC_MMIO_BAR];
 759
 760         for (i = 0; i < 2; i++) {
 761                 struct ata_port *ap = host->ports[i];
 762
 763                 pdc_ata_setup_port(&ap->ioaddr, mmio_base + cmd_offset[i]);
 764                 ap->ioaddr.bmdma_addr = mmio_base + bmdma_offset[i];
 765
 766                 ata_port_pbar_desc(ap, PDC_MMIO_BAR, -1, "mmio");
 767                 ata_port_pbar_desc(ap, PDC_MMIO_BAR, cmd_offset[i], "cmd");
 768         }
 769
 770         //pci_enable_intx(pdev);
 771
 772         /* initialize adapter */
 773         if (pdc_hardware_init(host, board_idx) != 0)
 774                 return -EIO;
 775
 776         pci_set_master(pdev);
 777         return ata_host_activate(host, pdev->irq, ata_interrupt, IRQF_SHARED,
 778                                  &pdc2027x_sht);
 779 }
 780
 781 /**
 782  * pdc2027x_init - Called after this module is loaded into the kernel.
 783  */
 784 static int __init pdc2027x_init(void)
 785 {
 786         return pci_register_driver(&pdc2027x_pci_driver);
 787 }
 788
 789 /**
 790  * pdc2027x_exit - Called before this module unloaded from the kernel
 791  */
 792 static void __exit pdc2027x_exit(void)
 793 {
 794         pci_unregister_driver(&pdc2027x_pci_driver);
 795 }
 796
 797 module_init(pdc2027x_init);
 798 module_exit(pdc2027x_exit);