arch/x86/kernel/apic/io_apic.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  *      Intel IO-APIC support for multi-Pentium hosts.
   4  *
   5  *      Copyright (C) 1997, 1998, 1999, 2000, 2009 Ingo Molnar, Hajnalka Szabo
   6  *
   7  *      Many thanks to Stig Venaas for trying out countless experimental
   8  *      patches and reporting/debugging problems patiently!
   9  *
  10  *      (c) 1999, Multiple IO-APIC support, developed by
  11  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  12  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  13  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  14  *      and Ingo Molnar <mingo@redhat.com>
  15  *
  16  *      Fixes
  17  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  18  *                                      thanks to Eric Gilmore
  19  *                                      and Rolf G. Tews
  20  *                                      for testing these extensively
  21  *      Paul Diefenbaugh        :       Added full ACPI support
  22  *
  23  * Historical information which is worth to be preserved:
  24  *
  25  * - SiS APIC rmw bug:
  26  *
  27  *      We used to have a workaround for a bug in SiS chips which
  28  *      required to rewrite the index register for a read-modify-write
  29  *      operation as the chip lost the index information which was
  30  *      setup for the read already. We cache the data now, so that
  31  *      workaround has been removed.
  32  */
  33
  34 #include <linux/mm.h>
  35 #include <linux/interrupt.h>
  36 #include <linux/irq.h>
  37 #include <linux/init.h>
  38 #include <linux/delay.h>
  39 #include <linux/sched.h>
  40 #include <linux/pci.h>
  41 #include <linux/mc146818rtc.h>
  42 #include <linux/compiler.h>
  43 #include <linux/acpi.h>
  44 #include <linux/export.h>
  45 #include <linux/syscore_ops.h>
  46 #include <linux/freezer.h>
  47 #include <linux/kthread.h>
  48 #include <linux/jiffies.h>      /* time_after() */
  49 #include <linux/slab.h>
  50 #include <linux/bootmem.h>
  51
  52 #include <asm/irqdomain.h>
  53 #include <asm/io.h>
  54 #include <asm/smp.h>
  55 #include <asm/cpu.h>
  56 #include <asm/desc.h>
  57 #include <asm/proto.h>
  58 #include <asm/acpi.h>
  59 #include <asm/dma.h>
  60 #include <asm/timer.h>
  61 #include <asm/i8259.h>
  62 #include <asm/setup.h>
  63 #include <asm/irq_remapping.h>
  64 #include <asm/hw_irq.h>
  65
  66 #include <asm/apic.h>
  67
  68 #define for_each_ioapic(idx)            \
  69         for ((idx) = 0; (idx) < nr_ioapics; (idx)++)
  70 #define for_each_ioapic_reverse(idx)    \
  71         for ((idx) = nr_ioapics - 1; (idx) >= 0; (idx)--)
  72 #define for_each_pin(idx, pin)          \
  73         for ((pin) = 0; (pin) < ioapics[(idx)].nr_registers; (pin)++)
  74 #define for_each_ioapic_pin(idx, pin)   \
  75         for_each_ioapic((idx))          \
  76                 for_each_pin((idx), (pin))
  77 #define for_each_irq_pin(entry, head) \
  78         list_for_each_entry(entry, &head, list)
  79
  80 static DEFINE_RAW_SPINLOCK(ioapic_lock);
  81 static DEFINE_MUTEX(ioapic_mutex);
  82 static unsigned int ioapic_dynirq_base;
  83 static int ioapic_initialized;
  84
  85 struct irq_pin_list {
  86         struct list_head list;
  87         int apic, pin;
  88 };
  89
  90 struct mp_chip_data {
  91         struct list_head irq_2_pin;
  92         struct IO_APIC_route_entry entry;
  93         int trigger;
  94         int polarity;
  95         u32 count;
  96         bool isa_irq;
  97 };
  98
  99 struct mp_ioapic_gsi {
 100         u32 gsi_base;
 101         u32 gsi_end;
 102 };
 103
 104 static struct ioapic {
 105         /*
 106          * # of IRQ routing registers
 107          */
 108         int nr_registers;
 109         /*
 110          * Saved state during suspend/resume, or while enabling intr-remap.
 111          */
 112         struct IO_APIC_route_entry *saved_registers;
 113         /* I/O APIC config */
 114         struct mpc_ioapic mp_config;
 115         /* IO APIC gsi routing info */
 116         struct mp_ioapic_gsi  gsi_config;
 117         struct ioapic_domain_cfg irqdomain_cfg;
 118         struct irq_domain *irqdomain;
 119         struct resource *iomem_res;
 120 } ioapics[MAX_IO_APICS];
 121
 122 #define mpc_ioapic_ver(ioapic_idx)      ioapics[ioapic_idx].mp_config.apicver
 123
 124 int mpc_ioapic_id(int ioapic_idx)
 125 {
 126         return ioapics[ioapic_idx].mp_config.apicid;
 127 }
 128
 129 unsigned int mpc_ioapic_addr(int ioapic_idx)
 130 {
 131         return ioapics[ioapic_idx].mp_config.apicaddr;
 132 }
 133
 134 static inline struct mp_ioapic_gsi *mp_ioapic_gsi_routing(int ioapic_idx)
 135 {
 136         return &ioapics[ioapic_idx].gsi_config;
 137 }
 138
 139 static inline int mp_ioapic_pin_count(int ioapic)
 140 {
 141         struct mp_ioapic_gsi *gsi_cfg = mp_ioapic_gsi_routing(ioapic);
 142
 143         return gsi_cfg->gsi_end - gsi_cfg->gsi_base + 1;
 144 }
 145
 146 static inline u32 mp_pin_to_gsi(int ioapic, int pin)
 147 {
 148         return mp_ioapic_gsi_routing(ioapic)->gsi_base + pin;
 149 }
 150
 151 static inline bool mp_is_legacy_irq(int irq)
 152 {
 153         return irq >= 0 && irq < nr_legacy_irqs();
 154 }
 155
 156 /*
 157  * Initialize all legacy IRQs and all pins on the first IOAPIC
 158  * if we have legacy interrupt controller. Kernel boot option "pirq="
 159  * may rely on non-legacy pins on the first IOAPIC.
 160  */
 161 static inline int mp_init_irq_at_boot(int ioapic, int irq)
 162 {
 163         if (!nr_legacy_irqs())
 164                 return 0;
 165
 166         return ioapic == 0 || mp_is_legacy_irq(irq);
 167 }
 168
 169 static inline struct irq_domain *mp_ioapic_irqdomain(int ioapic)
 170 {
 171         return ioapics[ioapic].irqdomain;
 172 }
 173
 174 int nr_ioapics;
 175
 176 /* The one past the highest gsi number used */
 177 u32 gsi_top;
 178
 179 /* MP IRQ source entries */
 180 struct mpc_intsrc mp_irqs[MAX_IRQ_SOURCES];
 181
 182 /* # of MP IRQ source entries */
 183 int mp_irq_entries;
 184
 185 #ifdef CONFIG_EISA
 186 int mp_bus_id_to_type[MAX_MP_BUSSES];
 187 #endif
 188
 189 DECLARE_BITMAP(mp_bus_not_pci, MAX_MP_BUSSES);
 190
 191 int skip_ioapic_setup;
 192
 193 /**
 194  * disable_ioapic_support() - disables ioapic support at runtime
 195  */
 196 void disable_ioapic_support(void)
 197 {
 198 #ifdef CONFIG_PCI
 199         noioapicquirk = 1;
 200         noioapicreroute = -1;
 201 #endif
 202         skip_ioapic_setup = 1;
 203 }
 204
 205 static int __init parse_noapic(char *str)
 206 {
 207         /* disable IO-APIC */
 208         disable_ioapic_support();
 209         return 0;
 210 }
 211 early_param("noapic", parse_noapic);
 212
 213 /* Will be called in mpparse/acpi/sfi codes for saving IRQ info */
 214 void mp_save_irq(struct mpc_intsrc *m)
 215 {
 216         int i;
 217
 218         apic_printk(APIC_VERBOSE, "Int: type %d, pol %d, trig %d, bus %02x,"
 219                 " IRQ %02x, APIC ID %x, APIC INT %02x\n",
 220                 m->irqtype, m->irqflag & 3, (m->irqflag >> 2) & 3, m->srcbus,
 221                 m->srcbusirq, m->dstapic, m->dstirq);
 222
 223         for (i = 0; i < mp_irq_entries; i++) {
 224                 if (!memcmp(&mp_irqs[i], m, sizeof(*m)))
 225                         return;
 226         }
 227
 228         memcpy(&mp_irqs[mp_irq_entries], m, sizeof(*m));
 229         if (++mp_irq_entries == MAX_IRQ_SOURCES)
 230                 panic("Max # of irq sources exceeded!!\n");
 231 }
 232
 233 static void alloc_ioapic_saved_registers(int idx)
 234 {
 235         size_t size;
 236
 237         if (ioapics[idx].saved_registers)
 238                 return;
 239
 240         size = sizeof(struct IO_APIC_route_entry) * ioapics[idx].nr_registers;
 241         ioapics[idx].saved_registers = kzalloc(size, GFP_KERNEL);
 242         if (!ioapics[idx].saved_registers)
 243                 pr_err("IOAPIC %d: suspend/resume impossible!\n", idx);
 244 }
 245
 246 static void free_ioapic_saved_registers(int idx)
 247 {
 248         kfree(ioapics[idx].saved_registers);
 249         ioapics[idx].saved_registers = NULL;
 250 }
 251
 252 int __init arch_early_ioapic_init(void)
 253 {
 254         int i;
 255
 256         if (!nr_legacy_irqs())
 257                 io_apic_irqs = ~0UL;
 258
 259         for_each_ioapic(i)
 260                 alloc_ioapic_saved_registers(i);
 261
 262         return 0;
 263 }
 264
 265 struct io_apic {
 266         unsigned int index;
 267         unsigned int unused[3];
 268         unsigned int data;
 269         unsigned int unused2[11];
 270         unsigned int eoi;
 271 };
 272
 273 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
 274 {
 275         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 276                 + (mpc_ioapic_addr(idx) & ~PAGE_MASK);
 277 }
 278
 279 static inline void io_apic_eoi(unsigned int apic, unsigned int vector)
 280 {
 281         struct io_apic __iomem *io_apic = io_apic_base(apic);
 282         writel(vector, &io_apic->eoi);
 283 }
 284
 285 unsigned int native_io_apic_read(unsigned int apic, unsigned int reg)
 286 {
 287         struct io_apic __iomem *io_apic = io_apic_base(apic);
 288         writel(reg, &io_apic->index);
 289         return readl(&io_apic->data);
 290 }
 291
 292 static void io_apic_write(unsigned int apic, unsigned int reg,
 293                           unsigned int value)
 294 {
 295         struct io_apic __iomem *io_apic = io_apic_base(apic);
 296
 297         writel(reg, &io_apic->index);
 298         writel(value, &io_apic->data);
 299 }
 300
 301 union entry_union {
 302         struct { u32 w1, w2; };
 303         struct IO_APIC_route_entry entry;
 304 };
 305
 306 static struct IO_APIC_route_entry __ioapic_read_entry(int apic, int pin)
 307 {
 308         union entry_union eu;
 309
 310         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 311         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 312
 313         return eu.entry;
 314 }
 315
 316 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 317 {
 318         union entry_union eu;
 319         unsigned long flags;
 320
 321         raw_spin_lock_irqsave(&ioapic_lock, flags);
 322         eu.entry = __ioapic_read_entry(apic, pin);
 323         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 324
 325         return eu.entry;
 326 }
 327
 328 /*
 329  * When we write a new IO APIC routing entry, we need to write the high
 330  * word first! If the mask bit in the low word is clear, we will enable
 331  * the interrupt, and we need to make sure the entry is fully populated
 332  * before that happens.
 333  */
 334 static void __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 335 {
 336         union entry_union eu = {{0, 0}};
 337
 338         eu.entry = e;
 339         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 340         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 341 }
 342
 343 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 344 {
 345         unsigned long flags;
 346
 347         raw_spin_lock_irqsave(&ioapic_lock, flags);
 348         __ioapic_write_entry(apic, pin, e);
 349         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 350 }
 351
 352 /*
 353  * When we mask an IO APIC routing entry, we need to write the low
 354  * word first, in order to set the mask bit before we change the
 355  * high bits!
 356  */
 357 static void ioapic_mask_entry(int apic, int pin)
 358 {
 359         unsigned long flags;
 360         union entry_union eu = { .entry.mask = IOAPIC_MASKED };
 361
 362         raw_spin_lock_irqsave(&ioapic_lock, flags);
 363         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 364         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 365         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 366 }
 367
 368 /*
 369  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 370  * shared ISA-space IRQs, so we have to support them. We are super
 371  * fast in the common case, and fast for shared ISA-space IRQs.
 372  */
 373 static int __add_pin_to_irq_node(struct mp_chip_data *data,
 374                                  int node, int apic, int pin)
 375 {
 376         struct irq_pin_list *entry;
 377
 378         /* don't allow duplicates */
 379         for_each_irq_pin(entry, data->irq_2_pin)
 380                 if (entry->apic == apic && entry->pin == pin)
 381                         return 0;
 382
 383         entry = kzalloc_node(sizeof(struct irq_pin_list), GFP_ATOMIC, node);
 384         if (!entry) {
 385                 pr_err("can not alloc irq_pin_list (%d,%d,%d)\n",
 386                        node, apic, pin);
 387                 return -ENOMEM;
 388         }
 389         entry->apic = apic;
 390         entry->pin = pin;
 391         list_add_tail(&entry->list, &data->irq_2_pin);
 392
 393         return 0;
 394 }
 395
 396 static void __remove_pin_from_irq(struct mp_chip_data *data, int apic, int pin)
 397 {
 398         struct irq_pin_list *tmp, *entry;
 399
 400         list_for_each_entry_safe(entry, tmp, &data->irq_2_pin, list)
 401                 if (entry->apic == apic && entry->pin == pin) {
 402                         list_del(&entry->list);
 403                         kfree(entry);
 404                         return;
 405                 }
 406 }
 407
 408 static void add_pin_to_irq_node(struct mp_chip_data *data,
 409                                 int node, int apic, int pin)
 410 {
 411         if (__add_pin_to_irq_node(data, node, apic, pin))
 412                 panic("IO-APIC: failed to add irq-pin. Can not proceed\n");
 413 }
 414
 415 /*
 416  * Reroute an IRQ to a different pin.
 417  */
 418 static void __init replace_pin_at_irq_node(struct mp_chip_data *data, int node,
 419                                            int oldapic, int oldpin,
 420                                            int newapic, int newpin)
 421 {
 422         struct irq_pin_list *entry;
 423
 424         for_each_irq_pin(entry, data->irq_2_pin) {
 425                 if (entry->apic == oldapic && entry->pin == oldpin) {
 426                         entry->apic = newapic;
 427                         entry->pin = newpin;
 428                         /* every one is different, right? */
 429                         return;
 430                 }
 431         }
 432
 433         /* old apic/pin didn't exist, so just add new ones */
 434         add_pin_to_irq_node(data, node, newapic, newpin);
 435 }
 436
 437 static void io_apic_modify_irq(struct mp_chip_data *data,
 438                                int mask_and, int mask_or,
 439                                void (*final)(struct irq_pin_list *entry))
 440 {
 441         union entry_union eu;
 442         struct irq_pin_list *entry;
 443
 444         eu.entry = data->entry;
 445         eu.w1 &= mask_and;
 446         eu.w1 |= mask_or;
 447         data->entry = eu.entry;
 448
 449         for_each_irq_pin(entry, data->irq_2_pin) {
 450                 io_apic_write(entry->apic, 0x10 + 2 * entry->pin, eu.w1);
 451                 if (final)
 452                         final(entry);
 453         }
 454 }
 455
 456 static void io_apic_sync(struct irq_pin_list *entry)
 457 {
 458         /*
 459          * Synchronize the IO-APIC and the CPU by doing
 460          * a dummy read from the IO-APIC
 461          */
 462         struct io_apic __iomem *io_apic;
 463
 464         io_apic = io_apic_base(entry->apic);
 465         readl(&io_apic->data);
 466 }
 467
 468 static void mask_ioapic_irq(struct irq_data *irq_data)
 469 {
 470         struct mp_chip_data *data = irq_data->chip_data;
 471         unsigned long flags;
 472
 473         raw_spin_lock_irqsave(&ioapic_lock, flags);
 474         io_apic_modify_irq(data, ~0, IO_APIC_REDIR_MASKED, &io_apic_sync);
 475         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 476 }
 477
 478 static void __unmask_ioapic(struct mp_chip_data *data)
 479 {
 480         io_apic_modify_irq(data, ~IO_APIC_REDIR_MASKED, 0, NULL);
 481 }
 482
 483 static void unmask_ioapic_irq(struct irq_data *irq_data)
 484 {
 485         struct mp_chip_data *data = irq_data->chip_data;
 486         unsigned long flags;
 487
 488         raw_spin_lock_irqsave(&ioapic_lock, flags);
 489         __unmask_ioapic(data);
 490         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 491 }
 492
 493 /*
 494  * IO-APIC versions below 0x20 don't support EOI register.
 495  * For the record, here is the information about various versions:
 496  *     0Xh     82489DX
 497  *     1Xh     I/OAPIC or I/O(x)APIC which are not PCI 2.2 Compliant
 498  *     2Xh     I/O(x)APIC which is PCI 2.2 Compliant
 499  *     30h-FFh Reserved
 500  *
 501  * Some of the Intel ICH Specs (ICH2 to ICH5) documents the io-apic
 502  * version as 0x2. This is an error with documentation and these ICH chips
 503  * use io-apic's of version 0x20.
 504  *
 505  * For IO-APIC's with EOI register, we use that to do an explicit EOI.
 506  * Otherwise, we simulate the EOI message manually by changing the trigger
 507  * mode to edge and then back to level, with RTE being masked during this.
 508  */
 509 static void __eoi_ioapic_pin(int apic, int pin, int vector)
 510 {
 511         if (mpc_ioapic_ver(apic) >= 0x20) {
 512                 io_apic_eoi(apic, vector);
 513         } else {
 514                 struct IO_APIC_route_entry entry, entry1;
 515
 516                 entry = entry1 = __ioapic_read_entry(apic, pin);
 517
 518                 /*
 519                  * Mask the entry and change the trigger mode to edge.
 520                  */
 521                 entry1.mask = IOAPIC_MASKED;
 522                 entry1.trigger = IOAPIC_EDGE;
 523
 524                 __ioapic_write_entry(apic, pin, entry1);
 525
 526                 /*
 527                  * Restore the previous level triggered entry.
 528                  */
 529                 __ioapic_write_entry(apic, pin, entry);
 530         }
 531 }
 532
 533 static void eoi_ioapic_pin(int vector, struct mp_chip_data *data)
 534 {
 535         unsigned long flags;
 536         struct irq_pin_list *entry;
 537
 538         raw_spin_lock_irqsave(&ioapic_lock, flags);
 539         for_each_irq_pin(entry, data->irq_2_pin)
 540                 __eoi_ioapic_pin(entry->apic, entry->pin, vector);
 541         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 542 }
 543
 544 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 545 {
 546         struct IO_APIC_route_entry entry;
 547
 548         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 549         entry = ioapic_read_entry(apic, pin);
 550         if (entry.delivery_mode == dest_SMI)
 551                 return;
 552
 553         /*
 554          * Make sure the entry is masked and re-read the contents to check
 555          * if it is a level triggered pin and if the remote-IRR is set.
 556          */
 557         if (entry.mask == IOAPIC_UNMASKED) {
 558                 entry.mask = IOAPIC_MASKED;
 559                 ioapic_write_entry(apic, pin, entry);
 560                 entry = ioapic_read_entry(apic, pin);
 561         }
 562
 563         if (entry.irr) {
 564                 unsigned long flags;
 565
 566                 /*
 567                  * Make sure the trigger mode is set to level. Explicit EOI
 568                  * doesn't clear the remote-IRR if the trigger mode is not
 569                  * set to level.
 570                  */
 571                 if (entry.trigger == IOAPIC_EDGE) {
 572                         entry.trigger = IOAPIC_LEVEL;
 573                         ioapic_write_entry(apic, pin, entry);
 574                 }
 575                 raw_spin_lock_irqsave(&ioapic_lock, flags);
 576                 __eoi_ioapic_pin(apic, pin, entry.vector);
 577                 raw_spin_unlock_irqrestore(&ioapic_lock, flags);
 578         }
 579
 580         /*
 581          * Clear the rest of the bits in the IO-APIC RTE except for the mask
 582          * bit.
 583          */
 584         ioapic_mask_entry(apic, pin);
 585         entry = ioapic_read_entry(apic, pin);
 586         if (entry.irr)
 587                 pr_err("Unable to reset IRR for apic: %d, pin :%d\n",
 588                        mpc_ioapic_id(apic), pin);
 589 }
 590
 591 void clear_IO_APIC (void)
 592 {
 593         int apic, pin;
 594
 595         for_each_ioapic_pin(apic, pin)
 596                 clear_IO_APIC_pin(apic, pin);
 597 }
 598
 599 #ifdef CONFIG_X86_32
 600 /*
 601  * support for broken MP BIOSs, enables hand-redirection of PIRQ0-7 to
 602  * specific CPU-side IRQs.
 603  */
 604
 605 #define MAX_PIRQS 8
 606 static int pirq_entries[MAX_PIRQS] = {
 607         [0 ... MAX_PIRQS - 1] = -1
 608 };
 609
 610 static int __init ioapic_pirq_setup(char *str)
 611 {
 612         int i, max;
 613         int ints[MAX_PIRQS+1];
 614
 615         get_options(str, ARRAY_SIZE(ints), ints);
 616
 617         apic_printk(APIC_VERBOSE, KERN_INFO
 618                         "PIRQ redirection, working around broken MP-BIOS.\n");
 619         max = MAX_PIRQS;
 620         if (ints[0] < MAX_PIRQS)
 621                 max = ints[0];
 622
 623         for (i = 0; i < max; i++) {
 624                 apic_printk(APIC_VERBOSE, KERN_DEBUG
 625                                 "... PIRQ%d -> IRQ %d\n", i, ints[i+1]);
 626                 /*
 627                  * PIRQs are mapped upside down, usually.
 628                  */
 629                 pirq_entries[MAX_PIRQS-i-1] = ints[i+1];
 630         }
 631         return 1;
 632 }
 633
 634 __setup("pirq=", ioapic_pirq_setup);
 635 #endif /* CONFIG_X86_32 */
 636
 637 /*
 638  * Saves all the IO-APIC RTE's
 639  */
 640 int save_ioapic_entries(void)
 641 {
 642         int apic, pin;
 643         int err = 0;
 644
 645         for_each_ioapic(apic) {
 646                 if (!ioapics[apic].saved_registers) {
 647                         err = -ENOMEM;
 648                         continue;
 649                 }
 650
 651                 for_each_pin(apic, pin)
 652                         ioapics[apic].saved_registers[pin] =
 653                                 ioapic_read_entry(apic, pin);
 654         }
 655
 656         return err;
 657 }
 658
 659 /*
 660  * Mask all IO APIC entries.
 661  */
 662 void mask_ioapic_entries(void)
 663 {
 664         int apic, pin;
 665
 666         for_each_ioapic(apic) {
 667                 if (!ioapics[apic].saved_registers)
 668                         continue;
 669
 670                 for_each_pin(apic, pin) {
 671                         struct IO_APIC_route_entry entry;
 672
 673                         entry = ioapics[apic].saved_registers[pin];
 674                         if (entry.mask == IOAPIC_UNMASKED) {
 675                                 entry.mask = IOAPIC_MASKED;
 676                                 ioapic_write_entry(apic, pin, entry);
 677                         }
 678                 }
 679         }
 680 }
 681
 682 /*
 683  * Restore IO APIC entries which was saved in the ioapic structure.
 684  */
 685 int restore_ioapic_entries(void)
 686 {
 687         int apic, pin;
 688
 689         for_each_ioapic(apic) {
 690                 if (!ioapics[apic].saved_registers)
 691                         continue;
 692
 693                 for_each_pin(apic, pin)
 694                         ioapic_write_entry(apic, pin,
 695                                            ioapics[apic].saved_registers[pin]);
 696         }
 697         return 0;
 698 }
 699
 700 /*
 701  * Find the IRQ entry number of a certain pin.
 702  */
 703 static int find_irq_entry(int ioapic_idx, int pin, int type)
 704 {
 705         int i;
 706
 707         for (i = 0; i < mp_irq_entries; i++)
 708                 if (mp_irqs[i].irqtype == type &&
 709                     (mp_irqs[i].dstapic == mpc_ioapic_id(ioapic_idx) ||
 710                      mp_irqs[i].dstapic == MP_APIC_ALL) &&
 711                     mp_irqs[i].dstirq == pin)
 712                         return i;
 713
 714         return -1;
 715 }
 716
 717 /*
 718  * Find the pin to which IRQ[irq] (ISA) is connected
 719  */
 720 static int __init find_isa_irq_pin(int irq, int type)
 721 {
 722         int i;
 723
 724         for (i = 0; i < mp_irq_entries; i++) {
 725                 int lbus = mp_irqs[i].srcbus;
 726
 727                 if (test_bit(lbus, mp_bus_not_pci) &&
 728                     (mp_irqs[i].irqtype == type) &&
 729                     (mp_irqs[i].srcbusirq == irq))
 730
 731                         return mp_irqs[i].dstirq;
 732         }
 733         return -1;
 734 }
 735
 736 static int __init find_isa_irq_apic(int irq, int type)
 737 {
 738         int i;
 739
 740         for (i = 0; i < mp_irq_entries; i++) {
 741                 int lbus = mp_irqs[i].srcbus;
 742
 743                 if (test_bit(lbus, mp_bus_not_pci) &&
 744                     (mp_irqs[i].irqtype == type) &&
 745                     (mp_irqs[i].srcbusirq == irq))
 746                         break;
 747         }
 748
 749         if (i < mp_irq_entries) {
 750                 int ioapic_idx;
 751
 752                 for_each_ioapic(ioapic_idx)
 753                         if (mpc_ioapic_id(ioapic_idx) == mp_irqs[i].dstapic)
 754                                 return ioapic_idx;
 755         }
 756
 757         return -1;
 758 }
 759
 760 #ifdef CONFIG_EISA
 761 /*
 762  * EISA Edge/Level control register, ELCR
 763  */
 764 static int EISA_ELCR(unsigned int irq)
 765 {
 766         if (irq < nr_legacy_irqs()) {
 767                 unsigned int port = 0x4d0 + (irq >> 3);
 768                 return (inb(port) >> (irq & 7)) & 1;
 769         }
 770         apic_printk(APIC_VERBOSE, KERN_INFO
 771                         "Broken MPtable reports ISA irq %d\n", irq);
 772         return 0;
 773 }
 774
 775 #endif
 776
 777 /* ISA interrupts are always active high edge triggered,
 778  * when listed as conforming in the MP table. */
 779
 780 #define default_ISA_trigger(idx)        (IOAPIC_EDGE)
 781 #define default_ISA_polarity(idx)       (IOAPIC_POL_HIGH)
 782
 783 /* EISA interrupts are always polarity zero and can be edge or level
 784  * trigger depending on the ELCR value.  If an interrupt is listed as
 785  * EISA conforming in the MP table, that means its trigger type must
 786  * be read in from the ELCR */
 787
 788 #define default_EISA_trigger(idx)       (EISA_ELCR(mp_irqs[idx].srcbusirq))
 789 #define default_EISA_polarity(idx)      default_ISA_polarity(idx)
 790
 791 /* PCI interrupts are always active low level triggered,
 792  * when listed as conforming in the MP table. */
 793
 794 #define default_PCI_trigger(idx)        (IOAPIC_LEVEL)
 795 #define default_PCI_polarity(idx)       (IOAPIC_POL_LOW)
 796
 797 static int irq_polarity(int idx)
 798 {
 799         int bus = mp_irqs[idx].srcbus;
 800
 801         /*
 802          * Determine IRQ line polarity (high active or low active):
 803          */
 804         switch (mp_irqs[idx].irqflag & MP_IRQPOL_MASK) {
 805         case MP_IRQPOL_DEFAULT:
 806                 /* conforms to spec, ie. bus-type dependent polarity */
 807                 if (test_bit(bus, mp_bus_not_pci))
 808                         return default_ISA_polarity(idx);
 809                 else
 810                         return default_PCI_polarity(idx);
 811         case MP_IRQPOL_ACTIVE_HIGH:
 812                 return IOAPIC_POL_HIGH;
 813         case MP_IRQPOL_RESERVED:
 814                 pr_warn("IOAPIC: Invalid polarity: 2, defaulting to low\n");
 815         case MP_IRQPOL_ACTIVE_LOW:
 816         default: /* Pointless default required due to do gcc stupidity */
 817                 return IOAPIC_POL_LOW;
 818         }
 819 }
 820
 821 #ifdef CONFIG_EISA
 822 static int eisa_irq_trigger(int idx, int bus, int trigger)
 823 {
 824         switch (mp_bus_id_to_type[bus]) {
 825         case MP_BUS_PCI:
 826         case MP_BUS_ISA:
 827                 return trigger;
 828         case MP_BUS_EISA:
 829                 return default_EISA_trigger(idx);
 830         }
 831         pr_warn("IOAPIC: Invalid srcbus: %d defaulting to level\n", bus);
 832         return IOAPIC_LEVEL;
 833 }
 834 #else
 835 static inline int eisa_irq_trigger(int idx, int bus, int trigger)
 836 {
 837         return trigger;
 838 }
 839 #endif
 840
 841 static int irq_trigger(int idx)
 842 {
 843         int bus = mp_irqs[idx].srcbus;
 844         int trigger;
 845
 846         /*
 847          * Determine IRQ trigger mode (edge or level sensitive):
 848          */
 849         switch (mp_irqs[idx].irqflag & MP_IRQTRIG_MASK) {
 850         case MP_IRQTRIG_DEFAULT:
 851                 /* conforms to spec, ie. bus-type dependent trigger mode */
 852                 if (test_bit(bus, mp_bus_not_pci))
 853                         trigger = default_ISA_trigger(idx);
 854                 else
 855                         trigger = default_PCI_trigger(idx);
 856                 /* Take EISA into account */
 857                 return eisa_irq_trigger(idx, bus, trigger);
 858         case MP_IRQTRIG_EDGE:
 859                 return IOAPIC_EDGE;
 860         case MP_IRQTRIG_RESERVED:
 861                 pr_warn("IOAPIC: Invalid trigger mode 2 defaulting to level\n");
 862         case MP_IRQTRIG_LEVEL:
 863         default: /* Pointless default required due to do gcc stupidity */
 864                 return IOAPIC_LEVEL;
 865         }
 866 }
 867
 868 void ioapic_set_alloc_attr(struct irq_alloc_info *info, int node,
 869                            int trigger, int polarity)
 870 {
 871         init_irq_alloc_info(info, NULL);
 872         info->type = X86_IRQ_ALLOC_TYPE_IOAPIC;
 873         info->ioapic_node = node;
 874         info->ioapic_trigger = trigger;
 875         info->ioapic_polarity = polarity;
 876         info->ioapic_valid = 1;
 877 }
 878
 879 #ifndef CONFIG_ACPI
 880 int acpi_get_override_irq(u32 gsi, int *trigger, int *polarity);
 881 #endif
 882
 883 static void ioapic_copy_alloc_attr(struct irq_alloc_info *dst,
 884                                    struct irq_alloc_info *src,
 885                                    u32 gsi, int ioapic_idx, int pin)
 886 {
 887         int trigger, polarity;
 888
 889         copy_irq_alloc_info(dst, src);
 890         dst->type = X86_IRQ_ALLOC_TYPE_IOAPIC;
 891         dst->ioapic_id = mpc_ioapic_id(ioapic_idx);
 892         dst->ioapic_pin = pin;
 893         dst->ioapic_valid = 1;
 894         if (src && src->ioapic_valid) {
 895                 dst->ioapic_node = src->ioapic_node;
 896                 dst->ioapic_trigger = src->ioapic_trigger;
 897                 dst->ioapic_polarity = src->ioapic_polarity;
 898         } else {
 899                 dst->ioapic_node = NUMA_NO_NODE;
 900                 if (acpi_get_override_irq(gsi, &trigger, &polarity) >= 0) {
 901                         dst->ioapic_trigger = trigger;
 902                         dst->ioapic_polarity = polarity;
 903                 } else {
 904                         /*
 905                          * PCI interrupts are always active low level
 906                          * triggered.
 907                          */
 908                         dst->ioapic_trigger = IOAPIC_LEVEL;
 909                         dst->ioapic_polarity = IOAPIC_POL_LOW;
 910                 }
 911         }
 912 }
 913
 914 static int ioapic_alloc_attr_node(struct irq_alloc_info *info)
 915 {
 916         return (info && info->ioapic_valid) ? info->ioapic_node : NUMA_NO_NODE;
 917 }
 918
 919 static void mp_register_handler(unsigned int irq, unsigned long trigger)
 920 {
 921         irq_flow_handler_t hdl;
 922         bool fasteoi;
 923
 924         if (trigger) {
 925                 irq_set_status_flags(irq, IRQ_LEVEL);
 926                 fasteoi = true;
 927         } else {
 928                 irq_clear_status_flags(irq, IRQ_LEVEL);
 929                 fasteoi = false;
 930         }
 931
 932         hdl = fasteoi ? handle_fasteoi_irq : handle_edge_irq;
 933         __irq_set_handler(irq, hdl, 0, fasteoi ? "fasteoi" : "edge");
 934 }
 935
 936 static bool mp_check_pin_attr(int irq, struct irq_alloc_info *info)
 937 {
 938         struct mp_chip_data *data = irq_get_chip_data(irq);
 939
 940         /*
 941          * setup_IO_APIC_irqs() programs all legacy IRQs with default trigger
 942          * and polarity attirbutes. So allow the first user to reprogram the
 943          * pin with real trigger and polarity attributes.
 944          */
 945         if (irq < nr_legacy_irqs() && data->count == 1) {
 946                 if (info->ioapic_trigger != data->trigger)
 947                         mp_register_handler(irq, info->ioapic_trigger);
 948                 data->entry.trigger = data->trigger = info->ioapic_trigger;
 949                 data->entry.polarity = data->polarity = info->ioapic_polarity;
 950         }
 951
 952         return data->trigger == info->ioapic_trigger &&
 953                data->polarity == info->ioapic_polarity;
 954 }
 955
 956 static int alloc_irq_from_domain(struct irq_domain *domain, int ioapic, u32 gsi,
 957                                  struct irq_alloc_info *info)
 958 {
 959         bool legacy = false;
 960         int irq = -1;
 961         int type = ioapics[ioapic].irqdomain_cfg.type;
 962
 963         switch (type) {
 964         case IOAPIC_DOMAIN_LEGACY:
 965                 /*
 966                  * Dynamically allocate IRQ number for non-ISA IRQs in the first
 967                  * 16 GSIs on some weird platforms.
 968                  */
 969                 if (!ioapic_initialized || gsi >= nr_legacy_irqs())
 970                         irq = gsi;
 971                 legacy = mp_is_legacy_irq(irq);
 972                 break;
 973         case IOAPIC_DOMAIN_STRICT:
 974                 irq = gsi;
 975                 break;
 976         case IOAPIC_DOMAIN_DYNAMIC:
 977                 break;
 978         default:
 979                 WARN(1, "ioapic: unknown irqdomain type %d\n", type);
 980                 return -1;
 981         }
 982
 983         return __irq_domain_alloc_irqs(domain, irq, 1,
 984                                        ioapic_alloc_attr_node(info),
 985                                        info, legacy, NULL);
 986 }
 987
 988 /*
 989  * Need special handling for ISA IRQs because there may be multiple IOAPIC pins
 990  * sharing the same ISA IRQ number and irqdomain only supports 1:1 mapping
 991  * between IOAPIC pin and IRQ number. A typical IOAPIC has 24 pins, pin 0-15 are
 992  * used for legacy IRQs and pin 16-23 are used for PCI IRQs (PIRQ A-H).
 993  * When ACPI is disabled, only legacy IRQ numbers (IRQ0-15) are available, and
 994  * some BIOSes may use MP Interrupt Source records to override IRQ numbers for
 995  * PIRQs instead of reprogramming the interrupt routing logic. Thus there may be
 996  * multiple pins sharing the same legacy IRQ number when ACPI is disabled.
 997  */
 998 static int alloc_isa_irq_from_domain(struct irq_domain *domain,
 999                                      int irq, int ioapic, int pin,
1000                                      struct irq_alloc_info *info)
1001 {
1002         struct mp_chip_data *data;
1003         struct irq_data *irq_data = irq_get_irq_data(irq);
1004         int node = ioapic_alloc_attr_node(info);
1005
1006         /*
1007          * Legacy ISA IRQ has already been allocated, just add pin to
1008          * the pin list assoicated with this IRQ and program the IOAPIC
1009          * entry. The IOAPIC entry
1010          */
1011         if (irq_data && irq_data->parent_data) {
1012                 if (!mp_check_pin_attr(irq, info))
1013                         return -EBUSY;
1014                 if (__add_pin_to_irq_node(irq_data->chip_data, node, ioapic,
1015                                           info->ioapic_pin))
1016                         return -ENOMEM;
1017         } else {
1018                 info->flags |= X86_IRQ_ALLOC_LEGACY;
1019                 irq = __irq_domain_alloc_irqs(domain, irq, 1, node, info, true,
1020                                               NULL);
1021                 if (irq >= 0) {
1022                         irq_data = irq_domain_get_irq_data(domain, irq);
1023                         data = irq_data->chip_data;
1024                         data->isa_irq = true;
1025                 }
1026         }
1027
1028         return irq;
1029 }
1030
1031 static int mp_map_pin_to_irq(u32 gsi, int idx, int ioapic, int pin,
1032                              unsigned int flags, struct irq_alloc_info *info)
1033 {
1034         int irq;
1035         bool legacy = false;
1036         struct irq_alloc_info tmp;
1037         struct mp_chip_data *data;
1038         struct irq_domain *domain = mp_ioapic_irqdomain(ioapic);
1039
1040         if (!domain)
1041                 return -ENOSYS;
1042
1043         if (idx >= 0 && test_bit(mp_irqs[idx].srcbus, mp_bus_not_pci)) {
1044                 irq = mp_irqs[idx].srcbusirq;
1045                 legacy = mp_is_legacy_irq(irq);
1046         }
1047
1048         mutex_lock(&ioapic_mutex);
1049         if (!(flags & IOAPIC_MAP_ALLOC)) {
1050                 if (!legacy) {
1051                         irq = irq_find_mapping(domain, pin);
1052                         if (irq == 0)
1053                                 irq = -ENOENT;
1054                 }
1055         } else {
1056                 ioapic_copy_alloc_attr(&tmp, info, gsi, ioapic, pin);
1057                 if (legacy)
1058                         irq = alloc_isa_irq_from_domain(domain, irq,
1059                                                         ioapic, pin, &tmp);
1060                 else if ((irq = irq_find_mapping(domain, pin)) == 0)
1061                         irq = alloc_irq_from_domain(domain, ioapic, gsi, &tmp);
1062                 else if (!mp_check_pin_attr(irq, &tmp))
1063                         irq = -EBUSY;
1064                 if (irq >= 0) {
1065                         data = irq_get_chip_data(irq);
1066                         data->count++;
1067                 }
1068         }
1069         mutex_unlock(&ioapic_mutex);
1070
1071         return irq;
1072 }
1073
1074 static int pin_2_irq(int idx, int ioapic, int pin, unsigned int flags)
1075 {
1076         u32 gsi = mp_pin_to_gsi(ioapic, pin);
1077
1078         /*
1079          * Debugging check, we are in big trouble if this message pops up!
1080          */
1081         if (mp_irqs[idx].dstirq != pin)
1082                 pr_err("broken BIOS or MPTABLE parser, ayiee!!\n");
1083
1084 #ifdef CONFIG_X86_32
1085         /*
1086          * PCI IRQ command line redirection. Yes, limits are hardcoded.
1087          */
1088         if ((pin >= 16) && (pin <= 23)) {
1089                 if (pirq_entries[pin-16] != -1) {
1090                         if (!pirq_entries[pin-16]) {
1091                                 apic_printk(APIC_VERBOSE, KERN_DEBUG
1092                                                 "disabling PIRQ%d\n", pin-16);
1093                         } else {
1094                                 int irq = pirq_entries[pin-16];
1095                                 apic_printk(APIC_VERBOSE, KERN_DEBUG
1096                                                 "using PIRQ%d -> IRQ %d\n",
1097                                                 pin-16, irq);
1098                                 return irq;
1099                         }
1100                 }
1101         }
1102 #endif
1103
1104         return  mp_map_pin_to_irq(gsi, idx, ioapic, pin, flags, NULL);
1105 }
1106
1107 int mp_map_gsi_to_irq(u32 gsi, unsigned int flags, struct irq_alloc_info *info)
1108 {
1109         int ioapic, pin, idx;
1110
1111         ioapic = mp_find_ioapic(gsi);
1112         if (ioapic < 0)
1113                 return -ENODEV;
1114
1115         pin = mp_find_ioapic_pin(ioapic, gsi);
1116         idx = find_irq_entry(ioapic, pin, mp_INT);
1117         if ((flags & IOAPIC_MAP_CHECK) && idx < 0)
1118                 return -ENODEV;
1119
1120         return mp_map_pin_to_irq(gsi, idx, ioapic, pin, flags, info);
1121 }
1122
1123 void mp_unmap_irq(int irq)
1124 {
1125         struct irq_data *irq_data = irq_get_irq_data(irq);
1126         struct mp_chip_data *data;
1127
1128         if (!irq_data || !irq_data->domain)
1129                 return;
1130
1131         data = irq_data->chip_data;
1132         if (!data || data->isa_irq)
1133                 return;
1134
1135         mutex_lock(&ioapic_mutex);
1136         if (--data->count == 0)
1137                 irq_domain_free_irqs(irq, 1);
1138         mutex_unlock(&ioapic_mutex);
1139 }
1140
1141 /*
1142  * Find a specific PCI IRQ entry.
1143  * Not an __init, possibly needed by modules
1144  */
1145 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
1146 {
1147         int irq, i, best_ioapic = -1, best_idx = -1;
1148
1149         apic_printk(APIC_DEBUG,
1150                     "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
1151                     bus, slot, pin);
1152         if (test_bit(bus, mp_bus_not_pci)) {
1153                 apic_printk(APIC_VERBOSE,
1154                             "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
1155                 return -1;
1156         }
1157
1158         for (i = 0; i < mp_irq_entries; i++) {
1159                 int lbus = mp_irqs[i].srcbus;
1160                 int ioapic_idx, found = 0;
1161
1162                 if (bus != lbus || mp_irqs[i].irqtype != mp_INT ||
1163                     slot != ((mp_irqs[i].srcbusirq >> 2) & 0x1f))
1164                         continue;
1165
1166                 for_each_ioapic(ioapic_idx)
1167                         if (mpc_ioapic_id(ioapic_idx) == mp_irqs[i].dstapic ||
1168                             mp_irqs[i].dstapic == MP_APIC_ALL) {
1169                                 found = 1;
1170                                 break;
1171                         }
1172                 if (!found)
1173                         continue;
1174
1175                 /* Skip ISA IRQs */
1176                 irq = pin_2_irq(i, ioapic_idx, mp_irqs[i].dstirq, 0);
1177                 if (irq > 0 && !IO_APIC_IRQ(irq))
1178                         continue;
1179
1180                 if (pin == (mp_irqs[i].srcbusirq & 3)) {
1181                         best_idx = i;
1182                         best_ioapic = ioapic_idx;
1183                         goto out;
1184                 }
1185
1186                 /*
1187                  * Use the first all-but-pin matching entry as a
1188                  * best-guess fuzzy result for broken mptables.
1189                  */
1190                 if (best_idx < 0) {
1191                         best_idx = i;
1192                         best_ioapic = ioapic_idx;
1193                 }
1194         }
1195         if (best_idx < 0)
1196                 return -1;
1197
1198 out:
1199         return pin_2_irq(best_idx, best_ioapic, mp_irqs[best_idx].dstirq,
1200                          IOAPIC_MAP_ALLOC);
1201 }
1202 EXPORT_SYMBOL(IO_APIC_get_PCI_irq_vector);
1203
1204 static struct irq_chip ioapic_chip, ioapic_ir_chip;
1205
1206 static void __init setup_IO_APIC_irqs(void)
1207 {
1208         unsigned int ioapic, pin;
1209         int idx;
1210
1211         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
1212
1213         for_each_ioapic_pin(ioapic, pin) {
1214                 idx = find_irq_entry(ioapic, pin, mp_INT);
1215                 if (idx < 0)
1216                         apic_printk(APIC_VERBOSE,
1217                                     KERN_DEBUG " apic %d pin %d not connected\n",
1218                                     mpc_ioapic_id(ioapic), pin);
1219                 else
1220                         pin_2_irq(idx, ioapic, pin,
1221                                   ioapic ? 0 : IOAPIC_MAP_ALLOC);
1222         }
1223 }
1224
1225 void ioapic_zap_locks(void)
1226 {
1227         raw_spin_lock_init(&ioapic_lock);
1228 }
1229
1230 static void io_apic_print_entries(unsigned int apic, unsigned int nr_entries)
1231 {
1232         int i;
1233         char buf[256];
1234         struct IO_APIC_route_entry entry;
1235         struct IR_IO_APIC_route_entry *ir_entry = (void *)&entry;
1236
1237         printk(KERN_DEBUG "IOAPIC %d:\n", apic);
1238         for (i = 0; i <= nr_entries; i++) {
1239                 entry = ioapic_read_entry(apic, i);
1240                 snprintf(buf, sizeof(buf),
1241                          " pin%02x, %s, %s, %s, V(%02X), IRR(%1d), S(%1d)",
1242                          i,
1243                          entry.mask == IOAPIC_MASKED ? "disabled" : "enabled ",
1244                          entry.trigger == IOAPIC_LEVEL ? "level" : "edge ",
1245                          entry.polarity == IOAPIC_POL_LOW ? "low " : "high",
1246                          entry.vector, entry.irr, entry.delivery_status);
1247                 if (ir_entry->format)
1248                         printk(KERN_DEBUG "%s, remapped, I(%04X),  Z(%X)\n",
1249                                buf, (ir_entry->index2 << 15) | ir_entry->index,
1250                                ir_entry->zero);
1251                 else
1252                         printk(KERN_DEBUG "%s, %s, D(%02X), M(%1d)\n",
1253                                buf,
1254                                entry.dest_mode == IOAPIC_DEST_MODE_LOGICAL ?
1255                                "logical " : "physical",
1256                                entry.dest, entry.delivery_mode);
1257         }
1258 }
1259
1260 static void __init print_IO_APIC(int ioapic_idx)
1261 {
1262         union IO_APIC_reg_00 reg_00;
1263         union IO_APIC_reg_01 reg_01;
1264         union IO_APIC_reg_02 reg_02;
1265         union IO_APIC_reg_03 reg_03;
1266         unsigned long flags;
1267
1268         raw_spin_lock_irqsave(&ioapic_lock, flags);
1269         reg_00.raw = io_apic_read(ioapic_idx, 0);
1270         reg_01.raw = io_apic_read(ioapic_idx, 1);
1271         if (reg_01.bits.version >= 0x10)
1272                 reg_02.raw = io_apic_read(ioapic_idx, 2);
1273         if (reg_01.bits.version >= 0x20)
1274                 reg_03.raw = io_apic_read(ioapic_idx, 3);
1275         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1276
1277         printk(KERN_DEBUG "IO APIC #%d......\n", mpc_ioapic_id(ioapic_idx));
1278         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
1279         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
1280         printk(KERN_DEBUG ".......    : Delivery Type: %X\n", reg_00.bits.delivery_type);
1281         printk(KERN_DEBUG ".......    : LTS          : %X\n", reg_00.bits.LTS);
1282
1283         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
1284         printk(KERN_DEBUG ".......     : max redirection entries: %02X\n",
1285                 reg_01.bits.entries);
1286
1287         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
1288         printk(KERN_DEBUG ".......     : IO APIC version: %02X\n",
1289                 reg_01.bits.version);
1290
1291         /*
1292          * Some Intel chipsets with IO APIC VERSION of 0x1? don't have reg_02,
1293          * but the value of reg_02 is read as the previous read register
1294          * value, so ignore it if reg_02 == reg_01.
1295          */
1296         if (reg_01.bits.version >= 0x10 && reg_02.raw != reg_01.raw) {
1297                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
1298                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
1299         }
1300
1301         /*
1302          * Some Intel chipsets with IO APIC VERSION of 0x2? don't have reg_02
1303          * or reg_03, but the value of reg_0[23] is read as the previous read
1304          * register value, so ignore it if reg_03 == reg_0[12].
1305          */
1306         if (reg_01.bits.version >= 0x20 && reg_03.raw != reg_02.raw &&
1307             reg_03.raw != reg_01.raw) {
1308                 printk(KERN_DEBUG ".... register #03: %08X\n", reg_03.raw);
1309                 printk(KERN_DEBUG ".......     : Boot DT    : %X\n", reg_03.bits.boot_DT);
1310         }
1311
1312         printk(KERN_DEBUG ".... IRQ redirection table:\n");
1313         io_apic_print_entries(ioapic_idx, reg_01.bits.entries);
1314 }
1315
1316 void __init print_IO_APICs(void)
1317 {
1318         int ioapic_idx;
1319         unsigned int irq;
1320
1321         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
1322         for_each_ioapic(ioapic_idx)
1323                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
1324                        mpc_ioapic_id(ioapic_idx),
1325                        ioapics[ioapic_idx].nr_registers);
1326
1327         /*
1328          * We are a bit conservative about what we expect.  We have to
1329          * know about every hardware change ASAP.
1330          */
1331         printk(KERN_INFO "testing the IO APIC.......................\n");
1332
1333         for_each_ioapic(ioapic_idx)
1334                 print_IO_APIC(ioapic_idx);
1335
1336         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1337         for_each_active_irq(irq) {
1338                 struct irq_pin_list *entry;
1339                 struct irq_chip *chip;
1340                 struct mp_chip_data *data;
1341
1342                 chip = irq_get_chip(irq);
1343                 if (chip != &ioapic_chip && chip != &ioapic_ir_chip)
1344                         continue;
1345                 data = irq_get_chip_data(irq);
1346                 if (!data)
1347                         continue;
1348                 if (list_empty(&data->irq_2_pin))
1349                         continue;
1350
1351                 printk(KERN_DEBUG "IRQ%d ", irq);
1352                 for_each_irq_pin(entry, data->irq_2_pin)
1353                         pr_cont("-> %d:%d", entry->apic, entry->pin);
1354                 pr_cont("\n");
1355         }
1356
1357         printk(KERN_INFO ".................................... done.\n");
1358 }
1359
1360 /* Where if anywhere is the i8259 connect in external int mode */
1361 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
1362
1363 void __init enable_IO_APIC(void)
1364 {
1365         int i8259_apic, i8259_pin;
1366         int apic, pin;
1367
1368         if (skip_ioapic_setup)
1369                 nr_ioapics = 0;
1370
1371         if (!nr_legacy_irqs() || !nr_ioapics)
1372                 return;
1373
1374         for_each_ioapic_pin(apic, pin) {
1375                 /* See if any of the pins is in ExtINT mode */
1376                 struct IO_APIC_route_entry entry = ioapic_read_entry(apic, pin);
1377
1378                 /* If the interrupt line is enabled and in ExtInt mode
1379                  * I have found the pin where the i8259 is connected.
1380                  */
1381                 if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1382                         ioapic_i8259.apic = apic;
1383                         ioapic_i8259.pin  = pin;
1384                         goto found_i8259;
1385                 }
1386         }
1387  found_i8259:
1388         /* Look to see what if the MP table has reported the ExtINT */
1389         /* If we could not find the appropriate pin by looking at the ioapic
1390          * the i8259 probably is not connected the ioapic but give the
1391          * mptable a chance anyway.
1392          */
1393         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1394         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1395         /* Trust the MP table if nothing is setup in the hardware */
1396         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1397                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1398                 ioapic_i8259.pin  = i8259_pin;
1399                 ioapic_i8259.apic = i8259_apic;
1400         }
1401         /* Complain if the MP table and the hardware disagree */
1402         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1403                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1404         {
1405                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1406         }
1407
1408         /*
1409          * Do not trust the IO-APIC being empty at bootup
1410          */
1411         clear_IO_APIC();
1412 }
1413
1414 void native_restore_boot_irq_mode(void)
1415 {
1416         /*
1417          * If the i8259 is routed through an IOAPIC
1418          * Put that IOAPIC in virtual wire mode
1419          * so legacy interrupts can be delivered.
1420          */
1421         if (ioapic_i8259.pin != -1) {
1422                 struct IO_APIC_route_entry entry;
1423
1424                 memset(&entry, 0, sizeof(entry));
1425                 entry.mask              = IOAPIC_UNMASKED;
1426                 entry.trigger           = IOAPIC_EDGE;
1427                 entry.polarity          = IOAPIC_POL_HIGH;
1428                 entry.dest_mode         = IOAPIC_DEST_MODE_PHYSICAL;
1429                 entry.delivery_mode     = dest_ExtINT;
1430                 entry.dest              = read_apic_id();
1431
1432                 /*
1433                  * Add it to the IO-APIC irq-routing table:
1434                  */
1435                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1436         }
1437
1438         if (boot_cpu_has(X86_FEATURE_APIC) || apic_from_smp_config())
1439                 disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1440 }
1441
1442 void restore_boot_irq_mode(void)
1443 {
1444         if (!nr_legacy_irqs())
1445                 return;
1446
1447         x86_apic_ops.restore();
1448 }
1449
1450 #ifdef CONFIG_X86_32
1451 /*
1452  * function to set the IO-APIC physical IDs based on the
1453  * values stored in the MPC table.
1454  *
1455  * by Matt Domsch <Matt_Domsch@dell.com>  Tue Dec 21 12:25:05 CST 1999
1456  */
1457 void __init setup_ioapic_ids_from_mpc_nocheck(void)
1458 {
1459         union IO_APIC_reg_00 reg_00;
1460         physid_mask_t phys_id_present_map;
1461         int ioapic_idx;
1462         int i;
1463         unsigned char old_id;
1464         unsigned long flags;
1465
1466         /*
1467          * This is broken; anything with a real cpu count has to
1468          * circumvent this idiocy regardless.
1469          */
1470         apic->ioapic_phys_id_map(&phys_cpu_present_map, &phys_id_present_map);
1471
1472         /*
1473          * Set the IOAPIC ID to the value stored in the MPC table.
1474          */
1475         for_each_ioapic(ioapic_idx) {
1476                 /* Read the register 0 value */
1477                 raw_spin_lock_irqsave(&ioapic_lock, flags);
1478                 reg_00.raw = io_apic_read(ioapic_idx, 0);
1479                 raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1480
1481                 old_id = mpc_ioapic_id(ioapic_idx);
1482
1483                 if (mpc_ioapic_id(ioapic_idx) >= get_physical_broadcast()) {
1484                         printk(KERN_ERR "BIOS bug, IO-APIC#%d ID is %d in the MPC table!...\n",
1485                                 ioapic_idx, mpc_ioapic_id(ioapic_idx));
1486                         printk(KERN_ERR "... fixing up to %d. (tell your hw vendor)\n",
1487                                 reg_00.bits.ID);
1488                         ioapics[ioapic_idx].mp_config.apicid = reg_00.bits.ID;
1489                 }
1490
1491                 /*
1492                  * Sanity check, is the ID really free? Every APIC in a
1493                  * system must have a unique ID or we get lots of nice
1494                  * 'stuck on smp_invalidate_needed IPI wait' messages.
1495                  */
1496                 if (apic->check_apicid_used(&phys_id_present_map,
1497                                             mpc_ioapic_id(ioapic_idx))) {
1498                         printk(KERN_ERR "BIOS bug, IO-APIC#%d ID %d is already used!...\n",
1499                                 ioapic_idx, mpc_ioapic_id(ioapic_idx));
1500                         for (i = 0; i < get_physical_broadcast(); i++)
1501                                 if (!physid_isset(i, phys_id_present_map))
1502                                         break;
1503                         if (i >= get_physical_broadcast())
1504                                 panic("Max APIC ID exceeded!\n");
1505                         printk(KERN_ERR "... fixing up to %d. (tell your hw vendor)\n",
1506                                 i);
1507                         physid_set(i, phys_id_present_map);
1508                         ioapics[ioapic_idx].mp_config.apicid = i;
1509                 } else {
1510                         physid_mask_t tmp;
1511                         apic->apicid_to_cpu_present(mpc_ioapic_id(ioapic_idx),
1512                                                     &tmp);
1513                         apic_printk(APIC_VERBOSE, "Setting %d in the "
1514                                         "phys_id_present_map\n",
1515                                         mpc_ioapic_id(ioapic_idx));
1516                         physids_or(phys_id_present_map, phys_id_present_map, tmp);
1517                 }
1518
1519                 /*
1520                  * We need to adjust the IRQ routing table
1521                  * if the ID changed.
1522                  */
1523                 if (old_id != mpc_ioapic_id(ioapic_idx))
1524                         for (i = 0; i < mp_irq_entries; i++)
1525                                 if (mp_irqs[i].dstapic == old_id)
1526                                         mp_irqs[i].dstapic
1527                                                 = mpc_ioapic_id(ioapic_idx);
1528
1529                 /*
1530                  * Update the ID register according to the right value
1531                  * from the MPC table if they are different.
1532                  */
1533                 if (mpc_ioapic_id(ioapic_idx) == reg_00.bits.ID)
1534                         continue;
1535
1536                 apic_printk(APIC_VERBOSE, KERN_INFO
1537                         "...changing IO-APIC physical APIC ID to %d ...",
1538                         mpc_ioapic_id(ioapic_idx));
1539
1540                 reg_00.bits.ID = mpc_ioapic_id(ioapic_idx);
1541                 raw_spin_lock_irqsave(&ioapic_lock, flags);
1542                 io_apic_write(ioapic_idx, 0, reg_00.raw);
1543                 raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1544
1545                 /*
1546                  * Sanity check
1547                  */
1548                 raw_spin_lock_irqsave(&ioapic_lock, flags);
1549                 reg_00.raw = io_apic_read(ioapic_idx, 0);
1550                 raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1551                 if (reg_00.bits.ID != mpc_ioapic_id(ioapic_idx))
1552                         pr_cont("could not set ID!\n");
1553                 else
1554                         apic_printk(APIC_VERBOSE, " ok.\n");
1555         }
1556 }
1557
1558 void __init setup_ioapic_ids_from_mpc(void)
1559 {
1560
1561         if (acpi_ioapic)
1562                 return;
1563         /*
1564          * Don't check I/O APIC IDs for xAPIC systems.  They have
1565          * no meaning without the serial APIC bus.
1566          */
1567         if (!(boot_cpu_data.x86_vendor == X86_VENDOR_INTEL)
1568                 || APIC_XAPIC(boot_cpu_apic_version))
1569                 return;
1570         setup_ioapic_ids_from_mpc_nocheck();
1571 }
1572 #endif
1573
1574 int no_timer_check __initdata;
1575
1576 static int __init notimercheck(char *s)
1577 {
1578         no_timer_check = 1;
1579         return 1;
1580 }
1581 __setup("no_timer_check", notimercheck);
1582
1583 static void __init delay_with_tsc(void)
1584 {
1585         unsigned long long start, now;
1586         unsigned long end = jiffies + 4;
1587
1588         start = rdtsc();
1589
1590         /*
1591          * We don't know the TSC frequency yet, but waiting for
1592          * 40000000000/HZ TSC cycles is safe:
1593          * 4 GHz == 10 jiffies
1594          * 1 GHz == 40 jiffies
1595          */
1596         do {
1597                 rep_nop();
1598                 now = rdtsc();
1599         } while ((now - start) < 40000000000ULL / HZ &&
1600                 time_before_eq(jiffies, end));
1601 }
1602
1603 static void __init delay_without_tsc(void)
1604 {
1605         unsigned long end = jiffies + 4;
1606         int band = 1;
1607
1608         /*
1609          * We don't know any frequency yet, but waiting for
1610          * 40940000000/HZ cycles is safe:
1611          * 4 GHz == 10 jiffies
1612          * 1 GHz == 40 jiffies
1613          * 1 << 1 + 1 << 2 +...+ 1 << 11 = 4094
1614          */
1615         do {
1616                 __delay(((1U << band++) * 10000000UL) / HZ);
1617         } while (band < 12 && time_before_eq(jiffies, end));
1618 }
1619
1620 /*
1621  * There is a nasty bug in some older SMP boards, their mptable lies
1622  * about the timer IRQ. We do the following to work around the situation:
1623  *
1624  *      - timer IRQ defaults to IO-APIC IRQ
1625  *      - if this function detects that timer IRQs are defunct, then we fall
1626  *        back to ISA timer IRQs
1627  */
1628 static int __init timer_irq_works(void)
1629 {
1630         unsigned long t1 = jiffies;
1631         unsigned long flags;
1632
1633         if (no_timer_check)
1634                 return 1;
1635
1636         local_save_flags(flags);
1637         local_irq_enable();
1638
1639         if (boot_cpu_has(X86_FEATURE_TSC))
1640                 delay_with_tsc();
1641         else
1642                 delay_without_tsc();
1643
1644         local_irq_restore(flags);
1645
1646         /*
1647          * Expect a few ticks at least, to be sure some possible
1648          * glue logic does not lock up after one or two first
1649          * ticks in a non-ExtINT mode.  Also the local APIC
1650          * might have cached one ExtINT interrupt.  Finally, at
1651          * least one tick may be lost due to delays.
1652          */
1653
1654         /* jiffies wrap? */
1655         if (time_after(jiffies, t1 + 4))
1656                 return 1;
1657         return 0;
1658 }
1659
1660 /*
1661  * In the SMP+IOAPIC case it might happen that there are an unspecified
1662  * number of pending IRQ events unhandled. These cases are very rare,
1663  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1664  * better to do it this way as thus we do not have to be aware of
1665  * 'pending' interrupts in the IRQ path, except at this point.
1666  */
1667 /*
1668  * Edge triggered needs to resend any interrupt
1669  * that was delayed but this is now handled in the device
1670  * independent code.
1671  */
1672
1673 /*
1674  * Starting up a edge-triggered IO-APIC interrupt is
1675  * nasty - we need to make sure that we get the edge.
1676  * If it is already asserted for some reason, we need
1677  * return 1 to indicate that is was pending.
1678  *
1679  * This is not complete - we should be able to fake
1680  * an edge even if it isn't on the 8259A...
1681  */
1682 static unsigned int startup_ioapic_irq(struct irq_data *data)
1683 {
1684         int was_pending = 0, irq = data->irq;
1685         unsigned long flags;
1686
1687         raw_spin_lock_irqsave(&ioapic_lock, flags);
1688         if (irq < nr_legacy_irqs()) {
1689                 legacy_pic->mask(irq);
1690                 if (legacy_pic->irq_pending(irq))
1691                         was_pending = 1;
1692         }
1693         __unmask_ioapic(data->chip_data);
1694         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1695
1696         return was_pending;
1697 }
1698
1699 atomic_t irq_mis_count;
1700
1701 #ifdef CONFIG_GENERIC_PENDING_IRQ
1702 static bool io_apic_level_ack_pending(struct mp_chip_data *data)
1703 {
1704         struct irq_pin_list *entry;
1705         unsigned long flags;
1706
1707         raw_spin_lock_irqsave(&ioapic_lock, flags);
1708         for_each_irq_pin(entry, data->irq_2_pin) {
1709                 unsigned int reg;
1710                 int pin;
1711
1712                 pin = entry->pin;
1713                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
1714                 /* Is the remote IRR bit set? */
1715                 if (reg & IO_APIC_REDIR_REMOTE_IRR) {
1716                         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1717                         return true;
1718                 }
1719         }
1720         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1721
1722         return false;
1723 }
1724
1725 static inline bool ioapic_irqd_mask(struct irq_data *data)
1726 {
1727         /* If we are moving the irq we need to mask it */
1728         if (unlikely(irqd_is_setaffinity_pending(data))) {
1729                 mask_ioapic_irq(data);
1730                 return true;
1731         }
1732         return false;
1733 }
1734
1735 static inline void ioapic_irqd_unmask(struct irq_data *data, bool masked)
1736 {
1737         if (unlikely(masked)) {
1738                 /* Only migrate the irq if the ack has been received.
1739                  *
1740                  * On rare occasions the broadcast level triggered ack gets
1741                  * delayed going to ioapics, and if we reprogram the
1742                  * vector while Remote IRR is still set the irq will never
1743                  * fire again.
1744                  *
1745                  * To prevent this scenario we read the Remote IRR bit
1746                  * of the ioapic.  This has two effects.
1747                  * - On any sane system the read of the ioapic will
1748                  *   flush writes (and acks) going to the ioapic from
1749                  *   this cpu.
1750                  * - We get to see if the ACK has actually been delivered.
1751                  *
1752                  * Based on failed experiments of reprogramming the
1753                  * ioapic entry from outside of irq context starting
1754                  * with masking the ioapic entry and then polling until
1755                  * Remote IRR was clear before reprogramming the
1756                  * ioapic I don't trust the Remote IRR bit to be
1757                  * completey accurate.
1758                  *
1759                  * However there appears to be no other way to plug
1760                  * this race, so if the Remote IRR bit is not
1761                  * accurate and is causing problems then it is a hardware bug
1762                  * and you can go talk to the chipset vendor about it.
1763                  */
1764                 if (!io_apic_level_ack_pending(data->chip_data))
1765                         irq_move_masked_irq(data);
1766                 unmask_ioapic_irq(data);
1767         }
1768 }
1769 #else
1770 static inline bool ioapic_irqd_mask(struct irq_data *data)
1771 {
1772         return false;
1773 }
1774 static inline void ioapic_irqd_unmask(struct irq_data *data, bool masked)
1775 {
1776 }
1777 #endif
1778
1779 static void ioapic_ack_level(struct irq_data *irq_data)
1780 {
1781         struct irq_cfg *cfg = irqd_cfg(irq_data);
1782         unsigned long v;
1783         bool masked;
1784         int i;
1785
1786         irq_complete_move(cfg);
1787         masked = ioapic_irqd_mask(irq_data);
1788
1789         /*
1790          * It appears there is an erratum which affects at least version 0x11
1791          * of I/O APIC (that's the 82093AA and cores integrated into various
1792          * chipsets).  Under certain conditions a level-triggered interrupt is
1793          * erroneously delivered as edge-triggered one but the respective IRR
1794          * bit gets set nevertheless.  As a result the I/O unit expects an EOI
1795          * message but it will never arrive and further interrupts are blocked
1796          * from the source.  The exact reason is so far unknown, but the
1797          * phenomenon was observed when two consecutive interrupt requests
1798          * from a given source get delivered to the same CPU and the source is
1799          * temporarily disabled in between.
1800          *
1801          * A workaround is to simulate an EOI message manually.  We achieve it
1802          * by setting the trigger mode to edge and then to level when the edge
1803          * trigger mode gets detected in the TMR of a local APIC for a
1804          * level-triggered interrupt.  We mask the source for the time of the
1805          * operation to prevent an edge-triggered interrupt escaping meanwhile.
1806          * The idea is from Manfred Spraul.  --macro
1807          *
1808          * Also in the case when cpu goes offline, fixup_irqs() will forward
1809          * any unhandled interrupt on the offlined cpu to the new cpu
1810          * destination that is handling the corresponding interrupt. This
1811          * interrupt forwarding is done via IPI's. Hence, in this case also
1812          * level-triggered io-apic interrupt will be seen as an edge
1813          * interrupt in the IRR. And we can't rely on the cpu's EOI
1814          * to be broadcasted to the IO-APIC's which will clear the remoteIRR
1815          * corresponding to the level-triggered interrupt. Hence on IO-APIC's
1816          * supporting EOI register, we do an explicit EOI to clear the
1817          * remote IRR and on IO-APIC's which don't have an EOI register,
1818          * we use the above logic (mask+edge followed by unmask+level) from
1819          * Manfred Spraul to clear the remote IRR.
1820          */
1821         i = cfg->vector;
1822         v = apic_read(APIC_TMR + ((i & ~0x1f) >> 1));
1823
1824         /*
1825          * We must acknowledge the irq before we move it or the acknowledge will
1826          * not propagate properly.
1827          */
1828         ack_APIC_irq();
1829
1830         /*
1831          * Tail end of clearing remote IRR bit (either by delivering the EOI
1832          * message via io-apic EOI register write or simulating it using
1833          * mask+edge followed by unnask+level logic) manually when the
1834          * level triggered interrupt is seen as the edge triggered interrupt
1835          * at the cpu.
1836          */
1837         if (!(v & (1 << (i & 0x1f)))) {
1838                 atomic_inc(&irq_mis_count);
1839                 eoi_ioapic_pin(cfg->vector, irq_data->chip_data);
1840         }
1841
1842         ioapic_irqd_unmask(irq_data, masked);
1843 }
1844
1845 static void ioapic_ir_ack_level(struct irq_data *irq_data)
1846 {
1847         struct mp_chip_data *data = irq_data->chip_data;
1848
1849         /*
1850          * Intr-remapping uses pin number as the virtual vector
1851          * in the RTE. Actual vector is programmed in
1852          * intr-remapping table entry. Hence for the io-apic
1853          * EOI we use the pin number.
1854          */
1855         apic_ack_irq(irq_data);
1856         eoi_ioapic_pin(data->entry.vector, data);
1857 }
1858
1859 static void ioapic_configure_entry(struct irq_data *irqd)
1860 {
1861         struct mp_chip_data *mpd = irqd->chip_data;
1862         struct irq_cfg *cfg = irqd_cfg(irqd);
1863         struct irq_pin_list *entry;
1864
1865         /*
1866          * Only update when the parent is the vector domain, don't touch it
1867          * if the parent is the remapping domain. Check the installed
1868          * ioapic chip to verify that.
1869          */
1870         if (irqd->chip == &ioapic_chip) {
1871                 mpd->entry.dest = cfg->dest_apicid;
1872                 mpd->entry.vector = cfg->vector;
1873         }
1874         for_each_irq_pin(entry, mpd->irq_2_pin)
1875                 __ioapic_write_entry(entry->apic, entry->pin, mpd->entry);
1876 }
1877
1878 static int ioapic_set_affinity(struct irq_data *irq_data,
1879                                const struct cpumask *mask, bool force)
1880 {
1881         struct irq_data *parent = irq_data->parent_data;
1882         unsigned long flags;
1883         int ret;
1884
1885         ret = parent->chip->irq_set_affinity(parent, mask, force);
1886         raw_spin_lock_irqsave(&ioapic_lock, flags);
1887         if (ret >= 0 && ret != IRQ_SET_MASK_OK_DONE)
1888                 ioapic_configure_entry(irq_data);
1889         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
1890
1891         return ret;
1892 }
1893
1894 static struct irq_chip ioapic_chip __read_mostly = {
1895         .name                   = "IO-APIC",
1896         .irq_startup            = startup_ioapic_irq,
1897         .irq_mask               = mask_ioapic_irq,
1898         .irq_unmask             = unmask_ioapic_irq,
1899         .irq_ack                = irq_chip_ack_parent,
1900         .irq_eoi                = ioapic_ack_level,
1901         .irq_set_affinity       = ioapic_set_affinity,
1902         .irq_retrigger          = irq_chip_retrigger_hierarchy,
1903         .flags                  = IRQCHIP_SKIP_SET_WAKE,
1904 };
1905
1906 static struct irq_chip ioapic_ir_chip __read_mostly = {
1907         .name                   = "IR-IO-APIC",
1908         .irq_startup            = startup_ioapic_irq,
1909         .irq_mask               = mask_ioapic_irq,
1910         .irq_unmask             = unmask_ioapic_irq,
1911         .irq_ack                = irq_chip_ack_parent,
1912         .irq_eoi                = ioapic_ir_ack_level,
1913         .irq_set_affinity       = ioapic_set_affinity,
1914         .irq_retrigger          = irq_chip_retrigger_hierarchy,
1915         .flags                  = IRQCHIP_SKIP_SET_WAKE,
1916 };
1917
1918 static inline void init_IO_APIC_traps(void)
1919 {
1920         struct irq_cfg *cfg;
1921         unsigned int irq;
1922
1923         for_each_active_irq(irq) {
1924                 cfg = irq_cfg(irq);
1925                 if (IO_APIC_IRQ(irq) && cfg && !cfg->vector) {
1926                         /*
1927                          * Hmm.. We don't have an entry for this,
1928                          * so default to an old-fashioned 8259
1929                          * interrupt if we can..
1930                          */
1931                         if (irq < nr_legacy_irqs())
1932                                 legacy_pic->make_irq(irq);
1933                         else
1934                                 /* Strange. Oh, well.. */
1935                                 irq_set_chip(irq, &no_irq_chip);
1936                 }
1937         }
1938 }
1939
1940 /*
1941  * The local APIC irq-chip implementation:
1942  */
1943
1944 static void mask_lapic_irq(struct irq_data *data)
1945 {
1946         unsigned long v;
1947
1948         v = apic_read(APIC_LVT0);
1949         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1950 }
1951
1952 static void unmask_lapic_irq(struct irq_data *data)
1953 {
1954         unsigned long v;
1955
1956         v = apic_read(APIC_LVT0);
1957         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1958 }
1959
1960 static void ack_lapic_irq(struct irq_data *data)
1961 {
1962         ack_APIC_irq();
1963 }
1964
1965 static struct irq_chip lapic_chip __read_mostly = {
1966         .name           = "local-APIC",
1967         .irq_mask       = mask_lapic_irq,
1968         .irq_unmask     = unmask_lapic_irq,
1969         .irq_ack        = ack_lapic_irq,
1970 };
1971
1972 static void lapic_register_intr(int irq)
1973 {
1974         irq_clear_status_flags(irq, IRQ_LEVEL);
1975         irq_set_chip_and_handler_name(irq, &lapic_chip, handle_edge_irq,
1976                                       "edge");
1977 }
1978
1979 /*
1980  * This looks a bit hackish but it's about the only one way of sending
1981  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1982  * not support the ExtINT mode, unfortunately.  We need to send these
1983  * cycles as some i82489DX-based boards have glue logic that keeps the
1984  * 8259A interrupt line asserted until INTA.  --macro
1985  */
1986 static inline void __init unlock_ExtINT_logic(void)
1987 {
1988         int apic, pin, i;
1989         struct IO_APIC_route_entry entry0, entry1;
1990         unsigned char save_control, save_freq_select;
1991
1992         pin  = find_isa_irq_pin(8, mp_INT);
1993         if (pin == -1) {
1994                 WARN_ON_ONCE(1);
1995                 return;
1996         }
1997         apic = find_isa_irq_apic(8, mp_INT);
1998         if (apic == -1) {
1999                 WARN_ON_ONCE(1);
2000                 return;
2001         }
2002
2003         entry0 = ioapic_read_entry(apic, pin);
2004         clear_IO_APIC_pin(apic, pin);
2005
2006         memset(&entry1, 0, sizeof(entry1));
2007
2008         entry1.dest_mode = IOAPIC_DEST_MODE_PHYSICAL;
2009         entry1.mask = IOAPIC_UNMASKED;
2010         entry1.dest = hard_smp_processor_id();
2011         entry1.delivery_mode = dest_ExtINT;
2012         entry1.polarity = entry0.polarity;
2013         entry1.trigger = IOAPIC_EDGE;
2014         entry1.vector = 0;
2015
2016         ioapic_write_entry(apic, pin, entry1);
2017
2018         save_control = CMOS_READ(RTC_CONTROL);
2019         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
2020         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
2021                    RTC_FREQ_SELECT);
2022         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
2023
2024         i = 100;
2025         while (i-- > 0) {
2026                 mdelay(10);
2027                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
2028                         i -= 10;
2029         }
2030
2031         CMOS_WRITE(save_control, RTC_CONTROL);
2032         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
2033         clear_IO_APIC_pin(apic, pin);
2034
2035         ioapic_write_entry(apic, pin, entry0);
2036 }
2037
2038 static int disable_timer_pin_1 __initdata;
2039 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
2040 static int __init disable_timer_pin_setup(char *arg)
2041 {
2042         disable_timer_pin_1 = 1;
2043         return 0;
2044 }
2045 early_param("disable_timer_pin_1", disable_timer_pin_setup);
2046
2047 static int mp_alloc_timer_irq(int ioapic, int pin)
2048 {
2049         int irq = -1;
2050         struct irq_domain *domain = mp_ioapic_irqdomain(ioapic);
2051
2052         if (domain) {
2053                 struct irq_alloc_info info;
2054
2055                 ioapic_set_alloc_attr(&info, NUMA_NO_NODE, 0, 0);
2056                 info.ioapic_id = mpc_ioapic_id(ioapic);
2057                 info.ioapic_pin = pin;
2058                 mutex_lock(&ioapic_mutex);
2059                 irq = alloc_isa_irq_from_domain(domain, 0, ioapic, pin, &info);
2060                 mutex_unlock(&ioapic_mutex);
2061         }
2062
2063         return irq;
2064 }
2065
2066 /*
2067  * This code may look a bit paranoid, but it's supposed to cooperate with
2068  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
2069  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
2070  * fanatically on his truly buggy board.
2071  *
2072  * FIXME: really need to revamp this for all platforms.
2073  */
2074 static inline void __init check_timer(void)
2075 {
2076         struct irq_data *irq_data = irq_get_irq_data(0);
2077         struct mp_chip_data *data = irq_data->chip_data;
2078         struct irq_cfg *cfg = irqd_cfg(irq_data);
2079         int node = cpu_to_node(0);
2080         int apic1, pin1, apic2, pin2;
2081         unsigned long flags;
2082         int no_pin1 = 0;
2083
2084         local_irq_save(flags);
2085
2086         /*
2087          * get/set the timer IRQ vector:
2088          */
2089         legacy_pic->mask(0);
2090
2091         /*
2092          * As IRQ0 is to be enabled in the 8259A, the virtual
2093          * wire has to be disabled in the local APIC.  Also
2094          * timer interrupts need to be acknowledged manually in
2095          * the 8259A for the i82489DX when using the NMI
2096          * watchdog as that APIC treats NMIs as level-triggered.
2097          * The AEOI mode will finish them in the 8259A
2098          * automatically.
2099          */
2100         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
2101         legacy_pic->init(1);
2102
2103         pin1  = find_isa_irq_pin(0, mp_INT);
2104         apic1 = find_isa_irq_apic(0, mp_INT);
2105         pin2  = ioapic_i8259.pin;
2106         apic2 = ioapic_i8259.apic;
2107
2108         apic_printk(APIC_QUIET, KERN_INFO "..TIMER: vector=0x%02X "
2109                     "apic1=%d pin1=%d apic2=%d pin2=%d\n",
2110                     cfg->vector, apic1, pin1, apic2, pin2);
2111
2112         /*
2113          * Some BIOS writers are clueless and report the ExtINTA
2114          * I/O APIC input from the cascaded 8259A as the timer
2115          * interrupt input.  So just in case, if only one pin
2116          * was found above, try it both directly and through the
2117          * 8259A.
2118          */
2119         if (pin1 == -1) {
2120                 panic_if_irq_remap("BIOS bug: timer not connected to IO-APIC");
2121                 pin1 = pin2;
2122                 apic1 = apic2;
2123                 no_pin1 = 1;
2124         } else if (pin2 == -1) {
2125                 pin2 = pin1;
2126                 apic2 = apic1;
2127         }
2128
2129         if (pin1 != -1) {
2130                 /* Ok, does IRQ0 through the IOAPIC work? */
2131                 if (no_pin1) {
2132                         mp_alloc_timer_irq(apic1, pin1);
2133                 } else {
2134                         /*
2135                          * for edge trigger, it's already unmasked,
2136                          * so only need to unmask if it is level-trigger
2137                          * do we really have level trigger timer?
2138                          */
2139                         int idx;
2140                         idx = find_irq_entry(apic1, pin1, mp_INT);
2141                         if (idx != -1 && irq_trigger(idx))
2142                                 unmask_ioapic_irq(irq_get_irq_data(0));
2143                 }
2144                 irq_domain_deactivate_irq(irq_data);
2145                 irq_domain_activate_irq(irq_data, false);
2146                 if (timer_irq_works()) {
2147                         if (disable_timer_pin_1 > 0)
2148                                 clear_IO_APIC_pin(0, pin1);
2149                         goto out;
2150                 }
2151                 panic_if_irq_remap("timer doesn't work through Interrupt-remapped IO-APIC");
2152                 local_irq_disable();
2153                 clear_IO_APIC_pin(apic1, pin1);
2154                 if (!no_pin1)
2155                         apic_printk(APIC_QUIET, KERN_ERR "..MP-BIOS bug: "
2156                                     "8254 timer not connected to IO-APIC\n");
2157
2158                 apic_printk(APIC_QUIET, KERN_INFO "...trying to set up timer "
2159                             "(IRQ0) through the 8259A ...\n");
2160                 apic_printk(APIC_QUIET, KERN_INFO
2161                             "..... (found apic %d pin %d) ...\n", apic2, pin2);
2162                 /*
2163                  * legacy devices should be connected to IO APIC #0
2164                  */
2165                 replace_pin_at_irq_node(data, node, apic1, pin1, apic2, pin2);
2166                 irq_domain_deactivate_irq(irq_data);
2167                 irq_domain_activate_irq(irq_data, false);
2168                 legacy_pic->unmask(0);
2169                 if (timer_irq_works()) {
2170                         apic_printk(APIC_QUIET, KERN_INFO "....... works.\n");
2171                         goto out;
2172                 }
2173                 /*
2174                  * Cleanup, just in case ...
2175                  */
2176                 local_irq_disable();
2177                 legacy_pic->mask(0);
2178                 clear_IO_APIC_pin(apic2, pin2);
2179                 apic_printk(APIC_QUIET, KERN_INFO "....... failed.\n");
2180         }
2181
2182         apic_printk(APIC_QUIET, KERN_INFO
2183                     "...trying to set up timer as Virtual Wire IRQ...\n");
2184
2185         lapic_register_intr(0);
2186         apic_write(APIC_LVT0, APIC_DM_FIXED | cfg->vector);     /* Fixed mode */
2187         legacy_pic->unmask(0);
2188
2189         if (timer_irq_works()) {
2190                 apic_printk(APIC_QUIET, KERN_INFO "..... works.\n");
2191                 goto out;
2192         }
2193         local_irq_disable();
2194         legacy_pic->mask(0);
2195         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | cfg->vector);
2196         apic_printk(APIC_QUIET, KERN_INFO "..... failed.\n");
2197
2198         apic_printk(APIC_QUIET, KERN_INFO
2199                     "...trying to set up timer as ExtINT IRQ...\n");
2200
2201         legacy_pic->init(0);
2202         legacy_pic->make_irq(0);
2203         apic_write(APIC_LVT0, APIC_DM_EXTINT);
2204
2205         unlock_ExtINT_logic();
2206
2207         if (timer_irq_works()) {
2208                 apic_printk(APIC_QUIET, KERN_INFO "..... works.\n");
2209                 goto out;
2210         }
2211         local_irq_disable();
2212         apic_printk(APIC_QUIET, KERN_INFO "..... failed :(.\n");
2213         if (apic_is_x2apic_enabled())
2214                 apic_printk(APIC_QUIET, KERN_INFO
2215                             "Perhaps problem with the pre-enabled x2apic mode\n"
2216                             "Try booting with x2apic and interrupt-remapping disabled in the bios.\n");
2217         panic("IO-APIC + timer doesn't work!  Boot with apic=debug and send a "
2218                 "report.  Then try booting with the 'noapic' option.\n");
2219 out:
2220         local_irq_restore(flags);
2221 }
2222
2223 /*
2224  * Traditionally ISA IRQ2 is the cascade IRQ, and is not available
2225  * to devices.  However there may be an I/O APIC pin available for
2226  * this interrupt regardless.  The pin may be left unconnected, but
2227  * typically it will be reused as an ExtINT cascade interrupt for
2228  * the master 8259A.  In the MPS case such a pin will normally be
2229  * reported as an ExtINT interrupt in the MP table.  With ACPI
2230  * there is no provision for ExtINT interrupts, and in the absence
2231  * of an override it would be treated as an ordinary ISA I/O APIC
2232  * interrupt, that is edge-triggered and unmasked by default.  We
2233  * used to do this, but it caused problems on some systems because
2234  * of the NMI watchdog and sometimes IRQ0 of the 8254 timer using
2235  * the same ExtINT cascade interrupt to drive the local APIC of the
2236  * bootstrap processor.  Therefore we refrain from routing IRQ2 to
2237  * the I/O APIC in all cases now.  No actual device should request
2238  * it anyway.  --macro
2239  */
2240 #define PIC_IRQS        (1UL << PIC_CASCADE_IR)
2241
2242 static int mp_irqdomain_create(int ioapic)
2243 {
2244         struct irq_alloc_info info;
2245         struct irq_domain *parent;
2246         int hwirqs = mp_ioapic_pin_count(ioapic);
2247         struct ioapic *ip = &ioapics[ioapic];
2248         struct ioapic_domain_cfg *cfg = &ip->irqdomain_cfg;
2249         struct mp_ioapic_gsi *gsi_cfg = mp_ioapic_gsi_routing(ioapic);
2250         struct fwnode_handle *fn;
2251         char *name = "IO-APIC";
2252
2253         if (cfg->type == IOAPIC_DOMAIN_INVALID)
2254                 return 0;
2255
2256         init_irq_alloc_info(&info, NULL);
2257         info.type = X86_IRQ_ALLOC_TYPE_IOAPIC;
2258         info.ioapic_id = mpc_ioapic_id(ioapic);
2259         parent = irq_remapping_get_ir_irq_domain(&info);
2260         if (!parent)
2261                 parent = x86_vector_domain;
2262         else
2263                 name = "IO-APIC-IR";
2264
2265         /* Handle device tree enumerated APICs proper */
2266         if (cfg->dev) {
2267                 fn = of_node_to_fwnode(cfg->dev);
2268         } else {
2269                 fn = irq_domain_alloc_named_id_fwnode(name, ioapic);
2270                 if (!fn)
2271                         return -ENOMEM;
2272         }
2273
2274         ip->irqdomain = irq_domain_create_linear(fn, hwirqs, cfg->ops,
2275                                                  (void *)(long)ioapic);
2276
2277         /* Release fw handle if it was allocated above */
2278         if (!cfg->dev)
2279                 irq_domain_free_fwnode(fn);
2280
2281         if (!ip->irqdomain)
2282                 return -ENOMEM;
2283
2284         ip->irqdomain->parent = parent;
2285
2286         if (cfg->type == IOAPIC_DOMAIN_LEGACY ||
2287             cfg->type == IOAPIC_DOMAIN_STRICT)
2288                 ioapic_dynirq_base = max(ioapic_dynirq_base,
2289                                          gsi_cfg->gsi_end + 1);
2290
2291         return 0;
2292 }
2293
2294 static void ioapic_destroy_irqdomain(int idx)
2295 {
2296         if (ioapics[idx].irqdomain) {
2297                 irq_domain_remove(ioapics[idx].irqdomain);
2298                 ioapics[idx].irqdomain = NULL;
2299         }
2300 }
2301
2302 void __init setup_IO_APIC(void)
2303 {
2304         int ioapic;
2305
2306         if (skip_ioapic_setup || !nr_ioapics)
2307                 return;
2308
2309         io_apic_irqs = nr_legacy_irqs() ? ~PIC_IRQS : ~0UL;
2310
2311         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
2312         for_each_ioapic(ioapic)
2313                 BUG_ON(mp_irqdomain_create(ioapic));
2314
2315         /*
2316          * Set up IO-APIC IRQ routing.
2317          */
2318         x86_init.mpparse.setup_ioapic_ids();
2319
2320         sync_Arb_IDs();
2321         setup_IO_APIC_irqs();
2322         init_IO_APIC_traps();
2323         if (nr_legacy_irqs())
2324                 check_timer();
2325
2326         ioapic_initialized = 1;
2327 }
2328
2329 static void resume_ioapic_id(int ioapic_idx)
2330 {
2331         unsigned long flags;
2332         union IO_APIC_reg_00 reg_00;
2333
2334         raw_spin_lock_irqsave(&ioapic_lock, flags);
2335         reg_00.raw = io_apic_read(ioapic_idx, 0);
2336         if (reg_00.bits.ID != mpc_ioapic_id(ioapic_idx)) {
2337                 reg_00.bits.ID = mpc_ioapic_id(ioapic_idx);
2338                 io_apic_write(ioapic_idx, 0, reg_00.raw);
2339         }
2340         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2341 }
2342
2343 static void ioapic_resume(void)
2344 {
2345         int ioapic_idx;
2346
2347         for_each_ioapic_reverse(ioapic_idx)
2348                 resume_ioapic_id(ioapic_idx);
2349
2350         restore_ioapic_entries();
2351 }
2352
2353 static struct syscore_ops ioapic_syscore_ops = {
2354         .suspend = save_ioapic_entries,
2355         .resume = ioapic_resume,
2356 };
2357
2358 static int __init ioapic_init_ops(void)
2359 {
2360         register_syscore_ops(&ioapic_syscore_ops);
2361
2362         return 0;
2363 }
2364
2365 device_initcall(ioapic_init_ops);
2366
2367 static int io_apic_get_redir_entries(int ioapic)
2368 {
2369         union IO_APIC_reg_01    reg_01;
2370         unsigned long flags;
2371
2372         raw_spin_lock_irqsave(&ioapic_lock, flags);
2373         reg_01.raw = io_apic_read(ioapic, 1);
2374         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2375
2376         /* The register returns the maximum index redir index
2377          * supported, which is one less than the total number of redir
2378          * entries.
2379          */
2380         return reg_01.bits.entries + 1;
2381 }
2382
2383 unsigned int arch_dynirq_lower_bound(unsigned int from)
2384 {
2385         /*
2386          * dmar_alloc_hwirq() may be called before setup_IO_APIC(), so use
2387          * gsi_top if ioapic_dynirq_base hasn't been initialized yet.
2388          */
2389         return ioapic_initialized ? ioapic_dynirq_base : gsi_top;
2390 }
2391
2392 #ifdef CONFIG_X86_32
2393 static int io_apic_get_unique_id(int ioapic, int apic_id)
2394 {
2395         union IO_APIC_reg_00 reg_00;
2396         static physid_mask_t apic_id_map = PHYSID_MASK_NONE;
2397         physid_mask_t tmp;
2398         unsigned long flags;
2399         int i = 0;
2400
2401         /*
2402          * The P4 platform supports up to 256 APIC IDs on two separate APIC
2403          * buses (one for LAPICs, one for IOAPICs), where predecessors only
2404          * supports up to 16 on one shared APIC bus.
2405          *
2406          * TBD: Expand LAPIC/IOAPIC support on P4-class systems to take full
2407          *      advantage of new APIC bus architecture.
2408          */
2409
2410         if (physids_empty(apic_id_map))
2411                 apic->ioapic_phys_id_map(&phys_cpu_present_map, &apic_id_map);
2412
2413         raw_spin_lock_irqsave(&ioapic_lock, flags);
2414         reg_00.raw = io_apic_read(ioapic, 0);
2415         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2416
2417         if (apic_id >= get_physical_broadcast()) {
2418                 printk(KERN_WARNING "IOAPIC[%d]: Invalid apic_id %d, trying "
2419                         "%d\n", ioapic, apic_id, reg_00.bits.ID);
2420                 apic_id = reg_00.bits.ID;
2421         }
2422
2423         /*
2424          * Every APIC in a system must have a unique ID or we get lots of nice
2425          * 'stuck on smp_invalidate_needed IPI wait' messages.
2426          */
2427         if (apic->check_apicid_used(&apic_id_map, apic_id)) {
2428
2429                 for (i = 0; i < get_physical_broadcast(); i++) {
2430                         if (!apic->check_apicid_used(&apic_id_map, i))
2431                                 break;
2432                 }
2433
2434                 if (i == get_physical_broadcast())
2435                         panic("Max apic_id exceeded!\n");
2436
2437                 printk(KERN_WARNING "IOAPIC[%d]: apic_id %d already used, "
2438                         "trying %d\n", ioapic, apic_id, i);
2439
2440                 apic_id = i;
2441         }
2442
2443         apic->apicid_to_cpu_present(apic_id, &tmp);
2444         physids_or(apic_id_map, apic_id_map, tmp);
2445
2446         if (reg_00.bits.ID != apic_id) {
2447                 reg_00.bits.ID = apic_id;
2448
2449                 raw_spin_lock_irqsave(&ioapic_lock, flags);
2450                 io_apic_write(ioapic, 0, reg_00.raw);
2451                 reg_00.raw = io_apic_read(ioapic, 0);
2452                 raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2453
2454                 /* Sanity check */
2455                 if (reg_00.bits.ID != apic_id) {
2456                         pr_err("IOAPIC[%d]: Unable to change apic_id!\n",
2457                                ioapic);
2458                         return -1;
2459                 }
2460         }
2461
2462         apic_printk(APIC_VERBOSE, KERN_INFO
2463                         "IOAPIC[%d]: Assigned apic_id %d\n", ioapic, apic_id);
2464
2465         return apic_id;
2466 }
2467
2468 static u8 io_apic_unique_id(int idx, u8 id)
2469 {
2470         if ((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) &&
2471             !APIC_XAPIC(boot_cpu_apic_version))
2472                 return io_apic_get_unique_id(idx, id);
2473         else
2474                 return id;
2475 }
2476 #else
2477 static u8 io_apic_unique_id(int idx, u8 id)
2478 {
2479         union IO_APIC_reg_00 reg_00;
2480         DECLARE_BITMAP(used, 256);
2481         unsigned long flags;
2482         u8 new_id;
2483         int i;
2484
2485         bitmap_zero(used, 256);
2486         for_each_ioapic(i)
2487                 __set_bit(mpc_ioapic_id(i), used);
2488
2489         /* Hand out the requested id if available */
2490         if (!test_bit(id, used))
2491                 return id;
2492
2493         /*
2494          * Read the current id from the ioapic and keep it if
2495          * available.
2496          */
2497         raw_spin_lock_irqsave(&ioapic_lock, flags);
2498         reg_00.raw = io_apic_read(idx, 0);
2499         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2500         new_id = reg_00.bits.ID;
2501         if (!test_bit(new_id, used)) {
2502                 apic_printk(APIC_VERBOSE, KERN_INFO
2503                         "IOAPIC[%d]: Using reg apic_id %d instead of %d\n",
2504                          idx, new_id, id);
2505                 return new_id;
2506         }
2507
2508         /*
2509          * Get the next free id and write it to the ioapic.
2510          */
2511         new_id = find_first_zero_bit(used, 256);
2512         reg_00.bits.ID = new_id;
2513         raw_spin_lock_irqsave(&ioapic_lock, flags);
2514         io_apic_write(idx, 0, reg_00.raw);
2515         reg_00.raw = io_apic_read(idx, 0);
2516         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2517         /* Sanity check */
2518         BUG_ON(reg_00.bits.ID != new_id);
2519
2520         return new_id;
2521 }
2522 #endif
2523
2524 static int io_apic_get_version(int ioapic)
2525 {
2526         union IO_APIC_reg_01    reg_01;
2527         unsigned long flags;
2528
2529         raw_spin_lock_irqsave(&ioapic_lock, flags);
2530         reg_01.raw = io_apic_read(ioapic, 1);
2531         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2532
2533         return reg_01.bits.version;
2534 }
2535
2536 int acpi_get_override_irq(u32 gsi, int *trigger, int *polarity)
2537 {
2538         int ioapic, pin, idx;
2539
2540         if (skip_ioapic_setup)
2541                 return -1;
2542
2543         ioapic = mp_find_ioapic(gsi);
2544         if (ioapic < 0)
2545                 return -1;
2546
2547         pin = mp_find_ioapic_pin(ioapic, gsi);
2548         if (pin < 0)
2549                 return -1;
2550
2551         idx = find_irq_entry(ioapic, pin, mp_INT);
2552         if (idx < 0)
2553                 return -1;
2554
2555         *trigger = irq_trigger(idx);
2556         *polarity = irq_polarity(idx);
2557         return 0;
2558 }
2559
2560 /*
2561  * This function updates target affinity of IOAPIC interrupts to include
2562  * the CPUs which came online during SMP bringup.
2563  */
2564 #define IOAPIC_RESOURCE_NAME_SIZE 11
2565
2566 static struct resource *ioapic_resources;
2567
2568 static struct resource * __init ioapic_setup_resources(void)
2569 {
2570         unsigned long n;
2571         struct resource *res;
2572         char *mem;
2573         int i;
2574
2575         if (nr_ioapics == 0)
2576                 return NULL;
2577
2578         n = IOAPIC_RESOURCE_NAME_SIZE + sizeof(struct resource);
2579         n *= nr_ioapics;
2580
2581         mem = alloc_bootmem(n);
2582         res = (void *)mem;
2583
2584         mem += sizeof(struct resource) * nr_ioapics;
2585
2586         for_each_ioapic(i) {
2587                 res[i].name = mem;
2588                 res[i].flags = IORESOURCE_MEM | IORESOURCE_BUSY;
2589                 snprintf(mem, IOAPIC_RESOURCE_NAME_SIZE, "IOAPIC %u", i);
2590                 mem += IOAPIC_RESOURCE_NAME_SIZE;
2591                 ioapics[i].iomem_res = &res[i];
2592         }
2593
2594         ioapic_resources = res;
2595
2596         return res;
2597 }
2598
2599 void __init io_apic_init_mappings(void)
2600 {
2601         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2602         struct resource *ioapic_res;
2603         int i;
2604
2605         ioapic_res = ioapic_setup_resources();
2606         for_each_ioapic(i) {
2607                 if (smp_found_config) {
2608                         ioapic_phys = mpc_ioapic_addr(i);
2609 #ifdef CONFIG_X86_32
2610                         if (!ioapic_phys) {
2611                                 printk(KERN_ERR
2612                                        "WARNING: bogus zero IO-APIC "
2613                                        "address found in MPTABLE, "
2614                                        "disabling IO/APIC support!\n");
2615                                 smp_found_config = 0;
2616                                 skip_ioapic_setup = 1;
2617                                 goto fake_ioapic_page;
2618                         }
2619 #endif
2620                 } else {
2621 #ifdef CONFIG_X86_32
2622 fake_ioapic_page:
2623 #endif
2624                         ioapic_phys = (unsigned long)alloc_bootmem_pages(PAGE_SIZE);
2625                         ioapic_phys = __pa(ioapic_phys);
2626                 }
2627                 set_fixmap_nocache(idx, ioapic_phys);
2628                 apic_printk(APIC_VERBOSE, "mapped IOAPIC to %08lx (%08lx)\n",
2629                         __fix_to_virt(idx) + (ioapic_phys & ~PAGE_MASK),
2630                         ioapic_phys);
2631                 idx++;
2632
2633                 ioapic_res->start = ioapic_phys;
2634                 ioapic_res->end = ioapic_phys + IO_APIC_SLOT_SIZE - 1;
2635                 ioapic_res++;
2636         }
2637 }
2638
2639 void __init ioapic_insert_resources(void)
2640 {
2641         int i;
2642         struct resource *r = ioapic_resources;
2643
2644         if (!r) {
2645                 if (nr_ioapics > 0)
2646                         printk(KERN_ERR
2647                                 "IO APIC resources couldn't be allocated.\n");
2648                 return;
2649         }
2650
2651         for_each_ioapic(i) {
2652                 insert_resource(&iomem_resource, r);
2653                 r++;
2654         }
2655 }
2656
2657 int mp_find_ioapic(u32 gsi)
2658 {
2659         int i;
2660
2661         if (nr_ioapics == 0)
2662                 return -1;
2663
2664         /* Find the IOAPIC that manages this GSI. */
2665         for_each_ioapic(i) {
2666                 struct mp_ioapic_gsi *gsi_cfg = mp_ioapic_gsi_routing(i);
2667                 if (gsi >= gsi_cfg->gsi_base && gsi <= gsi_cfg->gsi_end)
2668                         return i;
2669         }
2670
2671         printk(KERN_ERR "ERROR: Unable to locate IOAPIC for GSI %d\n", gsi);
2672         return -1;
2673 }
2674
2675 int mp_find_ioapic_pin(int ioapic, u32 gsi)
2676 {
2677         struct mp_ioapic_gsi *gsi_cfg;
2678
2679         if (WARN_ON(ioapic < 0))
2680                 return -1;
2681
2682         gsi_cfg = mp_ioapic_gsi_routing(ioapic);
2683         if (WARN_ON(gsi > gsi_cfg->gsi_end))
2684                 return -1;
2685
2686         return gsi - gsi_cfg->gsi_base;
2687 }
2688
2689 static int bad_ioapic_register(int idx)
2690 {
2691         union IO_APIC_reg_00 reg_00;
2692         union IO_APIC_reg_01 reg_01;
2693         union IO_APIC_reg_02 reg_02;
2694
2695         reg_00.raw = io_apic_read(idx, 0);
2696         reg_01.raw = io_apic_read(idx, 1);
2697         reg_02.raw = io_apic_read(idx, 2);
2698
2699         if (reg_00.raw == -1 && reg_01.raw == -1 && reg_02.raw == -1) {
2700                 pr_warn("I/O APIC 0x%x registers return all ones, skipping!\n",
2701                         mpc_ioapic_addr(idx));
2702                 return 1;
2703         }
2704
2705         return 0;
2706 }
2707
2708 static int find_free_ioapic_entry(void)
2709 {
2710         int idx;
2711
2712         for (idx = 0; idx < MAX_IO_APICS; idx++)
2713                 if (ioapics[idx].nr_registers == 0)
2714                         return idx;
2715
2716         return MAX_IO_APICS;
2717 }
2718
2719 /**
2720  * mp_register_ioapic - Register an IOAPIC device
2721  * @id:         hardware IOAPIC ID
2722  * @address:    physical address of IOAPIC register area
2723  * @gsi_base:   base of GSI associated with the IOAPIC
2724  * @cfg:        configuration information for the IOAPIC
2725  */
2726 int mp_register_ioapic(int id, u32 address, u32 gsi_base,
2727                        struct ioapic_domain_cfg *cfg)
2728 {
2729         bool hotplug = !!ioapic_initialized;
2730         struct mp_ioapic_gsi *gsi_cfg;
2731         int idx, ioapic, entries;
2732         u32 gsi_end;
2733
2734         if (!address) {
2735                 pr_warn("Bogus (zero) I/O APIC address found, skipping!\n");
2736                 return -EINVAL;
2737         }
2738         for_each_ioapic(ioapic)
2739                 if (ioapics[ioapic].mp_config.apicaddr == address) {
2740                         pr_warn("address 0x%x conflicts with IOAPIC%d\n",
2741                                 address, ioapic);
2742                         return -EEXIST;
2743                 }
2744
2745         idx = find_free_ioapic_entry();
2746         if (idx >= MAX_IO_APICS) {
2747                 pr_warn("Max # of I/O APICs (%d) exceeded (found %d), skipping\n",
2748                         MAX_IO_APICS, idx);
2749                 return -ENOSPC;
2750         }
2751
2752         ioapics[idx].mp_config.type = MP_IOAPIC;
2753         ioapics[idx].mp_config.flags = MPC_APIC_USABLE;
2754         ioapics[idx].mp_config.apicaddr = address;
2755
2756         set_fixmap_nocache(FIX_IO_APIC_BASE_0 + idx, address);
2757         if (bad_ioapic_register(idx)) {
2758                 clear_fixmap(FIX_IO_APIC_BASE_0 + idx);
2759                 return -ENODEV;
2760         }
2761
2762         ioapics[idx].mp_config.apicid = io_apic_unique_id(idx, id);
2763         ioapics[idx].mp_config.apicver = io_apic_get_version(idx);
2764
2765         /*
2766          * Build basic GSI lookup table to facilitate gsi->io_apic lookups
2767          * and to prevent reprogramming of IOAPIC pins (PCI GSIs).
2768          */
2769         entries = io_apic_get_redir_entries(idx);
2770         gsi_end = gsi_base + entries - 1;
2771         for_each_ioapic(ioapic) {
2772                 gsi_cfg = mp_ioapic_gsi_routing(ioapic);
2773                 if ((gsi_base >= gsi_cfg->gsi_base &&
2774                      gsi_base <= gsi_cfg->gsi_end) ||
2775                     (gsi_end >= gsi_cfg->gsi_base &&
2776                      gsi_end <= gsi_cfg->gsi_end)) {
2777                         pr_warn("GSI range [%u-%u] for new IOAPIC conflicts with GSI[%u-%u]\n",
2778                                 gsi_base, gsi_end,
2779                                 gsi_cfg->gsi_base, gsi_cfg->gsi_end);
2780                         clear_fixmap(FIX_IO_APIC_BASE_0 + idx);
2781                         return -ENOSPC;
2782                 }
2783         }
2784         gsi_cfg = mp_ioapic_gsi_routing(idx);
2785         gsi_cfg->gsi_base = gsi_base;
2786         gsi_cfg->gsi_end = gsi_end;
2787
2788         ioapics[idx].irqdomain = NULL;
2789         ioapics[idx].irqdomain_cfg = *cfg;
2790
2791         /*
2792          * If mp_register_ioapic() is called during early boot stage when
2793          * walking ACPI/SFI/DT tables, it's too early to create irqdomain,
2794          * we are still using bootmem allocator. So delay it to setup_IO_APIC().
2795          */
2796         if (hotplug) {
2797                 if (mp_irqdomain_create(idx)) {
2798                         clear_fixmap(FIX_IO_APIC_BASE_0 + idx);
2799                         return -ENOMEM;
2800                 }
2801                 alloc_ioapic_saved_registers(idx);
2802         }
2803
2804         if (gsi_cfg->gsi_end >= gsi_top)
2805                 gsi_top = gsi_cfg->gsi_end + 1;
2806         if (nr_ioapics <= idx)
2807                 nr_ioapics = idx + 1;
2808
2809         /* Set nr_registers to mark entry present */
2810         ioapics[idx].nr_registers = entries;
2811
2812         pr_info("IOAPIC[%d]: apic_id %d, version %d, address 0x%x, GSI %d-%d\n",
2813                 idx, mpc_ioapic_id(idx),
2814                 mpc_ioapic_ver(idx), mpc_ioapic_addr(idx),
2815                 gsi_cfg->gsi_base, gsi_cfg->gsi_end);
2816
2817         return 0;
2818 }
2819
2820 int mp_unregister_ioapic(u32 gsi_base)
2821 {
2822         int ioapic, pin;
2823         int found = 0;
2824
2825         for_each_ioapic(ioapic)
2826                 if (ioapics[ioapic].gsi_config.gsi_base == gsi_base) {
2827                         found = 1;
2828                         break;
2829                 }
2830         if (!found) {
2831                 pr_warn("can't find IOAPIC for GSI %d\n", gsi_base);
2832                 return -ENODEV;
2833         }
2834
2835         for_each_pin(ioapic, pin) {
2836                 u32 gsi = mp_pin_to_gsi(ioapic, pin);
2837                 int irq = mp_map_gsi_to_irq(gsi, 0, NULL);
2838                 struct mp_chip_data *data;
2839
2840                 if (irq >= 0) {
2841                         data = irq_get_chip_data(irq);
2842                         if (data && data->count) {
2843                                 pr_warn("pin%d on IOAPIC%d is still in use.\n",
2844                                         pin, ioapic);
2845                                 return -EBUSY;
2846                         }
2847                 }
2848         }
2849
2850         /* Mark entry not present */
2851         ioapics[ioapic].nr_registers  = 0;
2852         ioapic_destroy_irqdomain(ioapic);
2853         free_ioapic_saved_registers(ioapic);
2854         if (ioapics[ioapic].iomem_res)
2855                 release_resource(ioapics[ioapic].iomem_res);
2856         clear_fixmap(FIX_IO_APIC_BASE_0 + ioapic);
2857         memset(&ioapics[ioapic], 0, sizeof(ioapics[ioapic]));
2858
2859         return 0;
2860 }
2861
2862 int mp_ioapic_registered(u32 gsi_base)
2863 {
2864         int ioapic;
2865
2866         for_each_ioapic(ioapic)
2867                 if (ioapics[ioapic].gsi_config.gsi_base == gsi_base)
2868                         return 1;
2869
2870         return 0;
2871 }
2872
2873 static void mp_irqdomain_get_attr(u32 gsi, struct mp_chip_data *data,
2874                                   struct irq_alloc_info *info)
2875 {
2876         if (info && info->ioapic_valid) {
2877                 data->trigger = info->ioapic_trigger;
2878                 data->polarity = info->ioapic_polarity;
2879         } else if (acpi_get_override_irq(gsi, &data->trigger,
2880                                          &data->polarity) < 0) {
2881                 /* PCI interrupts are always active low level triggered. */
2882                 data->trigger = IOAPIC_LEVEL;
2883                 data->polarity = IOAPIC_POL_LOW;
2884         }
2885 }
2886
2887 static void mp_setup_entry(struct irq_cfg *cfg, struct mp_chip_data *data,
2888                            struct IO_APIC_route_entry *entry)
2889 {
2890         memset(entry, 0, sizeof(*entry));
2891         entry->delivery_mode = apic->irq_delivery_mode;
2892         entry->dest_mode     = apic->irq_dest_mode;
2893         entry->dest          = cfg->dest_apicid;
2894         entry->vector        = cfg->vector;
2895         entry->trigger       = data->trigger;
2896         entry->polarity      = data->polarity;
2897         /*
2898          * Mask level triggered irqs. Edge triggered irqs are masked
2899          * by the irq core code in case they fire.
2900          */
2901         if (data->trigger == IOAPIC_LEVEL)
2902                 entry->mask = IOAPIC_MASKED;
2903         else
2904                 entry->mask = IOAPIC_UNMASKED;
2905 }
2906
2907 int mp_irqdomain_alloc(struct irq_domain *domain, unsigned int virq,
2908                        unsigned int nr_irqs, void *arg)
2909 {
2910         int ret, ioapic, pin;
2911         struct irq_cfg *cfg;
2912         struct irq_data *irq_data;
2913         struct mp_chip_data *data;
2914         struct irq_alloc_info *info = arg;
2915         unsigned long flags;
2916
2917         if (!info || nr_irqs > 1)
2918                 return -EINVAL;
2919         irq_data = irq_domain_get_irq_data(domain, virq);
2920         if (!irq_data)
2921                 return -EINVAL;
2922
2923         ioapic = mp_irqdomain_ioapic_idx(domain);
2924         pin = info->ioapic_pin;
2925         if (irq_find_mapping(domain, (irq_hw_number_t)pin) > 0)
2926                 return -EEXIST;
2927
2928         data = kzalloc(sizeof(*data), GFP_KERNEL);
2929         if (!data)
2930                 return -ENOMEM;
2931
2932         info->ioapic_entry = &data->entry;
2933         ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, info);
2934         if (ret < 0) {
2935                 kfree(data);
2936                 return ret;
2937         }
2938
2939         INIT_LIST_HEAD(&data->irq_2_pin);
2940         irq_data->hwirq = info->ioapic_pin;
2941         irq_data->chip = (domain->parent == x86_vector_domain) ?
2942                           &ioapic_chip : &ioapic_ir_chip;
2943         irq_data->chip_data = data;
2944         mp_irqdomain_get_attr(mp_pin_to_gsi(ioapic, pin), data, info);
2945
2946         cfg = irqd_cfg(irq_data);
2947         add_pin_to_irq_node(data, ioapic_alloc_attr_node(info), ioapic, pin);
2948
2949         local_irq_save(flags);
2950         if (info->ioapic_entry)
2951                 mp_setup_entry(cfg, data, info->ioapic_entry);
2952         mp_register_handler(virq, data->trigger);
2953         if (virq < nr_legacy_irqs())
2954                 legacy_pic->mask(virq);
2955         local_irq_restore(flags);
2956
2957         apic_printk(APIC_VERBOSE, KERN_DEBUG
2958                     "IOAPIC[%d]: Set routing entry (%d-%d -> 0x%x -> IRQ %d Mode:%i Active:%i Dest:%d)\n",
2959                     ioapic, mpc_ioapic_id(ioapic), pin, cfg->vector,
2960                     virq, data->trigger, data->polarity, cfg->dest_apicid);
2961
2962         return 0;
2963 }
2964
2965 void mp_irqdomain_free(struct irq_domain *domain, unsigned int virq,
2966                        unsigned int nr_irqs)
2967 {
2968         struct irq_data *irq_data;
2969         struct mp_chip_data *data;
2970
2971         BUG_ON(nr_irqs != 1);
2972         irq_data = irq_domain_get_irq_data(domain, virq);
2973         if (irq_data && irq_data->chip_data) {
2974                 data = irq_data->chip_data;
2975                 __remove_pin_from_irq(data, mp_irqdomain_ioapic_idx(domain),
2976                                       (int)irq_data->hwirq);
2977                 WARN_ON(!list_empty(&data->irq_2_pin));
2978                 kfree(irq_data->chip_data);
2979         }
2980         irq_domain_free_irqs_top(domain, virq, nr_irqs);
2981 }
2982
2983 int mp_irqdomain_activate(struct irq_domain *domain,
2984                           struct irq_data *irq_data, bool reserve)
2985 {
2986         unsigned long flags;
2987
2988         raw_spin_lock_irqsave(&ioapic_lock, flags);
2989         ioapic_configure_entry(irq_data);
2990         raw_spin_unlock_irqrestore(&ioapic_lock, flags);
2991         return 0;
2992 }
2993
2994 void mp_irqdomain_deactivate(struct irq_domain *domain,
2995                              struct irq_data *irq_data)
2996 {
2997         /* It won't be called for IRQ with multiple IOAPIC pins associated */
2998         ioapic_mask_entry(mp_irqdomain_ioapic_idx(domain),
2999                           (int)irq_data->hwirq);
3000 }
3001
3002 int mp_irqdomain_ioapic_idx(struct irq_domain *domain)
3003 {
3004         return (int)(long)domain->host_data;
3005 }
3006
3007 const struct irq_domain_ops mp_ioapic_irqdomain_ops = {
3008         .alloc          = mp_irqdomain_alloc,
3009         .free           = mp_irqdomain_free,
3010         .activate       = mp_irqdomain_activate,
3011         .deactivate     = mp_irqdomain_deactivate,
3012 };