arch/sparc64/kernel/head.S

   1 /* $Id: head.S,v 1.87 2002/02/09 19:49:31 davem Exp $
   2  * head.S: Initial boot code for the Sparc64 port of Linux.
   3  *
   4  * Copyright (C) 1996,1997 David S. Miller (davem@caip.rutgers.edu)
   5  * Copyright (C) 1996 David Sitsky (David.Sitsky@anu.edu.au)
   6  * Copyright (C) 1997,1998 Jakub Jelinek (jj@sunsite.mff.cuni.cz)
   7  * Copyright (C) 1997 Miguel de Icaza (miguel@nuclecu.unam.mx)
   8  */
   9
  10 #include <linux/version.h>
  11 #include <linux/errno.h>
  12 #include <linux/threads.h>
  13 #include <asm/thread_info.h>
  14 #include <asm/asi.h>
  15 #include <asm/pstate.h>
  16 #include <asm/ptrace.h>
  17 #include <asm/spitfire.h>
  18 #include <asm/page.h>
  19 #include <asm/pgtable.h>
  20 #include <asm/errno.h>
  21 #include <asm/signal.h>
  22 #include <asm/processor.h>
  23 #include <asm/lsu.h>
  24 #include <asm/dcr.h>
  25 #include <asm/dcu.h>
  26 #include <asm/head.h>
  27 #include <asm/ttable.h>
  28 #include <asm/mmu.h>
  29 #include <asm/cpudata.h>
  30
  31 /* This section from from _start to sparc64_boot_end should fit into
  32  * 0x0000000000404000 to 0x0000000000408000.
  33  */
  34         .text
  35         .globl  start, _start, stext, _stext
  36 _start:
  37 start:
  38 _stext:
  39 stext:
  40 ! 0x0000000000404000
  41         b       sparc64_boot
  42          flushw                                 /* Flush register file.      */
  43
  44 /* This stuff has to be in sync with SILO and other potential boot loaders
  45  * Fields should be kept upward compatible and whenever any change is made,
  46  * HdrS version should be incremented.
  47  */
  48         .global root_flags, ram_flags, root_dev
  49         .global sparc_ramdisk_image, sparc_ramdisk_size
  50         .global sparc_ramdisk_image64
  51
  52         .ascii  "HdrS"
  53         .word   LINUX_VERSION_CODE
  54
  55         /* History:
  56          *
  57          * 0x0300 : Supports being located at other than 0x4000
  58          * 0x0202 : Supports kernel params string
  59          * 0x0201 : Supports reboot_command
  60          */
  61         .half   0x0301          /* HdrS version */
  62
  63 root_flags:
  64         .half   1
  65 root_dev:
  66         .half   0
  67 ram_flags:
  68         .half   0
  69 sparc_ramdisk_image:
  70         .word   0
  71 sparc_ramdisk_size:
  72         .word   0
  73         .xword  reboot_command
  74         .xword  bootstr_info
  75 sparc_ramdisk_image64:
  76         .xword  0
  77         .word   _end
  78
  79         /* PROM cif handler code address is in %o4.  */
  80 sparc64_boot:
  81         mov     %o4, %l7
  82
  83         /* We need to remap the kernel.  Use position independant
  84          * code to remap us to KERNBASE.
  85          *
  86          * SILO can invoke us with 32-bit address masking enabled,
  87          * so make sure that's clear.
  88          */
  89         rdpr    %pstate, %g1
  90         andn    %g1, PSTATE_AM, %g1
  91         wrpr    %g1, 0x0, %pstate
  92         ba,a,pt %xcc, 1f
  93
  94         .globl  prom_finddev_name, prom_chosen_path, prom_root_node
  95         .globl  prom_getprop_name, prom_mmu_name, prom_peer_name
  96         .globl  prom_callmethod_name, prom_translate_name, prom_root_compatible
  97         .globl  prom_map_name, prom_unmap_name, prom_mmu_ihandle_cache
  98         .globl  prom_boot_mapped_pc, prom_boot_mapping_mode
  99         .globl  prom_boot_mapping_phys_high, prom_boot_mapping_phys_low
 100         .globl  is_sun4v
 101 prom_peer_name:
 102         .asciz  "peer"
 103 prom_compatible_name:
 104         .asciz  "compatible"
 105 prom_finddev_name:
 106         .asciz  "finddevice"
 107 prom_chosen_path:
 108         .asciz  "/chosen"
 109 prom_getprop_name:
 110         .asciz  "getprop"
 111 prom_mmu_name:
 112         .asciz  "mmu"
 113 prom_callmethod_name:
 114         .asciz  "call-method"
 115 prom_translate_name:
 116         .asciz  "translate"
 117 prom_map_name:
 118         .asciz  "map"
 119 prom_unmap_name:
 120         .asciz  "unmap"
 121 prom_sun4v_name:
 122         .asciz  "sun4v"
 123         .align  4
 124 prom_root_compatible:
 125         .skip   64
 126 prom_root_node:
 127         .word   0
 128 prom_mmu_ihandle_cache:
 129         .word   0
 130 prom_boot_mapped_pc:
 131         .word   0
 132 prom_boot_mapping_mode:
 133         .word   0
 134         .align  8
 135 prom_boot_mapping_phys_high:
 136         .xword  0
 137 prom_boot_mapping_phys_low:
 138         .xword  0
 139 is_sun4v:
 140         .word   0
 141 1:
 142         rd      %pc, %l0
 143
 144         mov     (1b - prom_peer_name), %l1
 145         sub     %l0, %l1, %l1
 146         mov     0, %l2
 147
 148         /* prom_root_node = prom_peer(0) */
 149         stx     %l1, [%sp + 2047 + 128 + 0x00]  ! service, "peer"
 150         mov     1, %l3
 151         stx     %l3, [%sp + 2047 + 128 + 0x08]  ! num_args, 1
 152         stx     %l3, [%sp + 2047 + 128 + 0x10]  ! num_rets, 1
 153         stx     %l2, [%sp + 2047 + 128 + 0x18]  ! arg1, 0
 154         stx     %g0, [%sp + 2047 + 128 + 0x20]  ! ret1
 155         call    %l7
 156          add    %sp, (2047 + 128), %o0          ! argument array
 157
 158         ldx     [%sp + 2047 + 128 + 0x20], %l4  ! prom root node
 159         mov     (1b - prom_root_node), %l1
 160         sub     %l0, %l1, %l1
 161         stw     %l4, [%l1]
 162
 163         mov     (1b - prom_getprop_name), %l1
 164         mov     (1b - prom_compatible_name), %l2
 165         mov     (1b - prom_root_compatible), %l5
 166         sub     %l0, %l1, %l1
 167         sub     %l0, %l2, %l2
 168         sub     %l0, %l5, %l5
 169
 170         /* prom_getproperty(prom_root_node, "compatible",
 171          *                  &prom_root_compatible, 64)
 172          */
 173         stx     %l1, [%sp + 2047 + 128 + 0x00]  ! service, "getprop"
 174         mov     4, %l3
 175         stx     %l3, [%sp + 2047 + 128 + 0x08]  ! num_args, 4
 176         mov     1, %l3
 177         stx     %l3, [%sp + 2047 + 128 + 0x10]  ! num_rets, 1
 178         stx     %l4, [%sp + 2047 + 128 + 0x18]  ! arg1, prom_root_node
 179         stx     %l2, [%sp + 2047 + 128 + 0x20]  ! arg2, "compatible"
 180         stx     %l5, [%sp + 2047 + 128 + 0x28]  ! arg3, &prom_root_compatible
 181         mov     64, %l3
 182         stx     %l3, [%sp + 2047 + 128 + 0x30]  ! arg4, size
 183         stx     %g0, [%sp + 2047 + 128 + 0x38]  ! ret1
 184         call    %l7
 185          add    %sp, (2047 + 128), %o0          ! argument array
 186
 187         mov     (1b - prom_finddev_name), %l1
 188         mov     (1b - prom_chosen_path), %l2
 189         mov     (1b - prom_boot_mapped_pc), %l3
 190         sub     %l0, %l1, %l1
 191         sub     %l0, %l2, %l2
 192         sub     %l0, %l3, %l3
 193         stw     %l0, [%l3]
 194         sub     %sp, (192 + 128), %sp
 195
 196         /* chosen_node = prom_finddevice("/chosen") */
 197         stx     %l1, [%sp + 2047 + 128 + 0x00]  ! service, "finddevice"
 198         mov     1, %l3
 199         stx     %l3, [%sp + 2047 + 128 + 0x08]  ! num_args, 1
 200         stx     %l3, [%sp + 2047 + 128 + 0x10]  ! num_rets, 1
 201         stx     %l2, [%sp + 2047 + 128 + 0x18]  ! arg1, "/chosen"
 202         stx     %g0, [%sp + 2047 + 128 + 0x20]  ! ret1
 203         call    %l7
 204          add    %sp, (2047 + 128), %o0          ! argument array
 205
 206         ldx     [%sp + 2047 + 128 + 0x20], %l4  ! chosen device node
 207
 208         mov     (1b - prom_getprop_name), %l1
 209         mov     (1b - prom_mmu_name), %l2
 210         mov     (1b - prom_mmu_ihandle_cache), %l5
 211         sub     %l0, %l1, %l1
 212         sub     %l0, %l2, %l2
 213         sub     %l0, %l5, %l5
 214
 215         /* prom_mmu_ihandle_cache = prom_getint(chosen_node, "mmu") */
 216         stx     %l1, [%sp + 2047 + 128 + 0x00]  ! service, "getprop"
 217         mov     4, %l3
 218         stx     %l3, [%sp + 2047 + 128 + 0x08]  ! num_args, 4
 219         mov     1, %l3
 220         stx     %l3, [%sp + 2047 + 128 + 0x10]  ! num_rets, 1
 221         stx     %l4, [%sp + 2047 + 128 + 0x18]  ! arg1, chosen_node
 222         stx     %l2, [%sp + 2047 + 128 + 0x20]  ! arg2, "mmu"
 223         stx     %l5, [%sp + 2047 + 128 + 0x28]  ! arg3, &prom_mmu_ihandle_cache
 224         mov     4, %l3
 225         stx     %l3, [%sp + 2047 + 128 + 0x30]  ! arg4, sizeof(arg3)
 226         stx     %g0, [%sp + 2047 + 128 + 0x38]  ! ret1
 227         call    %l7
 228          add    %sp, (2047 + 128), %o0          ! argument array
 229
 230         mov     (1b - prom_callmethod_name), %l1
 231         mov     (1b - prom_translate_name), %l2
 232         sub     %l0, %l1, %l1
 233         sub     %l0, %l2, %l2
 234         lduw    [%l5], %l5                      ! prom_mmu_ihandle_cache
 235
 236         stx     %l1, [%sp + 2047 + 128 + 0x00]  ! service, "call-method"
 237         mov     3, %l3
 238         stx     %l3, [%sp + 2047 + 128 + 0x08]  ! num_args, 3
 239         mov     5, %l3
 240         stx     %l3, [%sp + 2047 + 128 + 0x10]  ! num_rets, 5
 241         stx     %l2, [%sp + 2047 + 128 + 0x18]  ! arg1: "translate"
 242         stx     %l5, [%sp + 2047 + 128 + 0x20]  ! arg2: prom_mmu_ihandle_cache
 243         /* PAGE align */
 244         srlx    %l0, 13, %l3
 245         sllx    %l3, 13, %l3
 246         stx     %l3, [%sp + 2047 + 128 + 0x28]  ! arg3: vaddr, our PC
 247         stx     %g0, [%sp + 2047 + 128 + 0x30]  ! res1
 248         stx     %g0, [%sp + 2047 + 128 + 0x38]  ! res2
 249         stx     %g0, [%sp + 2047 + 128 + 0x40]  ! res3
 250         stx     %g0, [%sp + 2047 + 128 + 0x48]  ! res4
 251         stx     %g0, [%sp + 2047 + 128 + 0x50]  ! res5
 252         call    %l7
 253          add    %sp, (2047 + 128), %o0          ! argument array
 254
 255         ldx     [%sp + 2047 + 128 + 0x40], %l1  ! translation mode
 256         mov     (1b - prom_boot_mapping_mode), %l4
 257         sub     %l0, %l4, %l4
 258         stw     %l1, [%l4]
 259         mov     (1b - prom_boot_mapping_phys_high), %l4
 260         sub     %l0, %l4, %l4
 261         ldx     [%sp + 2047 + 128 + 0x48], %l2  ! physaddr high
 262         stx     %l2, [%l4 + 0x0]
 263         ldx     [%sp + 2047 + 128 + 0x50], %l3  ! physaddr low
 264         /* 4MB align */
 265         srlx    %l3, 22, %l3
 266         sllx    %l3, 22, %l3
 267         stx     %l3, [%l4 + 0x8]
 268
 269         /* Leave service as-is, "call-method" */
 270         mov     7, %l3
 271         stx     %l3, [%sp + 2047 + 128 + 0x08]  ! num_args, 7
 272         mov     1, %l3
 273         stx     %l3, [%sp + 2047 + 128 + 0x10]  ! num_rets, 1
 274         mov     (1b - prom_map_name), %l3
 275         sub     %l0, %l3, %l3
 276         stx     %l3, [%sp + 2047 + 128 + 0x18]  ! arg1: "map"
 277         /* Leave arg2 as-is, prom_mmu_ihandle_cache */
 278         mov     -1, %l3
 279         stx     %l3, [%sp + 2047 + 128 + 0x28]  ! arg3: mode (-1 default)
 280         sethi   %hi(8 * 1024 * 1024), %l3
 281         stx     %l3, [%sp + 2047 + 128 + 0x30]  ! arg4: size (8MB)
 282         sethi   %hi(KERNBASE), %l3
 283         stx     %l3, [%sp + 2047 + 128 + 0x38]  ! arg5: vaddr (KERNBASE)
 284         stx     %g0, [%sp + 2047 + 128 + 0x40]  ! arg6: empty
 285         mov     (1b - prom_boot_mapping_phys_low), %l3
 286         sub     %l0, %l3, %l3
 287         ldx     [%l3], %l3
 288         stx     %l3, [%sp + 2047 + 128 + 0x48]  ! arg7: phys addr
 289         call    %l7
 290          add    %sp, (2047 + 128), %o0          ! argument array
 291
 292         add     %sp, (192 + 128), %sp
 293
 294         sethi   %hi(prom_root_compatible), %g1
 295         or      %g1, %lo(prom_root_compatible), %g1
 296         sethi   %hi(prom_sun4v_name), %g7
 297         or      %g7, %lo(prom_sun4v_name), %g7
 298         mov     5, %g3
 299 1:      ldub    [%g7], %g2
 300         ldub    [%g1], %g4
 301         cmp     %g2, %g4
 302         bne,pn  %icc, 2f
 303          add    %g7, 1, %g7
 304         subcc   %g3, 1, %g3
 305         bne,pt  %xcc, 1b
 306          add    %g1, 1, %g1
 307
 308         sethi   %hi(is_sun4v), %g1
 309         or      %g1, %lo(is_sun4v), %g1
 310         mov     1, %g7
 311         stw     %g7, [%g1]
 312
 313 2:
 314         BRANCH_IF_SUN4V(g1, jump_to_sun4u_init)
 315         BRANCH_IF_CHEETAH_BASE(g1,g7,cheetah_boot)
 316         BRANCH_IF_CHEETAH_PLUS_OR_FOLLOWON(g1,g7,cheetah_plus_boot)
 317         ba,pt   %xcc, spitfire_boot
 318          nop
 319
 320 cheetah_plus_boot:
 321         /* Preserve OBP chosen DCU and DCR register settings.  */
 322         ba,pt   %xcc, cheetah_generic_boot
 323          nop
 324
 325 cheetah_boot:
 326         mov     DCR_BPE | DCR_RPE | DCR_SI | DCR_IFPOE | DCR_MS, %g1
 327         wr      %g1, %asr18
 328
 329         sethi   %uhi(DCU_ME|DCU_RE|DCU_HPE|DCU_SPE|DCU_SL|DCU_WE), %g7
 330         or      %g7, %ulo(DCU_ME|DCU_RE|DCU_HPE|DCU_SPE|DCU_SL|DCU_WE), %g7
 331         sllx    %g7, 32, %g7
 332         or      %g7, DCU_DM | DCU_IM | DCU_DC | DCU_IC, %g7
 333         stxa    %g7, [%g0] ASI_DCU_CONTROL_REG
 334         membar  #Sync
 335
 336 cheetah_generic_boot:
 337         mov     TSB_EXTENSION_P, %g3
 338         stxa    %g0, [%g3] ASI_DMMU
 339         stxa    %g0, [%g3] ASI_IMMU
 340         membar  #Sync
 341
 342         mov     TSB_EXTENSION_S, %g3
 343         stxa    %g0, [%g3] ASI_DMMU
 344         membar  #Sync
 345
 346         mov     TSB_EXTENSION_N, %g3
 347         stxa    %g0, [%g3] ASI_DMMU
 348         stxa    %g0, [%g3] ASI_IMMU
 349         membar  #Sync
 350
 351         ba,a,pt %xcc, jump_to_sun4u_init
 352
 353 spitfire_boot:
 354         /* Typically PROM has already enabled both MMU's and both on-chip
 355          * caches, but we do it here anyway just to be paranoid.
 356          */
 357         mov     (LSU_CONTROL_IC|LSU_CONTROL_DC|LSU_CONTROL_IM|LSU_CONTROL_DM), %g1
 358         stxa    %g1, [%g0] ASI_LSU_CONTROL
 359         membar  #Sync
 360
 361 jump_to_sun4u_init:
 362         /*
 363          * Make sure we are in privileged mode, have address masking,
 364          * using the ordinary globals and have enabled floating
 365          * point.
 366          *
 367          * Again, typically PROM has left %pil at 13 or similar, and
 368          * (PSTATE_PRIV | PSTATE_PEF | PSTATE_IE) in %pstate.
 369          */
 370         wrpr    %g0, (PSTATE_PRIV|PSTATE_PEF|PSTATE_IE), %pstate
 371         wr      %g0, 0, %fprs
 372
 373         set     sun4u_init, %g2
 374         jmpl    %g2 + %g0, %g0
 375          nop
 376
 377 sun4u_init:
 378         BRANCH_IF_SUN4V(g1, sun4v_init)
 379
 380         /* Set ctx 0 */
 381         mov             PRIMARY_CONTEXT, %g7
 382         stxa            %g0, [%g7] ASI_DMMU
 383         membar          #Sync
 384
 385         mov             SECONDARY_CONTEXT, %g7
 386         stxa            %g0, [%g7] ASI_DMMU
 387         membar  #Sync
 388
 389         ba,pt           %xcc, sun4u_continue
 390          nop
 391
 392 sun4v_init:
 393         /* Set ctx 0 */
 394         mov             PRIMARY_CONTEXT, %g7
 395         stxa            %g0, [%g7] ASI_MMU
 396         membar          #Sync
 397
 398         mov             SECONDARY_CONTEXT, %g7
 399         stxa            %g0, [%g7] ASI_MMU
 400         membar          #Sync
 401         ba,pt           %xcc, niagara_tlb_fixup
 402          nop
 403
 404 sun4u_continue:
 405         BRANCH_IF_ANY_CHEETAH(g1, g7, cheetah_tlb_fixup)
 406
 407         ba,pt   %xcc, spitfire_tlb_fixup
 408          nop
 409
 410 niagara_tlb_fixup:
 411         mov     3, %g2          /* Set TLB type to hypervisor. */
 412         sethi   %hi(tlb_type), %g1
 413         stw     %g2, [%g1 + %lo(tlb_type)]
 414
 415         /* Patch copy/clear ops.  */
 416         call    niagara_patch_copyops
 417          nop
 418         call    niagara_patch_bzero
 419          nop
 420         call    niagara_patch_pageops
 421          nop
 422
 423         /* Patch TLB/cache ops.  */
 424         call    hypervisor_patch_cachetlbops
 425          nop
 426
 427         ba,pt   %xcc, tlb_fixup_done
 428          nop
 429
 430 cheetah_tlb_fixup:
 431         mov     2, %g2          /* Set TLB type to cheetah+. */
 432         BRANCH_IF_CHEETAH_PLUS_OR_FOLLOWON(g1,g7,1f)
 433
 434         mov     1, %g2          /* Set TLB type to cheetah. */
 435
 436 1:      sethi   %hi(tlb_type), %g1
 437         stw     %g2, [%g1 + %lo(tlb_type)]
 438
 439         /* Patch copy/page operations to cheetah optimized versions. */
 440         call    cheetah_patch_copyops
 441          nop
 442         call    cheetah_patch_copy_page
 443          nop
 444         call    cheetah_patch_cachetlbops
 445          nop
 446
 447         ba,pt   %xcc, tlb_fixup_done
 448          nop
 449
 450 spitfire_tlb_fixup:
 451         /* Set TLB type to spitfire. */
 452         mov     0, %g2
 453         sethi   %hi(tlb_type), %g1
 454         stw     %g2, [%g1 + %lo(tlb_type)]
 455
 456 tlb_fixup_done:
 457         sethi   %hi(init_thread_union), %g6
 458         or      %g6, %lo(init_thread_union), %g6
 459         ldx     [%g6 + TI_TASK], %g4
 460         mov     %sp, %l6
 461
 462         wr      %g0, ASI_P, %asi
 463         mov     1, %g1
 464         sllx    %g1, THREAD_SHIFT, %g1
 465         sub     %g1, (STACKFRAME_SZ + STACK_BIAS), %g1
 466         add     %g6, %g1, %sp
 467         mov     0, %fp
 468
 469         /* Set per-cpu pointer initially to zero, this makes
 470          * the boot-cpu use the in-kernel-image per-cpu areas
 471          * before setup_per_cpu_area() is invoked.
 472          */
 473         clr     %g5
 474
 475         wrpr    %g0, 0, %wstate
 476         wrpr    %g0, 0x0, %tl
 477
 478         /* Clear the bss */
 479         sethi   %hi(__bss_start), %o0
 480         or      %o0, %lo(__bss_start), %o0
 481         sethi   %hi(_end), %o1
 482         or      %o1, %lo(_end), %o1
 483         call    __bzero
 484          sub    %o1, %o0, %o1
 485
 486 #ifdef CONFIG_LOCKDEP
 487         /* We have this call this super early, as even prom_init can grab
 488          * spinlocks and thus call into the lockdep code.
 489          */
 490         call    lockdep_init
 491          nop
 492 #endif
 493
 494         mov     %l6, %o1                        ! OpenPROM stack
 495         call    prom_init
 496          mov    %l7, %o0                        ! OpenPROM cif handler
 497
 498         /* Initialize current_thread_info()->cpu as early as possible.
 499          * In order to do that accurately we have to patch up the get_cpuid()
 500          * assembler sequences.  And that, in turn, requires that we know
 501          * if we are on a Starfire box or not.  While we're here, patch up
 502          * the sun4v sequences as well.
 503          */
 504         call    check_if_starfire
 505          nop
 506         call    per_cpu_patch
 507          nop
 508         call    sun4v_patch
 509          nop
 510
 511 #ifdef CONFIG_SMP
 512         call    hard_smp_processor_id
 513          nop
 514         cmp     %o0, NR_CPUS
 515         blu,pt  %xcc, 1f
 516          nop
 517         call    boot_cpu_id_too_large
 518          nop
 519         /* Not reached... */
 520
 521 1:
 522 #else
 523         mov     0, %o0
 524 #endif
 525         sth     %o0, [%g6 + TI_CPU]
 526
 527         /* Off we go.... */
 528         call    start_kernel
 529          nop
 530         /* Not reached... */
 531
 532         /* This is meant to allow the sharing of this code between
 533          * boot processor invocation (via setup_tba() below) and
 534          * secondary processor startup (via trampoline.S).  The
 535          * former does use this code, the latter does not yet due
 536          * to some complexities.  That should be fixed up at some
 537          * point.
 538          *
 539          * There used to be enormous complexity wrt. transferring
 540          * over from the firwmare's trap table to the Linux kernel's.
 541          * For example, there was a chicken & egg problem wrt. building
 542          * the OBP page tables, yet needing to be on the Linux kernel
 543          * trap table (to translate PAGE_OFFSET addresses) in order to
 544          * do that.
 545          *
 546          * We now handle OBP tlb misses differently, via linear lookups
 547          * into the prom_trans[] array.  So that specific problem no
 548          * longer exists.  Yet, unfortunately there are still some issues
 549          * preventing trampoline.S from using this code... ho hum.
 550          */
 551         .globl  setup_trap_table
 552 setup_trap_table:
 553         save    %sp, -192, %sp
 554
 555         /* Force interrupts to be disabled. */
 556         rdpr    %pstate, %l0
 557         andn    %l0, PSTATE_IE, %o1
 558         wrpr    %o1, 0x0, %pstate
 559         rdpr    %pil, %l1
 560         wrpr    %g0, 15, %pil
 561
 562         /* Make the firmware call to jump over to the Linux trap table.  */
 563         sethi   %hi(is_sun4v), %o0
 564         lduw    [%o0 + %lo(is_sun4v)], %o0
 565         brz,pt  %o0, 1f
 566          nop
 567
 568         TRAP_LOAD_TRAP_BLOCK(%g2, %g3)
 569         add     %g2, TRAP_PER_CPU_FAULT_INFO, %g2
 570         stxa    %g2, [%g0] ASI_SCRATCHPAD
 571
 572         /* Compute physical address:
 573          *
 574          * paddr = kern_base + (mmfsa_vaddr - KERNBASE)
 575          */
 576         sethi   %hi(KERNBASE), %g3
 577         sub     %g2, %g3, %g2
 578         sethi   %hi(kern_base), %g3
 579         ldx     [%g3 + %lo(kern_base)], %g3
 580         add     %g2, %g3, %o1
 581
 582         call    prom_set_trap_table_sun4v
 583          sethi  %hi(sparc64_ttable_tl0), %o0
 584
 585         ba,pt   %xcc, 2f
 586          nop
 587
 588 1:      call    prom_set_trap_table
 589          sethi  %hi(sparc64_ttable_tl0), %o0
 590
 591         /* Start using proper page size encodings in ctx register.  */
 592 2:      sethi   %hi(sparc64_kern_pri_context), %g3
 593         ldx     [%g3 + %lo(sparc64_kern_pri_context)], %g2
 594
 595         mov             PRIMARY_CONTEXT, %g1
 596
 597 661:    stxa            %g2, [%g1] ASI_DMMU
 598         .section        .sun4v_1insn_patch, "ax"
 599         .word           661b
 600         stxa            %g2, [%g1] ASI_MMU
 601         .previous
 602
 603         membar  #Sync
 604
 605         /* Kill PROM timer */
 606         sethi   %hi(0x80000000), %o2
 607         sllx    %o2, 32, %o2
 608         wr      %o2, 0, %tick_cmpr
 609
 610         BRANCH_IF_SUN4V(o2, 1f)
 611         BRANCH_IF_ANY_CHEETAH(o2, o3, 1f)
 612
 613         ba,pt   %xcc, 2f
 614          nop
 615
 616         /* Disable STICK_INT interrupts. */
 617 1:
 618         sethi   %hi(0x80000000), %o2
 619         sllx    %o2, 32, %o2
 620         wr      %o2, %asr25
 621
 622 2:
 623         wrpr    %g0, %g0, %wstate
 624
 625         call    init_irqwork_curcpu
 626          nop
 627
 628         /* Now we can restore interrupt state. */
 629         wrpr    %l0, 0, %pstate
 630         wrpr    %l1, 0x0, %pil
 631
 632         ret
 633          restore
 634
 635         .globl  setup_tba
 636 setup_tba:
 637         save    %sp, -192, %sp
 638
 639         /* The boot processor is the only cpu which invokes this
 640          * routine, the other cpus set things up via trampoline.S.
 641          * So save the OBP trap table address here.
 642          */
 643         rdpr    %tba, %g7
 644         sethi   %hi(prom_tba), %o1
 645         or      %o1, %lo(prom_tba), %o1
 646         stx     %g7, [%o1]
 647
 648         call    setup_trap_table
 649          nop
 650
 651         ret
 652          restore
 653 sparc64_boot_end:
 654
 655 #include "etrap.S"
 656 #include "rtrap.S"
 657 #include "winfixup.S"
 658 #include "entry.S"
 659 #include "sun4v_tlb_miss.S"
 660 #include "sun4v_ivec.S"
 661 #include "ktlb.S"
 662 #include "tsb.S"
 663
 664 /*
 665  * The following skip makes sure the trap table in ttable.S is aligned
 666  * on a 32K boundary as required by the v9 specs for TBA register.
 667  *
 668  * We align to a 32K boundary, then we have the 32K kernel TSB,
 669  * the 64K kernel 4MB TSB, and then the 32K aligned trap table.
 670  */
 671 1:
 672         .skip   0x4000 + _start - 1b
 673
 674 ! 0x0000000000408000
 675
 676         .globl  swapper_tsb
 677 swapper_tsb:
 678         .skip   (32 * 1024)
 679
 680         .globl  swapper_4m_tsb
 681 swapper_4m_tsb:
 682         .skip   (64 * 1024)
 683
 684 ! 0x0000000000420000
 685
 686         /* Some care needs to be exercised if you try to move the
 687          * location of the trap table relative to other things.  For
 688          * one thing there are br* instructions in some of the
 689          * trap table entires which branch back to code in ktlb.S
 690          * Those instructions can only handle a signed 16-bit
 691          * displacement.
 692          *
 693          * There is a binutils bug (bugzilla #4558) which causes
 694          * the relocation overflow checks for such instructions to
 695          * not be done correctly.  So bintuils will not notice the
 696          * error and will instead write junk into the relocation and
 697          * you'll have an unbootable kernel.
 698          */
 699 #include "ttable.S"
 700
 701 ! 0x0000000000428000
 702
 703 #include "systbls.S"
 704
 705         .data
 706         .align  8
 707         .globl  prom_tba, tlb_type
 708 prom_tba:       .xword  0
 709 tlb_type:       .word   0       /* Must NOT end up in BSS */
 710         .section        ".fixup",#alloc,#execinstr
 711
 712         .globl  __ret_efault, __retl_efault
 713 __ret_efault:
 714         ret
 715          restore %g0, -EFAULT, %o0
 716 __retl_efault:
 717         retl
 718          mov    -EFAULT, %o0