arch/ppc64/kernel/pci.c

   1 /*
   2  * Port for PPC64 David Engebretsen, IBM Corp.
   3  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   4  *
   5  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   6  *   Rework, based on alpha PCI code.
   7  *
   8  *      This program is free software; you can redistribute it and/or
   9  *      modify it under the terms of the GNU General Public License
  10  *      as published by the Free Software Foundation; either version
  11  *      2 of the License, or (at your option) any later version.
  12  */
  13
  14 #undef DEBUG
  15
  16 #include <linux/config.h>
  17 #include <linux/kernel.h>
  18 #include <linux/pci.h>
  19 #include <linux/string.h>
  20 #include <linux/init.h>
  21 #include <linux/bootmem.h>
  22 #include <linux/mm.h>
  23 #include <linux/list.h>
  24 #include <linux/syscalls.h>
  25
  26 #include <asm/processor.h>
  27 #include <asm/io.h>
  28 #include <asm/prom.h>
  29 #include <asm/pci-bridge.h>
  30 #include <asm/byteorder.h>
  31 #include <asm/irq.h>
  32 #include <asm/machdep.h>
  33 #include <asm/udbg.h>
  34 #include <asm/ppc-pci.h>
  35
  36 #ifdef DEBUG
  37 #define DBG(fmt...) udbg_printf(fmt)
  38 #else
  39 #define DBG(fmt...)
  40 #endif
  41
  42 unsigned long pci_probe_only = 1;
  43 unsigned long pci_assign_all_buses = 0;
  44
  45 /*
  46  * legal IO pages under MAX_ISA_PORT.  This is to ensure we don't touch
  47  * devices we don't have access to.
  48  */
  49 unsigned long io_page_mask;
  50
  51 EXPORT_SYMBOL(io_page_mask);
  52
  53 #ifdef CONFIG_PPC_MULTIPLATFORM
  54 static void fixup_resource(struct resource *res, struct pci_dev *dev);
  55 static void do_bus_setup(struct pci_bus *bus);
  56 #endif
  57
  58 unsigned int pcibios_assign_all_busses(void)
  59 {
  60         return pci_assign_all_buses;
  61 }
  62
  63 /* pci_io_base -- the base address from which io bars are offsets.
  64  * This is the lowest I/O base address (so bar values are always positive),
  65  * and it *must* be the start of ISA space if an ISA bus exists because
  66  * ISA drivers use hard coded offsets.  If no ISA bus exists a dummy
  67  * page is mapped and isa_io_limit prevents access to it.
  68  */
  69 unsigned long isa_io_base;      /* NULL if no ISA bus */
  70 EXPORT_SYMBOL(isa_io_base);
  71 unsigned long pci_io_base;
  72 EXPORT_SYMBOL(pci_io_base);
  73
  74 void iSeries_pcibios_init(void);
  75
  76 LIST_HEAD(hose_list);
  77
  78 struct dma_mapping_ops pci_dma_ops;
  79 EXPORT_SYMBOL(pci_dma_ops);
  80
  81 int global_phb_number;          /* Global phb counter */
  82
  83 /* Cached ISA bridge dev. */
  84 struct pci_dev *ppc64_isabridge_dev = NULL;
  85
  86 static void fixup_broken_pcnet32(struct pci_dev* dev)
  87 {
  88         if ((dev->class>>8 == PCI_CLASS_NETWORK_ETHERNET)) {
  89                 dev->vendor = PCI_VENDOR_ID_AMD;
  90                 pci_write_config_word(dev, PCI_VENDOR_ID, PCI_VENDOR_ID_AMD);
  91         }
  92 }
  93 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TRIDENT, PCI_ANY_ID, fixup_broken_pcnet32);
  94
  95 void  pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
  96                               struct resource *res)
  97 {
  98         unsigned long offset = 0;
  99         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 100
 101         if (!hose)
 102                 return;
 103
 104         if (res->flags & IORESOURCE_IO)
 105                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
 106
 107         if (res->flags & IORESOURCE_MEM)
 108                 offset = hose->pci_mem_offset;
 109
 110         region->start = res->start - offset;
 111         region->end = res->end - offset;
 112 }
 113
 114 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 115                               struct pci_bus_region *region)
 116 {
 117         unsigned long offset = 0;
 118         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 119
 120         if (!hose)
 121                 return;
 122
 123         if (res->flags & IORESOURCE_IO)
 124                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
 125
 126         if (res->flags & IORESOURCE_MEM)
 127                 offset = hose->pci_mem_offset;
 128
 129         res->start = region->start + offset;
 130         res->end = region->end + offset;
 131 }
 132
 133 #ifdef CONFIG_HOTPLUG
 134 EXPORT_SYMBOL(pcibios_resource_to_bus);
 135 EXPORT_SYMBOL(pcibios_bus_to_resource);
 136 #endif
 137
 138 /*
 139  * We need to avoid collisions with `mirrored' VGA ports
 140  * and other strange ISA hardware, so we always want the
 141  * addresses to be allocated in the 0x000-0x0ff region
 142  * modulo 0x400.
 143  *
 144  * Why? Because some silly external IO cards only decode
 145  * the low 10 bits of the IO address. The 0x00-0xff region
 146  * is reserved for motherboard devices that decode all 16
 147  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 148  * but we want to try to avoid allocating at 0x2900-0x2bff
 149  * which might have be mirrored at 0x0100-0x03ff..
 150  */
 151 void pcibios_align_resource(void *data, struct resource *res,
 152                             unsigned long size, unsigned long align)
 153 {
 154         struct pci_dev *dev = data;
 155         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 156         unsigned long start = res->start;
 157         unsigned long alignto;
 158
 159         if (res->flags & IORESOURCE_IO) {
 160                 unsigned long offset = (unsigned long)hose->io_base_virt -
 161                                         pci_io_base;
 162                 /* Make sure we start at our min on all hoses */
 163                 if (start - offset < PCIBIOS_MIN_IO)
 164                         start = PCIBIOS_MIN_IO + offset;
 165
 166                 /*
 167                  * Put everything into 0x00-0xff region modulo 0x400
 168                  */
 169                 if (start & 0x300)
 170                         start = (start + 0x3ff) & ~0x3ff;
 171
 172         } else if (res->flags & IORESOURCE_MEM) {
 173                 /* Make sure we start at our min on all hoses */
 174                 if (start - hose->pci_mem_offset < PCIBIOS_MIN_MEM)
 175                         start = PCIBIOS_MIN_MEM + hose->pci_mem_offset;
 176
 177                 /* Align to multiple of size of minimum base.  */
 178                 alignto = max(0x1000UL, align);
 179                 start = ALIGN(start, alignto);
 180         }
 181
 182         res->start = start;
 183 }
 184
 185 static DEFINE_SPINLOCK(hose_spinlock);
 186
 187 /*
 188  * pci_controller(phb) initialized common variables.
 189  */
 190 void __devinit pci_setup_pci_controller(struct pci_controller *hose)
 191 {
 192         memset(hose, 0, sizeof(struct pci_controller));
 193
 194         spin_lock(&hose_spinlock);
 195         hose->global_number = global_phb_number++;
 196         list_add_tail(&hose->list_node, &hose_list);
 197         spin_unlock(&hose_spinlock);
 198 }
 199
 200 static void __init pcibios_claim_one_bus(struct pci_bus *b)
 201 {
 202         struct pci_dev *dev;
 203         struct pci_bus *child_bus;
 204
 205         list_for_each_entry(dev, &b->devices, bus_list) {
 206                 int i;
 207
 208                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 209                         struct resource *r = &dev->resource[i];
 210
 211                         if (r->parent || !r->start || !r->flags)
 212                                 continue;
 213                         pci_claim_resource(dev, i);
 214                 }
 215         }
 216
 217         list_for_each_entry(child_bus, &b->children, node)
 218                 pcibios_claim_one_bus(child_bus);
 219 }
 220
 221 #ifndef CONFIG_PPC_ISERIES
 222 static void __init pcibios_claim_of_setup(void)
 223 {
 224         struct pci_bus *b;
 225
 226         list_for_each_entry(b, &pci_root_buses, node)
 227                 pcibios_claim_one_bus(b);
 228 }
 229 #endif
 230
 231 #ifdef CONFIG_PPC_MULTIPLATFORM
 232 static u32 get_int_prop(struct device_node *np, const char *name, u32 def)
 233 {
 234         u32 *prop;
 235         int len;
 236
 237         prop = (u32 *) get_property(np, name, &len);
 238         if (prop && len >= 4)
 239                 return *prop;
 240         return def;
 241 }
 242
 243 static unsigned int pci_parse_of_flags(u32 addr0)
 244 {
 245         unsigned int flags = 0;
 246
 247         if (addr0 & 0x02000000) {
 248                 flags = IORESOURCE_MEM | PCI_BASE_ADDRESS_SPACE_MEMORY;
 249                 flags |= (addr0 >> 22) & PCI_BASE_ADDRESS_MEM_TYPE_64;
 250                 flags |= (addr0 >> 28) & PCI_BASE_ADDRESS_MEM_TYPE_1M;
 251                 if (addr0 & 0x40000000)
 252                         flags |= IORESOURCE_PREFETCH
 253                                  | PCI_BASE_ADDRESS_MEM_PREFETCH;
 254         } else if (addr0 & 0x01000000)
 255                 flags = IORESOURCE_IO | PCI_BASE_ADDRESS_SPACE_IO;
 256         return flags;
 257 }
 258
 259 #define GET_64BIT(prop, i)      ((((u64) (prop)[(i)]) << 32) | (prop)[(i)+1])
 260
 261 static void pci_parse_of_addrs(struct device_node *node, struct pci_dev *dev)
 262 {
 263         u64 base, size;
 264         unsigned int flags;
 265         struct resource *res;
 266         u32 *addrs, i;
 267         int proplen;
 268
 269         addrs = (u32 *) get_property(node, "assigned-addresses", &proplen);
 270         if (!addrs)
 271                 return;
 272         for (; proplen >= 20; proplen -= 20, addrs += 5) {
 273                 flags = pci_parse_of_flags(addrs[0]);
 274                 if (!flags)
 275                         continue;
 276                 base = GET_64BIT(addrs, 1);
 277                 size = GET_64BIT(addrs, 3);
 278                 if (!size)
 279                         continue;
 280                 i = addrs[0] & 0xff;
 281                 if (PCI_BASE_ADDRESS_0 <= i && i <= PCI_BASE_ADDRESS_5) {
 282                         res = &dev->resource[(i - PCI_BASE_ADDRESS_0) >> 2];
 283                 } else if (i == dev->rom_base_reg) {
 284                         res = &dev->resource[PCI_ROM_RESOURCE];
 285                         flags |= IORESOURCE_READONLY | IORESOURCE_CACHEABLE;
 286                 } else {
 287                         printk(KERN_ERR "PCI: bad cfg reg num 0x%x\n", i);
 288                         continue;
 289                 }
 290                 res->start = base;
 291                 res->end = base + size - 1;
 292                 res->flags = flags;
 293                 res->name = pci_name(dev);
 294                 fixup_resource(res, dev);
 295         }
 296 }
 297
 298 static struct pci_dev *of_create_pci_dev(struct device_node *node,
 299                                          struct pci_bus *bus, int devfn)
 300 {
 301         struct pci_dev *dev;
 302         const char *type;
 303
 304         dev = kmalloc(sizeof(struct pci_dev), GFP_KERNEL);
 305         if (!dev)
 306                 return NULL;
 307         type = get_property(node, "device_type", NULL);
 308         if (type == NULL)
 309                 type = "";
 310
 311         memset(dev, 0, sizeof(struct pci_dev));
 312         dev->bus = bus;
 313         dev->sysdata = node;
 314         dev->dev.parent = bus->bridge;
 315         dev->dev.bus = &pci_bus_type;
 316         dev->devfn = devfn;
 317         dev->multifunction = 0;         /* maybe a lie? */
 318
 319         dev->vendor = get_int_prop(node, "vendor-id", 0xffff);
 320         dev->device = get_int_prop(node, "device-id", 0xffff);
 321         dev->subsystem_vendor = get_int_prop(node, "subsystem-vendor-id", 0);
 322         dev->subsystem_device = get_int_prop(node, "subsystem-id", 0);
 323
 324         dev->cfg_size = 256; /*pci_cfg_space_size(dev);*/
 325
 326         sprintf(pci_name(dev), "%04x:%02x:%02x.%d", pci_domain_nr(bus),
 327                 dev->bus->number, PCI_SLOT(devfn), PCI_FUNC(devfn));
 328         dev->class = get_int_prop(node, "class-code", 0);
 329
 330         dev->current_state = 4;         /* unknown power state */
 331
 332         if (!strcmp(type, "pci")) {
 333                 /* a PCI-PCI bridge */
 334                 dev->hdr_type = PCI_HEADER_TYPE_BRIDGE;
 335                 dev->rom_base_reg = PCI_ROM_ADDRESS1;
 336         } else if (!strcmp(type, "cardbus")) {
 337                 dev->hdr_type = PCI_HEADER_TYPE_CARDBUS;
 338         } else {
 339                 dev->hdr_type = PCI_HEADER_TYPE_NORMAL;
 340                 dev->rom_base_reg = PCI_ROM_ADDRESS;
 341                 dev->irq = NO_IRQ;
 342                 if (node->n_intrs > 0) {
 343                         dev->irq = node->intrs[0].line;
 344                         pci_write_config_byte(dev, PCI_INTERRUPT_LINE,
 345                                               dev->irq);
 346                 }
 347         }
 348
 349         pci_parse_of_addrs(node, dev);
 350
 351         pci_device_add(dev, bus);
 352
 353         /* XXX pci_scan_msi_device(dev); */
 354
 355         return dev;
 356 }
 357
 358 static void of_scan_pci_bridge(struct device_node *node, struct pci_dev *dev);
 359
 360 static void __devinit of_scan_bus(struct device_node *node,
 361                                   struct pci_bus *bus)
 362 {
 363         struct device_node *child = NULL;
 364         u32 *reg;
 365         int reglen, devfn;
 366         struct pci_dev *dev;
 367
 368         while ((child = of_get_next_child(node, child)) != NULL) {
 369                 reg = (u32 *) get_property(child, "reg", &reglen);
 370                 if (reg == NULL || reglen < 20)
 371                         continue;
 372                 devfn = (reg[0] >> 8) & 0xff;
 373                 /* create a new pci_dev for this device */
 374                 dev = of_create_pci_dev(child, bus, devfn);
 375                 if (!dev)
 376                         continue;
 377                 if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 378                     dev->hdr_type == PCI_HEADER_TYPE_CARDBUS)
 379                         of_scan_pci_bridge(child, dev);
 380         }
 381
 382         do_bus_setup(bus);
 383 }
 384
 385 static void __devinit of_scan_pci_bridge(struct device_node *node,
 386                                          struct pci_dev *dev)
 387 {
 388         struct pci_bus *bus;
 389         u32 *busrange, *ranges;
 390         int len, i, mode;
 391         struct resource *res;
 392         unsigned int flags;
 393         u64 size;
 394
 395         /* parse bus-range property */
 396         busrange = (u32 *) get_property(node, "bus-range", &len);
 397         if (busrange == NULL || len != 8) {
 398                 printk(KERN_ERR "Can't get bus-range for PCI-PCI bridge %s\n",
 399                        node->full_name);
 400                 return;
 401         }
 402         ranges = (u32 *) get_property(node, "ranges", &len);
 403         if (ranges == NULL) {
 404                 printk(KERN_ERR "Can't get ranges for PCI-PCI bridge %s\n",
 405                        node->full_name);
 406                 return;
 407         }
 408
 409         bus = pci_add_new_bus(dev->bus, dev, busrange[0]);
 410         if (!bus) {
 411                 printk(KERN_ERR "Failed to create pci bus for %s\n",
 412                        node->full_name);
 413                 return;
 414         }
 415
 416         bus->primary = dev->bus->number;
 417         bus->subordinate = busrange[1];
 418         bus->bridge_ctl = 0;
 419         bus->sysdata = node;
 420
 421         /* parse ranges property */
 422         /* PCI #address-cells == 3 and #size-cells == 2 always */
 423         res = &dev->resource[PCI_BRIDGE_RESOURCES];
 424         for (i = 0; i < PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES; ++i) {
 425                 res->flags = 0;
 426                 bus->resource[i] = res;
 427                 ++res;
 428         }
 429         i = 1;
 430         for (; len >= 32; len -= 32, ranges += 8) {
 431                 flags = pci_parse_of_flags(ranges[0]);
 432                 size = GET_64BIT(ranges, 6);
 433                 if (flags == 0 || size == 0)
 434                         continue;
 435                 if (flags & IORESOURCE_IO) {
 436                         res = bus->resource[0];
 437                         if (res->flags) {
 438                                 printk(KERN_ERR "PCI: ignoring extra I/O range"
 439                                        " for bridge %s\n", node->full_name);
 440                                 continue;
 441                         }
 442                 } else {
 443                         if (i >= PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES) {
 444                                 printk(KERN_ERR "PCI: too many memory ranges"
 445                                        " for bridge %s\n", node->full_name);
 446                                 continue;
 447                         }
 448                         res = bus->resource[i];
 449                         ++i;
 450                 }
 451                 res->start = GET_64BIT(ranges, 1);
 452                 res->end = res->start + size - 1;
 453                 res->flags = flags;
 454                 fixup_resource(res, dev);
 455         }
 456         sprintf(bus->name, "PCI Bus %04x:%02x", pci_domain_nr(bus),
 457                 bus->number);
 458
 459         mode = PCI_PROBE_NORMAL;
 460         if (ppc_md.pci_probe_mode)
 461                 mode = ppc_md.pci_probe_mode(bus);
 462         if (mode == PCI_PROBE_DEVTREE)
 463                 of_scan_bus(node, bus);
 464         else if (mode == PCI_PROBE_NORMAL)
 465                 pci_scan_child_bus(bus);
 466 }
 467 #endif /* CONFIG_PPC_MULTIPLATFORM */
 468
 469 static void __devinit scan_phb(struct pci_controller *hose)
 470 {
 471         struct pci_bus *bus;
 472         struct device_node *node = hose->arch_data;
 473         int i, mode;
 474         struct resource *res;
 475
 476         bus = pci_create_bus(NULL, hose->first_busno, hose->ops, node);
 477         if (bus == NULL) {
 478                 printk(KERN_ERR "Failed to create bus for PCI domain %04x\n",
 479                        hose->global_number);
 480                 return;
 481         }
 482         bus->secondary = hose->first_busno;
 483         hose->bus = bus;
 484
 485         bus->resource[0] = res = &hose->io_resource;
 486         if (res->flags && request_resource(&ioport_resource, res))
 487                 printk(KERN_ERR "Failed to request PCI IO region "
 488                        "on PCI domain %04x\n", hose->global_number);
 489
 490         for (i = 0; i < 3; ++i) {
 491                 res = &hose->mem_resources[i];
 492                 bus->resource[i+1] = res;
 493                 if (res->flags && request_resource(&iomem_resource, res))
 494                         printk(KERN_ERR "Failed to request PCI memory region "
 495                                "on PCI domain %04x\n", hose->global_number);
 496         }
 497
 498         mode = PCI_PROBE_NORMAL;
 499 #ifdef CONFIG_PPC_MULTIPLATFORM
 500         if (ppc_md.pci_probe_mode)
 501                 mode = ppc_md.pci_probe_mode(bus);
 502         if (mode == PCI_PROBE_DEVTREE) {
 503                 bus->subordinate = hose->last_busno;
 504                 of_scan_bus(node, bus);
 505         }
 506 #endif /* CONFIG_PPC_MULTIPLATFORM */
 507         if (mode == PCI_PROBE_NORMAL)
 508                 hose->last_busno = bus->subordinate = pci_scan_child_bus(bus);
 509         pci_bus_add_devices(bus);
 510 }
 511
 512 static int __init pcibios_init(void)
 513 {
 514         struct pci_controller *hose, *tmp;
 515
 516         /* For now, override phys_mem_access_prot. If we need it,
 517          * later, we may move that initialization to each ppc_md
 518          */
 519         ppc_md.phys_mem_access_prot = pci_phys_mem_access_prot;
 520
 521 #ifdef CONFIG_PPC_ISERIES
 522         iSeries_pcibios_init();
 523 #endif
 524
 525         printk("PCI: Probing PCI hardware\n");
 526
 527         /* Scan all of the recorded PCI controllers.  */
 528         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 529                 scan_phb(hose);
 530
 531 #ifndef CONFIG_PPC_ISERIES
 532         if (pci_probe_only)
 533                 pcibios_claim_of_setup();
 534         else
 535                 /* FIXME: `else' will be removed when
 536                    pci_assign_unassigned_resources() is able to work
 537                    correctly with [partially] allocated PCI tree. */
 538                 pci_assign_unassigned_resources();
 539 #endif /* !CONFIG_PPC_ISERIES */
 540
 541         /* Call machine dependent final fixup */
 542         if (ppc_md.pcibios_fixup)
 543                 ppc_md.pcibios_fixup();
 544
 545         /* Cache the location of the ISA bridge (if we have one) */
 546         ppc64_isabridge_dev = pci_get_class(PCI_CLASS_BRIDGE_ISA << 8, NULL);
 547         if (ppc64_isabridge_dev != NULL)
 548                 printk("ISA bridge at %s\n", pci_name(ppc64_isabridge_dev));
 549
 550         printk("PCI: Probing PCI hardware done\n");
 551
 552         return 0;
 553 }
 554
 555 subsys_initcall(pcibios_init);
 556
 557 char __init *pcibios_setup(char *str)
 558 {
 559         return str;
 560 }
 561
 562 int pcibios_enable_device(struct pci_dev *dev, int mask)
 563 {
 564         u16 cmd, oldcmd;
 565         int i;
 566
 567         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 568         oldcmd = cmd;
 569
 570         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 571                 struct resource *res = &dev->resource[i];
 572
 573                 /* Only set up the requested stuff */
 574                 if (!(mask & (1<<i)))
 575                         continue;
 576
 577                 if (res->flags & IORESOURCE_IO)
 578                         cmd |= PCI_COMMAND_IO;
 579                 if (res->flags & IORESOURCE_MEM)
 580                         cmd |= PCI_COMMAND_MEMORY;
 581         }
 582
 583         if (cmd != oldcmd) {
 584                 printk(KERN_DEBUG "PCI: Enabling device: (%s), cmd %x\n",
 585                        pci_name(dev), cmd);
 586                 /* Enable the appropriate bits in the PCI command register.  */
 587                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 588         }
 589         return 0;
 590 }
 591
 592 /*
 593  * Return the domain number for this bus.
 594  */
 595 int pci_domain_nr(struct pci_bus *bus)
 596 {
 597 #ifdef CONFIG_PPC_ISERIES
 598         return 0;
 599 #else
 600         struct pci_controller *hose = pci_bus_to_host(bus);
 601
 602         return hose->global_number;
 603 #endif
 604 }
 605
 606 EXPORT_SYMBOL(pci_domain_nr);
 607
 608 /* Decide whether to display the domain number in /proc */
 609 int pci_proc_domain(struct pci_bus *bus)
 610 {
 611 #ifdef CONFIG_PPC_ISERIES
 612         return 0;
 613 #else
 614         struct pci_controller *hose = pci_bus_to_host(bus);
 615         return hose->buid;
 616 #endif
 617 }
 618
 619 /*
 620  * Platform support for /proc/bus/pci/X/Y mmap()s,
 621  * modelled on the sparc64 implementation by Dave Miller.
 622  *  -- paulus.
 623  */
 624
 625 /*
 626  * Adjust vm_pgoff of VMA such that it is the physical page offset
 627  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 628  *
 629  * Basically, the user finds the base address for his device which he wishes
 630  * to mmap.  They read the 32-bit value from the config space base register,
 631  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 632  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 633  *
 634  * Returns negative error code on failure, zero on success.
 635  */
 636 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 637                                                unsigned long *offset,
 638                                                enum pci_mmap_state mmap_state)
 639 {
 640         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 641         unsigned long io_offset = 0;
 642         int i, res_bit;
 643
 644         if (hose == 0)
 645                 return NULL;            /* should never happen */
 646
 647         /* If memory, add on the PCI bridge address offset */
 648         if (mmap_state == pci_mmap_mem) {
 649                 *offset += hose->pci_mem_offset;
 650                 res_bit = IORESOURCE_MEM;
 651         } else {
 652                 io_offset = (unsigned long)hose->io_base_virt - pci_io_base;
 653                 *offset += io_offset;
 654                 res_bit = IORESOURCE_IO;
 655         }
 656
 657         /*
 658          * Check that the offset requested corresponds to one of the
 659          * resources of the device.
 660          */
 661         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 662                 struct resource *rp = &dev->resource[i];
 663                 int flags = rp->flags;
 664
 665                 /* treat ROM as memory (should be already) */
 666                 if (i == PCI_ROM_RESOURCE)
 667                         flags |= IORESOURCE_MEM;
 668
 669                 /* Active and same type? */
 670                 if ((flags & res_bit) == 0)
 671                         continue;
 672
 673                 /* In the range of this resource? */
 674                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 675                         continue;
 676
 677                 /* found it! construct the final physical address */
 678                 if (mmap_state == pci_mmap_io)
 679                         *offset += hose->io_base_phys - io_offset;
 680                 return rp;
 681         }
 682
 683         return NULL;
 684 }
 685
 686 /*
 687  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 688  * device mapping.
 689  */
 690 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 691                                       pgprot_t protection,
 692                                       enum pci_mmap_state mmap_state,
 693                                       int write_combine)
 694 {
 695         unsigned long prot = pgprot_val(protection);
 696
 697         /* Write combine is always 0 on non-memory space mappings. On
 698          * memory space, if the user didn't pass 1, we check for a
 699          * "prefetchable" resource. This is a bit hackish, but we use
 700          * this to workaround the inability of /sysfs to provide a write
 701          * combine bit
 702          */
 703         if (mmap_state != pci_mmap_mem)
 704                 write_combine = 0;
 705         else if (write_combine == 0) {
 706                 if (rp->flags & IORESOURCE_PREFETCH)
 707                         write_combine = 1;
 708         }
 709
 710         /* XXX would be nice to have a way to ask for write-through */
 711         prot |= _PAGE_NO_CACHE;
 712         if (write_combine)
 713                 prot &= ~_PAGE_GUARDED;
 714         else
 715                 prot |= _PAGE_GUARDED;
 716
 717         printk("PCI map for %s:%lx, prot: %lx\n", pci_name(dev), rp->start,
 718                prot);
 719
 720         return __pgprot(prot);
 721 }
 722
 723 /*
 724  * This one is used by /dev/mem and fbdev who have no clue about the
 725  * PCI device, it tries to find the PCI device first and calls the
 726  * above routine
 727  */
 728 pgprot_t pci_phys_mem_access_prot(struct file *file,
 729                                   unsigned long pfn,
 730                                   unsigned long size,
 731                                   pgprot_t protection)
 732 {
 733         struct pci_dev *pdev = NULL;
 734         struct resource *found = NULL;
 735         unsigned long prot = pgprot_val(protection);
 736         unsigned long offset = pfn << PAGE_SHIFT;
 737         int i;
 738
 739         if (page_is_ram(pfn))
 740                 return __pgprot(prot);
 741
 742         prot |= _PAGE_NO_CACHE | _PAGE_GUARDED;
 743
 744         for_each_pci_dev(pdev) {
 745                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 746                         struct resource *rp = &pdev->resource[i];
 747                         int flags = rp->flags;
 748
 749                         /* Active and same type? */
 750                         if ((flags & IORESOURCE_MEM) == 0)
 751                                 continue;
 752                         /* In the range of this resource? */
 753                         if (offset < (rp->start & PAGE_MASK) ||
 754                             offset > rp->end)
 755                                 continue;
 756                         found = rp;
 757                         break;
 758                 }
 759                 if (found)
 760                         break;
 761         }
 762         if (found) {
 763                 if (found->flags & IORESOURCE_PREFETCH)
 764                         prot &= ~_PAGE_GUARDED;
 765                 pci_dev_put(pdev);
 766         }
 767
 768         DBG("non-PCI map for %lx, prot: %lx\n", offset, prot);
 769
 770         return __pgprot(prot);
 771 }
 772
 773
 774 /*
 775  * Perform the actual remap of the pages for a PCI device mapping, as
 776  * appropriate for this architecture.  The region in the process to map
 777  * is described by vm_start and vm_end members of VMA, the base physical
 778  * address is found in vm_pgoff.
 779  * The pci device structure is provided so that architectures may make mapping
 780  * decisions on a per-device or per-bus basis.
 781  *
 782  * Returns a negative error code on failure, zero on success.
 783  */
 784 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 785                         enum pci_mmap_state mmap_state,
 786                         int write_combine)
 787 {
 788         unsigned long offset = vma->vm_pgoff << PAGE_SHIFT;
 789         struct resource *rp;
 790         int ret;
 791
 792         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 793         if (rp == NULL)
 794                 return -EINVAL;
 795
 796         vma->vm_pgoff = offset >> PAGE_SHIFT;
 797         vma->vm_flags |= VM_SHM | VM_LOCKED | VM_IO;
 798         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 799                                                   vma->vm_page_prot,
 800                                                   mmap_state, write_combine);
 801
 802         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 803                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 804
 805         return ret;
 806 }
 807
 808 #ifdef CONFIG_PPC_MULTIPLATFORM
 809 static ssize_t pci_show_devspec(struct device *dev, struct device_attribute *attr, char *buf)
 810 {
 811         struct pci_dev *pdev;
 812         struct device_node *np;
 813
 814         pdev = to_pci_dev (dev);
 815         np = pci_device_to_OF_node(pdev);
 816         if (np == NULL || np->full_name == NULL)
 817                 return 0;
 818         return sprintf(buf, "%s", np->full_name);
 819 }
 820 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
 821 #endif /* CONFIG_PPC_MULTIPLATFORM */
 822
 823 void pcibios_add_platform_entries(struct pci_dev *pdev)
 824 {
 825 #ifdef CONFIG_PPC_MULTIPLATFORM
 826         device_create_file(&pdev->dev, &dev_attr_devspec);
 827 #endif /* CONFIG_PPC_MULTIPLATFORM */
 828 }
 829
 830 #ifdef CONFIG_PPC_MULTIPLATFORM
 831
 832 #define ISA_SPACE_MASK 0x1
 833 #define ISA_SPACE_IO 0x1
 834
 835 static void __devinit pci_process_ISA_OF_ranges(struct device_node *isa_node,
 836                                       unsigned long phb_io_base_phys,
 837                                       void __iomem * phb_io_base_virt)
 838 {
 839         struct isa_range *range;
 840         unsigned long pci_addr;
 841         unsigned int isa_addr;
 842         unsigned int size;
 843         int rlen = 0;
 844
 845         range = (struct isa_range *) get_property(isa_node, "ranges", &rlen);
 846         if (range == NULL || (rlen < sizeof(struct isa_range))) {
 847                 printk(KERN_ERR "no ISA ranges or unexpected isa range size,"
 848                        "mapping 64k\n");
 849                 __ioremap_explicit(phb_io_base_phys,
 850                                    (unsigned long)phb_io_base_virt,
 851                                    0x10000, _PAGE_NO_CACHE | _PAGE_GUARDED);
 852                 return;
 853         }
 854
 855         /* From "ISA Binding to 1275"
 856          * The ranges property is laid out as an array of elements,
 857          * each of which comprises:
 858          *   cells 0 - 1:       an ISA address
 859          *   cells 2 - 4:       a PCI address
 860          *                      (size depending on dev->n_addr_cells)
 861          *   cell 5:            the size of the range
 862          */
 863         if ((range->isa_addr.a_hi && ISA_SPACE_MASK) == ISA_SPACE_IO) {
 864                 isa_addr = range->isa_addr.a_lo;
 865                 pci_addr = (unsigned long) range->pci_addr.a_mid << 32 |
 866                         range->pci_addr.a_lo;
 867
 868                 /* Assume these are both zero */
 869                 if ((pci_addr != 0) || (isa_addr != 0)) {
 870                         printk(KERN_ERR "unexpected isa to pci mapping: %s\n",
 871                                         __FUNCTION__);
 872                         return;
 873                 }
 874
 875                 size = PAGE_ALIGN(range->size);
 876
 877                 __ioremap_explicit(phb_io_base_phys,
 878                                    (unsigned long) phb_io_base_virt,
 879                                    size, _PAGE_NO_CACHE | _PAGE_GUARDED);
 880         }
 881 }
 882
 883 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
 884                                             struct device_node *dev, int prim)
 885 {
 886         unsigned int *ranges, pci_space;
 887         unsigned long size;
 888         int rlen = 0;
 889         int memno = 0;
 890         struct resource *res;
 891         int np, na = prom_n_addr_cells(dev);
 892         unsigned long pci_addr, cpu_phys_addr;
 893
 894         np = na + 5;
 895
 896         /* From "PCI Binding to 1275"
 897          * The ranges property is laid out as an array of elements,
 898          * each of which comprises:
 899          *   cells 0 - 2:       a PCI address
 900          *   cells 3 or 3+4:    a CPU physical address
 901          *                      (size depending on dev->n_addr_cells)
 902          *   cells 4+5 or 5+6:  the size of the range
 903          */
 904         rlen = 0;
 905         hose->io_base_phys = 0;
 906         ranges = (unsigned int *) get_property(dev, "ranges", &rlen);
 907         while ((rlen -= np * sizeof(unsigned int)) >= 0) {
 908                 res = NULL;
 909                 pci_space = ranges[0];
 910                 pci_addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 911
 912                 cpu_phys_addr = ranges[3];
 913                 if (na >= 2)
 914                         cpu_phys_addr = (cpu_phys_addr << 32) | ranges[4];
 915
 916                 size = ((unsigned long)ranges[na+3] << 32) | ranges[na+4];
 917                 ranges += np;
 918                 if (size == 0)
 919                         continue;
 920
 921                 /* Now consume following elements while they are contiguous */
 922                 while (rlen >= np * sizeof(unsigned int)) {
 923                         unsigned long addr, phys;
 924
 925                         if (ranges[0] != pci_space)
 926                                 break;
 927                         addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 928                         phys = ranges[3];
 929                         if (na >= 2)
 930                                 phys = (phys << 32) | ranges[4];
 931                         if (addr != pci_addr + size ||
 932                             phys != cpu_phys_addr + size)
 933                                 break;
 934
 935                         size += ((unsigned long)ranges[na+3] << 32)
 936                                 | ranges[na+4];
 937                         ranges += np;
 938                         rlen -= np * sizeof(unsigned int);
 939                 }
 940
 941                 switch ((pci_space >> 24) & 0x3) {
 942                 case 1:         /* I/O space */
 943                         hose->io_base_phys = cpu_phys_addr;
 944                         hose->pci_io_size = size;
 945
 946                         res = &hose->io_resource;
 947                         res->flags = IORESOURCE_IO;
 948                         res->start = pci_addr;
 949                         DBG("phb%d: IO 0x%lx -> 0x%lx\n", hose->global_number,
 950                                     res->start, res->start + size - 1);
 951                         break;
 952                 case 2:         /* memory space */
 953                         memno = 0;
 954                         while (memno < 3 && hose->mem_resources[memno].flags)
 955                                 ++memno;
 956
 957                         if (memno == 0)
 958                                 hose->pci_mem_offset = cpu_phys_addr - pci_addr;
 959                         if (memno < 3) {
 960                                 res = &hose->mem_resources[memno];
 961                                 res->flags = IORESOURCE_MEM;
 962                                 res->start = cpu_phys_addr;
 963                                 DBG("phb%d: MEM 0x%lx -> 0x%lx\n", hose->global_number,
 964                                             res->start, res->start + size - 1);
 965                         }
 966                         break;
 967                 }
 968                 if (res != NULL) {
 969                         res->name = dev->full_name;
 970                         res->end = res->start + size - 1;
 971                         res->parent = NULL;
 972                         res->sibling = NULL;
 973                         res->child = NULL;
 974                 }
 975         }
 976 }
 977
 978 void __init pci_setup_phb_io(struct pci_controller *hose, int primary)
 979 {
 980         unsigned long size = hose->pci_io_size;
 981         unsigned long io_virt_offset;
 982         struct resource *res;
 983         struct device_node *isa_dn;
 984
 985         hose->io_base_virt = reserve_phb_iospace(size);
 986         DBG("phb%d io_base_phys 0x%lx io_base_virt 0x%lx\n",
 987                 hose->global_number, hose->io_base_phys,
 988                 (unsigned long) hose->io_base_virt);
 989
 990         if (primary) {
 991                 pci_io_base = (unsigned long)hose->io_base_virt;
 992                 isa_dn = of_find_node_by_type(NULL, "isa");
 993                 if (isa_dn) {
 994                         isa_io_base = pci_io_base;
 995                         pci_process_ISA_OF_ranges(isa_dn, hose->io_base_phys,
 996                                                 hose->io_base_virt);
 997                         of_node_put(isa_dn);
 998                         /* Allow all IO */
 999                         io_page_mask = -1;
1000                 }
1001         }
1002
1003         io_virt_offset = (unsigned long)hose->io_base_virt - pci_io_base;
1004         res = &hose->io_resource;
1005         res->start += io_virt_offset;
1006         res->end += io_virt_offset;
1007 }
1008
1009 void __devinit pci_setup_phb_io_dynamic(struct pci_controller *hose,
1010                                         int primary)
1011 {
1012         unsigned long size = hose->pci_io_size;
1013         unsigned long io_virt_offset;
1014         struct resource *res;
1015
1016         hose->io_base_virt = __ioremap(hose->io_base_phys, size,
1017                                         _PAGE_NO_CACHE | _PAGE_GUARDED);
1018         DBG("phb%d io_base_phys 0x%lx io_base_virt 0x%lx\n",
1019                 hose->global_number, hose->io_base_phys,
1020                 (unsigned long) hose->io_base_virt);
1021
1022         if (primary)
1023                 pci_io_base = (unsigned long)hose->io_base_virt;
1024
1025         io_virt_offset = (unsigned long)hose->io_base_virt - pci_io_base;
1026         res = &hose->io_resource;
1027         res->start += io_virt_offset;
1028         res->end += io_virt_offset;
1029 }
1030
1031
1032 static int get_bus_io_range(struct pci_bus *bus, unsigned long *start_phys,
1033                                 unsigned long *start_virt, unsigned long *size)
1034 {
1035         struct pci_controller *hose = pci_bus_to_host(bus);
1036         struct pci_bus_region region;
1037         struct resource *res;
1038
1039         if (bus->self) {
1040                 res = bus->resource[0];
1041                 pcibios_resource_to_bus(bus->self, &region, res);
1042                 *start_phys = hose->io_base_phys + region.start;
1043                 *start_virt = (unsigned long) hose->io_base_virt +
1044                                 region.start;
1045                 if (region.end > region.start)
1046                         *size = region.end - region.start + 1;
1047                 else {
1048                         printk("%s(): unexpected region 0x%lx->0x%lx\n",
1049                                         __FUNCTION__, region.start, region.end);
1050                         return 1;
1051                 }
1052
1053         } else {
1054                 /* Root Bus */
1055                 res = &hose->io_resource;
1056                 *start_phys = hose->io_base_phys;
1057                 *start_virt = (unsigned long) hose->io_base_virt;
1058                 if (res->end > res->start)
1059                         *size = res->end - res->start + 1;
1060                 else {
1061                         printk("%s(): unexpected region 0x%lx->0x%lx\n",
1062                                         __FUNCTION__, res->start, res->end);
1063                         return 1;
1064                 }
1065         }
1066
1067         return 0;
1068 }
1069
1070 int unmap_bus_range(struct pci_bus *bus)
1071 {
1072         unsigned long start_phys;
1073         unsigned long start_virt;
1074         unsigned long size;
1075
1076         if (!bus) {
1077                 printk(KERN_ERR "%s() expected bus\n", __FUNCTION__);
1078                 return 1;
1079         }
1080
1081         if (get_bus_io_range(bus, &start_phys, &start_virt, &size))
1082                 return 1;
1083         if (iounmap_explicit((void __iomem *) start_virt, size))
1084                 return 1;
1085
1086         return 0;
1087 }
1088 EXPORT_SYMBOL(unmap_bus_range);
1089
1090 int remap_bus_range(struct pci_bus *bus)
1091 {
1092         unsigned long start_phys;
1093         unsigned long start_virt;
1094         unsigned long size;
1095
1096         if (!bus) {
1097                 printk(KERN_ERR "%s() expected bus\n", __FUNCTION__);
1098                 return 1;
1099         }
1100
1101
1102         if (get_bus_io_range(bus, &start_phys, &start_virt, &size))
1103                 return 1;
1104         printk("mapping IO %lx -> %lx, size: %lx\n", start_phys, start_virt, size);
1105         if (__ioremap_explicit(start_phys, start_virt, size,
1106                                _PAGE_NO_CACHE | _PAGE_GUARDED))
1107                 return 1;
1108
1109         return 0;
1110 }
1111 EXPORT_SYMBOL(remap_bus_range);
1112
1113 void phbs_remap_io(void)
1114 {
1115         struct pci_controller *hose, *tmp;
1116
1117         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1118                 remap_bus_range(hose->bus);
1119 }
1120
1121 /*
1122  * ppc64 can have multifunction devices that do not respond to function 0.
1123  * In this case we must scan all functions.
1124  * XXX this can go now, we use the OF device tree in all the
1125  * cases that caused problems. -- paulus
1126  */
1127 int pcibios_scan_all_fns(struct pci_bus *bus, int devfn)
1128 {
1129        return 0;
1130 }
1131
1132 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
1133 {
1134         struct pci_controller *hose = pci_bus_to_host(dev->bus);
1135         unsigned long start, end, mask, offset;
1136
1137         if (res->flags & IORESOURCE_IO) {
1138                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
1139
1140                 start = res->start += offset;
1141                 end = res->end += offset;
1142
1143                 /* Need to allow IO access to pages that are in the
1144                    ISA range */
1145                 if (start < MAX_ISA_PORT) {
1146                         if (end > MAX_ISA_PORT)
1147                                 end = MAX_ISA_PORT;
1148
1149                         start >>= PAGE_SHIFT;
1150                         end >>= PAGE_SHIFT;
1151
1152                         /* get the range of pages for the map */
1153                         mask = ((1 << (end+1)) - 1) ^ ((1 << start) - 1);
1154                         io_page_mask |= mask;
1155                 }
1156         } else if (res->flags & IORESOURCE_MEM) {
1157                 res->start += hose->pci_mem_offset;
1158                 res->end += hose->pci_mem_offset;
1159         }
1160 }
1161
1162 void __devinit pcibios_fixup_device_resources(struct pci_dev *dev,
1163                                               struct pci_bus *bus)
1164 {
1165         /* Update device resources.  */
1166         int i;
1167
1168         for (i = 0; i < PCI_NUM_RESOURCES; i++)
1169                 if (dev->resource[i].flags)
1170                         fixup_resource(&dev->resource[i], dev);
1171 }
1172 EXPORT_SYMBOL(pcibios_fixup_device_resources);
1173
1174 static void __devinit do_bus_setup(struct pci_bus *bus)
1175 {
1176         struct pci_dev *dev;
1177
1178         ppc_md.iommu_bus_setup(bus);
1179
1180         list_for_each_entry(dev, &bus->devices, bus_list)
1181                 ppc_md.iommu_dev_setup(dev);
1182
1183         if (ppc_md.irq_bus_setup)
1184                 ppc_md.irq_bus_setup(bus);
1185 }
1186
1187 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
1188 {
1189         struct pci_dev *dev = bus->self;
1190
1191         if (dev && pci_probe_only &&
1192             (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
1193                 /* This is a subordinate bridge */
1194
1195                 pci_read_bridge_bases(bus);
1196                 pcibios_fixup_device_resources(dev, bus);
1197         }
1198
1199         do_bus_setup(bus);
1200
1201         if (!pci_probe_only)
1202                 return;
1203
1204         list_for_each_entry(dev, &bus->devices, bus_list)
1205                 if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1206                         pcibios_fixup_device_resources(dev, bus);
1207 }
1208 EXPORT_SYMBOL(pcibios_fixup_bus);
1209
1210 /*
1211  * Reads the interrupt pin to determine if interrupt is use by card.
1212  * If the interrupt is used, then gets the interrupt line from the
1213  * openfirmware and sets it in the pci_dev and pci_config line.
1214  */
1215 int pci_read_irq_line(struct pci_dev *pci_dev)
1216 {
1217         u8 intpin;
1218         struct device_node *node;
1219
1220         pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &intpin);
1221         if (intpin == 0)
1222                 return 0;
1223
1224         node = pci_device_to_OF_node(pci_dev);
1225         if (node == NULL)
1226                 return -1;
1227
1228         if (node->n_intrs == 0)
1229                 return -1;
1230
1231         pci_dev->irq = node->intrs[0].line;
1232
1233         pci_write_config_byte(pci_dev, PCI_INTERRUPT_LINE, pci_dev->irq);
1234
1235         return 0;
1236 }
1237 EXPORT_SYMBOL(pci_read_irq_line);
1238
1239 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1240                           const struct resource *rsrc,
1241                           u64 *start, u64 *end)
1242 {
1243         struct pci_controller *hose = pci_bus_to_host(dev->bus);
1244         unsigned long offset = 0;
1245
1246         if (hose == NULL)
1247                 return;
1248
1249         if (rsrc->flags & IORESOURCE_IO)
1250                 offset = pci_io_base - (unsigned long)hose->io_base_virt +
1251                         hose->io_base_phys;
1252
1253         *start = rsrc->start + offset;
1254         *end = rsrc->end + offset;
1255 }
1256
1257 #endif /* CONFIG_PPC_MULTIPLATFORM */
1258
1259
1260 #define IOBASE_BRIDGE_NUMBER    0
1261 #define IOBASE_MEMORY           1
1262 #define IOBASE_IO               2
1263 #define IOBASE_ISA_IO           3
1264 #define IOBASE_ISA_MEM          4
1265
1266 long sys_pciconfig_iobase(long which, unsigned long in_bus,
1267                           unsigned long in_devfn)
1268 {
1269         struct pci_controller* hose;
1270         struct list_head *ln;
1271         struct pci_bus *bus = NULL;
1272         struct device_node *hose_node;
1273
1274         /* Argh ! Please forgive me for that hack, but that's the
1275          * simplest way to get existing XFree to not lockup on some
1276          * G5 machines... So when something asks for bus 0 io base
1277          * (bus 0 is HT root), we return the AGP one instead.
1278          */
1279 #ifdef CONFIG_PPC_PMAC
1280         if (systemcfg->platform == PLATFORM_POWERMAC &&
1281             machine_is_compatible("MacRISC4"))
1282                 if (in_bus == 0)
1283                         in_bus = 0xf0;
1284 #endif /* CONFIG_PPC_PMAC */
1285
1286         /* That syscall isn't quite compatible with PCI domains, but it's
1287          * used on pre-domains setup. We return the first match
1288          */
1289
1290         for (ln = pci_root_buses.next; ln != &pci_root_buses; ln = ln->next) {
1291                 bus = pci_bus_b(ln);
1292                 if (in_bus >= bus->number && in_bus < (bus->number + bus->subordinate))
1293                         break;
1294                 bus = NULL;
1295         }
1296         if (bus == NULL || bus->sysdata == NULL)
1297                 return -ENODEV;
1298
1299         hose_node = (struct device_node *)bus->sysdata;
1300         hose = PCI_DN(hose_node)->phb;
1301
1302         switch (which) {
1303         case IOBASE_BRIDGE_NUMBER:
1304                 return (long)hose->first_busno;
1305         case IOBASE_MEMORY:
1306                 return (long)hose->pci_mem_offset;
1307         case IOBASE_IO:
1308                 return (long)hose->io_base_phys;
1309         case IOBASE_ISA_IO:
1310                 return (long)isa_io_base;
1311         case IOBASE_ISA_MEM:
1312                 return -EINVAL;
1313         }
1314
1315         return -EOPNOTSUPP;
1316 }