arch/mips/jmr3927/rbhma3100/setup.c

   1 /***********************************************************************
   2  *
   3  * Copyright 2001 MontaVista Software Inc.
   4  * Author: MontaVista Software, Inc.
   5  *              ahennessy@mvista.com
   6  *
   7  * Based on arch/mips/ddb5xxx/ddb5477/setup.c
   8  *
   9  *     Setup file for JMR3927.
  10  *
  11  * Copyright (C) 2000-2001 Toshiba Corporation
  12  *
  13  *  This program is free software; you can redistribute  it and/or modify it
  14  *  under  the terms of  the GNU General  Public License as published by the
  15  *  Free Software Foundation;  either version 2 of the  License, or (at your
  16  *  option) any later version.
  17  *
  18  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  19  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  20  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  21  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  22  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  23  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  24  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  25  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  26  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  27  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  28  *
  29  *  You should have received a copy of the  GNU General Public License along
  30  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  31  *  675 Mass Ave, Cambridge, MA 02139, USA.
  32  *
  33  ***********************************************************************
  34  */
  35
  36 #include <linux/init.h>
  37 #include <linux/kernel.h>
  38 #include <linux/kdev_t.h>
  39 #include <linux/types.h>
  40 #include <linux/sched.h>
  41 #include <linux/pci.h>
  42 #include <linux/ide.h>
  43 #include <linux/irq.h>
  44 #include <linux/ioport.h>
  45 #include <linux/param.h>        /* for HZ */
  46 #include <linux/delay.h>
  47 #include <linux/pm.h>
  48 #ifdef CONFIG_SERIAL_TXX9
  49 #include <linux/tty.h>
  50 #include <linux/serial.h>
  51 #include <linux/serial_core.h>
  52 #endif
  53
  54 #include <asm/addrspace.h>
  55 #include <asm/time.h>
  56 #include <asm/bcache.h>
  57 #include <asm/irq.h>
  58 #include <asm/reboot.h>
  59 #include <asm/gdb-stub.h>
  60 #include <asm/jmr3927/jmr3927.h>
  61 #include <asm/mipsregs.h>
  62 #include <asm/traps.h>
  63
  64 extern void puts(unsigned char *cp);
  65
  66 /* Tick Timer divider */
  67 #define JMR3927_TIMER_CCD       0       /* 1/2 */
  68 #define JMR3927_TIMER_CLK       (JMR3927_IMCLK / (2 << JMR3927_TIMER_CCD))
  69
  70 unsigned char led_state = 0xf;
  71
  72 struct {
  73     struct resource ram0;
  74     struct resource ram1;
  75     struct resource pcimem;
  76     struct resource iob;
  77     struct resource ioc;
  78     struct resource pciio;
  79     struct resource jmy1394;
  80     struct resource rom1;
  81     struct resource rom0;
  82     struct resource sio0;
  83     struct resource sio1;
  84 } jmr3927_resources = {
  85         {
  86                 .start  = 0,
  87                 .end    = 0x01FFFFFF,
  88                 .name   = "RAM0",
  89                 .flags = IORESOURCE_MEM
  90         }, {
  91                 .start  = 0x02000000,
  92                 .end    = 0x03FFFFFF,
  93                 .name   = "RAM1",
  94                 .flags = IORESOURCE_MEM
  95         }, {
  96                 .start  = 0x08000000,
  97                 .end    = 0x07FFFFFF,
  98                 .name   = "PCIMEM",
  99                 .flags = IORESOURCE_MEM
 100         }, {
 101                 .start  = 0x10000000,
 102                 .end    = 0x13FFFFFF,
 103                 .name   = "IOB"
 104         }, {
 105                 .start  = 0x14000000,
 106                 .end    = 0x14FFFFFF,
 107                 .name   = "IOC"
 108         }, {
 109                 .start  = 0x15000000,
 110                 .end    = 0x15FFFFFF,
 111                 .name   = "PCIIO"
 112         }, {
 113                 .start  = 0x1D000000,
 114                 .end    = 0x1D3FFFFF,
 115                 .name   = "JMY1394"
 116         }, {
 117                 .start  = 0x1E000000,
 118                 .end    = 0x1E3FFFFF,
 119                 .name   = "ROM1"
 120         }, {
 121                 .start  = 0x1FC00000,
 122                 .end    = 0x1FFFFFFF,
 123                 .name   = "ROM0"
 124         }, {
 125                 .start  = 0xFFFEF300,
 126                 .end    = 0xFFFEF3FF,
 127                 .name   = "SIO0"
 128         }, {
 129                 .start  = 0xFFFEF400,
 130                 .end    = 0xFFFEF4FF,
 131                 .name   = "SIO1"
 132         },
 133 };
 134
 135 /* don't enable - see errata */
 136 int jmr3927_ccfg_toeon = 0;
 137
 138 static inline void do_reset(void)
 139 {
 140 #if 1   /* Resetting PCI bus */
 141         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 142         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI, JMR3927_IOC_RESET_ADDR);
 143         (void)jmr3927_ioc_reg_in(JMR3927_IOC_RESET_ADDR);       /* flush WB */
 144         mdelay(1);
 145         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 146 #endif
 147         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_CPU, JMR3927_IOC_RESET_ADDR);
 148 }
 149
 150 static void jmr3927_machine_restart(char *command)
 151 {
 152         local_irq_disable();
 153         puts("Rebooting...");
 154         do_reset();
 155 }
 156
 157 static void jmr3927_machine_halt(void)
 158 {
 159         puts("JMR-TX3927 halted.\n");
 160         while (1);
 161 }
 162
 163 static void jmr3927_machine_power_off(void)
 164 {
 165         puts("JMR-TX3927 halted. Please turn off the power.\n");
 166         while (1);
 167 }
 168
 169 static cycle_t jmr3927_hpt_read(void)
 170 {
 171         /* We assume this function is called xtime_lock held. */
 172         return jiffies * (JMR3927_TIMER_CLK / HZ) + jmr3927_tmrptr->trr;
 173 }
 174
 175 #define USE_RTC_DS1742
 176 #ifdef USE_RTC_DS1742
 177 extern void rtc_ds1742_init(unsigned long base);
 178 #endif
 179 static void __init jmr3927_time_init(void)
 180 {
 181         clocksource_mips.read = jmr3927_hpt_read;
 182         mips_hpt_frequency = JMR3927_TIMER_CLK;
 183 #ifdef USE_RTC_DS1742
 184         if (jmr3927_have_nvram()) {
 185                 rtc_ds1742_init(JMR3927_IOC_NVRAMB_ADDR);
 186         }
 187 #endif
 188 }
 189
 190 void __init plat_timer_setup(struct irqaction *irq)
 191 {
 192         jmr3927_tmrptr->cpra = JMR3927_TIMER_CLK / HZ;
 193         jmr3927_tmrptr->itmr = TXx927_TMTITMR_TIIE | TXx927_TMTITMR_TZCE;
 194         jmr3927_tmrptr->ccdr = JMR3927_TIMER_CCD;
 195         jmr3927_tmrptr->tcr =
 196                 TXx927_TMTCR_TCE | TXx927_TMTCR_CCDE | TXx927_TMTCR_TMODE_ITVL;
 197
 198         setup_irq(JMR3927_IRQ_TICK, irq);
 199 }
 200
 201 #define USECS_PER_JIFFY (1000000/HZ)
 202
 203 //#undef DO_WRITE_THROUGH
 204 #define DO_WRITE_THROUGH
 205 #define DO_ENABLE_CACHE
 206
 207 extern char * __init prom_getcmdline(void);
 208 static void jmr3927_board_init(void);
 209 extern struct resource pci_io_resource;
 210 extern struct resource pci_mem_resource;
 211
 212 void __init plat_mem_setup(void)
 213 {
 214         char *argptr;
 215
 216         set_io_port_base(JMR3927_PORT_BASE + JMR3927_PCIIO);
 217
 218         board_time_init = jmr3927_time_init;
 219
 220         _machine_restart = jmr3927_machine_restart;
 221         _machine_halt = jmr3927_machine_halt;
 222         pm_power_off = jmr3927_machine_power_off;
 223
 224         /*
 225          * IO/MEM resources.
 226          */
 227         ioport_resource.start = pci_io_resource.start;
 228         ioport_resource.end = pci_io_resource.end;
 229         iomem_resource.start = 0;
 230         iomem_resource.end = 0xffffffff;
 231
 232         /* Reboot on panic */
 233         panic_timeout = 180;
 234
 235         {
 236                 unsigned int conf;
 237                 conf = read_c0_conf();
 238         }
 239
 240 #if 1
 241         /* cache setup */
 242         {
 243                 unsigned int conf;
 244 #ifdef DO_ENABLE_CACHE
 245                 int mips_ic_disable = 0, mips_dc_disable = 0;
 246 #else
 247                 int mips_ic_disable = 1, mips_dc_disable = 1;
 248 #endif
 249 #ifdef DO_WRITE_THROUGH
 250                 int mips_config_cwfon = 0;
 251                 int mips_config_wbon = 0;
 252 #else
 253                 int mips_config_cwfon = 1;
 254                 int mips_config_wbon = 1;
 255 #endif
 256
 257                 conf = read_c0_conf();
 258                 conf &= ~(TX39_CONF_ICE | TX39_CONF_DCE | TX39_CONF_WBON | TX39_CONF_CWFON);
 259                 conf |= mips_ic_disable ? 0 : TX39_CONF_ICE;
 260                 conf |= mips_dc_disable ? 0 : TX39_CONF_DCE;
 261                 conf |= mips_config_wbon ? TX39_CONF_WBON : 0;
 262                 conf |= mips_config_cwfon ? TX39_CONF_CWFON : 0;
 263
 264                 write_c0_conf(conf);
 265                 write_c0_cache(0);
 266         }
 267 #endif
 268
 269         /* initialize board */
 270         jmr3927_board_init();
 271
 272         argptr = prom_getcmdline();
 273
 274         if ((argptr = strstr(argptr, "toeon")) != NULL) {
 275                         jmr3927_ccfg_toeon = 1;
 276         }
 277         argptr = prom_getcmdline();
 278         if ((argptr = strstr(argptr, "ip=")) == NULL) {
 279                 argptr = prom_getcmdline();
 280                 strcat(argptr, " ip=bootp");
 281         }
 282
 283 #ifdef CONFIG_SERIAL_TXX9
 284         {
 285                 extern int early_serial_txx9_setup(struct uart_port *port);
 286                 int i;
 287                 struct uart_port req;
 288                 for(i = 0; i < 2; i++) {
 289                         memset(&req, 0, sizeof(req));
 290                         req.line = i;
 291                         req.iotype = UPIO_MEM;
 292                         req.membase = (char *)TX3927_SIO_REG(i);
 293                         req.mapbase = TX3927_SIO_REG(i);
 294                         req.irq = i == 0 ?
 295                                 JMR3927_IRQ_IRC_SIO0 : JMR3927_IRQ_IRC_SIO1;
 296                         if (i == 0)
 297                                 req.flags |= UPF_BUGGY_UART /*HAVE_CTS_LINE*/;
 298                         req.uartclk = JMR3927_IMCLK;
 299                         early_serial_txx9_setup(&req);
 300                 }
 301         }
 302 #ifdef CONFIG_SERIAL_TXX9_CONSOLE
 303         argptr = prom_getcmdline();
 304         if ((argptr = strstr(argptr, "console=")) == NULL) {
 305                 argptr = prom_getcmdline();
 306                 strcat(argptr, " console=ttyS1,115200");
 307         }
 308 #endif
 309 #endif
 310 }
 311
 312 static void tx3927_setup(void);
 313
 314 #ifdef CONFIG_PCI
 315 unsigned long mips_pci_io_base;
 316 unsigned long mips_pci_io_size;
 317 unsigned long mips_pci_mem_base;
 318 unsigned long mips_pci_mem_size;
 319 /* for legacy I/O, PCI I/O PCI Bus address must be 0 */
 320 unsigned long mips_pci_io_pciaddr = 0;
 321 #endif
 322
 323 static void __init jmr3927_board_init(void)
 324 {
 325         char *argptr;
 326
 327 #ifdef CONFIG_PCI
 328         mips_pci_io_base = JMR3927_PCIIO;
 329         mips_pci_io_size = JMR3927_PCIIO_SIZE;
 330         mips_pci_mem_base = JMR3927_PCIMEM;
 331         mips_pci_mem_size = JMR3927_PCIMEM_SIZE;
 332 #endif
 333
 334         tx3927_setup();
 335
 336         if (jmr3927_have_isac()) {
 337
 338 #ifdef CONFIG_FB_E1355
 339                 argptr = prom_getcmdline();
 340                 if ((argptr = strstr(argptr, "video=")) == NULL) {
 341                         argptr = prom_getcmdline();
 342                         strcat(argptr, " video=e1355fb:crt16h");
 343                 }
 344 #endif
 345
 346 #ifdef CONFIG_BLK_DEV_IDE
 347                 /* overrides PCI-IDE */
 348 #endif
 349         }
 350
 351         /* SIO0 DTR on */
 352         jmr3927_ioc_reg_out(0, JMR3927_IOC_DTR_ADDR);
 353
 354         jmr3927_led_set(0);
 355
 356
 357         if (jmr3927_have_isac())
 358                 jmr3927_io_led_set(0);
 359         printk("JMR-TX3927 (Rev %d) --- IOC(Rev %d) DIPSW:%d,%d,%d,%d\n",
 360                jmr3927_ioc_reg_in(JMR3927_IOC_BREV_ADDR) & JMR3927_REV_MASK,
 361                jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR) & JMR3927_REV_MASK,
 362                jmr3927_dipsw1(), jmr3927_dipsw2(),
 363                jmr3927_dipsw3(), jmr3927_dipsw4());
 364         if (jmr3927_have_isac())
 365                 printk("JMI-3927IO2 --- ISAC(Rev %d) DIPSW:%01x\n",
 366                        jmr3927_isac_reg_in(JMR3927_ISAC_REV_ADDR) & JMR3927_REV_MASK,
 367                        jmr3927_io_dipsw());
 368 }
 369
 370 void __init tx3927_setup(void)
 371 {
 372         int i;
 373
 374         /* SDRAMC are configured by PROM */
 375
 376         /* ROMC */
 377         tx3927_romcptr->cr[1] = JMR3927_ROMCE1 | 0x00030048;
 378         tx3927_romcptr->cr[2] = JMR3927_ROMCE2 | 0x000064c8;
 379         tx3927_romcptr->cr[3] = JMR3927_ROMCE3 | 0x0003f698;
 380         tx3927_romcptr->cr[5] = JMR3927_ROMCE5 | 0x0000f218;
 381
 382         /* CCFG */
 383         /* enable Timeout BusError */
 384         if (jmr3927_ccfg_toeon)
 385                 tx3927_ccfgptr->ccfg |= TX3927_CCFG_TOE;
 386
 387         /* clear BusErrorOnWrite flag */
 388         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_BEOW;
 389         /* Disable PCI snoop */
 390         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_PSNP;
 391
 392 #ifdef DO_WRITE_THROUGH
 393         /* Enable PCI SNOOP - with write through only */
 394         tx3927_ccfgptr->ccfg |= TX3927_CCFG_PSNP;
 395 #endif
 396
 397         /* Pin selection */
 398         tx3927_ccfgptr->pcfg &= ~TX3927_PCFG_SELALL;
 399         tx3927_ccfgptr->pcfg |=
 400                 TX3927_PCFG_SELSIOC(0) | TX3927_PCFG_SELSIO_ALL |
 401                 (TX3927_PCFG_SELDMA_ALL & ~TX3927_PCFG_SELDMA(1));
 402
 403         printk("TX3927 -- CRIR:%08lx CCFG:%08lx PCFG:%08lx\n",
 404                tx3927_ccfgptr->crir,
 405                tx3927_ccfgptr->ccfg, tx3927_ccfgptr->pcfg);
 406
 407         /* IRC */
 408         /* disable interrupt control */
 409         tx3927_ircptr->cer = 0;
 410         /* mask all IRC interrupts */
 411         tx3927_ircptr->imr = 0;
 412         for (i = 0; i < TX3927_NUM_IR / 2; i++) {
 413                 tx3927_ircptr->ilr[i] = 0;
 414         }
 415         /* setup IRC interrupt mode (Low Active) */
 416         for (i = 0; i < TX3927_NUM_IR / 8; i++) {
 417                 tx3927_ircptr->cr[i] = 0;
 418         }
 419
 420         /* TMR */
 421         /* disable all timers */
 422         for (i = 0; i < TX3927_NR_TMR; i++) {
 423                 tx3927_tmrptr(i)->tcr = TXx927_TMTCR_CRE;
 424                 tx3927_tmrptr(i)->tisr = 0;
 425                 tx3927_tmrptr(i)->cpra = 0xffffffff;
 426                 tx3927_tmrptr(i)->itmr = 0;
 427                 tx3927_tmrptr(i)->ccdr = 0;
 428                 tx3927_tmrptr(i)->pgmr = 0;
 429         }
 430
 431         /* DMA */
 432         tx3927_dmaptr->mcr = 0;
 433         for (i = 0; i < ARRAY_SIZE(tx3927_dmaptr->ch); i++) {
 434                 /* reset channel */
 435                 tx3927_dmaptr->ch[i].ccr = TX3927_DMA_CCR_CHRST;
 436                 tx3927_dmaptr->ch[i].ccr = 0;
 437         }
 438         /* enable DMA */
 439 #ifdef __BIG_ENDIAN
 440         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN;
 441 #else
 442         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN | TX3927_DMA_MCR_LE;
 443 #endif
 444
 445 #ifdef CONFIG_PCI
 446         /* PCIC */
 447         printk("TX3927 PCIC -- DID:%04x VID:%04x RID:%02x Arbiter:",
 448                tx3927_pcicptr->did, tx3927_pcicptr->vid,
 449                tx3927_pcicptr->rid);
 450         if (!(tx3927_ccfgptr->ccfg & TX3927_CCFG_PCIXARB)) {
 451                 printk("External\n");
 452                 /* XXX */
 453         } else {
 454                 printk("Internal\n");
 455
 456                 /* Reset PCI Bus */
 457                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 458                 udelay(100);
 459                 jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI,
 460                                     JMR3927_IOC_RESET_ADDR);
 461                 udelay(100);
 462                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 463
 464
 465                 /* Disable External PCI Config. Access */
 466                 tx3927_pcicptr->lbc = TX3927_PCIC_LBC_EPCAD;
 467 #ifdef __BIG_ENDIAN
 468                 tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_IBSE |
 469                         TX3927_PCIC_LBC_TIBSE |
 470                         TX3927_PCIC_LBC_TMFBSE | TX3927_PCIC_LBC_MSDSE;
 471 #endif
 472                 /* LB->PCI mappings */
 473                 tx3927_pcicptr->iomas = ~(mips_pci_io_size - 1);
 474                 tx3927_pcicptr->ilbioma = mips_pci_io_base;
 475                 tx3927_pcicptr->ipbioma = mips_pci_io_pciaddr;
 476                 tx3927_pcicptr->mmas = ~(mips_pci_mem_size - 1);
 477                 tx3927_pcicptr->ilbmma = mips_pci_mem_base;
 478                 tx3927_pcicptr->ipbmma = mips_pci_mem_base;
 479                 /* PCI->LB mappings */
 480                 tx3927_pcicptr->iobas = 0xffffffff;
 481                 tx3927_pcicptr->ioba = 0;
 482                 tx3927_pcicptr->tlbioma = 0;
 483                 tx3927_pcicptr->mbas = ~(mips_pci_mem_size - 1);
 484                 tx3927_pcicptr->mba = 0;
 485                 tx3927_pcicptr->tlbmma = 0;
 486 #ifndef JMR3927_INIT_INDIRECT_PCI
 487                 /* Enable Direct mapping Address Space Decoder */
 488                 tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_ILMDE | TX3927_PCIC_LBC_ILIDE;
 489 #endif
 490
 491                 /* Clear All Local Bus Status */
 492                 tx3927_pcicptr->lbstat = TX3927_PCIC_LBIM_ALL;
 493                 /* Enable All Local Bus Interrupts */
 494                 tx3927_pcicptr->lbim = TX3927_PCIC_LBIM_ALL;
 495                 /* Clear All PCI Status Error */
 496                 tx3927_pcicptr->pcistat = TX3927_PCIC_PCISTATIM_ALL;
 497                 /* Enable All PCI Status Error Interrupts */
 498                 tx3927_pcicptr->pcistatim = TX3927_PCIC_PCISTATIM_ALL;
 499
 500                 /* PCIC Int => IRC IRQ10 */
 501                 tx3927_pcicptr->il = TX3927_IR_PCI;
 502 #if 1
 503                 /* Target Control (per errata) */
 504                 tx3927_pcicptr->tc = TX3927_PCIC_TC_OF8E | TX3927_PCIC_TC_IF8E;
 505 #endif
 506
 507                 /* Enable Bus Arbiter */
 508 #if 0
 509                 tx3927_pcicptr->req_trace = 0x73737373;
 510 #endif
 511                 tx3927_pcicptr->pbapmc = TX3927_PCIC_PBAPMC_PBAEN;
 512
 513                 tx3927_pcicptr->pcicmd = PCI_COMMAND_MASTER |
 514                         PCI_COMMAND_MEMORY |
 515 #if 1
 516                         PCI_COMMAND_IO |
 517 #endif
 518                         PCI_COMMAND_PARITY | PCI_COMMAND_SERR;
 519         }
 520 #endif /* CONFIG_PCI */
 521
 522         /* PIO */
 523         /* PIO[15:12] connected to LEDs */
 524         tx3927_pioptr->dir = 0x0000f000;
 525         tx3927_pioptr->maskcpu = 0;
 526         tx3927_pioptr->maskext = 0;
 527         {
 528                 unsigned int conf;
 529
 530         conf = read_c0_conf();
 531                if (!(conf & TX39_CONF_ICE))
 532                        printk("TX3927 I-Cache disabled.\n");
 533                if (!(conf & TX39_CONF_DCE))
 534                        printk("TX3927 D-Cache disabled.\n");
 535                else if (!(conf & TX39_CONF_WBON))
 536                        printk("TX3927 D-Cache WriteThrough.\n");
 537                else if (!(conf & TX39_CONF_CWFON))
 538                        printk("TX3927 D-Cache WriteBack.\n");
 539                else
 540                        printk("TX3927 D-Cache WriteBack (CWF) .\n");
 541         }
 542 }