arch/arm64/kvm/hyp/switch.c

   1 /*
   2  * Copyright (C) 2015 - ARM Ltd
   3  * Author: Marc Zyngier <marc.zyngier@arm.com>
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License version 2 as
   7  * published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  16  */
  17
  18 #include <linux/arm-smccc.h>
  19 #include <linux/types.h>
  20 #include <linux/jump_label.h>
  21 #include <uapi/linux/psci.h>
  22
  23 #include <kvm/arm_psci.h>
  24
  25 #include <asm/cpufeature.h>
  26 #include <asm/kvm_asm.h>
  27 #include <asm/kvm_emulate.h>
  28 #include <asm/kvm_host.h>
  29 #include <asm/kvm_hyp.h>
  30 #include <asm/kvm_mmu.h>
  31 #include <asm/fpsimd.h>
  32 #include <asm/debug-monitors.h>
  33 #include <asm/processor.h>
  34 #include <asm/thread_info.h>
  35
  36 /* Check whether the FP regs were dirtied while in the host-side run loop: */
  37 static bool __hyp_text update_fp_enabled(struct kvm_vcpu *vcpu)
  38 {
  39         if (vcpu->arch.host_thread_info->flags & _TIF_FOREIGN_FPSTATE)
  40                 vcpu->arch.flags &= ~(KVM_ARM64_FP_ENABLED |
  41                                       KVM_ARM64_FP_HOST);
  42
  43         return !!(vcpu->arch.flags & KVM_ARM64_FP_ENABLED);
  44 }
  45
  46 /* Save the 32-bit only FPSIMD system register state */
  47 static void __hyp_text __fpsimd_save_fpexc32(struct kvm_vcpu *vcpu)
  48 {
  49         if (!vcpu_el1_is_32bit(vcpu))
  50                 return;
  51
  52         vcpu->arch.ctxt.sys_regs[FPEXC32_EL2] = read_sysreg(fpexc32_el2);
  53 }
  54
  55 static void __hyp_text __activate_traps_fpsimd32(struct kvm_vcpu *vcpu)
  56 {
  57         /*
  58          * We are about to set CPTR_EL2.TFP to trap all floating point
  59          * register accesses to EL2, however, the ARM ARM clearly states that
  60          * traps are only taken to EL2 if the operation would not otherwise
  61          * trap to EL1.  Therefore, always make sure that for 32-bit guests,
  62          * we set FPEXC.EN to prevent traps to EL1, when setting the TFP bit.
  63          * If FP/ASIMD is not implemented, FPEXC is UNDEFINED and any access to
  64          * it will cause an exception.
  65          */
  66         if (vcpu_el1_is_32bit(vcpu) && system_supports_fpsimd()) {
  67                 write_sysreg(1 << 30, fpexc32_el2);
  68                 isb();
  69         }
  70 }
  71
  72 static void __hyp_text __activate_traps_common(struct kvm_vcpu *vcpu)
  73 {
  74         /* Trap on AArch32 cp15 c15 (impdef sysregs) accesses (EL1 or EL0) */
  75         write_sysreg(1 << 15, hstr_el2);
  76
  77         /*
  78          * Make sure we trap PMU access from EL0 to EL2. Also sanitize
  79          * PMSELR_EL0 to make sure it never contains the cycle
  80          * counter, which could make a PMXEVCNTR_EL0 access UNDEF at
  81          * EL1 instead of being trapped to EL2.
  82          */
  83         write_sysreg(0, pmselr_el0);
  84         write_sysreg(ARMV8_PMU_USERENR_MASK, pmuserenr_el0);
  85         write_sysreg(vcpu->arch.mdcr_el2, mdcr_el2);
  86 }
  87
  88 static void __hyp_text __deactivate_traps_common(void)
  89 {
  90         write_sysreg(0, hstr_el2);
  91         write_sysreg(0, pmuserenr_el0);
  92 }
  93
  94 static void activate_traps_vhe(struct kvm_vcpu *vcpu)
  95 {
  96         u64 val;
  97
  98         val = read_sysreg(cpacr_el1);
  99         val |= CPACR_EL1_TTA;
 100         val &= ~CPACR_EL1_ZEN;
 101         if (!update_fp_enabled(vcpu)) {
 102                 val &= ~CPACR_EL1_FPEN;
 103                 __activate_traps_fpsimd32(vcpu);
 104         }
 105
 106         write_sysreg(val, cpacr_el1);
 107
 108         write_sysreg(kvm_get_hyp_vector(), vbar_el1);
 109 }
 110
 111 static void __hyp_text __activate_traps_nvhe(struct kvm_vcpu *vcpu)
 112 {
 113         u64 val;
 114
 115         __activate_traps_common(vcpu);
 116
 117         val = CPTR_EL2_DEFAULT;
 118         val |= CPTR_EL2_TTA | CPTR_EL2_TZ;
 119         if (!update_fp_enabled(vcpu)) {
 120                 val |= CPTR_EL2_TFP;
 121                 __activate_traps_fpsimd32(vcpu);
 122         }
 123
 124         write_sysreg(val, cptr_el2);
 125 }
 126
 127 static void __hyp_text __activate_traps(struct kvm_vcpu *vcpu)
 128 {
 129         u64 hcr = vcpu->arch.hcr_el2;
 130
 131         write_sysreg(hcr, hcr_el2);
 132
 133         if (cpus_have_const_cap(ARM64_HAS_RAS_EXTN) && (hcr & HCR_VSE))
 134                 write_sysreg_s(vcpu->arch.vsesr_el2, SYS_VSESR_EL2);
 135
 136         if (has_vhe())
 137                 activate_traps_vhe(vcpu);
 138         else
 139                 __activate_traps_nvhe(vcpu);
 140 }
 141
 142 static void deactivate_traps_vhe(void)
 143 {
 144         extern char vectors[];  /* kernel exception vectors */
 145         write_sysreg(HCR_HOST_VHE_FLAGS, hcr_el2);
 146
 147         /*
 148          * ARM erratum 1165522 requires the actual execution of the above
 149          * before we can switch to the EL2/EL0 translation regime used by
 150          * the host.
 151          */
 152         asm(ALTERNATIVE("nop", "isb", ARM64_WORKAROUND_1165522));
 153
 154         write_sysreg(CPACR_EL1_DEFAULT, cpacr_el1);
 155         write_sysreg(vectors, vbar_el1);
 156 }
 157
 158 static void __hyp_text __deactivate_traps_nvhe(void)
 159 {
 160         u64 mdcr_el2 = read_sysreg(mdcr_el2);
 161
 162         __deactivate_traps_common();
 163
 164         mdcr_el2 &= MDCR_EL2_HPMN_MASK;
 165         mdcr_el2 |= MDCR_EL2_E2PB_MASK << MDCR_EL2_E2PB_SHIFT;
 166
 167         write_sysreg(mdcr_el2, mdcr_el2);
 168         write_sysreg(HCR_HOST_NVHE_FLAGS, hcr_el2);
 169         write_sysreg(CPTR_EL2_DEFAULT, cptr_el2);
 170 }
 171
 172 static void __hyp_text __deactivate_traps(struct kvm_vcpu *vcpu)
 173 {
 174         /*
 175          * If we pended a virtual abort, preserve it until it gets
 176          * cleared. See D1.14.3 (Virtual Interrupts) for details, but
 177          * the crucial bit is "On taking a vSError interrupt,
 178          * HCR_EL2.VSE is cleared to 0."
 179          */
 180         if (vcpu->arch.hcr_el2 & HCR_VSE)
 181                 vcpu->arch.hcr_el2 = read_sysreg(hcr_el2);
 182
 183         if (has_vhe())
 184                 deactivate_traps_vhe();
 185         else
 186                 __deactivate_traps_nvhe();
 187 }
 188
 189 void activate_traps_vhe_load(struct kvm_vcpu *vcpu)
 190 {
 191         __activate_traps_common(vcpu);
 192 }
 193
 194 void deactivate_traps_vhe_put(void)
 195 {
 196         u64 mdcr_el2 = read_sysreg(mdcr_el2);
 197
 198         mdcr_el2 &= MDCR_EL2_HPMN_MASK |
 199                     MDCR_EL2_E2PB_MASK << MDCR_EL2_E2PB_SHIFT |
 200                     MDCR_EL2_TPMS;
 201
 202         write_sysreg(mdcr_el2, mdcr_el2);
 203
 204         __deactivate_traps_common();
 205 }
 206
 207 static void __hyp_text __activate_vm(struct kvm *kvm)
 208 {
 209         __load_guest_stage2(kvm);
 210 }
 211
 212 static void __hyp_text __deactivate_vm(struct kvm_vcpu *vcpu)
 213 {
 214         write_sysreg(0, vttbr_el2);
 215 }
 216
 217 /* Save VGICv3 state on non-VHE systems */
 218 static void __hyp_text __hyp_vgic_save_state(struct kvm_vcpu *vcpu)
 219 {
 220         if (static_branch_unlikely(&kvm_vgic_global_state.gicv3_cpuif)) {
 221                 __vgic_v3_save_state(vcpu);
 222                 __vgic_v3_deactivate_traps(vcpu);
 223         }
 224 }
 225
 226 /* Restore VGICv3 state on non_VEH systems */
 227 static void __hyp_text __hyp_vgic_restore_state(struct kvm_vcpu *vcpu)
 228 {
 229         if (static_branch_unlikely(&kvm_vgic_global_state.gicv3_cpuif)) {
 230                 __vgic_v3_activate_traps(vcpu);
 231                 __vgic_v3_restore_state(vcpu);
 232         }
 233 }
 234
 235 static bool __hyp_text __true_value(void)
 236 {
 237         return true;
 238 }
 239
 240 static bool __hyp_text __false_value(void)
 241 {
 242         return false;
 243 }
 244
 245 static hyp_alternate_select(__check_arm_834220,
 246                             __false_value, __true_value,
 247                             ARM64_WORKAROUND_834220);
 248
 249 static bool __hyp_text __translate_far_to_hpfar(u64 far, u64 *hpfar)
 250 {
 251         u64 par, tmp;
 252
 253         /*
 254          * Resolve the IPA the hard way using the guest VA.
 255          *
 256          * Stage-1 translation already validated the memory access
 257          * rights. As such, we can use the EL1 translation regime, and
 258          * don't have to distinguish between EL0 and EL1 access.
 259          *
 260          * We do need to save/restore PAR_EL1 though, as we haven't
 261          * saved the guest context yet, and we may return early...
 262          */
 263         par = read_sysreg(par_el1);
 264         asm volatile("at s1e1r, %0" : : "r" (far));
 265         isb();
 266
 267         tmp = read_sysreg(par_el1);
 268         write_sysreg(par, par_el1);
 269
 270         if (unlikely(tmp & 1))
 271                 return false; /* Translation failed, back to guest */
 272
 273         /* Convert PAR to HPFAR format */
 274         *hpfar = PAR_TO_HPFAR(tmp);
 275         return true;
 276 }
 277
 278 static bool __hyp_text __populate_fault_info(struct kvm_vcpu *vcpu)
 279 {
 280         u8 ec;
 281         u64 esr;
 282         u64 hpfar, far;
 283
 284         esr = vcpu->arch.fault.esr_el2;
 285         ec = ESR_ELx_EC(esr);
 286
 287         if (ec != ESR_ELx_EC_DABT_LOW && ec != ESR_ELx_EC_IABT_LOW)
 288                 return true;
 289
 290         far = read_sysreg_el2(far);
 291
 292         /*
 293          * The HPFAR can be invalid if the stage 2 fault did not
 294          * happen during a stage 1 page table walk (the ESR_EL2.S1PTW
 295          * bit is clear) and one of the two following cases are true:
 296          *   1. The fault was due to a permission fault
 297          *   2. The processor carries errata 834220
 298          *
 299          * Therefore, for all non S1PTW faults where we either have a
 300          * permission fault or the errata workaround is enabled, we
 301          * resolve the IPA using the AT instruction.
 302          */
 303         if (!(esr & ESR_ELx_S1PTW) &&
 304             (__check_arm_834220()() || (esr & ESR_ELx_FSC_TYPE) == FSC_PERM)) {
 305                 if (!__translate_far_to_hpfar(far, &hpfar))
 306                         return false;
 307         } else {
 308                 hpfar = read_sysreg(hpfar_el2);
 309         }
 310
 311         vcpu->arch.fault.far_el2 = far;
 312         vcpu->arch.fault.hpfar_el2 = hpfar;
 313         return true;
 314 }
 315
 316 static bool __hyp_text __hyp_switch_fpsimd(struct kvm_vcpu *vcpu)
 317 {
 318         struct user_fpsimd_state *host_fpsimd = vcpu->arch.host_fpsimd_state;
 319
 320         if (has_vhe())
 321                 write_sysreg(read_sysreg(cpacr_el1) | CPACR_EL1_FPEN,
 322                              cpacr_el1);
 323         else
 324                 write_sysreg(read_sysreg(cptr_el2) & ~(u64)CPTR_EL2_TFP,
 325                              cptr_el2);
 326
 327         isb();
 328
 329         if (vcpu->arch.flags & KVM_ARM64_FP_HOST) {
 330                 /*
 331                  * In the SVE case, VHE is assumed: it is enforced by
 332                  * Kconfig and kvm_arch_init().
 333                  */
 334                 if (system_supports_sve() &&
 335                     (vcpu->arch.flags & KVM_ARM64_HOST_SVE_IN_USE)) {
 336                         struct thread_struct *thread = container_of(
 337                                 host_fpsimd,
 338                                 struct thread_struct, uw.fpsimd_state);
 339
 340                         sve_save_state(sve_pffr(thread), &host_fpsimd->fpsr);
 341                 } else {
 342                         __fpsimd_save_state(host_fpsimd);
 343                 }
 344
 345                 vcpu->arch.flags &= ~KVM_ARM64_FP_HOST;
 346         }
 347
 348         __fpsimd_restore_state(&vcpu->arch.ctxt.gp_regs.fp_regs);
 349
 350         /* Skip restoring fpexc32 for AArch64 guests */
 351         if (!(read_sysreg(hcr_el2) & HCR_RW))
 352                 write_sysreg(vcpu->arch.ctxt.sys_regs[FPEXC32_EL2],
 353                              fpexc32_el2);
 354
 355         vcpu->arch.flags |= KVM_ARM64_FP_ENABLED;
 356
 357         return true;
 358 }
 359
 360 /*
 361  * Return true when we were able to fixup the guest exit and should return to
 362  * the guest, false when we should restore the host state and return to the
 363  * main run loop.
 364  */
 365 static bool __hyp_text fixup_guest_exit(struct kvm_vcpu *vcpu, u64 *exit_code)
 366 {
 367         if (ARM_EXCEPTION_CODE(*exit_code) != ARM_EXCEPTION_IRQ)
 368                 vcpu->arch.fault.esr_el2 = read_sysreg_el2(esr);
 369
 370         /*
 371          * We're using the raw exception code in order to only process
 372          * the trap if no SError is pending. We will come back to the
 373          * same PC once the SError has been injected, and replay the
 374          * trapping instruction.
 375          */
 376         if (*exit_code != ARM_EXCEPTION_TRAP)
 377                 goto exit;
 378
 379         /*
 380          * We trap the first access to the FP/SIMD to save the host context
 381          * and restore the guest context lazily.
 382          * If FP/SIMD is not implemented, handle the trap and inject an
 383          * undefined instruction exception to the guest.
 384          */
 385         if (system_supports_fpsimd() &&
 386             kvm_vcpu_trap_get_class(vcpu) == ESR_ELx_EC_FP_ASIMD)
 387                 return __hyp_switch_fpsimd(vcpu);
 388
 389         if (!__populate_fault_info(vcpu))
 390                 return true;
 391
 392         if (static_branch_unlikely(&vgic_v2_cpuif_trap)) {
 393                 bool valid;
 394
 395                 valid = kvm_vcpu_trap_get_class(vcpu) == ESR_ELx_EC_DABT_LOW &&
 396                         kvm_vcpu_trap_get_fault_type(vcpu) == FSC_FAULT &&
 397                         kvm_vcpu_dabt_isvalid(vcpu) &&
 398                         !kvm_vcpu_dabt_isextabt(vcpu) &&
 399                         !kvm_vcpu_dabt_iss1tw(vcpu);
 400
 401                 if (valid) {
 402                         int ret = __vgic_v2_perform_cpuif_access(vcpu);
 403
 404                         if (ret == 1)
 405                                 return true;
 406
 407                         /* Promote an illegal access to an SError.*/
 408                         if (ret == -1)
 409                                 *exit_code = ARM_EXCEPTION_EL1_SERROR;
 410
 411                         goto exit;
 412                 }
 413         }
 414
 415         if (static_branch_unlikely(&vgic_v3_cpuif_trap) &&
 416             (kvm_vcpu_trap_get_class(vcpu) == ESR_ELx_EC_SYS64 ||
 417              kvm_vcpu_trap_get_class(vcpu) == ESR_ELx_EC_CP15_32)) {
 418                 int ret = __vgic_v3_perform_cpuif_access(vcpu);
 419
 420                 if (ret == 1)
 421                         return true;
 422         }
 423
 424 exit:
 425         /* Return to the host kernel and handle the exit */
 426         return false;
 427 }
 428
 429 static inline bool __hyp_text __needs_ssbd_off(struct kvm_vcpu *vcpu)
 430 {
 431         if (!cpus_have_const_cap(ARM64_SSBD))
 432                 return false;
 433
 434         return !(vcpu->arch.workaround_flags & VCPU_WORKAROUND_2_FLAG);
 435 }
 436
 437 static void __hyp_text __set_guest_arch_workaround_state(struct kvm_vcpu *vcpu)
 438 {
 439 #ifdef CONFIG_ARM64_SSBD
 440         /*
 441          * The host runs with the workaround always present. If the
 442          * guest wants it disabled, so be it...
 443          */
 444         if (__needs_ssbd_off(vcpu) &&
 445             __hyp_this_cpu_read(arm64_ssbd_callback_required))
 446                 arm_smccc_1_1_smc(ARM_SMCCC_ARCH_WORKAROUND_2, 0, NULL);
 447 #endif
 448 }
 449
 450 static void __hyp_text __set_host_arch_workaround_state(struct kvm_vcpu *vcpu)
 451 {
 452 #ifdef CONFIG_ARM64_SSBD
 453         /*
 454          * If the guest has disabled the workaround, bring it back on.
 455          */
 456         if (__needs_ssbd_off(vcpu) &&
 457             __hyp_this_cpu_read(arm64_ssbd_callback_required))
 458                 arm_smccc_1_1_smc(ARM_SMCCC_ARCH_WORKAROUND_2, 1, NULL);
 459 #endif
 460 }
 461
 462 /* Switch to the guest for VHE systems running in EL2 */
 463 int kvm_vcpu_run_vhe(struct kvm_vcpu *vcpu)
 464 {
 465         struct kvm_cpu_context *host_ctxt;
 466         struct kvm_cpu_context *guest_ctxt;
 467         u64 exit_code;
 468
 469         host_ctxt = vcpu->arch.host_cpu_context;
 470         host_ctxt->__hyp_running_vcpu = vcpu;
 471         guest_ctxt = &vcpu->arch.ctxt;
 472
 473         sysreg_save_host_state_vhe(host_ctxt);
 474
 475         /*
 476          * ARM erratum 1165522 requires us to configure both stage 1 and
 477          * stage 2 translation for the guest context before we clear
 478          * HCR_EL2.TGE.
 479          *
 480          * We have already configured the guest's stage 1 translation in
 481          * kvm_vcpu_load_sysregs above.  We must now call __activate_vm
 482          * before __activate_traps, because __activate_vm configures
 483          * stage 2 translation, and __activate_traps clear HCR_EL2.TGE
 484          * (among other things).
 485          */
 486         __activate_vm(vcpu->kvm);
 487         __activate_traps(vcpu);
 488
 489         sysreg_restore_guest_state_vhe(guest_ctxt);
 490         __debug_switch_to_guest(vcpu);
 491
 492         __set_guest_arch_workaround_state(vcpu);
 493
 494         do {
 495                 /* Jump in the fire! */
 496                 exit_code = __guest_enter(vcpu, host_ctxt);
 497
 498                 /* And we're baaack! */
 499         } while (fixup_guest_exit(vcpu, &exit_code));
 500
 501         __set_host_arch_workaround_state(vcpu);
 502
 503         sysreg_save_guest_state_vhe(guest_ctxt);
 504
 505         __deactivate_traps(vcpu);
 506
 507         sysreg_restore_host_state_vhe(host_ctxt);
 508
 509         if (vcpu->arch.flags & KVM_ARM64_FP_ENABLED)
 510                 __fpsimd_save_fpexc32(vcpu);
 511
 512         __debug_switch_to_host(vcpu);
 513
 514         return exit_code;
 515 }
 516
 517 /* Switch to the guest for legacy non-VHE systems */
 518 int __hyp_text __kvm_vcpu_run_nvhe(struct kvm_vcpu *vcpu)
 519 {
 520         struct kvm_cpu_context *host_ctxt;
 521         struct kvm_cpu_context *guest_ctxt;
 522         u64 exit_code;
 523
 524         vcpu = kern_hyp_va(vcpu);
 525
 526         host_ctxt = kern_hyp_va(vcpu->arch.host_cpu_context);
 527         host_ctxt->__hyp_running_vcpu = vcpu;
 528         guest_ctxt = &vcpu->arch.ctxt;
 529
 530         __sysreg_save_state_nvhe(host_ctxt);
 531
 532         __activate_vm(kern_hyp_va(vcpu->kvm));
 533         __activate_traps(vcpu);
 534
 535         __hyp_vgic_restore_state(vcpu);
 536         __timer_enable_traps(vcpu);
 537
 538         /*
 539          * We must restore the 32-bit state before the sysregs, thanks
 540          * to erratum #852523 (Cortex-A57) or #853709 (Cortex-A72).
 541          */
 542         __sysreg32_restore_state(vcpu);
 543         __sysreg_restore_state_nvhe(guest_ctxt);
 544         __debug_switch_to_guest(vcpu);
 545
 546         __set_guest_arch_workaround_state(vcpu);
 547
 548         do {
 549                 /* Jump in the fire! */
 550                 exit_code = __guest_enter(vcpu, host_ctxt);
 551
 552                 /* And we're baaack! */
 553         } while (fixup_guest_exit(vcpu, &exit_code));
 554
 555         __set_host_arch_workaround_state(vcpu);
 556
 557         __sysreg_save_state_nvhe(guest_ctxt);
 558         __sysreg32_save_state(vcpu);
 559         __timer_disable_traps(vcpu);
 560         __hyp_vgic_save_state(vcpu);
 561
 562         __deactivate_traps(vcpu);
 563         __deactivate_vm(vcpu);
 564
 565         __sysreg_restore_state_nvhe(host_ctxt);
 566
 567         if (vcpu->arch.flags & KVM_ARM64_FP_ENABLED)
 568                 __fpsimd_save_fpexc32(vcpu);
 569
 570         /*
 571          * This must come after restoring the host sysregs, since a non-VHE
 572          * system may enable SPE here and make use of the TTBRs.
 573          */
 574         __debug_switch_to_host(vcpu);
 575
 576         return exit_code;
 577 }
 578
 579 static const char __hyp_panic_string[] = "HYP panic:\nPS:%08llx PC:%016llx ESR:%08llx\nFAR:%016llx HPFAR:%016llx PAR:%016llx\nVCPU:%p\n";
 580
 581 static void __hyp_text __hyp_call_panic_nvhe(u64 spsr, u64 elr, u64 par,
 582                                              struct kvm_cpu_context *__host_ctxt)
 583 {
 584         struct kvm_vcpu *vcpu;
 585         unsigned long str_va;
 586
 587         vcpu = __host_ctxt->__hyp_running_vcpu;
 588
 589         if (read_sysreg(vttbr_el2)) {
 590                 __timer_disable_traps(vcpu);
 591                 __deactivate_traps(vcpu);
 592                 __deactivate_vm(vcpu);
 593                 __sysreg_restore_state_nvhe(__host_ctxt);
 594         }
 595
 596         /*
 597          * Force the panic string to be loaded from the literal pool,
 598          * making sure it is a kernel address and not a PC-relative
 599          * reference.
 600          */
 601         asm volatile("ldr %0, =__hyp_panic_string" : "=r" (str_va));
 602
 603         __hyp_do_panic(str_va,
 604                        spsr,  elr,
 605                        read_sysreg(esr_el2),   read_sysreg_el2(far),
 606                        read_sysreg(hpfar_el2), par, vcpu);
 607 }
 608
 609 static void __hyp_call_panic_vhe(u64 spsr, u64 elr, u64 par,
 610                                  struct kvm_cpu_context *host_ctxt)
 611 {
 612         struct kvm_vcpu *vcpu;
 613         vcpu = host_ctxt->__hyp_running_vcpu;
 614
 615         __deactivate_traps(vcpu);
 616         sysreg_restore_host_state_vhe(host_ctxt);
 617
 618         panic(__hyp_panic_string,
 619               spsr,  elr,
 620               read_sysreg_el2(esr),   read_sysreg_el2(far),
 621               read_sysreg(hpfar_el2), par, vcpu);
 622 }
 623
 624 void __hyp_text __noreturn hyp_panic(struct kvm_cpu_context *host_ctxt)
 625 {
 626         u64 spsr = read_sysreg_el2(spsr);
 627         u64 elr = read_sysreg_el2(elr);
 628         u64 par = read_sysreg(par_el1);
 629
 630         if (!has_vhe())
 631                 __hyp_call_panic_nvhe(spsr, elr, par, host_ctxt);
 632         else
 633                 __hyp_call_panic_vhe(spsr, elr, par, host_ctxt);
 634
 635         unreachable();
 636 }