arch/arm64/boot/dts/xilinx/zynqmp-ep108-clk.dtsi

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * clock specification for Xilinx ZynqMP ep108 development board
   4  *
   5  * (C) Copyright 2015, Xilinx, Inc.
   6  *
   7  * Michal Simek <michal.simek@xilinx.com>
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  */
  14
  15 / {
  16         misc_clk: misc_clk {
  17                 compatible = "fixed-clock";
  18                 #clock-cells = <0>;
  19                 clock-frequency = <25000000>;
  20         };
  21
  22         i2c_clk: i2c_clk {
  23                 compatible = "fixed-clock";
  24                 #clock-cells = <0x0>;
  25                 clock-frequency = <111111111>;
  26         };
  27
  28         sata_clk: sata_clk {
  29                 compatible = "fixed-clock";
  30                 #clock-cells = <0>;
  31                 clock-frequency = <75000000>;
  32         };
  33
  34         clk100: clk100 {
  35                 compatible = "fixed-clock";
  36                 #clock-cells = <0>;
  37                 clock-frequency = <100000000>;
  38         };
  39
  40         clk600: clk600 {
  41                 compatible = "fixed-clock";
  42                 #clock-cells = <0>;
  43                 clock-frequency = <600000000>;
  44         };
  45 };
  46
  47 &can0 {
  48         clocks = <&misc_clk &misc_clk>;
  49 };
  50
  51 &can1 {
  52         clocks = <&misc_clk &misc_clk>;
  53 };
  54
  55 &fpd_dma_chan1 {
  56         clocks = <&clk600>, <&clk100>;
  57 };
  58
  59 &fpd_dma_chan2 {
  60         clocks = <&clk600>, <&clk100>;
  61 };
  62
  63 &fpd_dma_chan3 {
  64         clocks = <&clk600>, <&clk100>;
  65 };
  66
  67 &fpd_dma_chan4 {
  68         clocks = <&clk600>, <&clk100>;
  69 };
  70
  71 &fpd_dma_chan5 {
  72         clocks = <&clk600>, <&clk100>;
  73 };
  74
  75 &fpd_dma_chan6 {
  76         clocks = <&clk600>, <&clk100>;
  77 };
  78
  79 &fpd_dma_chan7 {
  80         clocks = <&clk600>, <&clk100>;
  81 };
  82
  83 &fpd_dma_chan8 {
  84         clocks = <&clk600>, <&clk100>;
  85 };
  86
  87 &gem0 {
  88         clocks = <&misc_clk>, <&misc_clk>, <&misc_clk>;
  89 };
  90
  91 &gpio {
  92         clocks = <&misc_clk>;
  93 };
  94
  95 &i2c0 {
  96         clocks = <&i2c_clk>;
  97 };
  98
  99 &i2c1 {
 100         clocks = <&i2c_clk>;
 101 };
 102
 103 &sata {
 104         clocks = <&sata_clk>;
 105 };
 106
 107 &sdhci0 {
 108         clocks = <&misc_clk>, <&misc_clk>;
 109 };
 110
 111 &sdhci1 {
 112         clocks = <&misc_clk>, <&misc_clk>;
 113 };
 114
 115 &spi0 {
 116         clocks = <&misc_clk &misc_clk>;
 117 };
 118
 119 &spi1 {
 120         clocks = <&misc_clk &misc_clk>;
 121 };
 122
 123 &uart0 {
 124         clocks = <&misc_clk &misc_clk>;
 125 };
 126
 127 &usb0 {
 128         clocks = <&misc_clk>, <&misc_clk>;
 129 };
 130
 131 &usb1 {
 132         clocks = <&misc_clk>, <&misc_clk>;
 133 };
 134
 135 &watchdog0 {
 136         clocks= <&misc_clk>;
 137 };