arch/arm/mach-s3c24xx/mach-anubis.c

   1 /* linux/arch/arm/mach-s3c2440/mach-anubis.c
   2  *
   3  * Copyright 2003-2009 Simtec Electronics
   4  *      http://armlinux.simtec.co.uk/
   5  *      Ben Dooks <ben@simtec.co.uk>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10 */
  11
  12 #include <linux/kernel.h>
  13 #include <linux/types.h>
  14 #include <linux/interrupt.h>
  15 #include <linux/list.h>
  16 #include <linux/timer.h>
  17 #include <linux/init.h>
  18 #include <linux/gpio.h>
  19 #include <linux/serial_core.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/ata_platform.h>
  22 #include <linux/i2c.h>
  23 #include <linux/io.h>
  24 #include <linux/sm501.h>
  25 #include <linux/sm501-regs.h>
  26
  27 #include <asm/mach/arch.h>
  28 #include <asm/mach/map.h>
  29 #include <asm/mach/irq.h>
  30
  31 #include <mach/anubis-map.h>
  32 #include <mach/anubis-irq.h>
  33 #include <mach/anubis-cpld.h>
  34
  35 #include <mach/hardware.h>
  36 #include <asm/irq.h>
  37 #include <asm/mach-types.h>
  38
  39 #include <plat/regs-serial.h>
  40 #include <mach/regs-gpio.h>
  41 #include <mach/regs-mem.h>
  42 #include <mach/regs-lcd.h>
  43 #include <linux/platform_data/mtd-nand-s3c2410.h>
  44 #include <linux/platform_data/i2c-s3c2410.h>
  45
  46 #include <linux/mtd/mtd.h>
  47 #include <linux/mtd/nand.h>
  48 #include <linux/mtd/nand_ecc.h>
  49 #include <linux/mtd/partitions.h>
  50
  51 #include <net/ax88796.h>
  52
  53 #include <plat/clock.h>
  54 #include <plat/devs.h>
  55 #include <plat/cpu.h>
  56 #include <linux/platform_data/asoc-s3c24xx_simtec.h>
  57
  58 #include "simtec.h"
  59 #include "common.h"
  60
  61 #define COPYRIGHT ", Copyright 2005-2009 Simtec Electronics"
  62
  63 static struct map_desc anubis_iodesc[] __initdata = {
  64   /* ISA IO areas */
  65
  66   {
  67         .virtual        = (u32)S3C24XX_VA_ISA_BYTE,
  68         .pfn            = __phys_to_pfn(0x0),
  69         .length         = SZ_4M,
  70         .type           = MT_DEVICE,
  71   }, {
  72         .virtual        = (u32)S3C24XX_VA_ISA_WORD,
  73         .pfn            = __phys_to_pfn(0x0),
  74         .length         = SZ_4M,
  75         .type           = MT_DEVICE,
  76   },
  77
  78   /* we could possibly compress the next set down into a set of smaller tables
  79    * pagetables, but that would mean using an L2 section, and it still means
  80    * we cannot actually feed the same register to an LDR due to 16K spacing
  81    */
  82
  83   /* CPLD control registers */
  84
  85   {
  86         .virtual        = (u32)ANUBIS_VA_CTRL1,
  87         .pfn            = __phys_to_pfn(ANUBIS_PA_CTRL1),
  88         .length         = SZ_4K,
  89         .type           = MT_DEVICE,
  90   }, {
  91         .virtual        = (u32)ANUBIS_VA_IDREG,
  92         .pfn            = __phys_to_pfn(ANUBIS_PA_IDREG),
  93         .length         = SZ_4K,
  94         .type           = MT_DEVICE,
  95   },
  96 };
  97
  98 #define UCON S3C2410_UCON_DEFAULT | S3C2410_UCON_UCLK
  99 #define ULCON S3C2410_LCON_CS8 | S3C2410_LCON_PNONE | S3C2410_LCON_STOPB
 100 #define UFCON S3C2410_UFCON_RXTRIG8 | S3C2410_UFCON_FIFOMODE
 101
 102 static struct s3c2410_uartcfg anubis_uartcfgs[] __initdata = {
 103         [0] = {
 104                 .hwport      = 0,
 105                 .flags       = 0,
 106                 .ucon        = UCON,
 107                 .ulcon       = ULCON,
 108                 .ufcon       = UFCON,
 109                 .clk_sel        = S3C2410_UCON_CLKSEL1 | S3C2410_UCON_CLKSEL2,
 110         },
 111         [1] = {
 112                 .hwport      = 2,
 113                 .flags       = 0,
 114                 .ucon        = UCON,
 115                 .ulcon       = ULCON,
 116                 .ufcon       = UFCON,
 117                 .clk_sel        = S3C2410_UCON_CLKSEL1 | S3C2410_UCON_CLKSEL2,
 118         },
 119 };
 120
 121 /* NAND Flash on Anubis board */
 122
 123 static int external_map[]   = { 2 };
 124 static int chip0_map[]      = { 0 };
 125 static int chip1_map[]      = { 1 };
 126
 127 static struct mtd_partition __initdata anubis_default_nand_part[] = {
 128         [0] = {
 129                 .name   = "Boot Agent",
 130                 .size   = SZ_16K,
 131                 .offset = 0,
 132         },
 133         [1] = {
 134                 .name   = "/boot",
 135                 .size   = SZ_4M - SZ_16K,
 136                 .offset = SZ_16K,
 137         },
 138         [2] = {
 139                 .name   = "user1",
 140                 .offset = SZ_4M,
 141                 .size   = SZ_32M - SZ_4M,
 142         },
 143         [3] = {
 144                 .name   = "user2",
 145                 .offset = SZ_32M,
 146                 .size   = MTDPART_SIZ_FULL,
 147         }
 148 };
 149
 150 static struct mtd_partition __initdata anubis_default_nand_part_large[] = {
 151         [0] = {
 152                 .name   = "Boot Agent",
 153                 .size   = SZ_128K,
 154                 .offset = 0,
 155         },
 156         [1] = {
 157                 .name   = "/boot",
 158                 .size   = SZ_4M - SZ_128K,
 159                 .offset = SZ_128K,
 160         },
 161         [2] = {
 162                 .name   = "user1",
 163                 .offset = SZ_4M,
 164                 .size   = SZ_32M - SZ_4M,
 165         },
 166         [3] = {
 167                 .name   = "user2",
 168                 .offset = SZ_32M,
 169                 .size   = MTDPART_SIZ_FULL,
 170         }
 171 };
 172
 173 /* the Anubis has 3 selectable slots for nand-flash, the two
 174  * on-board chip areas, as well as the external slot.
 175  *
 176  * Note, there is no current hot-plug support for the External
 177  * socket.
 178 */
 179
 180 static struct s3c2410_nand_set __initdata anubis_nand_sets[] = {
 181         [1] = {
 182                 .name           = "External",
 183                 .nr_chips       = 1,
 184                 .nr_map         = external_map,
 185                 .nr_partitions  = ARRAY_SIZE(anubis_default_nand_part),
 186                 .partitions     = anubis_default_nand_part,
 187         },
 188         [0] = {
 189                 .name           = "chip0",
 190                 .nr_chips       = 1,
 191                 .nr_map         = chip0_map,
 192                 .nr_partitions  = ARRAY_SIZE(anubis_default_nand_part),
 193                 .partitions     = anubis_default_nand_part,
 194         },
 195         [2] = {
 196                 .name           = "chip1",
 197                 .nr_chips       = 1,
 198                 .nr_map         = chip1_map,
 199                 .nr_partitions  = ARRAY_SIZE(anubis_default_nand_part),
 200                 .partitions     = anubis_default_nand_part,
 201         },
 202 };
 203
 204 static void anubis_nand_select(struct s3c2410_nand_set *set, int slot)
 205 {
 206         unsigned int tmp;
 207
 208         slot = set->nr_map[slot] & 3;
 209
 210         pr_debug("anubis_nand: selecting slot %d (set %p,%p)\n",
 211                  slot, set, set->nr_map);
 212
 213         tmp = __raw_readb(ANUBIS_VA_CTRL1);
 214         tmp &= ~ANUBIS_CTRL1_NANDSEL;
 215         tmp |= slot;
 216
 217         pr_debug("anubis_nand: ctrl1 now %02x\n", tmp);
 218
 219         __raw_writeb(tmp, ANUBIS_VA_CTRL1);
 220 }
 221
 222 static struct s3c2410_platform_nand __initdata anubis_nand_info = {
 223         .tacls          = 25,
 224         .twrph0         = 55,
 225         .twrph1         = 40,
 226         .nr_sets        = ARRAY_SIZE(anubis_nand_sets),
 227         .sets           = anubis_nand_sets,
 228         .select_chip    = anubis_nand_select,
 229 };
 230
 231 /* IDE channels */
 232
 233 static struct pata_platform_info anubis_ide_platdata = {
 234         .ioport_shift   = 5,
 235 };
 236
 237 static struct resource anubis_ide0_resource[] = {
 238         [0] = DEFINE_RES_MEM(S3C2410_CS3, 8 * 32),
 239         [2] = DEFINE_RES_MEM(S3C2410_CS3 + (1 << 26) + (6 * 32), 32),
 240         [3] = DEFINE_RES_IRQ(IRQ_IDE0),
 241 };
 242
 243 static struct platform_device anubis_device_ide0 = {
 244         .name           = "pata_platform",
 245         .id             = 0,
 246         .num_resources  = ARRAY_SIZE(anubis_ide0_resource),
 247         .resource       = anubis_ide0_resource,
 248         .dev    = {
 249                 .platform_data = &anubis_ide_platdata,
 250                 .coherent_dma_mask = ~0,
 251         },
 252 };
 253
 254 static struct resource anubis_ide1_resource[] = {
 255         [0] = DEFINE_RES_MEM(S3C2410_CS4, 8 * 32),
 256         [1] = DEFINE_RES_MEM(S3C2410_CS4 + (1 << 26) + (6 * 32), 32),
 257         [2] = DEFINE_RES_IRQ(IRQ_IDE0),
 258 };
 259
 260 static struct platform_device anubis_device_ide1 = {
 261         .name           = "pata_platform",
 262         .id             = 1,
 263         .num_resources  = ARRAY_SIZE(anubis_ide1_resource),
 264         .resource       = anubis_ide1_resource,
 265         .dev    = {
 266                 .platform_data = &anubis_ide_platdata,
 267                 .coherent_dma_mask = ~0,
 268         },
 269 };
 270
 271 /* Asix AX88796 10/100 ethernet controller */
 272
 273 static struct ax_plat_data anubis_asix_platdata = {
 274         .flags          = AXFLG_MAC_FROMDEV,
 275         .wordlength     = 2,
 276         .dcr_val        = 0x48,
 277         .rcr_val        = 0x40,
 278 };
 279
 280 static struct resource anubis_asix_resource[] = {
 281         [0] = DEFINE_RES_MEM(S3C2410_CS5, 0x20 * 0x20),
 282         [1] = DEFINE_RES_IRQ(IRQ_ASIX),
 283 };
 284
 285 static struct platform_device anubis_device_asix = {
 286         .name           = "ax88796",
 287         .id             = 0,
 288         .num_resources  = ARRAY_SIZE(anubis_asix_resource),
 289         .resource       = anubis_asix_resource,
 290         .dev            = {
 291                 .platform_data = &anubis_asix_platdata,
 292         }
 293 };
 294
 295 /* SM501 */
 296
 297 static struct resource anubis_sm501_resource[] = {
 298         [0] = DEFINE_RES_MEM(S3C2410_CS2, SZ_8M),
 299         [1] = DEFINE_RES_MEM(S3C2410_CS2 + SZ_64M - SZ_2M, SZ_2M),
 300         [2] = DEFINE_RES_IRQ(IRQ_EINT0),
 301 };
 302
 303 static struct sm501_initdata anubis_sm501_initdata = {
 304         .gpio_high      = {
 305                 .set    = 0x3F000000,           /* 24bit panel */
 306                 .mask   = 0x0,
 307         },
 308         .misc_timing    = {
 309                 .set    = 0x010100,             /* SDRAM timing */
 310                 .mask   = 0x1F1F00,
 311         },
 312         .misc_control   = {
 313                 .set    = SM501_MISC_PNL_24BIT,
 314                 .mask   = 0,
 315         },
 316
 317         .devices        = SM501_USE_GPIO,
 318
 319         /* set the SDRAM and bus clocks */
 320         .mclk           = 72 * MHZ,
 321         .m1xclk         = 144 * MHZ,
 322 };
 323
 324 static struct sm501_platdata_gpio_i2c anubis_sm501_gpio_i2c[] = {
 325         [0] = {
 326                 .bus_num        = 1,
 327                 .pin_scl        = 44,
 328                 .pin_sda        = 45,
 329         },
 330         [1] = {
 331                 .bus_num        = 2,
 332                 .pin_scl        = 40,
 333                 .pin_sda        = 41,
 334         },
 335 };
 336
 337 static struct sm501_platdata anubis_sm501_platdata = {
 338         .init           = &anubis_sm501_initdata,
 339         .gpio_base      = -1,
 340         .gpio_i2c       = anubis_sm501_gpio_i2c,
 341         .gpio_i2c_nr    = ARRAY_SIZE(anubis_sm501_gpio_i2c),
 342 };
 343
 344 static struct platform_device anubis_device_sm501 = {
 345         .name           = "sm501",
 346         .id             = 0,
 347         .num_resources  = ARRAY_SIZE(anubis_sm501_resource),
 348         .resource       = anubis_sm501_resource,
 349         .dev            = {
 350                 .platform_data = &anubis_sm501_platdata,
 351         },
 352 };
 353
 354 /* Standard Anubis devices */
 355
 356 static struct platform_device *anubis_devices[] __initdata = {
 357         &s3c_device_ohci,
 358         &s3c_device_wdt,
 359         &s3c_device_adc,
 360         &s3c_device_i2c0,
 361         &s3c_device_rtc,
 362         &s3c_device_nand,
 363         &anubis_device_ide0,
 364         &anubis_device_ide1,
 365         &anubis_device_asix,
 366         &anubis_device_sm501,
 367 };
 368
 369 static struct clk *anubis_clocks[] __initdata = {
 370         &s3c24xx_dclk0,
 371         &s3c24xx_dclk1,
 372         &s3c24xx_clkout0,
 373         &s3c24xx_clkout1,
 374         &s3c24xx_uclk,
 375 };
 376
 377 /* I2C devices. */
 378
 379 static struct i2c_board_info anubis_i2c_devs[] __initdata = {
 380         {
 381                 I2C_BOARD_INFO("tps65011", 0x48),
 382                 .irq    = IRQ_EINT20,
 383         }
 384 };
 385
 386 /* Audio setup */
 387 static struct s3c24xx_audio_simtec_pdata __initdata anubis_audio = {
 388         .have_mic       = 1,
 389         .have_lout      = 1,
 390         .output_cdclk   = 1,
 391         .use_mpllin     = 1,
 392         .amp_gpio       = S3C2410_GPB(2),
 393         .amp_gain[0]    = S3C2410_GPD(10),
 394         .amp_gain[1]    = S3C2410_GPD(11),
 395 };
 396
 397 static void __init anubis_map_io(void)
 398 {
 399         /* initialise the clocks */
 400
 401         s3c24xx_dclk0.parent = &clk_upll;
 402         s3c24xx_dclk0.rate   = 12*1000*1000;
 403
 404         s3c24xx_dclk1.parent = &clk_upll;
 405         s3c24xx_dclk1.rate   = 24*1000*1000;
 406
 407         s3c24xx_clkout0.parent  = &s3c24xx_dclk0;
 408         s3c24xx_clkout1.parent  = &s3c24xx_dclk1;
 409
 410         s3c24xx_uclk.parent  = &s3c24xx_clkout1;
 411
 412         s3c24xx_register_clocks(anubis_clocks, ARRAY_SIZE(anubis_clocks));
 413
 414         s3c24xx_init_io(anubis_iodesc, ARRAY_SIZE(anubis_iodesc));
 415         s3c24xx_init_clocks(0);
 416         s3c24xx_init_uarts(anubis_uartcfgs, ARRAY_SIZE(anubis_uartcfgs));
 417
 418         /* check for the newer revision boards with large page nand */
 419
 420         if ((__raw_readb(ANUBIS_VA_IDREG) & ANUBIS_IDREG_REVMASK) >= 4) {
 421                 printk(KERN_INFO "ANUBIS-B detected (revision %d)\n",
 422                        __raw_readb(ANUBIS_VA_IDREG) & ANUBIS_IDREG_REVMASK);
 423                 anubis_nand_sets[0].partitions = anubis_default_nand_part_large;
 424                 anubis_nand_sets[0].nr_partitions = ARRAY_SIZE(anubis_default_nand_part_large);
 425         } else {
 426                 /* ensure that the GPIO is setup */
 427                 gpio_request_one(S3C2410_GPA(0), GPIOF_OUT_INIT_HIGH, NULL);
 428                 gpio_free(S3C2410_GPA(0));
 429         }
 430 }
 431
 432 static void __init anubis_init(void)
 433 {
 434         s3c_i2c0_set_platdata(NULL);
 435         s3c_nand_set_platdata(&anubis_nand_info);
 436         simtec_audio_add(NULL, false, &anubis_audio);
 437
 438         platform_add_devices(anubis_devices, ARRAY_SIZE(anubis_devices));
 439
 440         i2c_register_board_info(0, anubis_i2c_devs,
 441                                 ARRAY_SIZE(anubis_i2c_devs));
 442 }
 443
 444
 445 MACHINE_START(ANUBIS, "Simtec-Anubis")
 446         /* Maintainer: Ben Dooks <ben@simtec.co.uk> */
 447         .atag_offset    = 0x100,
 448         .map_io         = anubis_map_io,
 449         .init_machine   = anubis_init,
 450         .init_irq       = s3c24xx_init_irq,
 451         .timer          = &s3c24xx_timer,
 452         .restart        = s3c244x_restart,
 453 MACHINE_END