arch/arc/Kconfig

   1 #
   2 # Copyright (C) 2004, 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
   3 #
   4 # This program is free software; you can redistribute it and/or modify
   5 # it under the terms of the GNU General Public License version 2 as
   6 # published by the Free Software Foundation.
   7 #
   8
   9 config ARC
  10         def_bool y
  11         select ARC_TIMERS
  12         select ARCH_HAS_DMA_COHERENT_TO_PFN
  13         select ARCH_HAS_PTE_SPECIAL
  14         select ARCH_HAS_SYNC_DMA_FOR_CPU
  15         select ARCH_HAS_SYNC_DMA_FOR_DEVICE
  16         select ARCH_SUPPORTS_ATOMIC_RMW if ARC_HAS_LLSC
  17         select BUILDTIME_EXTABLE_SORT
  18         select CLONE_BACKWARDS
  19         select COMMON_CLK
  20         select GENERIC_ATOMIC64 if !ISA_ARCV2 || !(ARC_HAS_LL64 && ARC_HAS_LLSC)
  21         select GENERIC_CLOCKEVENTS
  22         select GENERIC_FIND_FIRST_BIT
  23         # for now, we don't need GENERIC_IRQ_PROBE, CONFIG_GENERIC_IRQ_CHIP
  24         select GENERIC_IRQ_SHOW
  25         select GENERIC_PCI_IOMAP
  26         select GENERIC_PENDING_IRQ if SMP
  27         select GENERIC_SCHED_CLOCK
  28         select GENERIC_SMP_IDLE_THREAD
  29         select HAVE_ARCH_KGDB
  30         select HAVE_ARCH_TRACEHOOK
  31         select HAVE_DEBUG_STACKOVERFLOW
  32         select HAVE_FUTEX_CMPXCHG if FUTEX
  33         select HAVE_GENERIC_DMA_COHERENT
  34         select HAVE_IOREMAP_PROT
  35         select HAVE_KERNEL_GZIP
  36         select HAVE_KERNEL_LZMA
  37         select HAVE_KPROBES
  38         select HAVE_KRETPROBES
  39         select HAVE_MOD_ARCH_SPECIFIC
  40         select HAVE_OPROFILE
  41         select HAVE_PERF_EVENTS
  42         select HANDLE_DOMAIN_IRQ
  43         select IRQ_DOMAIN
  44         select MODULES_USE_ELF_RELA
  45         select OF
  46         select OF_EARLY_FLATTREE
  47         select OF_RESERVED_MEM
  48         select PCI_SYSCALL if PCI
  49         select PERF_USE_VMALLOC if ARC_CACHE_VIPT_ALIASING
  50
  51 config ARCH_HAS_CACHE_LINE_SIZE
  52         def_bool y
  53
  54 config TRACE_IRQFLAGS_SUPPORT
  55         def_bool y
  56
  57 config LOCKDEP_SUPPORT
  58         def_bool y
  59
  60 config SCHED_OMIT_FRAME_POINTER
  61         def_bool y
  62
  63 config GENERIC_CSUM
  64         def_bool y
  65
  66 config RWSEM_GENERIC_SPINLOCK
  67         def_bool y
  68
  69 config ARCH_DISCONTIGMEM_ENABLE
  70         def_bool n
  71
  72 config ARCH_FLATMEM_ENABLE
  73         def_bool y
  74
  75 config MMU
  76         def_bool y
  77
  78 config NO_IOPORT_MAP
  79         def_bool y
  80
  81 config GENERIC_CALIBRATE_DELAY
  82         def_bool y
  83
  84 config GENERIC_HWEIGHT
  85         def_bool y
  86
  87 config STACKTRACE_SUPPORT
  88         def_bool y
  89         select STACKTRACE
  90
  91 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
  92         def_bool y
  93         depends on ARC_MMU_V4
  94
  95 menu "ARC Architecture Configuration"
  96
  97 menu "ARC Platform/SoC/Board"
  98
  99 source "arch/arc/plat-tb10x/Kconfig"
 100 source "arch/arc/plat-axs10x/Kconfig"
 101 #New platform adds here
 102 source "arch/arc/plat-eznps/Kconfig"
 103 source "arch/arc/plat-hsdk/Kconfig"
 104
 105 endmenu
 106
 107 choice
 108         prompt "ARC Instruction Set"
 109         default ISA_ARCV2
 110
 111 config ISA_ARCOMPACT
 112         bool "ARCompact ISA"
 113         select CPU_NO_EFFICIENT_FFS
 114         help
 115           The original ARC ISA of ARC600/700 cores
 116
 117 config ISA_ARCV2
 118         bool "ARC ISA v2"
 119         select ARC_TIMERS_64BIT
 120         help
 121           ISA for the Next Generation ARC-HS cores
 122
 123 endchoice
 124
 125 menu "ARC CPU Configuration"
 126
 127 choice
 128         prompt "ARC Core"
 129         default ARC_CPU_770 if ISA_ARCOMPACT
 130         default ARC_CPU_HS if ISA_ARCV2
 131
 132 if ISA_ARCOMPACT
 133
 134 config ARC_CPU_750D
 135         bool "ARC750D"
 136         select ARC_CANT_LLSC
 137         help
 138           Support for ARC750 core
 139
 140 config ARC_CPU_770
 141         bool "ARC770"
 142         select ARC_HAS_SWAPE
 143         help
 144           Support for ARC770 core introduced with Rel 4.10 (Summer 2011)
 145           This core has a bunch of cool new features:
 146           -MMU-v3: Variable Page Sz (4k, 8k, 16k), bigger J-TLB (128x4)
 147                    Shared Address Spaces (for sharing TLB entries in MMU)
 148           -Caches: New Prog Model, Region Flush
 149           -Insns: endian swap, load-locked/store-conditional, time-stamp-ctr
 150
 151 endif   #ISA_ARCOMPACT
 152
 153 config ARC_CPU_HS
 154         bool "ARC-HS"
 155         depends on ISA_ARCV2
 156         help
 157           Support for ARC HS38x Cores based on ARCv2 ISA
 158           The notable features are:
 159             - SMP configurations of upto 4 core with coherency
 160             - Optional L2 Cache and IO-Coherency
 161             - Revised Interrupt Architecture (multiple priorites, reg banks,
 162                 auto stack switch, auto regfile save/restore)
 163             - MMUv4 (PIPT dcache, Huge Pages)
 164             - Instructions for
 165                 * 64bit load/store: LDD, STD
 166                 * Hardware assisted divide/remainder: DIV, REM
 167                 * Function prologue/epilogue: ENTER_S, LEAVE_S
 168                 * IRQ enable/disable: CLRI, SETI
 169                 * pop count: FFS, FLS
 170                 * SETcc, BMSKN, XBFU...
 171
 172 endchoice
 173
 174 config CPU_BIG_ENDIAN
 175         bool "Enable Big Endian Mode"
 176         help
 177           Build kernel for Big Endian Mode of ARC CPU
 178
 179 config SMP
 180         bool "Symmetric Multi-Processing"
 181         select ARC_MCIP if ISA_ARCV2
 182         help
 183           This enables support for systems with more than one CPU.
 184
 185 if SMP
 186
 187 config NR_CPUS
 188         int "Maximum number of CPUs (2-4096)"
 189         range 2 4096
 190         default "4"
 191
 192 config ARC_SMP_HALT_ON_RESET
 193         bool "Enable Halt-on-reset boot mode"
 194         default y if ARC_UBOOT_SUPPORT
 195         help
 196           In SMP configuration cores can be configured as Halt-on-reset
 197           or they could all start at same time. For Halt-on-reset, non
 198           masters are parked until Master kicks them so they can start of
 199           at designated entry point. For other case, all jump to common
 200           entry point and spin wait for Master's signal.
 201
 202 endif   #SMP
 203
 204 config ARC_MCIP
 205         bool "ARConnect Multicore IP (MCIP) Support "
 206         depends on ISA_ARCV2
 207         default y if SMP
 208         help
 209           This IP block enables SMP in ARC-HS38 cores.
 210           It provides for cross-core interrupts, multi-core debug
 211           hardware semaphores, shared memory,....
 212
 213 menuconfig ARC_CACHE
 214         bool "Enable Cache Support"
 215         default y
 216
 217 if ARC_CACHE
 218
 219 config ARC_CACHE_LINE_SHIFT
 220         int "Cache Line Length (as power of 2)"
 221         range 5 7
 222         default "6"
 223         help
 224           Starting with ARC700 4.9, Cache line length is configurable,
 225           This option specifies "N", with Line-len = 2 power N
 226           So line lengths of 32, 64, 128 are specified by 5,6,7, respectively
 227           Linux only supports same line lengths for I and D caches.
 228
 229 config ARC_HAS_ICACHE
 230         bool "Use Instruction Cache"
 231         default y
 232
 233 config ARC_HAS_DCACHE
 234         bool "Use Data Cache"
 235         default y
 236
 237 config ARC_CACHE_PAGES
 238         bool "Per Page Cache Control"
 239         default y
 240         depends on ARC_HAS_ICACHE || ARC_HAS_DCACHE
 241         help
 242           This can be used to over-ride the global I/D Cache Enable on a
 243           per-page basis (but only for pages accessed via MMU such as
 244           Kernel Virtual address or User Virtual Address)
 245           TLB entries have a per-page Cache Enable Bit.
 246           Note that Global I/D ENABLE + Per Page DISABLE works but corollary
 247           Global DISABLE + Per Page ENABLE won't work
 248
 249 config ARC_CACHE_VIPT_ALIASING
 250         bool "Support VIPT Aliasing D$"
 251         depends on ARC_HAS_DCACHE && ISA_ARCOMPACT
 252
 253 endif   #ARC_CACHE
 254
 255 config ARC_HAS_ICCM
 256         bool "Use ICCM"
 257         help
 258           Single Cycle RAMS to store Fast Path Code
 259
 260 config ARC_ICCM_SZ
 261         int "ICCM Size in KB"
 262         default "64"
 263         depends on ARC_HAS_ICCM
 264
 265 config ARC_HAS_DCCM
 266         bool "Use DCCM"
 267         help
 268           Single Cycle RAMS to store Fast Path Data
 269
 270 config ARC_DCCM_SZ
 271         int "DCCM Size in KB"
 272         default "64"
 273         depends on ARC_HAS_DCCM
 274
 275 config ARC_DCCM_BASE
 276         hex "DCCM map address"
 277         default "0xA0000000"
 278         depends on ARC_HAS_DCCM
 279
 280 choice
 281         prompt "MMU Version"
 282         default ARC_MMU_V3 if ARC_CPU_770
 283         default ARC_MMU_V2 if ARC_CPU_750D
 284         default ARC_MMU_V4 if ARC_CPU_HS
 285
 286 if ISA_ARCOMPACT
 287
 288 config ARC_MMU_V1
 289         bool "MMU v1"
 290         help
 291           Orig ARC700 MMU
 292
 293 config ARC_MMU_V2
 294         bool "MMU v2"
 295         help
 296           Fixed the deficiency of v1 - possible thrashing in memcpy scenario
 297           when 2 D-TLB and 1 I-TLB entries index into same 2way set.
 298
 299 config ARC_MMU_V3
 300         bool "MMU v3"
 301         depends on ARC_CPU_770
 302         help
 303           Introduced with ARC700 4.10: New Features
 304           Variable Page size (1k-16k), var JTLB size 128 x (2 or 4)
 305           Shared Address Spaces (SASID)
 306
 307 endif
 308
 309 config ARC_MMU_V4
 310         bool "MMU v4"
 311         depends on ISA_ARCV2
 312
 313 endchoice
 314
 315
 316 choice
 317         prompt "MMU Page Size"
 318         default ARC_PAGE_SIZE_8K
 319
 320 config ARC_PAGE_SIZE_8K
 321         bool "8KB"
 322         help
 323           Choose between 8k vs 16k
 324
 325 config ARC_PAGE_SIZE_16K
 326         bool "16KB"
 327         depends on ARC_MMU_V3 || ARC_MMU_V4
 328
 329 config ARC_PAGE_SIZE_4K
 330         bool "4KB"
 331         depends on ARC_MMU_V3 || ARC_MMU_V4
 332
 333 endchoice
 334
 335 choice
 336         prompt "MMU Super Page Size"
 337         depends on ISA_ARCV2 && TRANSPARENT_HUGEPAGE
 338         default ARC_HUGEPAGE_2M
 339
 340 config ARC_HUGEPAGE_2M
 341         bool "2MB"
 342
 343 config ARC_HUGEPAGE_16M
 344         bool "16MB"
 345
 346 endchoice
 347
 348 config NODES_SHIFT
 349         int "Maximum NUMA Nodes (as a power of 2)"
 350         default "0" if !DISCONTIGMEM
 351         default "1" if DISCONTIGMEM
 352         depends on NEED_MULTIPLE_NODES
 353         ---help---
 354           Accessing memory beyond 1GB (with or w/o PAE) requires 2 memory
 355           zones.
 356
 357 if ISA_ARCOMPACT
 358
 359 config ARC_COMPACT_IRQ_LEVELS
 360         bool "Setup Timer IRQ as high Priority"
 361         # if SMP, LV2 enabled ONLY if ARC implementation has LV2 re-entrancy
 362         depends on !SMP
 363
 364 config ARC_FPU_SAVE_RESTORE
 365         bool "Enable FPU state persistence across context switch"
 366         help
 367           Double Precision Floating Point unit had dedicated regs which
 368           need to be saved/restored across context-switch.
 369           Note that ARC FPU is overly simplistic, unlike say x86, which has
 370           hardware pieces to allow software to conditionally save/restore,
 371           based on actual usage of FPU by a task. Thus our implemn does
 372           this for all tasks in system.
 373
 374 endif   #ISA_ARCOMPACT
 375
 376 config ARC_CANT_LLSC
 377         def_bool n
 378
 379 config ARC_HAS_LLSC
 380         bool "Insn: LLOCK/SCOND (efficient atomic ops)"
 381         default y
 382         depends on !ARC_CANT_LLSC
 383
 384 config ARC_HAS_SWAPE
 385         bool "Insn: SWAPE (endian-swap)"
 386         default y
 387
 388 if ISA_ARCV2
 389
 390 config ARC_HAS_LL64
 391         bool "Insn: 64bit LDD/STD"
 392         help
 393           Enable gcc to generate 64-bit load/store instructions
 394           ISA mandates even/odd registers to allow encoding of two
 395           dest operands with 2 possible source operands.
 396         default y
 397
 398 config ARC_HAS_DIV_REM
 399         bool "Insn: div, divu, rem, remu"
 400         default y
 401
 402 config ARC_HAS_ACCL_REGS
 403         bool "Reg Pair ACCL:ACCH (FPU and/or MPY > 6)"
 404         default y
 405         help
 406           Depending on the configuration, CPU can contain accumulator reg-pair
 407           (also referred to as r58:r59). These can also be used by gcc as GPR so
 408           kernel needs to save/restore per process
 409
 410 endif   # ISA_ARCV2
 411
 412 endmenu   # "ARC CPU Configuration"
 413
 414 config LINUX_LINK_BASE
 415         hex "Kernel link address"
 416         default "0x80000000"
 417         help
 418           ARC700 divides the 32 bit phy address space into two equal halves
 419           -Lower 2G (0 - 0x7FFF_FFFF ) is user virtual, translated by MMU
 420           -Upper 2G (0x8000_0000 onwards) is untranslated, for kernel
 421           Typically Linux kernel is linked at the start of untransalted addr,
 422           hence the default value of 0x8zs.
 423           However some customers have peripherals mapped at this addr, so
 424           Linux needs to be scooted a bit.
 425           If you don't know what the above means, leave this setting alone.
 426           This needs to match memory start address specified in Device Tree
 427
 428 config LINUX_RAM_BASE
 429         hex "RAM base address"
 430         default LINUX_LINK_BASE
 431         help
 432           By default Linux is linked at base of RAM. However in some special
 433           cases (such as HSDK), Linux can't be linked at start of DDR, hence
 434           this option.
 435
 436 config HIGHMEM
 437         bool "High Memory Support"
 438         select ARCH_DISCONTIGMEM_ENABLE
 439         help
 440           With ARC 2G:2G address split, only upper 2G is directly addressable by
 441           kernel. Enable this to potentially allow access to rest of 2G and PAE
 442           in future
 443
 444 config ARC_HAS_PAE40
 445         bool "Support for the 40-bit Physical Address Extension"
 446         depends on ISA_ARCV2
 447         select HIGHMEM
 448         select PHYS_ADDR_T_64BIT
 449         help
 450           Enable access to physical memory beyond 4G, only supported on
 451           ARC cores with 40 bit Physical Addressing support
 452
 453 config ARC_KVADDR_SIZE
 454         int "Kernel Virtual Address Space size (MB)"
 455         range 0 512
 456         default "256"
 457         help
 458           The kernel address space is carved out of 256MB of translated address
 459           space for catering to vmalloc, modules, pkmap, fixmap. This however may
 460           not suffice vmalloc requirements of a 4K CPU EZChip system. So allow
 461           this to be stretched to 512 MB (by extending into the reserved
 462           kernel-user gutter)
 463
 464 config ARC_CURR_IN_REG
 465         bool "Dedicate Register r25 for current_task pointer"
 466         default y
 467         help
 468           This reserved Register R25 to point to Current Task in
 469           kernel mode. This saves memory access for each such access
 470
 471
 472 config ARC_EMUL_UNALIGNED
 473         bool "Emulate unaligned memory access (userspace only)"
 474         select SYSCTL_ARCH_UNALIGN_NO_WARN
 475         select SYSCTL_ARCH_UNALIGN_ALLOW
 476         depends on ISA_ARCOMPACT
 477         help
 478           This enables misaligned 16 & 32 bit memory access from user space.
 479           Use ONLY-IF-ABS-NECESSARY as it will be very slow and also can hide
 480           potential bugs in code
 481
 482 config HZ
 483         int "Timer Frequency"
 484         default 100
 485
 486 config ARC_METAWARE_HLINK
 487         bool "Support for Metaware debugger assisted Host access"
 488         help
 489           This options allows a Linux userland apps to directly access
 490           host file system (open/creat/read/write etc) with help from
 491           Metaware Debugger. This can come in handy for Linux-host communication
 492           when there is no real usable peripheral such as EMAC.
 493
 494 menuconfig ARC_DBG
 495         bool "ARC debugging"
 496         default y
 497
 498 if ARC_DBG
 499
 500 config ARC_DW2_UNWIND
 501         bool "Enable DWARF specific kernel stack unwind"
 502         default y
 503         select KALLSYMS
 504         help
 505           Compiles the kernel with DWARF unwind information and can be used
 506           to get stack backtraces.
 507
 508           If you say Y here the resulting kernel image will be slightly larger
 509           but not slower, and it will give very useful debugging information.
 510           If you don't debug the kernel, you can say N, but we may not be able
 511           to solve problems without frame unwind information
 512
 513 config ARC_DBG_TLB_PARANOIA
 514         bool "Paranoia Checks in Low Level TLB Handlers"
 515
 516 endif
 517
 518 config ARC_UBOOT_SUPPORT
 519         bool "Support uboot arg Handling"
 520         help
 521           ARC Linux by default checks for uboot provided args as pointers to
 522           external cmdline or DTB. This however breaks in absence of uboot,
 523           when booting from Metaware debugger directly, as the registers are
 524           not zeroed out on reset by mdb and/or ARCv2 based cores. The bogus
 525           registers look like uboot args to kernel which then chokes.
 526           So only enable the uboot arg checking/processing if users are sure
 527           of uboot being in play.
 528
 529 config ARC_BUILTIN_DTB_NAME
 530         string "Built in DTB"
 531         help
 532           Set the name of the DTB to embed in the vmlinux binary
 533           Leaving it blank selects the minimal "skeleton" dtb
 534
 535 endmenu  # "ARC Architecture Configuration"
 536
 537 config FORCE_MAX_ZONEORDER
 538         int "Maximum zone order"
 539         default "12" if ARC_HUGEPAGE_16M
 540         default "11"
 541
 542 source "kernel/power/Kconfig"