2 This is a version of Documentation/memory-barriers.txt translated into Korean.
3 This document is maintained by SeongJae Park <sj38.park@gmail.com>.
4 If you find any difference between this document and the original file or
5 a problem with the translation, please contact the maintainer of this file.
7 Please also note that the purpose of this file is to be easier to
8 read for non English (read: Korean) speakers and is not intended as
9 a fork. So if you have any comments or updates for this file please
10 update the original English file first. The English version is
11 definitive, and readers should look there if they have any doubt.
13 ===================================
15 Documentation/memory-barriers.txt
18 역자： 박성재 <sj38.park@gmail.com>
19 ===================================
22 =========================
24 =========================
26 저자: David Howells <dhowells@redhat.com>
27 Paul E. McKenney <paulmck@linux.ibm.com>
28 Will Deacon <will.deacon@arm.com>
29 Peter Zijlstra <peterz@infradead.org>
35 이 문서는 명세서가 아닙니다; 이 문서는 완벽하지 않은데, 간결성을 위해 의도된
36 부분도 있고, 의도하진 않았지만 사람에 의해 쓰였다보니 불완전한 부분도 있습니다.
37 이 문서는 리눅스에서 제공하는 다양한 메모리 배리어들을 사용하기 위한
38 안내서입니다만, 뭔가 이상하다 싶으면 (그런게 많을 겁니다) 질문을 부탁드립니다.
39 일부 이상한 점들은 공식적인 메모리 일관성 모델과 tools/memory-model/ 에 있는
40 관련 문서를 참고해서 해결될 수 있을 겁니다. 그러나, 이 메모리 모델조차도 그
41 관리자들의 의견의 집합으로 봐야지, 절대 옳은 예언자로 신봉해선 안될 겁니다.
43 다시 말하지만, 이 문서는 리눅스가 하드웨어에 기대하는 사항에 대한 명세서가
48 (1) 어떤 특정 배리어에 대해 기대할 수 있는 최소한의 기능을 명세하기 위해서,
51 (2) 사용 가능한 배리어들에 대해 어떻게 사용해야 하는지에 대한 안내를 제공하기
54 어떤 아키텍쳐는 특정한 배리어들에 대해서는 여기서 이야기하는 최소한의
55 요구사항들보다 많은 기능을 제공할 수도 있습니다만, 여기서 이야기하는
56 요구사항들을 충족하지 않는 아키텍쳐가 있다면 그 아키텍쳐가 잘못된 것이란 점을
59 또한, 특정 아키텍쳐에서 일부 배리어는 해당 아키텍쳐의 특수한 동작 방식으로 인해
60 해당 배리어의 명시적 사용이 불필요해서 no-op 이 될수도 있음을 알아두시기
63 역자: 본 번역 역시 완벽하지 않은데, 이 역시 부분적으로는 의도된 것이기도
64 합니다. 여타 기술 문서들이 그렇듯 완벽한 이해를 위해서는 번역문과 원문을 함께
65 읽으시되 번역문을 하나의 가이드로 활용하시길 추천드리며, 발견되는 오역 등에
66 대해서는 언제든 의견을 부탁드립니다. 과한 번역으로 인한 오해를 최소화하기 위해
67 애매한 부분이 있을 경우에는 어색함이 있더라도 원래의 용어를 차용합니다.
82 - 메모리 배리어에 대해 가정해선 안될 것.
87 - 읽기 메모리 배리어 vs 로드 예측.
103 (*) CPU 간 ACQUIRING 배리어의 효과.
105 - Acquire vs 메모리 액세스.
106 - Acquire vs I/O 액세스.
117 (*) 가정되는 가장 완화된 실행 순서 모델.
137 =======================
139 =======================
141 다음과 같이 추상화된 시스템 모델을 생각해 봅시다:
146 +-------+ : +--------+ : +-------+
149 | CPU 1 |<----->| Memory |<----->| CPU 2 |
152 +-------+ : +--------+ : +-------+
160 +---------->| Device |<----------+
166 프로그램은 여러 메모리 액세스 오퍼레이션을 발생시키고, 각각의 CPU 는 그런
167 프로그램들을 실행합니다. 추상화된 CPU 모델에서 메모리 오퍼레이션들의 순서는
168 매우 완화되어 있고, CPU 는 프로그램이 인과관계를 어기지 않는 상태로 관리된다고
169 보일 수만 있다면 메모리 오퍼레이션을 자신이 원하는 어떤 순서대로든 재배치해
170 동작시킬 수 있습니다. 비슷하게, 컴파일러 또한 프로그램의 정상적 동작을 해치지
171 않는 한도 내에서는 어떤 순서로든 자신이 원하는 대로 인스트럭션을 재배치 할 수
174 따라서 위의 다이어그램에서 한 CPU가 동작시키는 메모리 오퍼레이션이 만들어내는
175 변화는 해당 오퍼레이션이 CPU 와 시스템의 다른 부분들 사이의 인터페이스(점선)를
176 지나가면서 시스템의 나머지 부분들에 인지됩니다.
179 예를 들어, 다음의 일련의 이벤트들을 생각해 봅시다:
182 =============== ===============
187 다이어그램의 가운데에 위치한 메모리 시스템에 보여지게 되는 액세스들은 다음의 총
188 24개의 조합으로 재구성될 수 있습니다:
190 STORE A=3, STORE B=4, y=LOAD A->3, x=LOAD B->4
191 STORE A=3, STORE B=4, x=LOAD B->4, y=LOAD A->3
192 STORE A=3, y=LOAD A->3, STORE B=4, x=LOAD B->4
193 STORE A=3, y=LOAD A->3, x=LOAD B->2, STORE B=4
194 STORE A=3, x=LOAD B->2, STORE B=4, y=LOAD A->3
195 STORE A=3, x=LOAD B->2, y=LOAD A->3, STORE B=4
196 STORE B=4, STORE A=3, y=LOAD A->3, x=LOAD B->4
200 따라서 다음의 네가지 조합의 값들이 나올 수 있습니다:
208 한발 더 나아가서, 한 CPU 가 메모리 시스템에 반영한 스토어 오퍼레이션들의 결과는
209 다른 CPU 에서의 로드 오퍼레이션을 통해 인지되는데, 이 때 스토어가 반영된 순서와
213 예로, 아래의 일련의 이벤트들을 생각해 봅시다:
216 =============== ===============
217 { A == 1, B == 2, C == 3, P == &A, Q == &C }
221 D 로 읽혀지는 값은 CPU 2 에서 P 로부터 읽혀진 주소값에 의존적이기 때문에 여기엔
222 분명한 데이터 의존성이 있습니다. 하지만 이 이벤트들의 실행 결과로는 아래의
225 (Q == &A) and (D == 1)
226 (Q == &B) and (D == 2)
227 (Q == &B) and (D == 4)
229 CPU 2 는 *Q 의 로드를 요청하기 전에 P 를 Q 에 넣기 때문에 D 에 C 를 집어넣는
236 일부 디바이스는 자신의 컨트롤 인터페이스를 메모리의 특정 영역으로 매핑해서
237 제공하는데(Memory mapped I/O), 해당 컨트롤 레지스터에 접근하는 순서는 매우
238 중요합니다. 예를 들어, 어드레스 포트 레지스터 (A) 와 데이터 포트 레지스터 (D)
239 를 통해 접근되는 내부 레지스터 집합을 갖는 이더넷 카드를 생각해 봅시다. 내부의
240 5번 레지스터를 읽기 위해 다음의 코드가 사용될 수 있습니다:
245 하지만, 이건 다음의 두 조합 중 하나로 만들어질 수 있습니다:
247 STORE *A = 5, x = LOAD *D
248 x = LOAD *D, STORE *A = 5
250 두번째 조합은 데이터를 읽어온 _후에_ 주소를 설정하므로, 오동작을 일으킬 겁니다.
256 CPU 에게 기대할 수 있는 최소한의 보장사항 몇가지가 있습니다:
258 (*) 어떤 CPU 든, 의존성이 존재하는 메모리 액세스들은 해당 CPU 자신에게
259 있어서는 순서대로 메모리 시스템에 수행 요청됩니다. 즉, 다음에 대해서:
261 Q = READ_ONCE(P); D = READ_ONCE(*Q);
263 CPU 는 다음과 같은 메모리 오퍼레이션 시퀀스를 수행 요청합니다:
265 Q = LOAD P, D = LOAD *Q
267 그리고 그 시퀀스 내에서의 순서는 항상 지켜집니다. 하지만, DEC Alpha 에서
268 READ_ONCE() 는 메모리 배리어 명령도 내게 되어 있어서, DEC Alpha CPU 는
269 다음과 같은 메모리 오퍼레이션들을 내놓게 됩니다:
271 Q = LOAD P, MEMORY_BARRIER, D = LOAD *Q, MEMORY_BARRIER
273 DEC Alpha 에서 수행되든 아니든, READ_ONCE() 는 컴파일러로부터의 악영향
276 (*) 특정 CPU 내에서 겹치는 영역의 메모리에 행해지는 로드와 스토어 들은 해당
277 CPU 안에서는 순서가 바뀌지 않은 것으로 보여집니다. 즉, 다음에 대해서:
279 a = READ_ONCE(*X); WRITE_ONCE(*X, b);
281 CPU 는 다음의 메모리 오퍼레이션 시퀀스만을 메모리에 요청할 겁니다:
283 a = LOAD *X, STORE *X = b
287 WRITE_ONCE(*X, c); d = READ_ONCE(*X);
289 CPU 는 다음의 수행 요청만을 만들어 냅니다:
291 STORE *X = c, d = LOAD *X
293 (로드 오퍼레이션과 스토어 오퍼레이션이 겹치는 메모리 영역에 대해
294 수행된다면 해당 오퍼레이션들은 겹친다고 표현됩니다).
296 그리고 _반드시_ 또는 _절대로_ 가정하거나 가정하지 말아야 하는 것들이 있습니다:
298 (*) 컴파일러가 READ_ONCE() 나 WRITE_ONCE() 로 보호되지 않은 메모리 액세스를
299 당신이 원하는 대로 할 것이라는 가정은 _절대로_ 해선 안됩니다. 그것들이
300 없다면, 컴파일러는 컴파일러 배리어 섹션에서 다루게 될, 모든 "창의적인"
301 변경들을 만들어낼 권한을 갖게 됩니다.
303 (*) 개별적인 로드와 스토어들이 주어진 순서대로 요청될 것이라는 가정은 _절대로_
306 X = *A; Y = *B; *D = Z;
308 는 다음의 것들 중 어느 것으로든 만들어질 수 있다는 의미입니다:
310 X = LOAD *A, Y = LOAD *B, STORE *D = Z
311 X = LOAD *A, STORE *D = Z, Y = LOAD *B
312 Y = LOAD *B, X = LOAD *A, STORE *D = Z
313 Y = LOAD *B, STORE *D = Z, X = LOAD *A
314 STORE *D = Z, X = LOAD *A, Y = LOAD *B
315 STORE *D = Z, Y = LOAD *B, X = LOAD *A
317 (*) 겹치는 메모리 액세스들은 합쳐지거나 버려질 수 있음을 _반드시_ 가정해야
320 X = *A; Y = *(A + 4);
322 다음의 것들 중 뭐든 될 수 있습니다:
324 X = LOAD *A; Y = LOAD *(A + 4);
325 Y = LOAD *(A + 4); X = LOAD *A;
326 {X, Y} = LOAD {*A, *(A + 4) };
330 *A = X; *(A + 4) = Y;
334 STORE *A = X; STORE *(A + 4) = Y;
335 STORE *(A + 4) = Y; STORE *A = X;
336 STORE {*A, *(A + 4) } = {X, Y};
338 그리고 보장사항에 반대되는 것들(anti-guarantees)이 있습니다:
340 (*) 이 보장사항들은 bitfield 에는 적용되지 않는데, 컴파일러들은 bitfield 를
341 수정하는 코드를 생성할 때 원자성 없는(non-atomic) 읽고-수정하고-쓰는
342 인스트럭션들의 조합을 만드는 경우가 많기 때문입니다. 병렬 알고리즘의
343 동기화에 bitfield 를 사용하려 하지 마십시오.
345 (*) bitfield 들이 여러 락으로 보호되는 경우라 하더라도, 하나의 bitfield 의
346 모든 필드들은 하나의 락으로 보호되어야 합니다. 만약 한 bitfield 의 두
347 필드가 서로 다른 락으로 보호된다면, 컴파일러의 원자성 없는
348 읽고-수정하고-쓰는 인스트럭션 조합은 한 필드에의 업데이트가 근처의
349 필드에도 영향을 끼치게 할 수 있습니다.
351 (*) 이 보장사항들은 적절하게 정렬되고 크기가 잡힌 스칼라 변수들에 대해서만
352 적용됩니다. "적절하게 크기가 잡힌" 이라함은 현재로써는 "char", "short",
353 "int" 그리고 "long" 과 같은 크기의 변수들을 의미합니다. "적절하게 정렬된"
354 은 자연스런 정렬을 의미하는데, 따라서 "char" 에 대해서는 아무 제약이 없고,
355 "short" 에 대해서는 2바이트 정렬을, "int" 에는 4바이트 정렬을, 그리고
356 "long" 에 대해서는 32-bit 시스템인지 64-bit 시스템인지에 따라 4바이트 또는
357 8바이트 정렬을 의미합니다. 이 보장사항들은 C11 표준에서 소개되었으므로,
358 C11 전의 오래된 컴파일러(예를 들어, gcc 4.6) 를 사용할 때엔 주의하시기
359 바랍니다. 표준에 이 보장사항들은 "memory location" 을 정의하는 3.14
360 섹션에 다음과 같이 설명되어 있습니다:
361 (역자: 인용문이므로 번역하지 않습니다)
364 either an object of scalar type, or a maximal sequence
365 of adjacent bit-fields all having nonzero width
367 NOTE 1: Two threads of execution can update and access
368 separate memory locations without interfering with
371 NOTE 2: A bit-field and an adjacent non-bit-field member
372 are in separate memory locations. The same applies
373 to two bit-fields, if one is declared inside a nested
374 structure declaration and the other is not, or if the two
375 are separated by a zero-length bit-field declaration,
376 or if they are separated by a non-bit-field member
377 declaration. It is not safe to concurrently update two
378 bit-fields in the same structure if all members declared
379 between them are also bit-fields, no matter what the
380 sizes of those intervening bit-fields happen to be.
383 =========================
385 =========================
387 앞에서 봤듯이, 상호간 의존성이 없는 메모리 오퍼레이션들은 실제로는 무작위적
388 순서로 수행될 수 있으며, 이는 CPU 와 CPU 간의 상호작용이나 I/O 에 문제가 될 수
389 있습니다. 따라서 컴파일러와 CPU 가 순서를 바꾸는데 제약을 걸 수 있도록 개입할
392 메모리 배리어는 그런 개입 수단입니다. 메모리 배리어는 배리어를 사이에 둔 앞과
393 뒤 양측의 메모리 오퍼레이션들 간에 부분적 순서가 존재하도록 하는 효과를 줍니다.
395 시스템의 CPU 들과 여러 디바이스들은 성능을 올리기 위해 명령어 재배치, 실행
396 유예, 메모리 오퍼레이션들의 조합, 예측적 로드(speculative load), 브랜치
397 예측(speculative branch prediction), 다양한 종류의 캐싱(caching) 등의 다양한
398 트릭을 사용할 수 있기 때문에 이런 강제력은 중요합니다. 메모리 배리어들은 이런
399 트릭들을 무효로 하거나 억제하는 목적으로 사용되어져서 코드가 여러 CPU 와
400 디바이스들 간의 상호작용을 정상적으로 제어할 수 있게 해줍니다.
406 메모리 배리어는 네개의 기본 타입으로 분류됩니다:
408 (1) 쓰기 (또는 스토어) 메모리 배리어.
410 쓰기 메모리 배리어는 시스템의 다른 컴포넌트들에 해당 배리어보다 앞서
411 명시된 모든 STORE 오퍼레이션들이 해당 배리어 뒤에 명시된 모든 STORE
412 오퍼레이션들보다 먼저 수행된 것으로 보일 것을 보장합니다.
414 쓰기 배리어는 스토어 오퍼레이션들에 대한 부분적 순서 세우기입니다; 로드
415 오퍼레이션들에 대해서는 어떤 영향도 끼치지 않습니다.
417 CPU 는 시간의 흐름에 따라 메모리 시스템에 일련의 스토어 오퍼레이션들을
418 하나씩 요청해 집어넣습니다. 쓰기 배리어 앞의 모든 스토어 오퍼레이션들은
419 쓰기 배리어 뒤의 모든 스토어 오퍼레이션들보다 _앞서_ 수행될 겁니다.
421 [!] 쓰기 배리어들은 읽기 또는 데이터 의존성 배리어와 함께 짝을 맞춰
422 사용되어야만 함을 알아두세요; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
427 데이터 의존성 배리어는 읽기 배리어의 보다 완화된 형태입니다. 두개의 로드
428 오퍼레이션이 있고 두번째 것이 첫번째 것의 결과에 의존하고 있을 때(예:
429 두번째 로드가 참조할 주소를 첫번째 로드가 읽는 경우), 두번째 로드가 읽어올
430 데이터는 첫번째 로드에 의해 그 주소가 얻어진 뒤에 업데이트 됨을 보장하기
431 위해서 데이터 의존성 배리어가 필요할 수 있습니다.
433 데이터 의존성 배리어는 상호 의존적인 로드 오퍼레이션들 사이의 부분적 순서
434 세우기입니다; 스토어 오퍼레이션들이나 독립적인 로드들, 또는 중복되는
435 로드들에 대해서는 어떤 영향도 끼치지 않습니다.
437 (1) 에서 언급했듯이, 시스템의 CPU 들은 메모리 시스템에 일련의 스토어
438 오퍼레이션들을 던져 넣고 있으며, 거기에 관심이 있는 다른 CPU 는 그
439 오퍼레이션들을 메모리 시스템이 실행한 결과를 인지할 수 있습니다. 이처럼
440 다른 CPU 의 스토어 오퍼레이션의 결과에 관심을 두고 있는 CPU 가 수행 요청한
441 데이터 의존성 배리어는, 배리어 앞의 어떤 로드 오퍼레이션이 다른 CPU 에서
442 던져 넣은 스토어 오퍼레이션과 같은 영역을 향했다면, 그런 스토어
443 오퍼레이션들이 만들어내는 결과가 데이터 의존성 배리어 뒤의 로드
444 오퍼레이션들에게는 보일 것을 보장합니다.
446 이 순서 세우기 제약에 대한 그림을 보기 위해선 "메모리 배리어 시퀀스의 예"
449 [!] 첫번째 로드는 반드시 _데이터_ 의존성을 가져야지 컨트롤 의존성을 가져야
450 하는게 아님을 알아두십시오. 만약 두번째 로드를 위한 주소가 첫번째 로드에
451 의존적이지만 그 의존성은 조건적이지 그 주소 자체를 가져오는게 아니라면,
452 그것은 _컨트롤_ 의존성이고, 이 경우에는 읽기 배리어나 그보다 강력한
453 무언가가 필요합니다. 더 자세한 내용을 위해서는 "컨트롤 의존성" 서브섹션을
456 [!] 데이터 의존성 배리어는 보통 쓰기 배리어들과 함께 짝을 맞춰 사용되어야
457 합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
460 (3) 읽기 (또는 로드) 메모리 배리어.
462 읽기 배리어는 데이터 의존성 배리어 기능의 보장사항에 더해서 배리어보다
463 앞서 명시된 모든 LOAD 오퍼레이션들이 배리어 뒤에 명시되는 모든 LOAD
464 오퍼레이션들보다 먼저 행해진 것으로 시스템의 다른 컴포넌트들에 보여질 것을
467 읽기 배리어는 로드 오퍼레이션에 행해지는 부분적 순서 세우기입니다; 스토어
468 오퍼레이션에 대해서는 어떤 영향도 끼치지 않습니다.
470 읽기 메모리 배리어는 데이터 의존성 배리어를 내장하므로 데이터 의존성
473 [!] 읽기 배리어는 일반적으로 쓰기 배리어들과 함께 짝을 맞춰 사용되어야
474 합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
479 범용(general) 메모리 배리어는 배리어보다 앞서 명시된 모든 LOAD 와 STORE
480 오퍼레이션들이 배리어 뒤에 명시된 모든 LOAD 와 STORE 오퍼레이션들보다
481 먼저 수행된 것으로 시스템의 나머지 컴포넌트들에 보이게 됨을 보장합니다.
483 범용 메모리 배리어는 로드와 스토어 모두에 대한 부분적 순서 세우기입니다.
485 범용 메모리 배리어는 읽기 메모리 배리어, 쓰기 메모리 배리어 모두를
486 내장하므로, 두 배리어를 모두 대신할 수 있습니다.
489 그리고 두개의 명시적이지 않은 타입이 있습니다:
493 이 타입의 오퍼레이션은 단방향의 투과성 배리어처럼 동작합니다. ACQUIRE
494 오퍼레이션 뒤의 모든 메모리 오퍼레이션들이 ACQUIRE 오퍼레이션 후에
495 일어난 것으로 시스템의 나머지 컴포넌트들에 보이게 될 것이 보장됩니다.
496 LOCK 오퍼레이션과 smp_load_acquire(), smp_cond_load_acquire() 오퍼레이션도
497 ACQUIRE 오퍼레이션에 포함됩니다.
499 ACQUIRE 오퍼레이션 앞의 메모리 오퍼레이션들은 ACQUIRE 오퍼레이션 완료 후에
502 ACQUIRE 오퍼레이션은 거의 항상 RELEASE 오퍼레이션과 짝을 지어 사용되어야
508 이 타입의 오퍼레이션들도 단방향 투과성 배리어처럼 동작합니다. RELEASE
509 오퍼레이션 앞의 모든 메모리 오퍼레이션들은 RELEASE 오퍼레이션 전에 완료된
510 것으로 시스템의 다른 컴포넌트들에 보여질 것이 보장됩니다. UNLOCK 류의
511 오퍼레이션들과 smp_store_release() 오퍼레이션도 RELEASE 오퍼레이션의
514 RELEASE 오퍼레이션 뒤의 메모리 오퍼레이션들은 RELEASE 오퍼레이션이
515 완료되기 전에 행해진 것처럼 보일 수 있습니다.
517 ACQUIRE 와 RELEASE 오퍼레이션의 사용은 일반적으로 다른 메모리 배리어의
518 필요성을 없앱니다 (하지만 "MMIO 쓰기 배리어" 서브섹션에서 설명되는 예외를
519 알아두세요). 또한, RELEASE+ACQUIRE 조합은 범용 메모리 배리어처럼 동작할
520 것을 보장하지 -않습니다-. 하지만, 어떤 변수에 대한 RELEASE 오퍼레이션을
521 앞서는 메모리 액세스들의 수행 결과는 이 RELEASE 오퍼레이션을 뒤이어 같은
522 변수에 대해 수행된 ACQUIRE 오퍼레이션을 뒤따르는 메모리 액세스에는 보여질
523 것이 보장됩니다. 다르게 말하자면, 주어진 변수의 크리티컬 섹션에서는, 해당
524 변수에 대한 앞의 크리티컬 섹션에서의 모든 액세스들이 완료되었을 것을
527 즉, ACQUIRE 는 최소한의 "취득" 동작처럼, 그리고 RELEASE 는 최소한의 "공개"
530 atomic_t.txt 에 설명된 어토믹 오퍼레이션들 중 일부는 완전히 순서잡힌 것들과
531 (배리어를 사용하지 않는) 완화된 순서의 것들 외에 ACQUIRE 와 RELEASE 부류의
532 것들도 존재합니다. 로드와 스토어를 모두 수행하는 조합된 어토믹 오퍼레이션에서,
533 ACQUIRE 는 해당 오퍼레이션의 로드 부분에만 적용되고 RELEASE 는 해당
534 오퍼레이션의 스토어 부분에만 적용됩니다.
536 메모리 배리어들은 두 CPU 간, 또는 CPU 와 디바이스 간에 상호작용의 가능성이 있을
537 때에만 필요합니다. 만약 어떤 코드에 그런 상호작용이 없을 것이 보장된다면, 해당
538 코드에서는 메모리 배리어를 사용할 필요가 없습니다.
541 이것들은 _최소한의_ 보장사항들임을 알아두세요. 다른 아키텍쳐에서는 더 강력한
542 보장사항을 제공할 수도 있습니다만, 그런 보장사항은 아키텍쳐 종속적 코드 이외의
546 메모리 배리어에 대해 가정해선 안될 것
547 -------------------------------------
549 리눅스 커널 메모리 배리어들이 보장하지 않는 것들이 있습니다:
551 (*) 메모리 배리어 앞에서 명시된 어떤 메모리 액세스도 메모리 배리어 명령의 수행
552 완료 시점까지 _완료_ 될 것이란 보장은 없습니다; 배리어가 하는 일은 CPU 의
553 액세스 큐에 특정 타입의 액세스들은 넘을 수 없는 선을 긋는 것으로 생각될 수
556 (*) 한 CPU 에서 메모리 배리어를 수행하는게 시스템의 다른 CPU 나 하드웨어에
557 어떤 직접적인 영향을 끼친다는 보장은 존재하지 않습니다. 배리어 수행이
558 만드는 간접적 영향은 두번째 CPU 가 첫번째 CPU 의 액세스들의 결과를
559 바라보는 순서가 됩니다만, 다음 항목을 보세요:
561 (*) 첫번째 CPU 가 두번째 CPU 의 메모리 액세스들의 결과를 바라볼 때, _설령_
562 두번째 CPU 가 메모리 배리어를 사용한다 해도, 첫번째 CPU _또한_ 그에 맞는
563 메모리 배리어를 사용하지 않는다면 ("SMP 배리어 짝맞추기" 서브섹션을
564 참고하세요) 그 결과가 올바른 순서로 보여진다는 보장은 없습니다.
566 (*) CPU 바깥의 하드웨어[*] 가 메모리 액세스들의 순서를 바꾸지 않는다는 보장은
567 존재하지 않습니다. CPU 캐시 일관성 메커니즘은 메모리 배리어의 간접적
568 영향을 CPU 사이에 전파하긴 하지만, 순서대로 전파하지는 않을 수 있습니다.
570 [*] 버스 마스터링 DMA 와 일관성에 대해서는 다음을 참고하시기 바랍니다:
572 Documentation/driver-api/pci/pci.rst
573 Documentation/DMA-API-HOWTO.txt
574 Documentation/DMA-API.txt
578 -----------------------------
580 리눅스 커널 v4.15 기준으로, smp_read_barrier_depends() 가 READ_ONCE() 에
581 추가되었는데, 이는 이 섹션에 주의를 기울여야 하는 사람들은 DEC Alpha 아키텍쳐
582 전용 코드를 만드는 사람들과 READ_ONCE() 자체를 만드는 사람들 뿐임을 의미합니다.
583 그런 분들을 위해, 그리고 역사에 관심 있는 분들을 위해, 여기 데이터 의존성
586 데이터 의존성 배리어의 사용에 있어 지켜야 하는 사항들은 약간 미묘하고, 데이터
587 의존성 배리어가 사용되어야 하는 상황도 항상 명백하지는 않습니다. 설명을 위해
588 다음의 이벤트 시퀀스를 생각해 봅시다:
591 =============== ===============
592 { A == 1, B == 2, C == 3, P == &A, Q == &C }
599 여기엔 분명한 데이터 의존성이 존재하므로, 이 시퀀스가 끝났을 때 Q 는 &A 또는 &B
602 (Q == &A) 는 (D == 1) 를,
603 (Q == &B) 는 (D == 4) 를 의미합니다.
605 하지만! CPU 2 는 B 의 업데이트를 인식하기 전에 P 의 업데이트를 인식할 수 있고,
608 (Q == &B) and (D == 2) ????
610 이런 결과는 일관성이나 인과 관계 유지가 실패한 것처럼 보일 수도 있겠지만,
611 그렇지 않습니다, 그리고 이 현상은 (DEC Alpha 와 같은) 여러 CPU 에서 실제로
614 이 문제 상황을 제대로 해결하기 위해, 데이터 의존성 배리어나 그보다 강화된
615 무언가가 주소를 읽어올 때와 데이터를 읽어올 때 사이에 추가되어야만 합니다:
618 =============== ===============
619 { A == 1, B == 2, C == 3, P == &A, Q == &C }
627 이 변경은 앞의 처음 두가지 결과 중 하나만이 발생할 수 있고, 세번째의 결과는
631 [!] 이 상당히 반직관적인 상황은 분리된 캐시를 가지는 기계들에서 가장 잘
632 발생하는데, 예를 들면 한 캐시 뱅크는 짝수 번호의 캐시 라인들을 처리하고, 다른
633 뱅크는 홀수 번호의 캐시 라인들을 처리하는 경우임을 알아두시기 바랍니다. 포인터
634 P 는 짝수 번호 캐시 라인에 저장되어 있고, 변수 B 는 홀수 번호 캐시 라인에
635 저장되어 있을 수 있습니다. 여기서 값을 읽어오는 CPU 의 캐시의 홀수 번호 처리
636 뱅크는 열심히 일감을 처리중인 반면 홀수 번호 처리 뱅크는 할 일 없이 한가한
637 중이라면 포인터 P (&B) 의 새로운 값과 변수 B 의 기존 값 (2) 를 볼 수 있습니다.
640 의존적 쓰기들의 순서를 맞추는데에는 데이터 의존성 배리어가 필요치 않은데, 이는
641 리눅스 커널이 지원하는 CPU 들은 (1) 쓰기가 정말로 일어날지, (2) 쓰기가 어디에
642 이루어질지, 그리고 (3) 쓰여질 값을 확실히 알기 전까지는 쓰기를 수행하지 않기
643 때문입니다. 하지만 "컨트롤 의존성" 섹션과
644 Documentation/RCU/rcu_dereference.txt 파일을 주의 깊게 읽어 주시기 바랍니다:
645 컴파일러는 매우 창의적인 많은 방법으로 종속성을 깰 수 있습니다.
648 =============== ===============
649 { A == 1, B == 2, C = 3, P == &A, Q == &C }
656 따라서, Q 로의 읽기와 *Q 로의 쓰기 사이에는 데이터 종속성 배리어가 필요치
657 않습니다. 달리 말하면, 데이터 종속성 배리어가 없더라도 다음 결과는 생기지
660 (Q == &B) && (B == 4)
662 이런 패턴은 드물게 사용되어야 함을 알아 두시기 바랍니다. 무엇보다도, 의존성
663 순서 규칙의 의도는 쓰기 작업을 -예방- 해서 그로 인해 발생하는 비싼 캐시 미스도
664 없애려는 것입니다. 이 패턴은 드물게 발생하는 에러 조건 같은것들을 기록하는데
665 사용될 수 있으며, CPU의 자연적인 순서 보장이 그런 기록들을 사라지지 않게
669 데이터 의존성에 의해 제공되는 이 순서규칙은 이를 포함하고 있는 CPU 에
670 지역적임을 알아두시기 바랍니다. 더 많은 정보를 위해선 "Multicopy 원자성"
674 데이터 의존성 배리어는 매우 중요한데, 예를 들어 RCU 시스템에서 그렇습니다.
675 include/linux/rcupdate.h 의 rcu_assign_pointer() 와 rcu_dereference() 를
676 참고하세요. 여기서 데이터 의존성 배리어는 RCU 로 관리되는 포인터의 타겟을 현재
677 타겟에서 수정된 새로운 타겟으로 바꾸는 작업에서 새로 수정된 타겟이 초기화가
678 완료되지 않은 채로 보여지는 일이 일어나지 않게 해줍니다.
680 더 많은 예를 위해선 "캐시 일관성" 서브섹션을 참고하세요.
686 현재의 컴파일러들은 컨트롤 의존성을 이해하고 있지 않기 때문에 컨트롤 의존성은
687 약간 다루기 어려울 수 있습니다. 이 섹션의 목적은 여러분이 컴파일러의 무시로
688 인해 여러분의 코드가 망가지는 걸 막을 수 있도록 돕는겁니다.
690 로드-로드 컨트롤 의존성은 데이터 의존성 배리어만으로는 정확히 동작할 수가
691 없어서 읽기 메모리 배리어를 필요로 합니다. 아래의 코드를 봅시다:
695 <데이터 의존성 배리어> /* BUG: No data dependency!!! */
699 이 코드는 원하는 대로의 효과를 내지 못할 수 있는데, 이 코드에는 데이터 의존성이
700 아니라 컨트롤 의존성이 존재하기 때문으로, 이런 상황에서 CPU 는 실행 속도를 더
701 빠르게 하기 위해 분기 조건의 결과를 예측하고 코드를 재배치 할 수 있어서 다른
702 CPU 는 b 로부터의 로드 오퍼레이션이 a 로부터의 로드 오퍼레이션보다 먼저 발생한
703 걸로 인식할 수 있습니다. 여기에 정말로 필요했던 건 다음과 같습니다:
711 하지만, 스토어 오퍼레이션은 예측적으로 수행되지 않습니다. 즉, 다음 예에서와
712 같이 로드-스토어 컨트롤 의존성이 존재하는 경우에는 순서가 -지켜진다-는
720 컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다. 그렇다곤
721 하나, READ_ONCE() 도 WRITE_ONCE() 도 선택사항이 아니라 필수사항임을 부디
722 명심하세요! READ_ONCE() 가 없다면, 컴파일러는 'a' 로부터의 로드를 'a' 로부터의
723 또다른 로드와 조합할 수 있습니다. WRITE_ONCE() 가 없다면, 컴파일러는 'b' 로의
724 스토어를 'b' 로의 또라느 스토어들과 조합할 수 있습니다. 두 경우 모두 순서에
725 있어 상당히 비직관적인 결과를 초래할 수 있습니다.
727 이걸로 끝이 아닌게, 컴파일러가 변수 'a' 의 값이 항상 0이 아니라고 증명할 수
728 있다면, 앞의 예에서 "if" 문을 없애서 다음과 같이 최적화 할 수도 있습니다:
731 b = 1; /* BUG: Compiler and CPU can both reorder!!! */
733 그러니 READ_ONCE() 를 반드시 사용하세요.
735 다음과 같이 "if" 문의 양갈래 브랜치에 모두 존재하는 동일한 스토어에 대해 순서를
736 강제하고 싶은 경우가 있을 수 있습니다:
749 안타깝게도, 현재의 컴파일러들은 높은 최적화 레벨에서는 이걸 다음과 같이
754 WRITE_ONCE(b, 1); /* BUG: No ordering vs. load from a!!! */
756 /* WRITE_ONCE(b, 1); -- moved up, BUG!!! */
759 /* WRITE_ONCE(b, 1); -- moved up, BUG!!! */
763 이제 'a' 에서의 로드와 'b' 로의 스토어 사이에는 조건적 관계가 없기 때문에 CPU
764 는 이들의 순서를 바꿀 수 있게 됩니다: 이런 경우에 조건적 관계는 반드시
765 필요한데, 모든 컴파일러 최적화가 이루어지고 난 후의 어셈블리 코드에서도
766 마찬가지입니다. 따라서, 이 예에서 순서를 지키기 위해서는 smp_store_release()
767 와 같은 명시적 메모리 배리어가 필요합니다:
771 smp_store_release(&b, 1);
774 smp_store_release(&b, 1);
778 반면에 명시적 메모리 배리어가 없다면, 이런 경우의 순서는 스토어 오퍼레이션들이
779 서로 다를 때에만 보장되는데, 예를 들면 다음과 같은 경우입니다:
790 처음의 READ_ONCE() 는 컴파일러가 'a' 의 값을 증명해내는 것을 막기 위해 여전히
793 또한, 로컬 변수 'q' 를 가지고 하는 일에 대해 주의해야 하는데, 그러지 않으면
794 컴파일러는 그 값을 추측하고 또다시 필요한 조건관계를 없애버릴 수 있습니다.
806 만약 MAX 가 1 로 정의된 상수라면, 컴파일러는 (q % MAX) 는 0이란 것을 알아채고,
807 위의 코드를 아래와 같이 바꿔버릴 수 있습니다:
813 이렇게 되면, CPU 는 변수 'a' 로부터의 로드와 변수 'b' 로의 스토어 사이의 순서를
814 지켜줄 필요가 없어집니다. barrier() 를 추가해 해결해 보고 싶겠지만, 그건
815 도움이 안됩니다. 조건 관계는 사라졌고, barrier() 는 이를 되돌리지 못합니다.
816 따라서, 이 순서를 지켜야 한다면, MAX 가 1 보다 크다는 것을, 다음과 같은 방법을
820 BUILD_BUG_ON(MAX <= 1); /* Order load from a with store to b. */
829 'b' 로의 스토어들은 여전히 서로 다름을 알아두세요. 만약 그것들이 동일하면,
830 앞에서 이야기했듯, 컴파일러가 그 스토어 오퍼레이션들을 'if' 문 바깥으로
833 또한 이진 조건문 평가에 너무 의존하지 않도록 조심해야 합니다. 다음의 예를
840 첫번째 조건만으로는 브랜치 조건 전체를 거짓으로 만들 수 없고 두번째 조건은 항상
841 참이기 때문에, 컴파일러는 이 예를 다음과 같이 바꿔서 컨트롤 의존성을 없애버릴
847 이 예는 컴파일러가 코드를 추측으로 수정할 수 없도록 분명히 해야 한다는 점을
848 강조합니다. 조금 더 일반적으로 말해서, READ_ONCE() 는 컴파일러에게 주어진 로드
849 오퍼레이션을 위한 코드를 정말로 만들도록 하지만, 컴파일러가 그렇게 만들어진
850 코드의 수행 결과를 사용하도록 강제하지는 않습니다.
852 또한, 컨트롤 의존성은 if 문의 then 절과 else 절에 대해서만 적용됩니다. 상세히
853 말해서, 컨트롤 의존성은 if 문을 뒤따르는 코드에는 적용되지 않습니다:
861 WRITE_ONCE(c, 1); /* BUG: No ordering against the read from 'a'. */
863 컴파일러는 volatile 타입에 대한 액세스를 재배치 할 수 없고 이 조건 하의 'b'
864 로의 쓰기를 재배치 할 수 없기 때문에 여기에 순서 규칙이 존재한다고 주장하고
865 싶을 겁니다. 불행히도 이 경우에, 컴파일러는 다음의 가상의 pseudo-assembly 언어
866 코드처럼 'b' 로의 두개의 쓰기 오퍼레이션을 conditional-move 인스트럭션으로
876 완화된 순서 규칙의 CPU 는 'a' 로부터의 로드와 'c' 로의 스토어 사이에 어떤
877 종류의 의존성도 갖지 않을 겁니다. 이 컨트롤 의존성은 두개의 cmov 인스트럭션과
878 거기에 의존하는 스토어 에게만 적용될 겁니다. 짧게 말하자면, 컨트롤 의존성은
879 주어진 if 문의 then 절과 else 절에게만 (그리고 이 두 절 내에서 호출되는
880 함수들에게까지) 적용되지, 이 if 문을 뒤따르는 코드에는 적용되지 않습니다.
883 컨트롤 의존성에 의해 제공되는 이 순서규칙은 이를 포함하고 있는 CPU 에
884 지역적입니다. 더 많은 정보를 위해선 "Multicopy 원자성" 섹션을 참고하세요.
889 (*) 컨트롤 의존성은 앞의 로드들을 뒤의 스토어들에 대해 순서를 맞춰줍니다.
890 하지만, 그 외의 어떤 순서도 보장하지 -않습니다-: 앞의 로드와 뒤의 로드들
891 사이에도, 앞의 스토어와 뒤의 스토어들 사이에도요. 이런 다른 형태의
892 순서가 필요하다면 smp_rmb() 나 smp_wmb()를, 또는, 앞의 스토어들과 뒤의
893 로드들 사이의 순서를 위해서는 smp_mb() 를 사용하세요.
895 (*) "if" 문의 양갈래 브랜치가 같은 변수에의 동일한 스토어로 시작한다면, 그
896 스토어들은 각 스토어 앞에 smp_mb() 를 넣거나 smp_store_release() 를
897 사용해서 스토어를 하는 식으로 순서를 맞춰줘야 합니다. 이 문제를 해결하기
898 위해 "if" 문의 양갈래 브랜치의 시작 지점에 barrier() 를 넣는 것만으로는
899 충분한 해결이 되지 않는데, 이는 앞의 예에서 본것과 같이, 컴파일러의
900 최적화는 barrier() 가 의미하는 바를 지키면서도 컨트롤 의존성을 손상시킬
901 수 있기 때문이라는 점을 부디 알아두시기 바랍니다.
903 (*) 컨트롤 의존성은 앞의 로드와 뒤의 스토어 사이에 최소 하나의, 실행
904 시점에서의 조건관계를 필요로 하며, 이 조건관계는 앞의 로드와 관계되어야
905 합니다. 만약 컴파일러가 조건 관계를 최적화로 없앨수 있다면, 순서도
906 최적화로 없애버렸을 겁니다. READ_ONCE() 와 WRITE_ONCE() 의 주의 깊은
907 사용은 주어진 조건 관계를 유지하는데 도움이 될 수 있습니다.
909 (*) 컨트롤 의존성을 위해선 컴파일러가 조건관계를 없애버리는 것을 막아야
910 합니다. 주의 깊은 READ_ONCE() 나 atomic{,64}_read() 의 사용이 컨트롤
911 의존성이 사라지지 않게 하는데 도움을 줄 수 있습니다. 더 많은 정보를
912 위해선 "컴파일러 배리어" 섹션을 참고하시기 바랍니다.
914 (*) 컨트롤 의존성은 컨트롤 의존성을 갖는 if 문의 then 절과 else 절과 이 두 절
915 내에서 호출되는 함수들에만 적용됩니다. 컨트롤 의존성은 컨트롤 의존성을
916 갖는 if 문을 뒤따르는 코드에는 적용되지 -않습니다-.
918 (*) 컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다.
920 (*) 컨트롤 의존성은 multicopy 원자성을 제공하지 -않습니다-. 모든 CPU 들이
921 특정 스토어를 동시에 보길 원한다면, smp_mb() 를 사용하세요.
923 (*) 컴파일러는 컨트롤 의존성을 이해하고 있지 않습니다. 따라서 컴파일러가
924 여러분의 코드를 망가뜨리지 않도록 하는건 여러분이 해야 하는 일입니다.
930 CPU 간 상호작용을 다룰 때에 일부 타입의 메모리 배리어는 항상 짝을 맞춰
931 사용되어야 합니다. 적절하게 짝을 맞추지 않은 코드는 사실상 에러에 가깝습니다.
933 범용 배리어들은 범용 배리어끼리도 짝을 맞추지만 multicopy 원자성이 없는
934 대부분의 다른 타입의 배리어들과도 짝을 맞춥니다. ACQUIRE 배리어는 RELEASE
935 배리어와 짝을 맞춥니다만, 둘 다 범용 배리어를 포함해 다른 배리어들과도 짝을
936 맞출 수 있습니다. 쓰기 배리어는 데이터 의존성 배리어나 컨트롤 의존성, ACQUIRE
937 배리어, RELEASE 배리어, 읽기 배리어, 또는 범용 배리어와 짝을 맞춥니다.
938 비슷하게 읽기 배리어나 컨트롤 의존성, 또는 데이터 의존성 배리어는 쓰기 배리어나
939 ACQUIRE 배리어, RELEASE 배리어, 또는 범용 배리어와 짝을 맞추는데, 다음과
943 =============== ===============
946 WRITE_ONCE(b, 2); x = READ_ONCE(b);
953 =============== ===============================
956 WRITE_ONCE(b, &a); x = READ_ONCE(b);
963 =============== ===============================
966 WRITE_ONCE(x, 1); if (r2 = READ_ONCE(x)) {
971 assert(r1 == 0 || r2 == 0);
973 기본적으로, 여기서의 읽기 배리어는 "더 완화된" 타입일 순 있어도 항상 존재해야
976 [!] 쓰기 배리어 앞의 스토어 오퍼레이션은 일반적으로 읽기 배리어나 데이터
977 의존성 배리어 뒤의 로드 오퍼레이션과 매치될 것이고, 반대도 마찬가지입니다:
980 =================== ===================
981 WRITE_ONCE(a, 1); }---- --->{ v = READ_ONCE(c);
982 WRITE_ONCE(b, 2); } \ / { w = READ_ONCE(d);
984 WRITE_ONCE(c, 3); } / \ { x = READ_ONCE(a);
985 WRITE_ONCE(d, 4); }---- --->{ y = READ_ONCE(b);
989 -------------------------
991 첫째, 쓰기 배리어는 스토어 오퍼레이션들의 부분적 순서 세우기로 동작합니다.
995 =======================
1003 이 이벤트 시퀀스는 메모리 일관성 시스템에 원소끼리의 순서가 존재하지 않는 집합
1004 { STORE A, STORE B, STORE C } 가 역시 원소끼리의 순서가 존재하지 않는 집합
1005 { STORE D, STORE E } 보다 먼저 일어난 것으로 시스템의 나머지 요소들에 보이도록
1010 | |------>| C=3 | } /\
1011 | | : +------+ }----- \ -----> 시스템의 나머지 요소에
1012 | | : | A=1 | } \/ 보여질 수 있는 이벤트들
1014 | CPU 1 | : | B=2 | }
1016 | | wwwwwwwwwwwwwwww } <--- 여기서 쓰기 배리어는 배리어 앞의
1017 | | +------+ } 모든 스토어가 배리어 뒤의 스토어
1018 | | : | E=5 | } 전에 메모리 시스템에 전달되도록
1019 | | : +------+ } 합니다
1024 | CPU 1 에 의해 메모리 시스템에 전달되는
1029 둘째, 데이터 의존성 배리어는 데이터 의존적 로드 오퍼레이션들의 부분적 순서
1030 세우기로 동작합니다. 다음 일련의 이벤트들을 보세요:
1033 ======================= =======================
1034 { B = 7; X = 9; Y = 8; C = &Y }
1039 STORE D = 4 LOAD C (gets &B)
1042 여기에 별다른 개입이 없다면, CPU 1 의 쓰기 배리어에도 불구하고 CPU 2 는 CPU 1
1043 의 이벤트들을 완전히 무작위적 순서로 인지하게 됩니다:
1046 | | +------+ +-------+ | CPU 2 에 인지되는
1047 | |------>| B=2 |----- --->| Y->8 | | 업데이트 이벤트
1048 | | : +------+ \ +-------+ | 시퀀스
1049 | CPU 1 | : | A=1 | \ --->| C->&Y | V
1050 | | +------+ | +-------+
1051 | | wwwwwwwwwwwwwwww | : :
1053 | | : | C=&B |--- | : : +-------+
1054 | | : +------+ \ | +-------+ | |
1055 | |------>| D=4 | ----------->| C->&B |------>| |
1056 | | +------+ | +-------+ | |
1057 +-------+ : : | : : | |
1061 분명히 잘못된 ---> | | B->7 |------>| |
1062 B 의 값 인지 (!) | +-------+ | |
1065 X 의 로드가 B 의 ---> \ | X->9 |------>| |
1066 일관성 유지를 \ +-------+ | |
1067 지연시킴 ----->| B->2 | +-------+
1072 앞의 예에서, CPU 2 는 (B 의 값이 될) *C 의 값 읽기가 C 의 LOAD 뒤에 이어짐에도
1075 하지만, 만약 데이터 의존성 배리어가 C 의 로드와 *C (즉, B) 의 로드 사이에
1079 ======================= =======================
1080 { B = 7; X = 9; Y = 8; C = &Y }
1085 STORE D = 4 LOAD C (gets &B)
1092 | | +------+ +-------+
1093 | |------>| B=2 |----- --->| Y->8 |
1094 | | : +------+ \ +-------+
1095 | CPU 1 | : | A=1 | \ --->| C->&Y |
1096 | | +------+ | +-------+
1097 | | wwwwwwwwwwwwwwww | : :
1099 | | : | C=&B |--- | : : +-------+
1100 | | : +------+ \ | +-------+ | |
1101 | |------>| D=4 | ----------->| C->&B |------>| |
1102 | | +------+ | +-------+ | |
1103 +-------+ : : | : : | |
1107 | | X->9 |------>| |
1109 C 로의 스토어 앞의 ---> \ ddddddddddddddddd | |
1110 모든 이벤트 결과가 \ +-------+ | |
1111 뒤의 로드에게 ----->| B->2 |------>| |
1112 보이게 강제한다 +-------+ | |
1116 셋째, 읽기 배리어는 로드 오퍼레이션들에의 부분적 순서 세우기로 동작합니다.
1120 ======================= =======================
1128 CPU 1 은 쓰기 배리어를 쳤지만, 별다른 개입이 없다면 CPU 2 는 CPU 1 에서 행해진
1129 이벤트의 결과를 무작위적 순서로 인지하게 됩니다.
1132 | | +------+ +-------+
1133 | |------>| A=1 |------ --->| A->0 |
1134 | | +------+ \ +-------+
1135 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1136 | | +------+ | +-------+
1137 | |------>| B=2 |--- | : :
1138 | | +------+ \ | : : +-------+
1139 +-------+ : : \ | +-------+ | |
1140 ---------->| B->2 |------>| |
1141 | +-------+ | CPU 2 |
1142 | | A->0 |------>| |
1152 하지만, 만약 읽기 배리어가 B 의 로드와 A 의 로드 사이에 존재한다면:
1155 ======================= =======================
1164 CPU 1 에 의해 만들어진 부분적 순서가 CPU 2 에도 그대로 인지됩니다:
1167 | | +------+ +-------+
1168 | |------>| A=1 |------ --->| A->0 |
1169 | | +------+ \ +-------+
1170 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1171 | | +------+ | +-------+
1172 | |------>| B=2 |--- | : :
1173 | | +------+ \ | : : +-------+
1174 +-------+ : : \ | +-------+ | |
1175 ---------->| B->2 |------>| |
1176 | +-------+ | CPU 2 |
1179 여기서 읽기 배리어는 ----> \ rrrrrrrrrrrrrrrrr | |
1180 B 로의 스토어 전의 \ +-------+ | |
1181 모든 결과를 CPU 2 에 ---->| A->1 |------>| |
1182 보이도록 한다 +-------+ | |
1186 더 완벽한 설명을 위해, A 의 로드가 읽기 배리어 앞과 뒤에 있으면 어떻게 될지
1190 ======================= =======================
1196 LOAD A [first load of A]
1198 LOAD A [second load of A]
1200 A 의 로드 두개가 모두 B 의 로드 뒤에 있지만, 서로 다른 값을 얻어올 수
1204 | | +------+ +-------+
1205 | |------>| A=1 |------ --->| A->0 |
1206 | | +------+ \ +-------+
1207 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1208 | | +------+ | +-------+
1209 | |------>| B=2 |--- | : :
1210 | | +------+ \ | : : +-------+
1211 +-------+ : : \ | +-------+ | |
1212 ---------->| B->2 |------>| |
1213 | +-------+ | CPU 2 |
1217 | | A->0 |------>| 1st |
1219 여기서 읽기 배리어는 ----> \ rrrrrrrrrrrrrrrrr | |
1220 B 로의 스토어 전의 \ +-------+ | |
1221 모든 결과를 CPU 2 에 ---->| A->1 |------>| 2nd |
1222 보이도록 한다 +-------+ | |
1226 하지만 CPU 1 에서의 A 업데이트는 읽기 배리어가 완료되기 전에도 보일 수도
1230 | | +------+ +-------+
1231 | |------>| A=1 |------ --->| A->0 |
1232 | | +------+ \ +-------+
1233 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1234 | | +------+ | +-------+
1235 | |------>| B=2 |--- | : :
1236 | | +------+ \ | : : +-------+
1237 +-------+ : : \ | +-------+ | |
1238 ---------->| B->2 |------>| |
1239 | +-------+ | CPU 2 |
1243 ---->| A->1 |------>| 1st |
1245 rrrrrrrrrrrrrrrrr | |
1247 | A->1 |------>| 2nd |
1252 여기서 보장되는 건, 만약 B 의 로드가 B == 2 라는 결과를 봤다면, A 에의 두번째
1253 로드는 항상 A == 1 을 보게 될 것이라는 겁니다. A 에의 첫번째 로드에는 그런
1254 보장이 없습니다; A == 0 이거나 A == 1 이거나 둘 중 하나의 결과를 보게 될겁니다.
1258 -------------------------------
1260 많은 CPU들이 로드를 예측적으로 (speculatively) 합니다: 어떤 데이터를 메모리에서
1261 로드해야 하게 될지 예측을 했다면, 해당 데이터를 로드하는 인스트럭션을 실제로는
1262 아직 만나지 않았더라도 다른 로드 작업이 없어 버스 (bus) 가 아무 일도 하고 있지
1263 않다면, 그 데이터를 로드합니다. 이후에 실제 로드 인스트럭션이 실행되면 CPU 가
1264 이미 그 값을 가지고 있기 때문에 그 로드 인스트럭션은 즉시 완료됩니다.
1266 해당 CPU 는 실제로는 그 값이 필요치 않았다는 사실이 나중에 드러날 수도 있는데 -
1267 해당 로드 인스트럭션이 브랜치로 우회되거나 했을 수 있겠죠 - , 그렇게 되면 앞서
1268 읽어둔 값을 버리거나 나중의 사용을 위해 캐시에 넣어둘 수 있습니다.
1273 ======================= =======================
1275 DIVIDE } 나누기 명령은 일반적으로
1276 DIVIDE } 긴 시간을 필요로 합니다
1283 --->| B->2 |------>| |
1287 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | |
1288 CPU 는 A 의 LOAD 를 +-------+ ~ | |
1292 나누기가 끝나면 ---> ---> : : ~-->| |
1293 CPU 는 해당 LOAD 를 : : | |
1294 즉각 완료한다 : : +-------+
1297 읽기 배리어나 데이터 의존성 배리어를 두번째 로드 직전에 놓는다면:
1300 ======================= =======================
1307 예측으로 얻어진 값은 사용된 배리어의 타입에 따라서 해당 값이 옳은지 검토되게
1308 됩니다. 만약 해당 메모리 영역에 변화가 없었다면, 예측으로 얻어두었던 값이
1313 --->| B->2 |------>| |
1317 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | |
1318 CPU 는 A 의 LOAD 를 +-------+ ~ | |
1323 rrrrrrrrrrrrrrrr~ | |
1330 하지만 다른 CPU 에서 업데이트나 무효화가 있었다면, 그 예측은 무효화되고 그 값은
1335 --->| B->2 |------>| |
1339 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | |
1340 CPU 는 A 의 LOAD 를 +-------+ ~ | |
1345 rrrrrrrrrrrrrrrrr | |
1347 예측성 동작은 무효화 되고 ---> --->| A->1 |------>| |
1348 업데이트된 값이 다시 읽혀진다 +-------+ | |
1355 Multicopy 원자성은 실제의 컴퓨터 시스템에서 항상 제공되지는 않는, 순서 맞추기에
1356 대한 상당히 직관적인 개념으로, 특정 스토어가 모든 CPU 들에게 동시에 보여지게
1357 됨을, 달리 말하자면 모든 CPU 들이 모든 스토어들이 보여지는 순서를 동의하게 되는
1358 것입니다. 하지만, 완전한 multicopy 원자성의 사용은 가치있는 하드웨어
1359 최적화들을 무능하게 만들어버릴 수 있어서, 보다 완화된 형태의 ``다른 multicopy
1360 원자성'' 라는 이름의, 특정 스토어가 모든 -다른- CPU 들에게는 동시에 보여지게
1361 하는 보장을 대신 제공합니다. 이 문서의 뒷부분들은 이 완화된 형태에 대해 논하게
1362 됩니다만, 단순히 ``multicopy 원자성'' 이라고 부르겠습니다.
1364 다음의 예가 multicopy 원자성을 보입니다:
1367 ======================= ======================= =======================
1369 STORE X=1 r1=LOAD X (reads 1) LOAD Y (reads 1)
1373 CPU 2 의 Y 로의 스토어에 사용되는 X 로드의 결과가 1 이었고 CPU 3 의 Y 로드가
1374 1을 리턴했다고 해봅시다. 이는 CPU 1 의 X 로의 스토어가 CPU 2 의 X 로부터의
1375 로드를 앞서고 CPU 2 의 Y 로의 스토어가 CPU 3 의 Y 로부터의 로드를 앞섬을
1376 의미합니다. 또한, 여기서의 메모리 배리어들은 CPU 2 가 자신의 로드를 자신의
1377 스토어 전에 수행하고, CPU 3 가 Y 로부터의 로드를 X 로부터의 로드 전에 수행함을
1378 보장합니다. 그럼 "CPU 3 의 X 로부터의 로드는 0 을 리턴할 수 있을까요?"
1380 CPU 3 의 X 로드가 CPU 2 의 로드보다 뒤에 이루어졌으므로, CPU 3 의 X 로부터의
1381 로드는 1 을 리턴한다고 예상하는게 당연합니다. 이런 예상은 multicopy
1382 원자성으로부터 나옵니다: CPU B 에서 수행된 로드가 CPU A 의 같은 변수로부터의
1383 로드를 뒤따른다면 (그리고 CPU A 가 자신이 읽은 값으로 먼저 해당 변수에 스토어
1384 하지 않았다면) multicopy 원자성을 제공하는 시스템에서는, CPU B 의 로드가 CPU A
1385 의 로드와 같은 값 또는 그 나중 값을 리턴해야만 합니다. 하지만, 리눅스 커널은
1386 시스템들이 multicopy 원자성을 제공할 것을 요구하지 않습니다.
1388 앞의 범용 메모리 배리어의 사용은 모든 multicopy 원자성의 부족을 보상해줍니다.
1389 앞의 예에서, CPU 2 의 X 로부터의 로드가 1 을 리턴했고 CPU 3 의 Y 로부터의
1390 로드가 1 을 리턴했다면, CPU 3 의 X 로부터의 로드는 1을 리턴해야만 합니다.
1392 하지만, 의존성, 읽기 배리어, 쓰기 배리어는 항상 non-multicopy 원자성을 보상해
1393 주지는 않습니다. 예를 들어, CPU 2 의 범용 배리어가 앞의 예에서 사라져서
1394 아래처럼 데이터 의존성만 남게 되었다고 해봅시다:
1397 ======================= ======================= =======================
1399 STORE X=1 r1=LOAD X (reads 1) LOAD Y (reads 1)
1401 STORE Y=r1 LOAD X (reads 0)
1403 이 변화는 non-multicopy 원자성이 만연하게 합니다: 이 예에서, CPU 2 의 X
1404 로부터의 로드가 1을 리턴하고, CPU 3 의 Y 로부터의 로드가 1 을 리턴하는데, CPU 3
1405 의 X 로부터의 로드가 0 을 리턴하는게 완전히 합법적입니다.
1407 핵심은, CPU 2 의 데이터 의존성이 자신의 로드와 스토어를 순서짓지만, CPU 1 의
1408 스토어에 대한 순서는 보장하지 않는다는 것입니다. 따라서, 이 예제가 CPU 1 과
1409 CPU 2 가 스토어 버퍼나 한 수준의 캐시를 공유하는, multicopy 원자성을 제공하지
1410 않는 시스템에서 수행된다면 CPU 2 는 CPU 1 의 쓰기에 이른 접근을 할 수도
1411 있습니다. 따라서, 모든 CPU 들이 여러 접근들의 조합된 순서에 대해서 동의하게
1412 하기 위해서는 범용 배리어가 필요합니다.
1414 범용 배리어는 non-multicopy 원자성만 보상할 수 있는게 아니라, -모든- CPU 들이
1415 -모든- 오퍼레이션들의 순서를 동일하게 인식하게 하는 추가적인 순서 보장을
1416 만들어냅니다. 반대로, release-acquire 짝의 연결은 이런 추가적인 순서는
1417 제공하지 않는데, 해당 연결에 들어있는 CPU 들만이 메모리 접근의 조합된 순서에
1418 대해 동의할 것으로 보장됨을 의미합니다. 예를 들어, 존경스런 Herman Hollerith
1425 r0 = smp_load_acquire(&x);
1427 smp_store_release(&y, 1);
1432 r1 = smp_load_acquire(&y);
1435 smp_store_release(&z, 1);
1440 r2 = smp_load_acquire(&z);
1441 smp_store_release(&x, 1);
1451 cpu0(), cpu1(), 그리고 cpu2() 는 smp_store_release()/smp_load_acquire() 쌍의
1452 연결에 참여되어 있으므로, 다음과 같은 결과는 나오지 않을 겁니다:
1454 r0 == 1 && r1 == 1 && r2 == 1
1456 더 나아가서, cpu0() 와 cpu1() 사이의 release-acquire 관계로 인해, cpu1() 은
1457 cpu0() 의 쓰기를 봐야만 하므로, 다음과 같은 결과도 없을 겁니다:
1461 하지만, release-acquire 에 의해 제공되는 순서는 해당 연결에 동참한 CPU 들에만
1462 적용되므로 cpu3() 에, 적어도 스토어들 외에는 적용되지 않습니다. 따라서, 다음과
1465 r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0
1467 비슷하게, 다음과 같은 결과도 가능합니다:
1469 r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0 && r5 == 1
1471 cpu0(), cpu1(), 그리고 cpu2() 는 그들의 읽기와 쓰기를 순서대로 보게 되지만,
1472 release-acquire 체인에 관여되지 않은 CPU 들은 그 순서에 이견을 가질 수
1473 있습니다. 이런 이견은 smp_load_acquire() 와 smp_store_release() 의 구현에
1474 사용되는 완화된 메모리 배리어 인스트럭션들은 항상 배리어 앞의 스토어들을 뒤의
1475 로드들에 앞세울 필요는 없다는 사실에서 기인합니다. 이 말은 cpu3() 는 cpu0() 의
1476 u 로의 스토어를 cpu1() 의 v 로부터의 로드 뒤에 일어난 것으로 볼 수 있다는
1477 뜻입니다, cpu0() 와 cpu1() 은 이 두 오퍼레이션이 의도된 순서대로 일어났음에
1480 하지만, smp_load_acquire() 는 마술이 아님을 명심하시기 바랍니다. 구체적으로,
1481 이 함수는 단순히 순서 규칙을 지키며 인자로부터의 읽기를 수행합니다. 이것은
1482 어떤 특정한 값이 읽힐 것인지는 보장하지 -않습니다-. 따라서, 다음과 같은 결과도
1485 r0 == 0 && r1 == 0 && r2 == 0 && r5 == 0
1487 이런 결과는 어떤 것도 재배치 되지 않는, 순차적 일관성을 가진 가상의
1488 시스템에서도 일어날 수 있음을 기억해 두시기 바랍니다.
1490 다시 말하지만, 당신의 코드가 모든 오퍼레이션들의 완전한 순서를 필요로 한다면,
1498 리눅스 커널은 서로 다른 단계에서 동작하는 다양한 배리어들을 가지고 있습니다:
1510 리눅스 커널은 컴파일러가 메모리 액세스를 재배치 하는 것을 막아주는 명시적인
1515 이건 범용 배리어입니다 -- barrier() 의 읽기-읽기 나 쓰기-쓰기 변종은 없습니다.
1516 하지만, READ_ONCE() 와 WRITE_ONCE() 는 특정 액세스들에 대해서만 동작하는
1517 barrier() 의 완화된 형태로 볼 수 있습니다.
1519 barrier() 함수는 다음과 같은 효과를 갖습니다:
1521 (*) 컴파일러가 barrier() 뒤의 액세스들이 barrier() 앞의 액세스보다 앞으로
1522 재배치되지 못하게 합니다. 예를 들어, 인터럽트 핸들러 코드와 인터럽트 당한
1523 코드 사이의 통신을 신중히 하기 위해 사용될 수 있습니다.
1525 (*) 루프에서, 컴파일러가 루프 조건에 사용된 변수를 매 이터레이션마다
1526 메모리에서 로드하지 않아도 되도록 최적화 하는걸 방지합니다.
1528 READ_ONCE() 와 WRITE_ONCE() 함수는 싱글 쓰레드 코드에서는 문제 없지만 동시성이
1529 있는 코드에서는 문제가 될 수 있는 모든 최적화를 막습니다. 이런 류의 최적화에
1530 대한 예를 몇가지 들어보면 다음과 같습니다:
1532 (*) 컴파일러는 같은 변수에 대한 로드와 스토어를 재배치 할 수 있고, 어떤
1533 경우에는 CPU가 같은 변수로부터의 로드들을 재배치할 수도 있습니다. 이는
1539 x 의 예전 값이 a[1] 에, 새 값이 a[0] 에 있게 할 수 있다는 뜻입니다.
1540 컴파일러와 CPU가 이런 일을 못하게 하려면 다음과 같이 해야 합니다:
1542 a[0] = READ_ONCE(x);
1543 a[1] = READ_ONCE(x);
1545 즉, READ_ONCE() 와 WRITE_ONCE() 는 여러 CPU 에서 하나의 변수에 가해지는
1546 액세스들에 캐시 일관성을 제공합니다.
1548 (*) 컴파일러는 같은 변수에 대한 연속적인 로드들을 병합할 수 있습니다. 그런
1549 병합 작업으로 컴파일러는 다음의 코드를:
1552 do_something_with(tmp);
1554 다음과 같이, 싱글 쓰레드 코드에서는 말이 되지만 개발자의 의도와 전혀 맞지
1555 않는 방향으로 "최적화" 할 수 있습니다:
1559 do_something_with(tmp);
1561 컴파일러가 이런 짓을 하지 못하게 하려면 READ_ONCE() 를 사용하세요:
1563 while (tmp = READ_ONCE(a))
1564 do_something_with(tmp);
1566 (*) 예컨대 레지스터 사용량이 많아 컴파일러가 모든 데이터를 레지스터에 담을 수
1567 없는 경우, 컴파일러는 변수를 다시 로드할 수 있습니다. 따라서 컴파일러는
1568 앞의 예에서 변수 'tmp' 사용을 최적화로 없애버릴 수 있습니다:
1571 do_something_with(tmp);
1573 이 코드는 다음과 같이 싱글 쓰레드에서는 완벽하지만 동시성이 존재하는
1574 경우엔 치명적인 코드로 바뀔 수 있습니다:
1577 do_something_with(a);
1579 예를 들어, 최적화된 이 코드는 변수 a 가 다른 CPU 에 의해 "while" 문과
1580 do_something_with() 호출 사이에 바뀌어 do_something_with() 에 0을 넘길
1583 이번에도, 컴파일러가 그런 짓을 하는걸 막기 위해 READ_ONCE() 를 사용하세요:
1585 while (tmp = READ_ONCE(a))
1586 do_something_with(tmp);
1588 레지스터가 부족한 상황을 겪는 경우, 컴파일러는 tmp 를 스택에 저장해둘 수도
1589 있습니다. 컴파일러가 변수를 다시 읽어들이는건 이렇게 저장해두고 후에 다시
1590 읽어들이는데 드는 오버헤드 때문입니다. 그렇게 하는게 싱글 쓰레드
1591 코드에서는 안전하므로, 안전하지 않은 경우에는 컴파일러에게 직접 알려줘야
1594 (*) 컴파일러는 그 값이 무엇일지 알고 있다면 로드를 아예 안할 수도 있습니다.
1595 예를 들어, 다음의 코드는 변수 'a' 의 값이 항상 0임을 증명할 수 있다면:
1598 do_something_with(tmp);
1600 이렇게 최적화 되어버릴 수 있습니다:
1604 이 변환은 싱글 쓰레드 코드에서는 도움이 되는데 로드와 브랜치를 제거했기
1605 때문입니다. 문제는 컴파일러가 'a' 의 값을 업데이트 하는건 현재의 CPU 하나
1606 뿐이라는 가정 위에서 증명을 했다는데 있습니다. 만약 변수 'a' 가 공유되어
1607 있다면, 컴파일러의 증명은 틀린 것이 될겁니다. 컴파일러는 그 자신이
1608 생각하는 것만큼 많은 것을 알고 있지 못함을 컴파일러에게 알리기 위해
1609 READ_ONCE() 를 사용하세요:
1611 while (tmp = READ_ONCE(a))
1612 do_something_with(tmp);
1614 하지만 컴파일러는 READ_ONCE() 뒤에 나오는 값에 대해서도 눈길을 두고 있음을
1615 기억하세요. 예를 들어, 다음의 코드에서 MAX 는 전처리기 매크로로, 1의 값을
1618 while ((tmp = READ_ONCE(a)) % MAX)
1619 do_something_with(tmp);
1621 이렇게 되면 컴파일러는 MAX 를 가지고 수행되는 "%" 오퍼레이터의 결과가 항상
1622 0이라는 것을 알게 되고, 컴파일러가 코드를 실질적으로는 존재하지 않는
1623 것처럼 최적화 하는 것이 허용되어 버립니다. ('a' 변수의 로드는 여전히
1626 (*) 비슷하게, 컴파일러는 변수가 저장하려 하는 값을 이미 가지고 있다는 것을
1627 알면 스토어 자체를 제거할 수 있습니다. 이번에도, 컴파일러는 현재의 CPU
1628 만이 그 변수에 값을 쓰는 오로지 하나의 존재라고 생각하여 공유된 변수에
1629 대해서는 잘못된 일을 하게 됩니다. 예를 들어, 다음과 같은 경우가 있을 수
1633 ... 변수 a 에 스토어를 하지 않는 코드 ...
1636 컴파일러는 변수 'a' 의 값은 이미 0이라는 것을 알고, 따라서 두번째 스토어를
1637 삭제할 겁니다. 만약 다른 CPU 가 그 사이 변수 'a' 에 다른 값을 썼다면
1640 컴파일러가 그런 잘못된 추측을 하지 않도록 WRITE_ONCE() 를 사용하세요:
1643 ... 변수 a 에 스토어를 하지 않는 코드 ...
1646 (*) 컴파일러는 하지 말라고 하지 않으면 메모리 액세스들을 재배치 할 수
1647 있습니다. 예를 들어, 다음의 프로세스 레벨 코드와 인터럽트 핸들러 사이의
1650 void process_level(void)
1652 msg = get_message();
1656 void interrupt_handler(void)
1659 process_message(msg);
1662 이 코드에는 컴파일러가 process_level() 을 다음과 같이 변환하는 것을 막을
1663 수단이 없고, 이런 변환은 싱글쓰레드에서라면 실제로 훌륭한 선택일 수
1666 void process_level(void)
1669 msg = get_message();
1672 이 두개의 문장 사이에 인터럽트가 발생한다면, interrupt_handler() 는 의미를
1673 알 수 없는 메세지를 받을 수도 있습니다. 이걸 막기 위해 다음과 같이
1674 WRITE_ONCE() 를 사용하세요:
1676 void process_level(void)
1678 WRITE_ONCE(msg, get_message());
1679 WRITE_ONCE(flag, true);
1682 void interrupt_handler(void)
1684 if (READ_ONCE(flag))
1685 process_message(READ_ONCE(msg));
1688 interrupt_handler() 안에서도 중첩된 인터럽트나 NMI 와 같이 인터럽트 핸들러
1689 역시 'flag' 와 'msg' 에 접근하는 또다른 무언가에 인터럽트 될 수 있다면
1690 READ_ONCE() 와 WRITE_ONCE() 를 사용해야 함을 기억해 두세요. 만약 그런
1691 가능성이 없다면, interrupt_handler() 안에서는 문서화 목적이 아니라면
1692 READ_ONCE() 와 WRITE_ONCE() 는 필요치 않습니다. (근래의 리눅스 커널에서
1693 중첩된 인터럽트는 보통 잘 일어나지 않음도 기억해 두세요, 실제로, 어떤
1694 인터럽트 핸들러가 인터럽트가 활성화된 채로 리턴하면 WARN_ONCE() 가
1697 컴파일러는 READ_ONCE() 와 WRITE_ONCE() 뒤의 READ_ONCE() 나 WRITE_ONCE(),
1698 barrier(), 또는 비슷한 것들을 담고 있지 않은 코드를 움직일 수 있을 것으로
1701 이 효과는 barrier() 를 통해서도 만들 수 있지만, READ_ONCE() 와
1702 WRITE_ONCE() 가 좀 더 안목 높은 선택입니다: READ_ONCE() 와 WRITE_ONCE()는
1703 컴파일러에 주어진 메모리 영역에 대해서만 최적화 가능성을 포기하도록
1704 하지만, barrier() 는 컴파일러가 지금까지 기계의 레지스터에 캐시해 놓은
1705 모든 메모리 영역의 값을 버려야 하게 하기 때문입니다. 물론, 컴파일러는
1706 READ_ONCE() 와 WRITE_ONCE() 가 일어난 순서도 지켜줍니다, CPU 는 당연히
1709 (*) 컴파일러는 다음의 예에서와 같이 변수에의 스토어를 날조해낼 수도 있습니다:
1716 컴파일러는 아래와 같은 최적화로 브랜치를 줄일 겁니다:
1722 싱글 쓰레드 코드에서 이 최적화는 안전할 뿐 아니라 브랜치 갯수를
1723 줄여줍니다. 하지만 안타깝게도, 동시성이 있는 코드에서는 이 최적화는 다른
1724 CPU 가 'b' 를 로드할 때, -- 'a' 가 0이 아닌데도 -- 가짜인 값, 42를 보게
1725 되는 경우를 가능하게 합니다. 이걸 방지하기 위해 WRITE_ONCE() 를
1733 컴파일러는 로드를 만들어낼 수도 있습니다. 일반적으로는 문제를 일으키지
1734 않지만, 캐시 라인 바운싱을 일으켜 성능과 확장성을 떨어뜨릴 수 있습니다.
1735 날조된 로드를 막기 위해선 READ_ONCE() 를 사용하세요.
1737 (*) 정렬된 메모리 주소에 위치한, 한번의 메모리 참조 인스트럭션으로 액세스
1738 가능한 크기의 데이터는 하나의 큰 액세스가 여러개의 작은 액세스들로
1739 대체되는 "로드 티어링(load tearing)" 과 "스토어 티어링(store tearing)" 을
1740 방지합니다. 예를 들어, 주어진 아키텍쳐가 7-bit imeediate field 를 갖는
1741 16-bit 스토어 인스트럭션을 제공한다면, 컴파일러는 다음의 32-bit 스토어를
1742 구현하는데에 두개의 16-bit store-immediate 명령을 사용하려 할겁니다:
1746 스토어 할 상수를 만들고 그 값을 스토어 하기 위해 두개가 넘는 인스트럭션을
1747 사용하게 되는, 이런 종류의 최적화를 GCC 는 실제로 함을 부디 알아 두십시오.
1748 이 최적화는 싱글 쓰레드 코드에서는 성공적인 최적화 입니다. 실제로, 근래에
1749 발생한 (그리고 고쳐진) 버그는 GCC 가 volatile 스토어에 비정상적으로 이
1750 최적화를 사용하게 했습니다. 그런 버그가 없다면, 다음의 예에서
1751 WRITE_ONCE() 의 사용은 스토어 티어링을 방지합니다:
1753 WRITE_ONCE(p, 0x00010002);
1755 Packed 구조체의 사용 역시 다음의 예처럼 로드 / 스토어 티어링을 유발할 수
1758 struct __attribute__((__packed__)) foo {
1763 struct foo foo1, foo2;
1770 READ_ONCE() 나 WRITE_ONCE() 도 없고 volatile 마킹도 없기 때문에,
1771 컴파일러는 이 세개의 대입문을 두개의 32-bit 로드와 두개의 32-bit 스토어로
1772 변환할 수 있습니다. 이는 'foo1.b' 의 값의 로드 티어링과 'foo2.b' 의
1773 스토어 티어링을 초래할 겁니다. 이 예에서도 READ_ONCE() 와 WRITE_ONCE()
1777 WRITE_ONCE(foo2.b, READ_ONCE(foo1.b));
1780 그렇지만, volatile 로 마크된 변수에 대해서는 READ_ONCE() 와 WRITE_ONCE() 가
1781 필요치 않습니다. 예를 들어, 'jiffies' 는 volatile 로 마크되어 있기 때문에,
1782 READ_ONCE(jiffies) 라고 할 필요가 없습니다. READ_ONCE() 와 WRITE_ONCE() 가
1783 실은 volatile 캐스팅으로 구현되어 있어서 인자가 이미 volatile 로 마크되어
1784 있다면 또다른 효과를 내지는 않기 때문입니다.
1786 이 컴파일러 배리어들은 CPU 에는 직접적 효과를 전혀 만들지 않기 때문에, 결국은
1787 재배치가 일어날 수도 있음을 부디 기억해 두십시오.
1793 리눅스 커널은 다음의 여덟개 기본 CPU 메모리 배리어를 가지고 있습니다:
1795 TYPE MANDATORY SMP CONDITIONAL
1796 =============== ======================= ===========================
1803 데이터 의존성 배리어를 제외한 모든 메모리 배리어는 컴파일러 배리어를
1804 포함합니다. 데이터 의존성은 컴파일러에의 추가적인 순서 보장을 포함하지
1807 방백: 데이터 의존성이 있는 경우, 컴파일러는 해당 로드를 올바른 순서로 일으킬
1808 것으로 (예: `a[b]` 는 a[b] 를 로드 하기 전에 b 의 값을 먼저 로드한다)
1809 기대되지만, C 언어 사양에는 컴파일러가 b 의 값을 추측 (예: 1 과 같음) 해서
1810 b 로드 전에 a 로드를 하는 코드 (예: tmp = a[1]; if (b != 1) tmp = a[b]; ) 를
1811 만들지 않아야 한다는 내용 같은 건 없습니다. 또한 컴파일러는 a[b] 를 로드한
1812 후에 b 를 또다시 로드할 수도 있어서, a[b] 보다 최신 버전의 b 값을 가질 수도
1813 있습니다. 이런 문제들의 해결책에 대한 의견 일치는 아직 없습니다만, 일단
1814 READ_ONCE() 매크로부터 보기 시작하는게 좋은 시작이 될겁니다.
1816 SMP 메모리 배리어들은 유니프로세서로 컴파일된 시스템에서는 컴파일러 배리어로
1817 바뀌는데, 하나의 CPU 는 스스로 일관성을 유지하고, 겹치는 액세스들 역시 올바른
1818 순서로 행해질 것으로 생각되기 때문입니다. 하지만, 아래의 "Virtual Machine
1819 Guests" 서브섹션을 참고하십시오.
1821 [!] SMP 시스템에서 공유메모리로의 접근들을 순서 세워야 할 때, SMP 메모리
1822 배리어는 _반드시_ 사용되어야 함을 기억하세요, 그대신 락을 사용하는 것으로도
1825 Mandatory 배리어들은 SMP 시스템에서도 UP 시스템에서도 SMP 효과만 통제하기에는
1826 불필요한 오버헤드를 갖기 때문에 SMP 효과만 통제하면 되는 곳에는 사용되지 않아야
1827 합니다. 하지만, 느슨한 순서 규칙의 메모리 I/O 윈도우를 통한 MMIO 의 효과를
1828 통제할 때에는 mandatory 배리어들이 사용될 수 있습니다. 이 배리어들은
1829 컴파일러와 CPU 모두 재배치를 못하도록 함으로써 메모리 오퍼레이션들이 디바이스에
1830 보여지는 순서에도 영향을 주기 때문에, SMP 가 아닌 시스템이라 할지라도 필요할 수
1834 일부 고급 배리어 함수들도 있습니다:
1836 (*) smp_store_mb(var, value)
1838 이 함수는 특정 변수에 특정 값을 대입하고 범용 메모리 배리어를 칩니다.
1839 UP 컴파일에서는 컴파일러 배리어보다 더한 것을 친다고는 보장되지 않습니다.
1842 (*) smp_mb__before_atomic();
1843 (*) smp_mb__after_atomic();
1845 이것들은 값을 리턴하지 않는 (더하기, 빼기, 증가, 감소와 같은) 어토믹
1846 함수들을 위한, 특히 그것들이 레퍼런스 카운팅에 사용될 때를 위한
1847 함수들입니다. 이 함수들은 메모리 배리어를 내포하고 있지는 않습니다.
1849 이것들은 값을 리턴하지 않으며 어토믹한 (set_bit 과 clear_bit 같은) 비트
1852 한 예로, 객체 하나를 무효한 것으로 표시하고 그 객체의 레퍼런스 카운트를
1856 smp_mb__before_atomic();
1857 atomic_dec(&obj->ref_count);
1859 이 코드는 객체의 업데이트된 death 마크가 레퍼런스 카운터 감소 동작
1862 더 많은 정보를 위해선 Documentation/atomic_{t,bitops}.txt 문서를
1869 이것들은 CPU 와 DMA 가능한 디바이스에서 모두 액세스 가능한 공유 메모리의
1870 읽기, 쓰기 작업들의 순서를 보장하기 위해 consistent memory 에서 사용하기
1873 예를 들어, 디바이스와 메모리를 공유하며, 디스크립터 상태 값을 사용해
1874 디스크립터가 디바이스에 속해 있는지 아니면 CPU 에 속해 있는지 표시하고,
1875 공지용 초인종(doorbell) 을 사용해 업데이트된 디스크립터가 디바이스에 사용
1876 가능해졌음을 공지하는 디바이스 드라이버를 생각해 봅시다:
1878 if (desc->status != DEVICE_OWN) {
1879 /* 디스크립터를 소유하기 전에는 데이터를 읽지 않음 */
1883 read_data = desc->data;
1884 desc->data = write_data;
1886 /* 상태 업데이트 전 수정사항을 반영 */
1890 desc->status = DEVICE_OWN;
1892 /* 업데이트된 디스크립터의 디바이스에 공지 */
1893 writel(DESC_NOTIFY, doorbell);
1896 dma_rmb() 는 디스크립터로부터 데이터를 읽어오기 전에 디바이스가 소유권을
1897 내려놓았을 것을 보장하고, dma_wmb() 는 디바이스가 자신이 소유권을 다시
1898 가졌음을 보기 전에 디스크립터에 데이터가 쓰였을 것을 보장합니다. 참고로,
1899 writel() 을 사용하면 캐시 일관성이 있는 메모리 (cache coherent memory)
1900 쓰기가 MMIO 영역에의 쓰기 전에 완료되었을 것을 보장하므로 writel() 앞에
1901 wmb() 를 실행할 필요가 없음을 알아두시기 바랍니다. writel() 보다 비용이
1902 저렴한 writel_relaxed() 는 이런 보장을 제공하지 않으므로 여기선 사용되지
1905 writel_relaxed() 와 같은 완화된 I/O 접근자들에 대한 자세한 내용을 위해서는
1906 "커널 I/O 배리어의 효과" 섹션을, consistent memory 에 대한 자세한 내용을
1907 위해선 Documentation/DMA-API.txt 문서를 참고하세요.
1910 =========================
1912 =========================
1914 리눅스 커널의 일부 함수들은 메모리 배리어를 내장하고 있는데, 락(lock)과
1915 스케쥴링 관련 함수들이 대부분입니다.
1917 여기선 _최소한의_ 보장을 설명합니다; 특정 아키텍쳐에서는 이 설명보다 더 많은
1918 보장을 제공할 수도 있습니다만 해당 아키텍쳐에 종속적인 코드 외의 부분에서는
1925 리눅스 커널은 다양한 락 구성체를 가지고 있습니다:
1933 각 구성체마다 모든 경우에 "ACQUIRE" 오퍼레이션과 "RELEASE" 오퍼레이션의 변종이
1934 존재합니다. 이 오퍼레이션들은 모두 적절한 배리어를 내포하고 있습니다:
1936 (1) ACQUIRE 오퍼레이션의 영향:
1938 ACQUIRE 뒤에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된
1941 ACQUIRE 앞에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된 후에
1944 (2) RELEASE 오퍼레이션의 영향:
1946 RELEASE 앞에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션이 완료되기
1949 RELEASE 뒤에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션 완료 전에
1952 (3) ACQUIRE vs ACQUIRE 영향:
1954 어떤 ACQUIRE 오퍼레이션보다 앞에서 요청된 모든 ACQUIRE 오퍼레이션은 그
1955 ACQUIRE 오퍼레이션 전에 완료됩니다.
1957 (4) ACQUIRE vs RELEASE implication:
1959 어떤 RELEASE 오퍼레이션보다 앞서 요청된 ACQUIRE 오퍼레이션은 그 RELEASE
1962 (5) 실패한 조건적 ACQUIRE 영향:
1964 ACQUIRE 오퍼레이션의 일부 락(lock) 변종은 락이 곧바로 획득하기에는
1965 불가능한 상태이거나 락이 획득 가능해지도록 기다리는 도중 시그널을 받거나
1966 해서 실패할 수 있습니다. 실패한 락은 어떤 배리어도 내포하지 않습니다.
1968 [!] 참고: 락 ACQUIRE 와 RELEASE 가 단방향 배리어여서 나타나는 현상 중 하나는
1969 크리티컬 섹션 바깥의 인스트럭션의 영향이 크리티컬 섹션 내부로도 들어올 수
1972 RELEASE 후에 요청되는 ACQUIRE 는 전체 메모리 배리어라 여겨지면 안되는데,
1973 ACQUIRE 앞의 액세스가 ACQUIRE 후에 수행될 수 있고, RELEASE 후의 액세스가
1974 RELEASE 전에 수행될 수도 있으며, 그 두개의 액세스가 서로를 지나칠 수도 있기
1984 ACQUIRE M, STORE *B, STORE *A, RELEASE M
1986 ACQUIRE 와 RELEASE 가 락 획득과 해제라면, 그리고 락의 ACQUIRE 와 RELEASE 가
1987 같은 락 변수에 대한 것이라면, 해당 락을 쥐고 있지 않은 다른 CPU 의 시야에는
1988 이와 같은 재배치가 일어나는 것으로 보일 수 있습니다. 요약하자면, ACQUIRE 에
1989 이어 RELEASE 오퍼레이션을 순차적으로 실행하는 행위가 전체 메모리 배리어로
1992 비슷하게, 앞의 반대 케이스인 RELEASE 와 ACQUIRE 두개 오퍼레이션의 순차적 실행
1993 역시 전체 메모리 배리어를 내포하지 않습니다. 따라서, RELEASE, ACQUIRE 로
1994 규정되는 크리티컬 섹션의 CPU 수행은 RELEASE 와 ACQUIRE 를 가로지를 수 있으므로,
2004 ACQUIRE N, STORE *B, STORE *A, RELEASE M
2006 이런 재배치는 데드락을 일으킬 수도 있을 것처럼 보일 수 있습니다. 하지만, 그런
2007 데드락의 조짐이 있다면 RELEASE 는 단순히 완료될 것이므로 데드락은 존재할 수
2010 이게 어떻게 올바른 동작을 할 수 있을까요?
2012 우리가 이야기 하고 있는건 재배치를 하는 CPU 에 대한 이야기이지,
2013 컴파일러에 대한 것이 아니란 점이 핵심입니다. 컴파일러 (또는, 개발자)
2014 가 오퍼레이션들을 이렇게 재배치하면, 데드락이 일어날 수 -있습-니다.
2016 하지만 CPU 가 오퍼레이션들을 재배치 했다는걸 생각해 보세요. 이 예에서,
2017 어셈블리 코드 상으로는 언락이 락을 앞서게 되어 있습니다. CPU 가 이를
2018 재배치해서 뒤의 락 오퍼레이션을 먼저 실행하게 됩니다. 만약 데드락이
2019 존재한다면, 이 락 오퍼레이션은 그저 스핀을 하며 계속해서 락을
2020 시도합니다 (또는, 한참 후에겠지만, 잠듭니다). CPU 는 언젠가는
2021 (어셈블리 코드에서는 락을 앞서는) 언락 오퍼레이션을 실행하는데, 이 언락
2022 오퍼레이션이 잠재적 데드락을 해결하고, 락 오퍼레이션도 뒤이어 성공하게
2025 하지만 만약 락이 잠을 자는 타입이었다면요? 그런 경우에 코드는
2026 스케쥴러로 들어가려 할 거고, 여기서 결국은 메모리 배리어를 만나게
2027 되는데, 이 메모리 배리어는 앞의 언락 오퍼레이션이 완료되도록 만들고,
2028 데드락은 이번에도 해결됩니다. 잠을 자는 행위와 언락 사이의 경주 상황
2029 (race) 도 있을 수 있겠습니다만, 락 관련 기능들은 그런 경주 상황을 모든
2030 경우에 제대로 해결할 수 있어야 합니다.
2032 락과 세마포어는 UP 컴파일된 시스템에서의 순서에 대해 보장을 하지 않기 때문에,
2033 그런 상황에서 인터럽트 비활성화 오퍼레이션과 함께가 아니라면 어떤 일에도 - 특히
2034 I/O 액세스와 관련해서는 - 제대로 사용될 수 없을 겁니다.
2036 "CPU 간 ACQUIRING 배리어 효과" 섹션도 참고하시기 바랍니다.
2039 예를 들어, 다음과 같은 코드를 생각해 봅시다:
2050 여기선 다음의 이벤트 시퀀스가 생길 수 있습니다:
2052 ACQUIRE, {*F,*A}, *E, {*C,*D}, *B, RELEASE
2054 [+] {*F,*A} 는 조합된 액세스를 의미합니다.
2058 {*F,*A}, *B, ACQUIRE, *C, *D, RELEASE, *E
2059 *A, *B, *C, ACQUIRE, *D, RELEASE, *E, *F
2060 *A, *B, ACQUIRE, *C, RELEASE, *D, *E, *F
2061 *B, ACQUIRE, *C, *D, RELEASE, {*F,*A}, *E
2066 ----------------------
2068 인터럽트를 비활성화 하는 함수 (ACQUIRE 와 동일) 와 인터럽트를 활성화 하는 함수
2069 (RELEASE 와 동일) 는 컴파일러 배리어처럼만 동작합니다. 따라서, 별도의 메모리
2070 배리어나 I/O 배리어가 필요한 상황이라면 그 배리어들은 인터럽트 비활성화 함수
2075 --------------------
2077 글로벌 데이터에 표시된 이벤트에 의해 프로세스를 잠에 빠트리는 것과 깨우는 것은
2078 해당 이벤트를 기다리는 태스크의 태스크 상태와 그 이벤트를 알리기 위해 사용되는
2079 글로벌 데이터, 두 데이터간의 상호작용으로 볼 수 있습니다. 이것이 옳은 순서대로
2080 일어남을 분명히 하기 위해, 프로세스를 잠에 들게 하는 기능과 깨우는 기능은
2083 먼저, 잠을 재우는 쪽은 일반적으로 다음과 같은 이벤트 시퀀스를 따릅니다:
2086 set_current_state(TASK_UNINTERRUPTIBLE);
2087 if (event_indicated)
2092 set_current_state() 에 의해, 태스크 상태가 바뀐 후 범용 메모리 배리어가
2096 ===============================
2097 set_current_state();
2099 STORE current->state
2101 LOAD event_indicated
2103 set_current_state() 는 다음의 것들로 감싸질 수도 있습니다:
2106 prepare_to_wait_exclusive();
2108 이것들 역시 상태를 설정한 후 범용 메모리 배리어를 삽입합니다.
2109 앞의 전체 시퀀스는 다음과 같은 함수들로 한번에 수행 가능한데, 이것들은 모두
2110 올바른 장소에 메모리 배리어를 삽입합니다:
2113 wait_event_interruptible();
2114 wait_event_interruptible_exclusive();
2115 wait_event_interruptible_timeout();
2116 wait_event_killable();
2117 wait_event_timeout();
2122 두번째로, 깨우기를 수행하는 코드는 일반적으로 다음과 같을 겁니다:
2124 event_indicated = 1;
2125 wake_up(&event_wait_queue);
2129 event_indicated = 1;
2130 wake_up_process(event_daemon);
2132 wake_up() 이 무언가를 깨우게 되면, 이 함수는 범용 메모리 배리어를 수행합니다.
2133 이 함수가 아무것도 깨우지 않는다면 메모리 배리어는 수행될 수도, 수행되지 않을
2134 수도 있습니다; 이 경우에 메모리 배리어를 수행할 거라 오해해선 안됩니다. 이
2135 배리어는 태스크 상태가 접근되기 전에 수행되는데, 자세히 말하면 이 이벤트를
2136 알리기 위한 STORE 와 TASK_RUNNING 으로 상태를 쓰는 STORE 사이에 수행됩니다:
2138 CPU 1 (Sleeper) CPU 2 (Waker)
2139 =============================== ===============================
2140 set_current_state(); STORE event_indicated
2141 smp_store_mb(); wake_up();
2142 STORE current->state ...
2144 LOAD event_indicated if ((LOAD task->state) & TASK_NORMAL)
2147 여기서 "task" 는 깨어나지는 쓰레드이고 CPU 1 의 "current" 와 같습니다.
2149 반복하지만, wake_up() 이 무언가를 정말 깨운다면 범용 메모리 배리어가 수행될
2150 것이 보장되지만, 그렇지 않다면 그런 보장이 없습니다. 이걸 이해하기 위해, X 와
2151 Y 는 모두 0 으로 초기화 되어 있다는 가정 하에 아래의 이벤트 시퀀스를 생각해
2155 =============================== ===============================
2157 smp_mb(); wake_up();
2160 정말로 깨우기가 행해졌다면, 두 로드 중 (최소한) 하나는 1 을 보게 됩니다.
2161 반면에, 실제 깨우기가 행해지지 않았다면, 두 로드 모두 0을 볼 수도 있습니다.
2163 wake_up_process() 는 항상 범용 메모리 배리어를 수행합니다. 이 배리어 역시
2164 태스크 상태가 접근되기 전에 수행됩니다. 특히, 앞의 예제 코드에서 wake_up() 이
2165 wake_up_process() 로 대체된다면 두 로드 중 하나는 1을 볼 것이 보장됩니다.
2167 사용 가능한 깨우기류 함수들로 다음과 같은 것들이 있습니다:
2173 wake_up_interruptible();
2174 wake_up_interruptible_all();
2175 wake_up_interruptible_nr();
2176 wake_up_interruptible_poll();
2177 wake_up_interruptible_sync();
2178 wake_up_interruptible_sync_poll();
2180 wake_up_locked_poll();
2185 메모리 순서규칙 관점에서, 이 함수들은 모두 wake_up() 과 같거나 보다 강한 순서
2188 [!] 잠재우는 코드와 깨우는 코드에 내포되는 메모리 배리어들은 깨우기 전에
2189 이루어진 스토어를 잠재우는 코드가 set_current_state() 를 호출한 후에 행하는
2190 로드에 대해 순서를 맞추지 _않는다는_ 점을 기억하세요. 예를 들어, 잠재우는
2193 set_current_state(TASK_INTERRUPTIBLE);
2194 if (event_indicated)
2196 __set_current_state(TASK_RUNNING);
2197 do_something(my_data);
2202 event_indicated = 1;
2203 wake_up(&event_wait_queue);
2205 event_indecated 에의 변경이 잠재우는 코드에게 my_data 에의 변경 후에 이루어진
2206 것으로 인지될 것이라는 보장이 없습니다. 이런 경우에는 양쪽 코드 모두 각각의
2207 데이터 액세스 사이에 메모리 배리어를 직접 쳐야 합니다. 따라서 앞의 재우는
2210 set_current_state(TASK_INTERRUPTIBLE);
2211 if (event_indicated) {
2213 do_something(my_data);
2216 그리고 깨우는 코드는 다음과 같이 되어야 합니다:
2220 event_indicated = 1;
2221 wake_up(&event_wait_queue);
2227 그외의 배리어를 내포하는 함수들은 다음과 같습니다:
2229 (*) schedule() 과 그 유사한 것들이 완전한 메모리 배리어를 내포합니다.
2232 ==============================
2233 CPU 간 ACQUIRING 배리어의 효과
2234 ==============================
2236 SMP 시스템에서의 락 기능들은 더욱 강력한 형태의 배리어를 제공합니다: 이
2237 배리어는 동일한 락을 사용하는 다른 CPU 들의 메모리 액세스 순서에도 영향을
2242 ------------------------
2244 다음의 예를 생각해 봅시다: 시스템은 두개의 스핀락 (M) 과 (Q), 그리고 세개의 CPU
2245 를 가지고 있습니다; 여기에 다음의 이벤트 시퀀스가 발생합니다:
2248 =============================== ===============================
2249 WRITE_ONCE(*A, a); WRITE_ONCE(*E, e);
2251 WRITE_ONCE(*B, b); WRITE_ONCE(*F, f);
2252 WRITE_ONCE(*C, c); WRITE_ONCE(*G, g);
2254 WRITE_ONCE(*D, d); WRITE_ONCE(*H, h);
2256 *A 로의 액세스부터 *H 로의 액세스까지가 어떤 순서로 CPU 3 에게 보여질지에
2257 대해서는 각 CPU 에서의 락 사용에 의해 내포되어 있는 제약을 제외하고는 어떤
2258 보장도 존재하지 않습니다. 예를 들어, CPU 3 에게 다음과 같은 순서로 보여지는
2261 *E, ACQUIRE M, ACQUIRE Q, *G, *C, *F, *A, *B, RELEASE Q, *D, *H, RELEASE M
2263 하지만 다음과 같이 보이지는 않을 겁니다:
2265 *B, *C or *D preceding ACQUIRE M
2266 *A, *B or *C following RELEASE M
2267 *F, *G or *H preceding ACQUIRE Q
2268 *E, *F or *G following RELEASE Q
2271 =========================
2273 =========================
2275 설령 SMP 커널을 사용하더라도 싱글 쓰레드로 동작하는 코드는 올바르게 동작하는
2276 것으로 보여질 것이기 때문에, 평범한 시스템 운영중에 메모리 오퍼레이션 재배치는
2277 일반적으로 문제가 되지 않습니다. 하지만, 재배치가 문제가 _될 수 있는_ 네가지
2290 --------------------
2292 두개 이상의 프로세서를 가진 시스템이 있다면, 시스템의 두개 이상의 CPU 는 동시에
2293 같은 데이터에 대한 작업을 할 수 있습니다. 이는 동기화 문제를 일으킬 수 있고,
2294 이 문제를 해결하는 일반적 방법은 락을 사용하는 것입니다. 하지만, 락은 상당히
2295 비용이 비싸서 가능하면 락을 사용하지 않고 일을 처리하는 것이 낫습니다. 이런
2296 경우, 두 CPU 모두에 영향을 끼치는 오퍼레이션들은 오동작을 막기 위해 신중하게
2299 예를 들어, R/W 세마포어의 느린 수행경로 (slow path) 를 생각해 봅시다.
2300 세마포어를 위해 대기를 하는 하나의 프로세스가 자신의 스택 중 일부를 이
2301 세마포어의 대기 프로세스 리스트에 링크한 채로 있습니다:
2303 struct rw_semaphore {
2306 struct list_head waiters;
2309 struct rwsem_waiter {
2310 struct list_head list;
2311 struct task_struct *task;
2314 특정 대기 상태 프로세스를 깨우기 위해, up_read() 나 up_write() 함수는 다음과
2317 (1) 다음 대기 상태 프로세스 레코드는 어디있는지 알기 위해 이 대기 상태
2318 프로세스 레코드의 next 포인터를 읽습니다;
2320 (2) 이 대기 상태 프로세스의 task 구조체로의 포인터를 읽습니다;
2322 (3) 이 대기 상태 프로세스가 세마포어를 획득했음을 알리기 위해 task
2325 (4) 해당 태스크에 대해 wake_up_process() 를 호출합니다; 그리고
2327 (5) 해당 대기 상태 프로세스의 task 구조체를 잡고 있던 레퍼런스를 해제합니다.
2329 달리 말하자면, 다음 이벤트 시퀀스를 수행해야 합니다:
2331 LOAD waiter->list.next;
2337 그리고 이 이벤트들이 다른 순서로 수행된다면, 오동작이 일어날 수 있습니다.
2339 한번 세마포어의 대기줄에 들어갔고 세마포어 락을 놓았다면, 해당 대기 프로세스는
2340 락을 다시는 잡지 않습니다; 대신 자신의 task 포인터가 초기화 되길 기다립니다.
2341 그 레코드는 대기 프로세스의 스택에 있기 때문에, 리스트의 next 포인터가 읽혀지기
2342 _전에_ task 포인터가 지워진다면, 다른 CPU 는 해당 대기 프로세스를 시작해 버리고
2343 up*() 함수가 next 포인터를 읽기 전에 대기 프로세스의 스택을 마구 건드릴 수
2346 그렇게 되면 위의 이벤트 시퀀스에 어떤 일이 일어나는지 생각해 보죠:
2349 =============================== ===============================
2356 Woken up by other event
2361 foo() clobbers *waiter
2363 LOAD waiter->list.next;
2366 이 문제는 세마포어 락의 사용으로 해결될 수도 있겠지만, 그렇게 되면 깨어난 후에
2367 down_xxx() 함수가 불필요하게 스핀락을 또다시 얻어야만 합니다.
2369 이 문제를 해결하는 방법은 범용 SMP 메모리 배리어를 추가하는 겁니다:
2371 LOAD waiter->list.next;
2378 이 경우에, 배리어는 시스템의 나머지 CPU 들에게 모든 배리어 앞의 메모리 액세스가
2379 배리어 뒤의 메모리 액세스보다 앞서 일어난 것으로 보이게 만듭니다. 배리어 앞의
2380 메모리 액세스들이 배리어 명령 자체가 완료되는 시점까지 완료된다고는 보장하지
2383 (이게 문제가 되지 않을) 단일 프로세서 시스템에서 smp_mb() 는 실제로는 그저
2384 컴파일러가 CPU 안에서의 순서를 바꾸거나 하지 않고 주어진 순서대로 명령을
2385 내리도록 하는 컴파일러 배리어일 뿐입니다. 오직 하나의 CPU 만 있으니, CPU 의
2386 의존성 순서 로직이 그 외의 모든것을 알아서 처리할 겁니다.
2392 어토믹 오퍼레이션은 기술적으로 프로세서간 상호작용으로 분류되며 그 중 일부는
2393 전체 메모리 배리어를 내포하고 또 일부는 내포하지 않지만, 커널에서 상당히
2394 의존적으로 사용하는 기능 중 하나입니다.
2396 더 많은 내용을 위해선 Documentation/atomic_t.txt 를 참고하세요.
2402 많은 디바이스가 메모리 매핑 기법으로 제어될 수 있는데, 그렇게 제어되는
2403 디바이스는 CPU 에는 단지 특정 메모리 영역의 집합처럼 보이게 됩니다. 드라이버는
2404 그런 디바이스를 제어하기 위해 정확히 올바른 순서로 올바른 메모리 액세스를
2407 하지만, 액세스들을 재배치 하거나 조합하거나 병합하는게 더 효율적이라 판단하는
2408 영리한 CPU 나 컴파일러들을 사용하면 드라이버 코드의 조심스럽게 순서 맞춰진
2409 액세스들이 디바이스에는 요청된 순서대로 도착하지 못하게 할 수 있는 - 디바이스가
2410 오동작을 하게 할 - 잠재적 문제가 생길 수 있습니다.
2412 리눅스 커널 내부에서, I/O 는 어떻게 액세스들을 적절히 순차적이게 만들 수 있는지
2413 알고 있는, - inb() 나 writel() 과 같은 - 적절한 액세스 루틴을 통해 이루어져야만
2414 합니다. 이것들은 대부분의 경우에는 명시적 메모리 배리어 와 함께 사용될 필요가
2415 없습니다만, 완화된 메모리 액세스 속성으로 I/O 메모리 윈도우로의 참조를 위해
2416 액세스 함수가 사용된다면 순서를 강제하기 위해 _mandatory_ 메모리 배리어가
2419 더 많은 정보를 위해선 Documentation/driver-api/device-io.rst 를 참고하십시오.
2425 드라이버는 자신의 인터럽트 서비스 루틴에 의해 인터럽트 당할 수 있기 때문에
2426 드라이버의 이 두 부분은 서로의 디바이스 제어 또는 액세스 부분과 상호 간섭할 수
2429 스스로에게 인터럽트 당하는 걸 불가능하게 하고, 드라이버의 크리티컬한
2430 오퍼레이션들을 모두 인터럽트가 불가능하게 된 영역에 집어넣거나 하는 방법 (락의
2431 한 형태) 으로 이런 상호 간섭을 - 최소한 부분적으로라도 - 줄일 수 있습니다.
2432 드라이버의 인터럽트 루틴이 실행 중인 동안, 해당 드라이버의 코어는 같은 CPU 에서
2433 수행되지 않을 것이며, 현재의 인터럽트가 처리되는 중에는 또다시 인터럽트가
2434 일어나지 못하도록 되어 있으니 인터럽트 핸들러는 그에 대해서는 락을 잡지 않아도
2437 하지만, 어드레스 레지스터와 데이터 레지스터를 갖는 이더넷 카드를 다루는
2438 드라이버를 생각해 봅시다. 만약 이 드라이버의 코어가 인터럽트를 비활성화시킨
2439 채로 이더넷 카드와 대화하고 드라이버의 인터럽트 핸들러가 호출되었다면:
2450 만약 순서 규칙이 충분히 완화되어 있다면 데이터 레지스터에의 스토어는 어드레스
2451 레지스터에 두번째로 행해지는 스토어 뒤에 일어날 수도 있습니다:
2453 STORE *ADDR = 3, STORE *ADDR = 4, STORE *DATA = y, q = LOAD *DATA
2456 만약 순서 규칙이 충분히 완화되어 있고 묵시적으로든 명시적으로든 배리어가
2457 사용되지 않았다면 인터럽트 비활성화 섹션에서 일어난 액세스가 바깥으로 새어서
2458 인터럽트 내에서 일어난 액세스와 섞일 수 있다고 - 그리고 그 반대도 - 가정해야만
2461 그런 영역 안에서 일어나는 I/O 액세스는 묵시적 I/O 배리어를 형성하는, 엄격한
2462 순서 규칙의 I/O 레지스터로의 로드 오퍼레이션을 포함하기 때문에 일반적으로는
2466 하나의 인터럽트 루틴과 별도의 CPU 에서 수행중이며 서로 통신을 하는 두 루틴
2467 사이에도 비슷한 상황이 일어날 수 있습니다. 만약 그런 경우가 발생할 가능성이
2468 있다면, 순서를 보장하기 위해 인터럽트 비활성화 락이 사용되어져야만 합니다.
2471 ======================
2473 ======================
2475 I/O 액세스를 통한 주변장치와의 통신은 아키텍쳐와 기기에 매우 종속적입니다.
2476 따라서, 본질적으로 이식성이 없는 드라이버는 가능한 가장 적은 오버헤드로
2477 동기화를 하기 위해 각자의 타겟 시스템의 특정 동작에 의존할 겁니다. 다양한
2478 아키텍쳐와 버스 구현에 이식성을 가지려 하는 드라이버를 위해, 커널은 다양한
2479 정도의 순서 보장을 제공하는 일련의 액세스 함수를 제공합니다.
2481 (*) readX(), writeX():
2483 readX() 와 writeX() MMIO 액세스 함수는 접근되는 주변장치로의 포인터를
2484 __iomem * 패러미터로 받습니다. 디폴트 I/O 기능으로 매핑되는 포인터
2485 (예: ioremap() 으로 반환되는 것) 의 순서 보장은 다음과 같습니다:
2487 1. 같은 주변장치로의 모든 readX() 와 writeX() 액세스는 각자에 대해
2488 순서지어집니다. 이는 같은 CPU 쓰레드에 의한 특정 디바이스로의 MMIO
2489 레지스터 액세스가 프로그램 순서대로 도착할 것을 보장합니다.
2491 2. 한 스핀락을 잡은 CPU 쓰레드에 의한 writeX() 는 같은 스핀락을 나중에
2492 잡은 다른 CPU 쓰레드에 의해 같은 주변장치를 향해 호출된 writeX()
2493 앞으로 순서지어집니다. 이는 스핀락을 잡은 채 특정 디바이스를 향해
2494 호출된 MMIO 레지스터 쓰기는 해당 락의 획득에 일관적인 순서로 도달할
2497 3. 특정 주변장치를 향한 특정 CPU 쓰레드의 writeX() 는 먼저 해당
2498 쓰레드로 전파되는, 또는 해당 쓰레드에 의해 요청된 모든 앞선 메모리
2499 쓰기가 완료되기 전까지 먼저 기다립니다. 이는 dma_alloc_coherent()
2500 를 통해 할당된 전송용 DMA 버퍼로의 해당 CPU 의 쓰기가 이 CPU 가 이
2501 전송을 시작시키기 위해 MMIO 컨트롤 레지스터에 쓰기를 할 때 DMA
2504 4. 특정 CPU 쓰레드에 의한 주변장치로의 readX() 는 같은 쓰레드에 의한
2505 모든 뒤따르는 메모리 읽기가 시작되기 전에 완료됩니다. 이는
2506 dma_alloc_coherent() 를 통해 할당된 수신용 DMA 버퍼로부터의 CPU 의
2507 읽기는 이 DMA 수신의 완료를 표시하는 DMA 엔진의 MMIO 상태 레지스터
2508 읽기 후에는 오염된 데이터를 읽지 않을 것을 보장합니다.
2510 5. CPU 에 의한 주변장치로의 readX() 는 모든 뒤따르는 delay() 루프가
2511 수행을 시작하기 전에 완료됩니다. 이는 CPU 의 특정
2512 주변장치로의 두개의 MMIO 레지스터 쓰기가 행해지는데 첫번째 쓰기가
2513 readX() 를 통해 곧바로 읽어졌고 이어 두번째 writeX() 전에 udelay(1)
2514 이 호출되었다면 이 두개의 쓰기는 최소 1us 의 간격을 두고 행해질 것을
2517 writel(42, DEVICE_REGISTER_0); // 디바이스에 도착함...
2518 readl(DEVICE_REGISTER_0);
2520 writel(42, DEVICE_REGISTER_1); // ...이것보다 최소 1us 전에.
2522 디폴트가 아닌 기능을 통해 얻어지는 __iomem 포인터 (예: ioremap_wc() 를
2523 통해 리턴되는 것) 의 순서 속성은 실제 아키텍쳐에 의존적이어서 이런
2524 종류의 매핑으로의 액세스는 앞서 설명된 보장사항에 의존할 수 없습니다.
2526 (*) readX_relaxed(), writeX_relaxed()
2528 이것들은 readX() 와 writeX() 랑 비슷하지만, 더 완화된 메모리 순서
2529 보장을 제공합니다. 구체적으로, 이것들은 일반적 메모리 액세스나 delay()
2530 루프 (예:앞의 2-5 항목) 에 대해 순서를 보장하지 않습니다만 디폴트 I/O
2531 기능으로 매핑된 __iomem 포인터에 대해 동작할 때, 같은 CPU 쓰레드에 의한
2532 같은 주변장치로의 액세스에는 순서가 맞춰질 것이 보장됩니다.
2534 (*) readsX(), writesX():
2536 readsX() 와 writesX() MMIO 액세스 함수는 DMA 를 수행하는데 적절치 않은,
2537 주변장치 내의 메모리 매핑된 레지스터 기반 FIFO 로의 액세스를 위해
2538 설계되었습니다. 따라서, 이 기능들은 앞서 설명된 readX_relaxed() 와
2539 writeX_relaxed() 의 순서 보장만을 제공합니다.
2543 inX() 와 outX() 액세스 함수는 일부 아키텍쳐 (특히 x86) 에서는 특수한
2544 명령어를 필요로 하며 포트에 매핑되는, 과거의 유산인 I/O 주변장치로의
2547 많은 CPU 아키텍쳐가 결국은 이런 주변장치를 내부의 가상 메모리 매핑을
2548 통해 접근하기 때문에, inX() 와 outX() 가 제공하는 이식성 있는 순서
2549 보장은 디폴트 I/O 기능을 통한 매핑을 접근할 때의 readX() 와 writeX() 에
2550 의해 제공되는 것과 각각 동일합니다.
2552 디바이스 드라이버는 outX() 가 리턴하기 전에 해당 I/O 주변장치로부터의
2553 완료 응답을 기다리는 쓰기 트랜잭션을 만들어 낸다고 기대할 수도
2554 있습니다. 이는 모든 아키텍쳐에서 보장되지는 않고, 따라서 이식성 있는
2557 (*) insX(), outsX():
2559 앞에서와 같이, insX() 와 outsX() 액세스 함수는 디폴트 I/O 기능을 통한
2560 매핑을 접근할 때 각각 readX() 와 writeX() 와 같은 순서 보장을
2563 (*) ioreadX(), iowriteX()
2565 이것들은 inX()/outX() 나 readX()/writeX() 처럼 실제로 수행하는 액세스의
2566 종류에 따라 적절하게 수행될 것입니다.
2568 String 액세스 함수 (insX(), outsX(), readsX() 그리고 writesX()) 의 예외를
2569 제외하고는, 앞의 모든 것이 아랫단의 주변장치가 little-endian 이라 가정하며,
2570 따라서 big-endian 아키텍쳐에서는 byte-swapping 오퍼레이션을 수행합니다.
2573 ===================================
2574 가정되는 가장 완화된 실행 순서 모델
2575 ===================================
2577 컨셉적으로 CPU 는 주어진 프로그램에 대해 프로그램 그 자체에는 인과성 (program
2578 causality) 을 지키는 것처럼 보이게 하지만 일반적으로는 순서를 거의 지켜주지
2579 않는다고 가정되어야만 합니다. (i386 이나 x86_64 같은) 일부 CPU 들은 코드
2580 재배치에 (powerpc 나 frv 와 같은) 다른 것들에 비해 강한 제약을 갖지만, 아키텍쳐
2581 종속적 코드 이외의 코드에서는 순서에 대한 제약이 가장 완화된 경우 (DEC Alpha)
2584 이 말은, CPU 에게 주어지는 인스트럭션 스트림 내의 한 인스트럭션이 앞의
2585 인스트럭션에 종속적이라면 앞의 인스트럭션은 뒤의 종속적 인스트럭션이 실행되기
2586 전에 완료[*]될 수 있어야 한다는 제약 (달리 말해서, 인과성이 지켜지는 것으로
2587 보이게 함) 외에는 자신이 원하는 순서대로 - 심지어 병렬적으로도 - 그 스트림을
2590 [*] 일부 인스트럭션은 하나 이상의 영향 - 조건 코드를 바꾼다던지, 레지스터나
2591 메모리를 바꾼다던지 - 을 만들어내며, 다른 인스트럭션은 다른 효과에
2594 CPU 는 최종적으로 아무 효과도 만들지 않는 인스트럭션 시퀀스는 없애버릴 수도
2595 있습니다. 예를 들어, 만약 두개의 연속되는 인스트럭션이 둘 다 같은 레지스터에
2596 직접적인 값 (immediate value) 을 집어넣는다면, 첫번째 인스트럭션은 버려질 수도
2600 비슷하게, 컴파일러 역시 프로그램의 인과성만 지켜준다면 인스트럭션 스트림을
2601 자신이 보기에 올바르다 생각되는대로 재배치 할 수 있습니다.
2608 캐시된 메모리 오퍼레이션들이 시스템 전체에 어떻게 인지되는지는 CPU 와 메모리
2609 사이에 존재하는 캐시들, 그리고 시스템 상태의 일관성을 관리하는 메모리 일관성
2610 시스템에 상당 부분 영향을 받습니다.
2612 한 CPU 가 시스템의 다른 부분들과 캐시를 통해 상호작용한다면, 메모리 시스템은
2613 CPU 의 캐시들을 포함해야 하며, CPU 와 CPU 자신의 캐시 사이에서의 동작을 위한
2614 메모리 배리어를 가져야 합니다. (메모리 배리어는 논리적으로는 다음 그림의
2617 <--- CPU ---> : <----------- Memory ----------->
2619 +--------+ +--------+ : +--------+ +-----------+
2620 | | | | : | | | | +--------+
2621 | CPU | | Memory | : | CPU | | | | |
2622 | Core |--->| Access |----->| Cache |<-->| | | |
2623 | | | Queue | : | | | |--->| Memory |
2624 | | | | : | | | | | |
2625 +--------+ +--------+ : +--------+ | | | |
2626 : | Cache | +--------+
2628 : | Mechanism | +--------+
2629 +--------+ +--------+ : +--------+ | | | |
2630 | | | | : | | | | | |
2631 | CPU | | Memory | : | CPU | | |--->| Device |
2632 | Core |--->| Access |----->| Cache |<-->| | | |
2633 | | | Queue | : | | | | | |
2634 | | | | : | | | | +--------+
2635 +--------+ +--------+ : +--------+ +-----------+
2639 특정 로드나 스토어는 해당 오퍼레이션을 요청한 CPU 의 캐시 내에서 동작을 완료할
2640 수도 있기 때문에 해당 CPU 의 바깥에는 보이지 않을 수 있지만, 다른 CPU 가 관심을
2641 갖는다면 캐시 일관성 메커니즘이 해당 캐시라인을 해당 CPU 에게 전달하고, 해당
2642 메모리 영역에 대한 오퍼레이션이 발생할 때마다 그 영향을 전파시키기 때문에, 해당
2643 오퍼레이션은 메모리에 실제로 액세스를 한것처럼 나타날 것입니다.
2645 CPU 코어는 프로그램의 인과성이 유지된다고만 여겨진다면 인스트럭션들을 어떤
2646 순서로든 재배치해서 수행할 수 있습니다. 일부 인스트럭션들은 로드나 스토어
2647 오퍼레이션을 만드는데 이 오퍼레이션들은 이후 수행될 메모리 액세스 큐에 들어가게
2648 됩니다. 코어는 이 오퍼레이션들을 해당 큐에 어떤 순서로든 원하는대로 넣을 수
2649 있고, 다른 인스트럭션의 완료를 기다리도록 강제되기 전까지는 수행을 계속합니다.
2651 메모리 배리어가 하는 일은 CPU 쪽에서 메모리 쪽으로 넘어가는 액세스들의 순서,
2652 그리고 그 액세스의 결과가 시스템의 다른 관찰자들에게 인지되는 순서를 제어하는
2655 [!] CPU 들은 항상 그들 자신의 로드와 스토어는 프로그램 순서대로 일어난 것으로
2656 보기 때문에, 주어진 CPU 내에서는 메모리 배리어를 사용할 필요가 _없습니다_.
2658 [!] MMIO 나 다른 디바이스 액세스들은 캐시 시스템을 우회할 수도 있습니다. 우회
2659 여부는 디바이스가 액세스 되는 메모리 윈도우의 특성에 의해 결정될 수도 있고, CPU
2660 가 가지고 있을 수 있는 특수한 디바이스 통신 인스트럭션의 사용에 의해서 결정될
2667 하지만 삶은 앞에서 이야기한 것처럼 단순하지 않습니다: 캐시들은 일관적일 것으로
2668 기대되지만, 그 일관성이 순서에도 적용될 거라는 보장은 없습니다. 한 CPU 에서
2669 만들어진 변경 사항은 최종적으로는 시스템의 모든 CPU 에게 보여지게 되지만, 다른
2670 CPU 들에게도 같은 순서로 보이게 될 거라는 보장은 없다는 뜻입니다.
2673 두개의 CPU (1 & 2) 가 달려 있고, 각 CPU 에 두개의 데이터 캐시(CPU 1 은 A/B 를,
2674 CPU 2 는 C/D 를 갖습니다)가 병렬로 연결되어 있는 시스템을 다룬다고 생각해
2680 +--------+ : +--->| Cache A |<------->| |
2681 | | : | +---------+ | |
2683 | | : | +---------+ | |
2684 +--------+ : +--->| Cache B |<------->| |
2687 : +---------+ | System |
2688 +--------+ : +--->| Cache C |<------->| |
2689 | | : | +---------+ | |
2691 | | : | +---------+ | |
2692 +--------+ : +--->| Cache D |<------->| |
2697 이 시스템이 다음과 같은 특성을 갖는다 생각해 봅시다:
2699 (*) 홀수번 캐시라인은 캐시 A, 캐시 C 또는 메모리에 위치할 수 있음;
2701 (*) 짝수번 캐시라인은 캐시 B, 캐시 D 또는 메모리에 위치할 수 있음;
2703 (*) CPU 코어가 한개의 캐시에 접근하는 동안, 다른 캐시는 - 더티 캐시라인을
2704 메모리에 내리거나 추측성 로드를 하거나 하기 위해 - 시스템의 다른 부분에
2705 액세스 하기 위해 버스를 사용할 수 있음;
2707 (*) 각 캐시는 시스템의 나머지 부분들과 일관성을 맞추기 위해 해당 캐시에
2708 적용되어야 할 오퍼레이션들의 큐를 가짐;
2710 (*) 이 일관성 큐는 캐시에 이미 존재하는 라인에 가해지는 평범한 로드에 의해서는
2711 비워지지 않는데, 큐의 오퍼레이션들이 이 로드의 결과에 영향을 끼칠 수 있다
2714 이제, 첫번째 CPU 에서 두개의 쓰기 오퍼레이션을 만드는데, 해당 CPU 의 캐시에
2715 요청된 순서로 오퍼레이션이 도달됨을 보장하기 위해 두 오퍼레이션 사이에 쓰기
2716 배리어를 사용하는 상황을 상상해 봅시다:
2719 =============== =============== =======================================
2720 u == 0, v == 1 and p == &u, q == &u
2722 smp_wmb(); v 의 변경이 p 의 변경 전에 보일 것을
2724 <A:modify v=2> v 는 이제 캐시 A 에 독점적으로 존재함
2726 <B:modify p=&v> p 는 이제 캐시 B 에 독점적으로 존재함
2728 여기서의 쓰기 메모리 배리어는 CPU 1 의 캐시가 올바른 순서로 업데이트 된 것으로
2729 시스템의 다른 CPU 들이 인지하게 만듭니다. 하지만, 이제 두번째 CPU 가 그 값들을
2733 =============== =============== =======================================
2738 위의 두개의 읽기 오퍼레이션은 예상된 순서로 일어나지 못할 수 있는데, 두번째 CPU
2739 의 한 캐시에 다른 캐시 이벤트가 발생해 v 를 담고 있는 캐시라인의 해당 캐시에의
2740 업데이트가 지연되는 사이, p 를 담고 있는 캐시라인은 두번째 CPU 의 다른 캐시에
2741 업데이트 되어버렸을 수 있기 때문입니다.
2744 =============== =============== =======================================
2745 u == 0, v == 1 and p == &u, q == &u
2748 <A:modify v=2> <C:busy>
2752 <B:modify p=&v> <D:commit p=&v>
2755 <C:read *q> 캐시에 업데이트 되기 전의 v 를 읽음
2759 기본적으로, 두개의 캐시라인 모두 CPU 2 에 최종적으로는 업데이트 될 것이지만,
2760 별도의 개입 없이는, 업데이트의 순서가 CPU 1 에서 만들어진 순서와 동일할
2764 여기에 개입하기 위해선, 데이터 의존성 배리어나 읽기 배리어를 로드 오퍼레이션들
2765 사이에 넣어야 합니다 (v4.15 부터는 READ_ONCE() 매크로에 의해 무조건적으로
2766 그렇게 됩니다). 이렇게 함으로써 캐시가 다음 요청을 처리하기 전에 일관성 큐를
2770 =============== =============== =======================================
2771 u == 0, v == 1 and p == &u, q == &u
2774 <A:modify v=2> <C:busy>
2778 <B:modify p=&v> <D:commit p=&v>
2780 smp_read_barrier_depends()
2784 <C:read *q> 캐시에 업데이트 된 v 를 읽음
2787 이런 부류의 문제는 DEC Alpha 계열 프로세서들에서 발견될 수 있는데, 이들은
2788 데이터 버스를 좀 더 잘 사용해 성능을 개선할 수 있는, 분할된 캐시를 가지고 있기
2789 때문입니다. 대부분의 CPU 는 하나의 읽기 오퍼레이션의 메모리 액세스가 다른 읽기
2790 오퍼레이션에 의존적이라면 데이터 의존성 배리어를 내포시킵니다만, 모두가 그런건
2791 아니기 때문에 이점에 의존해선 안됩니다.
2793 다른 CPU 들도 분할된 캐시를 가지고 있을 수 있지만, 그런 CPU 들은 평범한 메모리
2794 액세스를 위해서도 이 분할된 캐시들 사이의 조정을 해야만 합니다. Alpha 는 가장
2795 약한 메모리 순서 시맨틱 (semantic) 을 선택함으로써 메모리 배리어가 명시적으로
2796 사용되지 않았을 때에는 그런 조정이 필요하지 않게 했으며, 이는 Alpha 가 당시에
2797 더 높은 CPU 클락 속도를 가질 수 있게 했습니다. 하지만, (다시 말하건대, v4.15
2798 이후부터는) Alpha 아키텍쳐 전용 코드와 READ_ONCE() 매크로 내부에서를 제외하고는
2799 smp_read_barrier_depends() 가 사용되지 않아야 함을 알아두시기 바랍니다.
2805 모든 시스템이 DMA 를 하는 디바이스에 대해서까지 캐시 일관성을 유지하지는
2806 않습니다. 그런 경우, DMA 를 시도하는 디바이스는 RAM 으로부터 잘못된 데이터를
2807 읽을 수 있는데, 더티 캐시 라인이 CPU 의 캐시에 머무르고 있고, 바뀐 값이 아직
2808 RAM 에 써지지 않았을 수 있기 때문입니다. 이 문제를 해결하기 위해선, 커널의
2809 적절한 부분에서 각 CPU 캐시의 문제되는 비트들을 플러시 (flush) 시켜야만 합니다
2810 (그리고 그것들을 무효화 - invalidation - 시킬 수도 있겠죠).
2812 또한, 디바이스에 의해 RAM 에 DMA 로 쓰여진 값은 디바이스가 쓰기를 완료한 후에
2813 CPU 의 캐시에서 RAM 으로 쓰여지는 더티 캐시 라인에 의해 덮어써질 수도 있고, CPU
2814 의 캐시에 존재하는 캐시 라인이 해당 캐시에서 삭제되고 다시 값을 읽어들이기
2815 전까지는 RAM 이 업데이트 되었다는 사실 자체가 숨겨져 버릴 수도 있습니다. 이
2816 문제를 해결하기 위해선, 커널의 적절한 부분에서 각 CPU 의 캐시 안의 문제가 되는
2819 캐시 관리에 대한 더 많은 정보를 위해선 Documentation/core-api/cachetlb.rst 를
2826 Memory mapped I/O 는 일반적으로 CPU 의 메모리 공간 내의 한 윈도우의 특정 부분
2827 내의 메모리 지역에 이루어지는데, 이 윈도우는 일반적인, RAM 으로 향하는
2830 그런 특성 가운데 하나는, 일반적으로 그런 액세스는 캐시를 완전히 우회하고
2831 디바이스 버스로 곧바로 향한다는 것입니다. 이 말은 MMIO 액세스는 먼저
2832 시작되어서 캐시에서 완료된 메모리 액세스를 추월할 수 있다는 뜻입니다. 이런
2833 경우엔 메모리 배리어만으로는 충분치 않고, 만약 캐시된 메모리 쓰기 오퍼레이션과
2834 MMIO 액세스가 어떤 방식으로든 의존적이라면 해당 캐시는 두 오퍼레이션 사이에
2838 ======================
2840 ======================
2842 프로그래머는 CPU 가 메모리 오퍼레이션들을 정확히 요청한대로 수행해 줄 것이라고
2843 생각하는데, 예를 들어 다음과 같은 코드를 CPU 에게 넘긴다면:
2851 CPU 는 다음 인스트럭션을 처리하기 전에 현재의 인스트럭션을 위한 메모리
2852 오퍼레이션을 완료할 것이라 생각하고, 따라서 시스템 외부에서 관찰하기에도 정해진
2853 순서대로 오퍼레이션이 수행될 것으로 예상합니다:
2855 LOAD *A, STORE *B, LOAD *C, LOAD *D, STORE *E.
2858 당연하지만, 실제로는 훨씬 엉망입니다. 많은 CPU 와 컴파일러에서 앞의 가정은
2859 성립하지 못하는데 그 이유는 다음과 같습니다:
2861 (*) 로드 오퍼레이션들은 실행을 계속 해나가기 위해 곧바로 완료될 필요가 있는
2862 경우가 많은 반면, 스토어 오퍼레이션들은 종종 별다른 문제 없이 유예될 수
2865 (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으며, 필요없는 로드였다고
2866 증명된 예측적 로드의 결과는 버려집니다;
2868 (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으므로, 예상된 이벤트의
2869 시퀀스와 다른 시간에 로드가 이뤄질 수 있습니다;
2871 (*) 메모리 액세스 순서는 CPU 버스와 캐시를 좀 더 잘 사용할 수 있도록 재배치
2874 (*) 로드와 스토어는 인접한 위치에의 액세스들을 일괄적으로 처리할 수 있는
2875 메모리나 I/O 하드웨어 (메모리와 PCI 디바이스 둘 다 이게 가능할 수
2876 있습니다) 에 대해 요청되는 경우, 개별 오퍼레이션을 위한 트랜잭션 설정
2877 비용을 아끼기 위해 조합되어 실행될 수 있습니다; 그리고
2879 (*) 해당 CPU 의 데이터 캐시가 순서에 영향을 끼칠 수도 있고, 캐시 일관성
2880 메커니즘이 - 스토어가 실제로 캐시에 도달한다면 - 이 문제를 완화시킬 수는
2881 있지만 이 일관성 관리가 다른 CPU 들에도 같은 순서로 전달된다는 보장은
2884 따라서, 앞의 코드에 대해 다른 CPU 가 보는 결과는 다음과 같을 수 있습니다:
2886 LOAD *A, ..., LOAD {*C,*D}, STORE *E, STORE *B
2888 ("LOAD {*C,*D}" 는 조합된 로드입니다)
2891 하지만, CPU 는 스스로는 일관적일 것을 보장합니다: CPU _자신_ 의 액세스들은
2892 자신에게는 메모리 배리어가 없음에도 불구하고 정확히 순서 세워진 것으로 보여질
2893 것입니다. 예를 들어 다음의 코드가 주어졌다면:
2902 그리고 외부의 영향에 의한 간섭이 없다고 가정하면, 최종 결과는 다음과 같이
2903 나타날 것이라고 예상될 수 있습니다:
2910 앞의 코드는 CPU 가 다음의 메모리 액세스 시퀀스를 만들도록 할겁니다:
2912 U=LOAD *A, STORE *A=V, STORE *A=W, X=LOAD *A, STORE *A=Y, Z=LOAD *A
2914 하지만, 별다른 개입이 없고 프로그램의 시야에 이 세상이 여전히 일관적이라고
2915 보인다는 보장만 지켜진다면 이 시퀀스는 어떤 조합으로든 재구성될 수 있으며, 각
2916 액세스들은 합쳐지거나 버려질 수 있습니다. 일부 아키텍쳐에서 CPU 는 같은 위치에
2917 대한 연속적인 로드 오퍼레이션들을 재배치 할 수 있기 때문에 앞의 예에서의
2918 READ_ONCE() 와 WRITE_ONCE() 는 반드시 존재해야 함을 알아두세요. 그런 종류의
2919 아키텍쳐에서 READ_ONCE() 와 WRITE_ONCE() 는 이 문제를 막기 위해 필요한 일을
2920 뭐가 됐든지 하게 되는데, 예를 들어 Itanium 에서는 READ_ONCE() 와 WRITE_ONCE()
2921 가 사용하는 volatile 캐스팅은 GCC 가 그런 재배치를 방지하는 특수 인스트럭션인
2922 ld.acq 와 stl.rel 인스트럭션을 각각 만들어 내도록 합니다.
2924 컴파일러 역시 이 시퀀스의 액세스들을 CPU 가 보기도 전에 합치거나 버리거나 뒤로
2932 는 다음과 같이 변형될 수 있습니다:
2936 따라서, 쓰기 배리어나 WRITE_ONCE() 가 없다면 *A 로의 V 값의 저장의 효과는
2937 사라진다고 가정될 수 있습니다. 비슷하게:
2942 는, 메모리 배리어나 READ_ONCE() 와 WRITE_ONCE() 없이는 다음과 같이 변형될 수
2948 그리고 이 LOAD 오퍼레이션은 CPU 바깥에는 아예 보이지 않습니다.
2952 ---------------------
2954 DEC Alpha CPU 는 가장 완화된 메모리 순서의 CPU 중 하나입니다. 뿐만 아니라,
2955 Alpha CPU 의 일부 버전은 분할된 데이터 캐시를 가지고 있어서, 의미적으로
2956 관계되어 있는 두개의 캐시 라인이 서로 다른 시간에 업데이트 되는게 가능합니다.
2957 이게 데이터 의존성 배리어가 정말 필요해지는 부분인데, 데이터 의존성 배리어는
2958 메모리 일관성 시스템과 함께 두개의 캐시를 동기화 시켜서, 포인터 변경과 새로운
2959 데이터의 발견을 올바른 순서로 일어나게 하기 때문입니다.
2961 리눅스 커널의 메모리 배리어 모델은 Alpha 에 기초해서 정의되었습니다만, v4.15
2962 부터는 리눅스 커널이 READ_ONCE() 내에 smp_read_barrier_depends() 를 추가해서
2963 Alpha 의 메모리 모델로의 영향력이 크게 줄어들긴 했습니다.
2965 위의 "캐시 일관성" 서브섹션을 참고하세요.
2971 가상 머신에서 동작하는 게스트들은 게스트 자체는 SMP 지원 없이 컴파일 되었다
2972 해도 SMP 영향을 받을 수 있습니다. 이건 UP 커널을 사용하면서 SMP 호스트와
2973 결부되어 발생하는 부작용입니다. 이 경우에는 mandatory 배리어를 사용해서 문제를
2974 해결할 수 있겠지만 그런 해결은 대부분의 경우 최적의 해결책이 아닙니다.
2976 이 문제를 완벽하게 해결하기 위해, 로우 레벨의 virt_mb() 등의 매크로를 사용할 수
2977 있습니다. 이것들은 SMP 가 활성화 되어 있다면 smp_mb() 등과 동일한 효과를
2978 갖습니다만, SMP 와 SMP 아닌 시스템 모두에 대해 동일한 코드를 만들어냅니다.
2979 예를 들어, 가상 머신 게스트들은 (SMP 일 수 있는) 호스트와 동기화를 할 때에는
2980 smp_mb() 가 아니라 virt_mb() 를 사용해야 합니다.
2982 이것들은 smp_mb() 류의 것들과 모든 부분에서 동일하며, 특히, MMIO 의 영향에
2983 대해서는 간여하지 않습니다: MMIO 의 영향을 제어하려면, mandatory 배리어를
2994 메모리 배리어는 순환식 버퍼를 생성자(producer)와 소비자(consumer) 사이의
2995 동기화에 락을 사용하지 않고 구현하는데에 사용될 수 있습니다. 더 자세한 내용을
2998 Documentation/core-api/circular-buffers.rst
3005 Alpha AXP Architecture Reference Manual, Second Edition (Sites & Witek,
3007 Chapter 5.2: Physical Address Space Characteristics
3008 Chapter 5.4: Caches and Write Buffers
3009 Chapter 5.5: Data Sharing
3010 Chapter 5.6: Read/Write Ordering
3012 AMD64 Architecture Programmer's Manual Volume 2: System Programming
3013 Chapter 7.1: Memory-Access Ordering
3014 Chapter 7.4: Buffering and Combining Memory Writes
3016 ARM Architecture Reference Manual (ARMv8, for ARMv8-A architecture profile)
3017 Chapter B2: The AArch64 Application Level Memory Model
3019 IA-32 Intel Architecture Software Developer's Manual, Volume 3:
3020 System Programming Guide
3021 Chapter 7.1: Locked Atomic Operations
3022 Chapter 7.2: Memory Ordering
3023 Chapter 7.4: Serializing Instructions
3025 The SPARC Architecture Manual, Version 9
3026 Chapter 8: Memory Models
3027 Appendix D: Formal Specification of the Memory Models
3028 Appendix J: Programming with the Memory Models
3030 Storage in the PowerPC (Stone and Fitzgerald)
3032 UltraSPARC Programmer Reference Manual
3033 Chapter 5: Memory Accesses and Cacheability
3034 Chapter 15: Sparc-V9 Memory Models
3036 UltraSPARC III Cu User's Manual
3037 Chapter 9: Memory Models
3039 UltraSPARC IIIi Processor User's Manual
3040 Chapter 8: Memory Models
3042 UltraSPARC Architecture 2005
3044 Appendix D: Formal Specifications of the Memory Models
3046 UltraSPARC T1 Supplement to the UltraSPARC Architecture 2005
3047 Chapter 8: Memory Models
3048 Appendix F: Caches and Cache Coherency
3050 Solaris Internals, Core Kernel Architecture, p63-68:
3051 Chapter 3.3: Hardware Considerations for Locks and
3054 Unix Systems for Modern Architectures, Symmetric Multiprocessing and Caching
3055 for Kernel Programmers:
3056 Chapter 13: Other Memory Models
3058 Intel Itanium Architecture Software Developer's Manual: Volume 1:
3059 Section 2.6: Speculation
3060 Section 4.4: Memory Access
git.samba.org / sfrench / cifs-2.6.git / blob