Merge branch 'linus' into x86/pebs
authorIngo Molnar <mingo@elte.hu>
Fri, 25 Jul 2008 09:37:07 +0000 (11:37 +0200)
committerIngo Molnar <mingo@elte.hu>
Fri, 25 Jul 2008 09:37:07 +0000 (11:37 +0200)
Conflicts:

arch/x86/Kconfig.cpu
arch/x86/kernel/cpu/intel.c
arch/x86/kernel/setup_64.c

Signed-off-by: Ingo Molnar <mingo@elte.hu>
1  2 
arch/x86/Kconfig.cpu
arch/x86/kernel/cpu/intel.c
arch/x86/kernel/process_32.c
arch/x86/kernel/process_64.c
arch/x86/kernel/ptrace.c
include/asm-x86/processor.h
include/asm-x86/ptrace-abi.h
include/asm-x86/ptrace.h

index 13f3f8bebfd16aec70c3df16c9ae966c9bcc1e2a,2c518fbc52ece13221e587ee71f11c81a4d5cec7..468ffc2df0e00bd9de97fc8472666070e1a8efc6
@@@ -414,22 -414,4 +414,22 @@@ config X86_MINIMUM_CPU_FAMIL
  
  config X86_DEBUGCTLMSR
        def_bool y
-       depends on !(M586MMX || M586TSC || M586 || M486 || M386)
+       depends on !(MK6 || MWINCHIPC6 || MWINCHIP2 || MWINCHIP3D || MCYRIXIII || M586MMX || M586TSC || M586 || M486 || M386)
 +
 +config X86_DS
 +      bool "Debug Store support"
 +      default y
 +      help
 +        Add support for Debug Store.
 +        This allows the kernel to provide a memory buffer to the hardware
 +        to store various profiling and tracing events.
 +
 +config X86_PTRACE_BTS
 +      bool "ptrace interface to Branch Trace Store"
 +      default y
 +      depends on (X86_DS && X86_DEBUGCTLMSR)
 +      help
 +        Add a ptrace interface to allow collecting an execution trace
 +        of the traced task.
 +        This collects control flow changes in a (cyclic) buffer and allows
 +        debuggers to fill in the gaps and show an execution trace of the debuggee.
index cbffa2a25a1334e53a7e65f637da6e647d182aba,b75f2569b8f8ba1940d55ce3616f25a91c7c6d75..f113ef4595f6ca81dd810058337f4118590083b3
@@@ -226,7 -225,21 +226,21 @@@ static void __cpuinit init_intel(struc
        }
  
        if (cpu_has_bts)
 -              ds_init_intel(c);
 +              ptrace_bts_init_intel(c);
+       /*
+        * See if we have a good local APIC by checking for buggy Pentia,
+        * i.e. all B steppings and the C2 stepping of P54C when using their
+        * integrated APIC (see 11AP erratum in "Pentium Processor
+        * Specification Update").
+        */
+       if (cpu_has_apic && (c->x86<<8 | c->x86_model<<4) == 0x520 &&
+           (c->x86_mask < 0x6 || c->x86_mask == 0xb))
+               set_cpu_cap(c, X86_FEATURE_11AP);
+ #ifdef CONFIG_X86_NUMAQ
+       numaq_tsc_disable();
+ #endif
  }
  
  static unsigned int __cpuinit intel_size_cache(struct cpuinfo_x86 *c, unsigned int size)
Simple merge
Simple merge
Simple merge
Simple merge
index 9bcaa75cbcafa61e1e520b906051785e0f2cc1b6,72e7b9db29bba0e2cb736d86281ab4f7c24cdd1d..3397817eded997c054286ea00a2081f9051f26ba
  
  #ifdef __x86_64__
  # define PTRACE_ARCH_PRCTL      30
- #else
- # define PTRACE_SYSEMU                  31
- # define PTRACE_SYSEMU_SINGLESTEP 32
  #endif
  
+ #define PTRACE_SYSEMU           31
+ #define PTRACE_SYSEMU_SINGLESTEP  32
  #define PTRACE_SINGLEBLOCK    33      /* resume execution until next branch */
  
 -#ifndef __ASSEMBLY__
 +#ifdef CONFIG_X86_PTRACE_BTS
  
 +#ifndef __ASSEMBLY__
  #include <asm/types.h>
  
  /* configuration/status structure used in PTRACE_BTS_CONFIG and
Simple merge