drivers/gpu/drm/i915/gvt/vgpu.c

   1 /*
   2  * Copyright(c) 2011-2016 Intel Corporation. All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  20  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  21  * SOFTWARE.
  22  *
  23  * Authors:
  24  *    Eddie Dong <eddie.dong@intel.com>
  25  *    Kevin Tian <kevin.tian@intel.com>
  26  *
  27  * Contributors:
  28  *    Ping Gao <ping.a.gao@intel.com>
  29  *    Zhi Wang <zhi.a.wang@intel.com>
  30  *    Bing Niu <bing.niu@intel.com>
  31  *
  32  */
  33
  34 #include "i915_drv.h"
  35 #include "gvt.h"
  36 #include "i915_pvinfo.h"
  37
  38 void populate_pvinfo_page(struct intel_vgpu *vgpu)
  39 {
  40         struct drm_i915_private *i915 = vgpu->gvt->gt->i915;
  41         /* setup the ballooning information */
  42         vgpu_vreg64_t(vgpu, vgtif_reg(magic)) = VGT_MAGIC;
  43         vgpu_vreg_t(vgpu, vgtif_reg(version_major)) = 1;
  44         vgpu_vreg_t(vgpu, vgtif_reg(version_minor)) = 0;
  45         vgpu_vreg_t(vgpu, vgtif_reg(display_ready)) = 0;
  46         vgpu_vreg_t(vgpu, vgtif_reg(vgt_id)) = vgpu->id;
  47
  48         vgpu_vreg_t(vgpu, vgtif_reg(vgt_caps)) = VGT_CAPS_FULL_PPGTT;
  49         vgpu_vreg_t(vgpu, vgtif_reg(vgt_caps)) |= VGT_CAPS_HWSP_EMULATION;
  50         vgpu_vreg_t(vgpu, vgtif_reg(vgt_caps)) |= VGT_CAPS_HUGE_GTT;
  51
  52         vgpu_vreg_t(vgpu, vgtif_reg(avail_rs.mappable_gmadr.base)) =
  53                 vgpu_aperture_gmadr_base(vgpu);
  54         vgpu_vreg_t(vgpu, vgtif_reg(avail_rs.mappable_gmadr.size)) =
  55                 vgpu_aperture_sz(vgpu);
  56         vgpu_vreg_t(vgpu, vgtif_reg(avail_rs.nonmappable_gmadr.base)) =
  57                 vgpu_hidden_gmadr_base(vgpu);
  58         vgpu_vreg_t(vgpu, vgtif_reg(avail_rs.nonmappable_gmadr.size)) =
  59                 vgpu_hidden_sz(vgpu);
  60
  61         vgpu_vreg_t(vgpu, vgtif_reg(avail_rs.fence_num)) = vgpu_fence_sz(vgpu);
  62
  63         vgpu_vreg_t(vgpu, vgtif_reg(cursor_x_hot)) = UINT_MAX;
  64         vgpu_vreg_t(vgpu, vgtif_reg(cursor_y_hot)) = UINT_MAX;
  65
  66         gvt_dbg_core("Populate PVINFO PAGE for vGPU %d\n", vgpu->id);
  67         gvt_dbg_core("aperture base [GMADR] 0x%llx size 0x%llx\n",
  68                 vgpu_aperture_gmadr_base(vgpu), vgpu_aperture_sz(vgpu));
  69         gvt_dbg_core("hidden base [GMADR] 0x%llx size=0x%llx\n",
  70                 vgpu_hidden_gmadr_base(vgpu), vgpu_hidden_sz(vgpu));
  71         gvt_dbg_core("fence size %d\n", vgpu_fence_sz(vgpu));
  72
  73         drm_WARN_ON(&i915->drm, sizeof(struct vgt_if) != VGT_PVINFO_SIZE);
  74 }
  75
  76 #define VGPU_MAX_WEIGHT 16
  77 #define VGPU_WEIGHT(vgpu_num)   \
  78         (VGPU_MAX_WEIGHT / (vgpu_num))
  79
  80 static struct {
  81         unsigned int low_mm;
  82         unsigned int high_mm;
  83         unsigned int fence;
  84
  85         /* A vGPU with a weight of 8 will get twice as much GPU as a vGPU
  86          * with a weight of 4 on a contended host, different vGPU type has
  87          * different weight set. Legal weights range from 1 to 16.
  88          */
  89         unsigned int weight;
  90         enum intel_vgpu_edid edid;
  91         char *name;
  92 } vgpu_types[] = {
  93 /* Fixed vGPU type table */
  94         { MB_TO_BYTES(64), MB_TO_BYTES(384), 4, VGPU_WEIGHT(8), GVT_EDID_1024_768, "8" },
  95         { MB_TO_BYTES(128), MB_TO_BYTES(512), 4, VGPU_WEIGHT(4), GVT_EDID_1920_1200, "4" },
  96         { MB_TO_BYTES(256), MB_TO_BYTES(1024), 4, VGPU_WEIGHT(2), GVT_EDID_1920_1200, "2" },
  97         { MB_TO_BYTES(512), MB_TO_BYTES(2048), 4, VGPU_WEIGHT(1), GVT_EDID_1920_1200, "1" },
  98 };
  99
 100 /**
 101  * intel_gvt_init_vgpu_types - initialize vGPU type list
 102  * @gvt : GVT device
 103  *
 104  * Initialize vGPU type list based on available resource.
 105  *
 106  */
 107 int intel_gvt_init_vgpu_types(struct intel_gvt *gvt)
 108 {
 109         unsigned int num_types;
 110         unsigned int i, low_avail, high_avail;
 111         unsigned int min_low;
 112
 113         /* vGPU type name is defined as GVTg_Vx_y which contains
 114          * physical GPU generation type (e.g V4 as BDW server, V5 as
 115          * SKL server).
 116          *
 117          * Depend on physical SKU resource, might see vGPU types like
 118          * GVTg_V4_8, GVTg_V4_4, GVTg_V4_2, etc. We can create
 119          * different types of vGPU on same physical GPU depending on
 120          * available resource. Each vGPU type will have "avail_instance"
 121          * to indicate how many vGPU instance can be created for this
 122          * type.
 123          *
 124          */
 125         low_avail = gvt_aperture_sz(gvt) - HOST_LOW_GM_SIZE;
 126         high_avail = gvt_hidden_sz(gvt) - HOST_HIGH_GM_SIZE;
 127         num_types = ARRAY_SIZE(vgpu_types);
 128
 129         gvt->types = kcalloc(num_types, sizeof(struct intel_vgpu_type),
 130                              GFP_KERNEL);
 131         if (!gvt->types)
 132                 return -ENOMEM;
 133
 134         min_low = MB_TO_BYTES(32);
 135         for (i = 0; i < num_types; ++i) {
 136                 if (low_avail / vgpu_types[i].low_mm == 0)
 137                         break;
 138
 139                 gvt->types[i].low_gm_size = vgpu_types[i].low_mm;
 140                 gvt->types[i].high_gm_size = vgpu_types[i].high_mm;
 141                 gvt->types[i].fence = vgpu_types[i].fence;
 142
 143                 if (vgpu_types[i].weight < 1 ||
 144                                         vgpu_types[i].weight > VGPU_MAX_WEIGHT)
 145                         return -EINVAL;
 146
 147                 gvt->types[i].weight = vgpu_types[i].weight;
 148                 gvt->types[i].resolution = vgpu_types[i].edid;
 149                 gvt->types[i].avail_instance = min(low_avail / vgpu_types[i].low_mm,
 150                                                    high_avail / vgpu_types[i].high_mm);
 151
 152                 if (IS_GEN(gvt->gt->i915, 8))
 153                         sprintf(gvt->types[i].name, "GVTg_V4_%s",
 154                                 vgpu_types[i].name);
 155                 else if (IS_GEN(gvt->gt->i915, 9))
 156                         sprintf(gvt->types[i].name, "GVTg_V5_%s",
 157                                 vgpu_types[i].name);
 158
 159                 gvt_dbg_core("type[%d]: %s avail %u low %u high %u fence %u weight %u res %s\n",
 160                              i, gvt->types[i].name,
 161                              gvt->types[i].avail_instance,
 162                              gvt->types[i].low_gm_size,
 163                              gvt->types[i].high_gm_size, gvt->types[i].fence,
 164                              gvt->types[i].weight,
 165                              vgpu_edid_str(gvt->types[i].resolution));
 166         }
 167
 168         gvt->num_types = i;
 169         return 0;
 170 }
 171
 172 void intel_gvt_clean_vgpu_types(struct intel_gvt *gvt)
 173 {
 174         kfree(gvt->types);
 175 }
 176
 177 static void intel_gvt_update_vgpu_types(struct intel_gvt *gvt)
 178 {
 179         int i;
 180         unsigned int low_gm_avail, high_gm_avail, fence_avail;
 181         unsigned int low_gm_min, high_gm_min, fence_min;
 182
 183         /* Need to depend on maxium hw resource size but keep on
 184          * static config for now.
 185          */
 186         low_gm_avail = gvt_aperture_sz(gvt) - HOST_LOW_GM_SIZE -
 187                 gvt->gm.vgpu_allocated_low_gm_size;
 188         high_gm_avail = gvt_hidden_sz(gvt) - HOST_HIGH_GM_SIZE -
 189                 gvt->gm.vgpu_allocated_high_gm_size;
 190         fence_avail = gvt_fence_sz(gvt) - HOST_FENCE -
 191                 gvt->fence.vgpu_allocated_fence_num;
 192
 193         for (i = 0; i < gvt->num_types; i++) {
 194                 low_gm_min = low_gm_avail / gvt->types[i].low_gm_size;
 195                 high_gm_min = high_gm_avail / gvt->types[i].high_gm_size;
 196                 fence_min = fence_avail / gvt->types[i].fence;
 197                 gvt->types[i].avail_instance = min(min(low_gm_min, high_gm_min),
 198                                                    fence_min);
 199
 200                 gvt_dbg_core("update type[%d]: %s avail %u low %u high %u fence %u\n",
 201                        i, gvt->types[i].name,
 202                        gvt->types[i].avail_instance, gvt->types[i].low_gm_size,
 203                        gvt->types[i].high_gm_size, gvt->types[i].fence);
 204         }
 205 }
 206
 207 /**
 208  * intel_gvt_active_vgpu - activate a virtual GPU
 209  * @vgpu: virtual GPU
 210  *
 211  * This function is called when user wants to activate a virtual GPU.
 212  *
 213  */
 214 void intel_gvt_activate_vgpu(struct intel_vgpu *vgpu)
 215 {
 216         mutex_lock(&vgpu->vgpu_lock);
 217         vgpu->active = true;
 218         mutex_unlock(&vgpu->vgpu_lock);
 219 }
 220
 221 /**
 222  * intel_gvt_deactive_vgpu - deactivate a virtual GPU
 223  * @vgpu: virtual GPU
 224  *
 225  * This function is called when user wants to deactivate a virtual GPU.
 226  * The virtual GPU will be stopped.
 227  *
 228  */
 229 void intel_gvt_deactivate_vgpu(struct intel_vgpu *vgpu)
 230 {
 231         mutex_lock(&vgpu->vgpu_lock);
 232
 233         vgpu->active = false;
 234
 235         if (atomic_read(&vgpu->submission.running_workload_num)) {
 236                 mutex_unlock(&vgpu->vgpu_lock);
 237                 intel_gvt_wait_vgpu_idle(vgpu);
 238                 mutex_lock(&vgpu->vgpu_lock);
 239         }
 240
 241         intel_vgpu_stop_schedule(vgpu);
 242
 243         mutex_unlock(&vgpu->vgpu_lock);
 244 }
 245
 246 /**
 247  * intel_gvt_release_vgpu - release a virtual GPU
 248  * @vgpu: virtual GPU
 249  *
 250  * This function is called when user wants to release a virtual GPU.
 251  * The virtual GPU will be stopped and all runtime information will be
 252  * destroyed.
 253  *
 254  */
 255 void intel_gvt_release_vgpu(struct intel_vgpu *vgpu)
 256 {
 257         intel_gvt_deactivate_vgpu(vgpu);
 258
 259         mutex_lock(&vgpu->vgpu_lock);
 260         vgpu->d3_entered = false;
 261         intel_vgpu_clean_workloads(vgpu, ALL_ENGINES);
 262         intel_vgpu_dmabuf_cleanup(vgpu);
 263         mutex_unlock(&vgpu->vgpu_lock);
 264 }
 265
 266 /**
 267  * intel_gvt_destroy_vgpu - destroy a virtual GPU
 268  * @vgpu: virtual GPU
 269  *
 270  * This function is called when user wants to destroy a virtual GPU.
 271  *
 272  */
 273 void intel_gvt_destroy_vgpu(struct intel_vgpu *vgpu)
 274 {
 275         struct intel_gvt *gvt = vgpu->gvt;
 276         struct drm_i915_private *i915 = gvt->gt->i915;
 277
 278         drm_WARN(&i915->drm, vgpu->active, "vGPU is still active!\n");
 279
 280         /*
 281          * remove idr first so later clean can judge if need to stop
 282          * service if no active vgpu.
 283          */
 284         mutex_lock(&gvt->lock);
 285         idr_remove(&gvt->vgpu_idr, vgpu->id);
 286         mutex_unlock(&gvt->lock);
 287
 288         mutex_lock(&vgpu->vgpu_lock);
 289         intel_gvt_debugfs_remove_vgpu(vgpu);
 290         intel_vgpu_clean_sched_policy(vgpu);
 291         intel_vgpu_clean_submission(vgpu);
 292         intel_vgpu_clean_display(vgpu);
 293         intel_vgpu_clean_opregion(vgpu);
 294         intel_vgpu_reset_ggtt(vgpu, true);
 295         intel_vgpu_clean_gtt(vgpu);
 296         intel_gvt_hypervisor_detach_vgpu(vgpu);
 297         intel_vgpu_free_resource(vgpu);
 298         intel_vgpu_clean_mmio(vgpu);
 299         intel_vgpu_dmabuf_cleanup(vgpu);
 300         mutex_unlock(&vgpu->vgpu_lock);
 301
 302         mutex_lock(&gvt->lock);
 303         intel_gvt_update_vgpu_types(gvt);
 304         mutex_unlock(&gvt->lock);
 305
 306         vfree(vgpu);
 307 }
 308
 309 #define IDLE_VGPU_IDR 0
 310
 311 /**
 312  * intel_gvt_create_idle_vgpu - create an idle virtual GPU
 313  * @gvt: GVT device
 314  *
 315  * This function is called when user wants to create an idle virtual GPU.
 316  *
 317  * Returns:
 318  * pointer to intel_vgpu, error pointer if failed.
 319  */
 320 struct intel_vgpu *intel_gvt_create_idle_vgpu(struct intel_gvt *gvt)
 321 {
 322         struct intel_vgpu *vgpu;
 323         enum intel_engine_id i;
 324         int ret;
 325
 326         vgpu = vzalloc(sizeof(*vgpu));
 327         if (!vgpu)
 328                 return ERR_PTR(-ENOMEM);
 329
 330         vgpu->id = IDLE_VGPU_IDR;
 331         vgpu->gvt = gvt;
 332         mutex_init(&vgpu->vgpu_lock);
 333
 334         for (i = 0; i < I915_NUM_ENGINES; i++)
 335                 INIT_LIST_HEAD(&vgpu->submission.workload_q_head[i]);
 336
 337         ret = intel_vgpu_init_sched_policy(vgpu);
 338         if (ret)
 339                 goto out_free_vgpu;
 340
 341         vgpu->active = false;
 342
 343         return vgpu;
 344
 345 out_free_vgpu:
 346         vfree(vgpu);
 347         return ERR_PTR(ret);
 348 }
 349
 350 /**
 351  * intel_gvt_destroy_vgpu - destroy an idle virtual GPU
 352  * @vgpu: virtual GPU
 353  *
 354  * This function is called when user wants to destroy an idle virtual GPU.
 355  *
 356  */
 357 void intel_gvt_destroy_idle_vgpu(struct intel_vgpu *vgpu)
 358 {
 359         mutex_lock(&vgpu->vgpu_lock);
 360         intel_vgpu_clean_sched_policy(vgpu);
 361         mutex_unlock(&vgpu->vgpu_lock);
 362
 363         vfree(vgpu);
 364 }
 365
 366 static struct intel_vgpu *__intel_gvt_create_vgpu(struct intel_gvt *gvt,
 367                 struct intel_vgpu_creation_params *param)
 368 {
 369         struct drm_i915_private *dev_priv = gvt->gt->i915;
 370         struct intel_vgpu *vgpu;
 371         int ret;
 372
 373         gvt_dbg_core("handle %llu low %llu MB high %llu MB fence %llu\n",
 374                         param->handle, param->low_gm_sz, param->high_gm_sz,
 375                         param->fence_sz);
 376
 377         vgpu = vzalloc(sizeof(*vgpu));
 378         if (!vgpu)
 379                 return ERR_PTR(-ENOMEM);
 380
 381         ret = idr_alloc(&gvt->vgpu_idr, vgpu, IDLE_VGPU_IDR + 1, GVT_MAX_VGPU,
 382                 GFP_KERNEL);
 383         if (ret < 0)
 384                 goto out_free_vgpu;
 385
 386         vgpu->id = ret;
 387         vgpu->handle = param->handle;
 388         vgpu->gvt = gvt;
 389         vgpu->sched_ctl.weight = param->weight;
 390         mutex_init(&vgpu->vgpu_lock);
 391         mutex_init(&vgpu->dmabuf_lock);
 392         INIT_LIST_HEAD(&vgpu->dmabuf_obj_list_head);
 393         INIT_RADIX_TREE(&vgpu->page_track_tree, GFP_KERNEL);
 394         idr_init_base(&vgpu->object_idr, 1);
 395         intel_vgpu_init_cfg_space(vgpu, param->primary);
 396         vgpu->d3_entered = false;
 397
 398         ret = intel_vgpu_init_mmio(vgpu);
 399         if (ret)
 400                 goto out_clean_idr;
 401
 402         ret = intel_vgpu_alloc_resource(vgpu, param);
 403         if (ret)
 404                 goto out_clean_vgpu_mmio;
 405
 406         populate_pvinfo_page(vgpu);
 407
 408         ret = intel_gvt_hypervisor_attach_vgpu(vgpu);
 409         if (ret)
 410                 goto out_clean_vgpu_resource;
 411
 412         ret = intel_vgpu_init_gtt(vgpu);
 413         if (ret)
 414                 goto out_detach_hypervisor_vgpu;
 415
 416         ret = intel_vgpu_init_opregion(vgpu);
 417         if (ret)
 418                 goto out_clean_gtt;
 419
 420         ret = intel_vgpu_init_display(vgpu, param->resolution);
 421         if (ret)
 422                 goto out_clean_opregion;
 423
 424         ret = intel_vgpu_setup_submission(vgpu);
 425         if (ret)
 426                 goto out_clean_display;
 427
 428         ret = intel_vgpu_init_sched_policy(vgpu);
 429         if (ret)
 430                 goto out_clean_submission;
 431
 432         intel_gvt_debugfs_add_vgpu(vgpu);
 433
 434         ret = intel_gvt_hypervisor_set_opregion(vgpu);
 435         if (ret)
 436                 goto out_clean_sched_policy;
 437
 438         if (IS_BROADWELL(dev_priv) || IS_BROXTON(dev_priv))
 439                 ret = intel_gvt_hypervisor_set_edid(vgpu, PORT_B);
 440         else
 441                 ret = intel_gvt_hypervisor_set_edid(vgpu, PORT_D);
 442         if (ret)
 443                 goto out_clean_sched_policy;
 444
 445         return vgpu;
 446
 447 out_clean_sched_policy:
 448         intel_vgpu_clean_sched_policy(vgpu);
 449 out_clean_submission:
 450         intel_vgpu_clean_submission(vgpu);
 451 out_clean_display:
 452         intel_vgpu_clean_display(vgpu);
 453 out_clean_opregion:
 454         intel_vgpu_clean_opregion(vgpu);
 455 out_clean_gtt:
 456         intel_vgpu_clean_gtt(vgpu);
 457 out_detach_hypervisor_vgpu:
 458         intel_gvt_hypervisor_detach_vgpu(vgpu);
 459 out_clean_vgpu_resource:
 460         intel_vgpu_free_resource(vgpu);
 461 out_clean_vgpu_mmio:
 462         intel_vgpu_clean_mmio(vgpu);
 463 out_clean_idr:
 464         idr_remove(&gvt->vgpu_idr, vgpu->id);
 465 out_free_vgpu:
 466         vfree(vgpu);
 467         return ERR_PTR(ret);
 468 }
 469
 470 /**
 471  * intel_gvt_create_vgpu - create a virtual GPU
 472  * @gvt: GVT device
 473  * @type: type of the vGPU to create
 474  *
 475  * This function is called when user wants to create a virtual GPU.
 476  *
 477  * Returns:
 478  * pointer to intel_vgpu, error pointer if failed.
 479  */
 480 struct intel_vgpu *intel_gvt_create_vgpu(struct intel_gvt *gvt,
 481                                 struct intel_vgpu_type *type)
 482 {
 483         struct intel_vgpu_creation_params param;
 484         struct intel_vgpu *vgpu;
 485
 486         param.handle = 0;
 487         param.primary = 1;
 488         param.low_gm_sz = type->low_gm_size;
 489         param.high_gm_sz = type->high_gm_size;
 490         param.fence_sz = type->fence;
 491         param.weight = type->weight;
 492         param.resolution = type->resolution;
 493
 494         /* XXX current param based on MB */
 495         param.low_gm_sz = BYTES_TO_MB(param.low_gm_sz);
 496         param.high_gm_sz = BYTES_TO_MB(param.high_gm_sz);
 497
 498         mutex_lock(&gvt->lock);
 499         vgpu = __intel_gvt_create_vgpu(gvt, &param);
 500         if (!IS_ERR(vgpu)) {
 501                 /* calculate left instance change for types */
 502                 intel_gvt_update_vgpu_types(gvt);
 503                 intel_gvt_update_reg_whitelist(vgpu);
 504         }
 505         mutex_unlock(&gvt->lock);
 506
 507         return vgpu;
 508 }
 509
 510 /**
 511  * intel_gvt_reset_vgpu_locked - reset a virtual GPU by DMLR or GT reset
 512  * @vgpu: virtual GPU
 513  * @dmlr: vGPU Device Model Level Reset or GT Reset
 514  * @engine_mask: engines to reset for GT reset
 515  *
 516  * This function is called when user wants to reset a virtual GPU through
 517  * device model reset or GT reset. The caller should hold the vgpu lock.
 518  *
 519  * vGPU Device Model Level Reset (DMLR) simulates the PCI level reset to reset
 520  * the whole vGPU to default state as when it is created. This vGPU function
 521  * is required both for functionary and security concerns.The ultimate goal
 522  * of vGPU FLR is that reuse a vGPU instance by virtual machines. When we
 523  * assign a vGPU to a virtual machine we must isse such reset first.
 524  *
 525  * Full GT Reset and Per-Engine GT Reset are soft reset flow for GPU engines
 526  * (Render, Blitter, Video, Video Enhancement). It is defined by GPU Spec.
 527  * Unlike the FLR, GT reset only reset particular resource of a vGPU per
 528  * the reset request. Guest driver can issue a GT reset by programming the
 529  * virtual GDRST register to reset specific virtual GPU engine or all
 530  * engines.
 531  *
 532  * The parameter dev_level is to identify if we will do DMLR or GT reset.
 533  * The parameter engine_mask is to specific the engines that need to be
 534  * resetted. If value ALL_ENGINES is given for engine_mask, it means
 535  * the caller requests a full GT reset that we will reset all virtual
 536  * GPU engines. For FLR, engine_mask is ignored.
 537  */
 538 void intel_gvt_reset_vgpu_locked(struct intel_vgpu *vgpu, bool dmlr,
 539                                  intel_engine_mask_t engine_mask)
 540 {
 541         struct intel_gvt *gvt = vgpu->gvt;
 542         struct intel_gvt_workload_scheduler *scheduler = &gvt->scheduler;
 543         intel_engine_mask_t resetting_eng = dmlr ? ALL_ENGINES : engine_mask;
 544
 545         gvt_dbg_core("------------------------------------------\n");
 546         gvt_dbg_core("resseting vgpu%d, dmlr %d, engine_mask %08x\n",
 547                      vgpu->id, dmlr, engine_mask);
 548
 549         vgpu->resetting_eng = resetting_eng;
 550
 551         intel_vgpu_stop_schedule(vgpu);
 552         /*
 553          * The current_vgpu will set to NULL after stopping the
 554          * scheduler when the reset is triggered by current vgpu.
 555          */
 556         if (scheduler->current_vgpu == NULL) {
 557                 mutex_unlock(&vgpu->vgpu_lock);
 558                 intel_gvt_wait_vgpu_idle(vgpu);
 559                 mutex_lock(&vgpu->vgpu_lock);
 560         }
 561
 562         intel_vgpu_reset_submission(vgpu, resetting_eng);
 563         /* full GPU reset or device model level reset */
 564         if (engine_mask == ALL_ENGINES || dmlr) {
 565                 intel_vgpu_select_submission_ops(vgpu, ALL_ENGINES, 0);
 566                 if (engine_mask == ALL_ENGINES)
 567                         intel_vgpu_invalidate_ppgtt(vgpu);
 568                 /*fence will not be reset during virtual reset */
 569                 if (dmlr) {
 570                         if(!vgpu->d3_entered) {
 571                                 intel_vgpu_invalidate_ppgtt(vgpu);
 572                                 intel_vgpu_destroy_all_ppgtt_mm(vgpu);
 573                         }
 574                         intel_vgpu_reset_ggtt(vgpu, true);
 575                         intel_vgpu_reset_resource(vgpu);
 576                 }
 577
 578                 intel_vgpu_reset_mmio(vgpu, dmlr);
 579                 populate_pvinfo_page(vgpu);
 580
 581                 if (dmlr) {
 582                         intel_vgpu_reset_display(vgpu);
 583                         intel_vgpu_reset_cfg_space(vgpu);
 584                         /* only reset the failsafe mode when dmlr reset */
 585                         vgpu->failsafe = false;
 586                         /*
 587                          * PCI_D0 is set before dmlr, so reset d3_entered here
 588                          * after done using.
 589                          */
 590                         if(vgpu->d3_entered)
 591                                 vgpu->d3_entered = false;
 592                         else
 593                                 vgpu->pv_notified = false;
 594                 }
 595         }
 596
 597         vgpu->resetting_eng = 0;
 598         gvt_dbg_core("reset vgpu%d done\n", vgpu->id);
 599         gvt_dbg_core("------------------------------------------\n");
 600 }
 601
 602 /**
 603  * intel_gvt_reset_vgpu - reset a virtual GPU (Function Level)
 604  * @vgpu: virtual GPU
 605  *
 606  * This function is called when user wants to reset a virtual GPU.
 607  *
 608  */
 609 void intel_gvt_reset_vgpu(struct intel_vgpu *vgpu)
 610 {
 611         mutex_lock(&vgpu->vgpu_lock);
 612         intel_gvt_reset_vgpu_locked(vgpu, true, 0);
 613         mutex_unlock(&vgpu->vgpu_lock);
 614 }