arch/cris/include/arch-v32/arch/hwregs/asm/ser_defs_asm.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef __ser_defs_asm_h
   3 #define __ser_defs_asm_h
   4
   5 /*
   6  * This file is autogenerated from
   7  *   file:           ../../inst/ser/rtl/ser_regs.r
   8  *     id:           ser_regs.r,v 1.23 2005/02/08 13:58:35 perz Exp
   9  *     last modfied: Mon Apr 11 16:09:21 2005
  10  *
  11  *   by /n/asic/design/tools/rdesc/src/rdes2c -asm --outfile asm/ser_defs_asm.h ../../inst/ser/rtl/ser_regs.r
  12  *      id: $Id: ser_defs_asm.h,v 1.1 2005/04/24 18:31:04 starvik Exp $
  13  * Any changes here will be lost.
  14  *
  15  * -*- buffer-read-only: t -*-
  16  */
  17
  18 #ifndef REG_FIELD
  19 #define REG_FIELD( scope, reg, field, value ) \
  20   REG_FIELD_X_( value, reg_##scope##_##reg##___##field##___lsb )
  21 #define REG_FIELD_X_( value, shift ) ((value) << shift)
  22 #endif
  23
  24 #ifndef REG_STATE
  25 #define REG_STATE( scope, reg, field, symbolic_value ) \
  26   REG_STATE_X_( regk_##scope##_##symbolic_value, reg_##scope##_##reg##___##field##___lsb )
  27 #define REG_STATE_X_( k, shift ) (k << shift)
  28 #endif
  29
  30 #ifndef REG_MASK
  31 #define REG_MASK( scope, reg, field ) \
  32   REG_MASK_X_( reg_##scope##_##reg##___##field##___width, reg_##scope##_##reg##___##field##___lsb )
  33 #define REG_MASK_X_( width, lsb ) (((1 << width)-1) << lsb)
  34 #endif
  35
  36 #ifndef REG_LSB
  37 #define REG_LSB( scope, reg, field ) reg_##scope##_##reg##___##field##___lsb
  38 #endif
  39
  40 #ifndef REG_BIT
  41 #define REG_BIT( scope, reg, field ) reg_##scope##_##reg##___##field##___bit
  42 #endif
  43
  44 #ifndef REG_ADDR
  45 #define REG_ADDR( scope, inst, reg ) REG_ADDR_X_(inst, reg_##scope##_##reg##_offset)
  46 #define REG_ADDR_X_( inst, offs ) ((inst) + offs)
  47 #endif
  48
  49 #ifndef REG_ADDR_VECT
  50 #define REG_ADDR_VECT( scope, inst, reg, index ) \
  51          REG_ADDR_VECT_X_(inst, reg_##scope##_##reg##_offset, index, \
  52                          STRIDE_##scope##_##reg )
  53 #define REG_ADDR_VECT_X_( inst, offs, index, stride ) \
  54                           ((inst) + offs + (index) * stride)
  55 #endif
  56
  57 /* Register rw_tr_ctrl, scope ser, type rw */
  58 #define reg_ser_rw_tr_ctrl___base_freq___lsb 0
  59 #define reg_ser_rw_tr_ctrl___base_freq___width 3
  60 #define reg_ser_rw_tr_ctrl___en___lsb 3
  61 #define reg_ser_rw_tr_ctrl___en___width 1
  62 #define reg_ser_rw_tr_ctrl___en___bit 3
  63 #define reg_ser_rw_tr_ctrl___par___lsb 4
  64 #define reg_ser_rw_tr_ctrl___par___width 2
  65 #define reg_ser_rw_tr_ctrl___par_en___lsb 6
  66 #define reg_ser_rw_tr_ctrl___par_en___width 1
  67 #define reg_ser_rw_tr_ctrl___par_en___bit 6
  68 #define reg_ser_rw_tr_ctrl___data_bits___lsb 7
  69 #define reg_ser_rw_tr_ctrl___data_bits___width 1
  70 #define reg_ser_rw_tr_ctrl___data_bits___bit 7
  71 #define reg_ser_rw_tr_ctrl___stop_bits___lsb 8
  72 #define reg_ser_rw_tr_ctrl___stop_bits___width 1
  73 #define reg_ser_rw_tr_ctrl___stop_bits___bit 8
  74 #define reg_ser_rw_tr_ctrl___stop___lsb 9
  75 #define reg_ser_rw_tr_ctrl___stop___width 1
  76 #define reg_ser_rw_tr_ctrl___stop___bit 9
  77 #define reg_ser_rw_tr_ctrl___rts_delay___lsb 10
  78 #define reg_ser_rw_tr_ctrl___rts_delay___width 3
  79 #define reg_ser_rw_tr_ctrl___rts_setup___lsb 13
  80 #define reg_ser_rw_tr_ctrl___rts_setup___width 1
  81 #define reg_ser_rw_tr_ctrl___rts_setup___bit 13
  82 #define reg_ser_rw_tr_ctrl___auto_rts___lsb 14
  83 #define reg_ser_rw_tr_ctrl___auto_rts___width 1
  84 #define reg_ser_rw_tr_ctrl___auto_rts___bit 14
  85 #define reg_ser_rw_tr_ctrl___txd___lsb 15
  86 #define reg_ser_rw_tr_ctrl___txd___width 1
  87 #define reg_ser_rw_tr_ctrl___txd___bit 15
  88 #define reg_ser_rw_tr_ctrl___auto_cts___lsb 16
  89 #define reg_ser_rw_tr_ctrl___auto_cts___width 1
  90 #define reg_ser_rw_tr_ctrl___auto_cts___bit 16
  91 #define reg_ser_rw_tr_ctrl_offset 0
  92
  93 /* Register rw_tr_dma_en, scope ser, type rw */
  94 #define reg_ser_rw_tr_dma_en___en___lsb 0
  95 #define reg_ser_rw_tr_dma_en___en___width 1
  96 #define reg_ser_rw_tr_dma_en___en___bit 0
  97 #define reg_ser_rw_tr_dma_en_offset 4
  98
  99 /* Register rw_rec_ctrl, scope ser, type rw */
 100 #define reg_ser_rw_rec_ctrl___base_freq___lsb 0
 101 #define reg_ser_rw_rec_ctrl___base_freq___width 3
 102 #define reg_ser_rw_rec_ctrl___en___lsb 3
 103 #define reg_ser_rw_rec_ctrl___en___width 1
 104 #define reg_ser_rw_rec_ctrl___en___bit 3
 105 #define reg_ser_rw_rec_ctrl___par___lsb 4
 106 #define reg_ser_rw_rec_ctrl___par___width 2
 107 #define reg_ser_rw_rec_ctrl___par_en___lsb 6
 108 #define reg_ser_rw_rec_ctrl___par_en___width 1
 109 #define reg_ser_rw_rec_ctrl___par_en___bit 6
 110 #define reg_ser_rw_rec_ctrl___data_bits___lsb 7
 111 #define reg_ser_rw_rec_ctrl___data_bits___width 1
 112 #define reg_ser_rw_rec_ctrl___data_bits___bit 7
 113 #define reg_ser_rw_rec_ctrl___dma_mode___lsb 8
 114 #define reg_ser_rw_rec_ctrl___dma_mode___width 1
 115 #define reg_ser_rw_rec_ctrl___dma_mode___bit 8
 116 #define reg_ser_rw_rec_ctrl___dma_err___lsb 9
 117 #define reg_ser_rw_rec_ctrl___dma_err___width 1
 118 #define reg_ser_rw_rec_ctrl___dma_err___bit 9
 119 #define reg_ser_rw_rec_ctrl___sampling___lsb 10
 120 #define reg_ser_rw_rec_ctrl___sampling___width 1
 121 #define reg_ser_rw_rec_ctrl___sampling___bit 10
 122 #define reg_ser_rw_rec_ctrl___timeout___lsb 11
 123 #define reg_ser_rw_rec_ctrl___timeout___width 3
 124 #define reg_ser_rw_rec_ctrl___auto_eop___lsb 14
 125 #define reg_ser_rw_rec_ctrl___auto_eop___width 1
 126 #define reg_ser_rw_rec_ctrl___auto_eop___bit 14
 127 #define reg_ser_rw_rec_ctrl___half_duplex___lsb 15
 128 #define reg_ser_rw_rec_ctrl___half_duplex___width 1
 129 #define reg_ser_rw_rec_ctrl___half_duplex___bit 15
 130 #define reg_ser_rw_rec_ctrl___rts_n___lsb 16
 131 #define reg_ser_rw_rec_ctrl___rts_n___width 1
 132 #define reg_ser_rw_rec_ctrl___rts_n___bit 16
 133 #define reg_ser_rw_rec_ctrl___loopback___lsb 17
 134 #define reg_ser_rw_rec_ctrl___loopback___width 1
 135 #define reg_ser_rw_rec_ctrl___loopback___bit 17
 136 #define reg_ser_rw_rec_ctrl_offset 8
 137
 138 /* Register rw_tr_baud_div, scope ser, type rw */
 139 #define reg_ser_rw_tr_baud_div___div___lsb 0
 140 #define reg_ser_rw_tr_baud_div___div___width 16
 141 #define reg_ser_rw_tr_baud_div_offset 12
 142
 143 /* Register rw_rec_baud_div, scope ser, type rw */
 144 #define reg_ser_rw_rec_baud_div___div___lsb 0
 145 #define reg_ser_rw_rec_baud_div___div___width 16
 146 #define reg_ser_rw_rec_baud_div_offset 16
 147
 148 /* Register rw_xoff, scope ser, type rw */
 149 #define reg_ser_rw_xoff___chr___lsb 0
 150 #define reg_ser_rw_xoff___chr___width 8
 151 #define reg_ser_rw_xoff___automatic___lsb 8
 152 #define reg_ser_rw_xoff___automatic___width 1
 153 #define reg_ser_rw_xoff___automatic___bit 8
 154 #define reg_ser_rw_xoff_offset 20
 155
 156 /* Register rw_xoff_clr, scope ser, type rw */
 157 #define reg_ser_rw_xoff_clr___clr___lsb 0
 158 #define reg_ser_rw_xoff_clr___clr___width 1
 159 #define reg_ser_rw_xoff_clr___clr___bit 0
 160 #define reg_ser_rw_xoff_clr_offset 24
 161
 162 /* Register rw_dout, scope ser, type rw */
 163 #define reg_ser_rw_dout___data___lsb 0
 164 #define reg_ser_rw_dout___data___width 8
 165 #define reg_ser_rw_dout_offset 28
 166
 167 /* Register rs_stat_din, scope ser, type rs */
 168 #define reg_ser_rs_stat_din___data___lsb 0
 169 #define reg_ser_rs_stat_din___data___width 8
 170 #define reg_ser_rs_stat_din___dav___lsb 16
 171 #define reg_ser_rs_stat_din___dav___width 1
 172 #define reg_ser_rs_stat_din___dav___bit 16
 173 #define reg_ser_rs_stat_din___framing_err___lsb 17
 174 #define reg_ser_rs_stat_din___framing_err___width 1
 175 #define reg_ser_rs_stat_din___framing_err___bit 17
 176 #define reg_ser_rs_stat_din___par_err___lsb 18
 177 #define reg_ser_rs_stat_din___par_err___width 1
 178 #define reg_ser_rs_stat_din___par_err___bit 18
 179 #define reg_ser_rs_stat_din___orun___lsb 19
 180 #define reg_ser_rs_stat_din___orun___width 1
 181 #define reg_ser_rs_stat_din___orun___bit 19
 182 #define reg_ser_rs_stat_din___rec_err___lsb 20
 183 #define reg_ser_rs_stat_din___rec_err___width 1
 184 #define reg_ser_rs_stat_din___rec_err___bit 20
 185 #define reg_ser_rs_stat_din___rxd___lsb 21
 186 #define reg_ser_rs_stat_din___rxd___width 1
 187 #define reg_ser_rs_stat_din___rxd___bit 21
 188 #define reg_ser_rs_stat_din___tr_idle___lsb 22
 189 #define reg_ser_rs_stat_din___tr_idle___width 1
 190 #define reg_ser_rs_stat_din___tr_idle___bit 22
 191 #define reg_ser_rs_stat_din___tr_empty___lsb 23
 192 #define reg_ser_rs_stat_din___tr_empty___width 1
 193 #define reg_ser_rs_stat_din___tr_empty___bit 23
 194 #define reg_ser_rs_stat_din___tr_rdy___lsb 24
 195 #define reg_ser_rs_stat_din___tr_rdy___width 1
 196 #define reg_ser_rs_stat_din___tr_rdy___bit 24
 197 #define reg_ser_rs_stat_din___cts_n___lsb 25
 198 #define reg_ser_rs_stat_din___cts_n___width 1
 199 #define reg_ser_rs_stat_din___cts_n___bit 25
 200 #define reg_ser_rs_stat_din___xoff_detect___lsb 26
 201 #define reg_ser_rs_stat_din___xoff_detect___width 1
 202 #define reg_ser_rs_stat_din___xoff_detect___bit 26
 203 #define reg_ser_rs_stat_din___rts_n___lsb 27
 204 #define reg_ser_rs_stat_din___rts_n___width 1
 205 #define reg_ser_rs_stat_din___rts_n___bit 27
 206 #define reg_ser_rs_stat_din___txd___lsb 28
 207 #define reg_ser_rs_stat_din___txd___width 1
 208 #define reg_ser_rs_stat_din___txd___bit 28
 209 #define reg_ser_rs_stat_din_offset 32
 210
 211 /* Register r_stat_din, scope ser, type r */
 212 #define reg_ser_r_stat_din___data___lsb 0
 213 #define reg_ser_r_stat_din___data___width 8
 214 #define reg_ser_r_stat_din___dav___lsb 16
 215 #define reg_ser_r_stat_din___dav___width 1
 216 #define reg_ser_r_stat_din___dav___bit 16
 217 #define reg_ser_r_stat_din___framing_err___lsb 17
 218 #define reg_ser_r_stat_din___framing_err___width 1
 219 #define reg_ser_r_stat_din___framing_err___bit 17
 220 #define reg_ser_r_stat_din___par_err___lsb 18
 221 #define reg_ser_r_stat_din___par_err___width 1
 222 #define reg_ser_r_stat_din___par_err___bit 18
 223 #define reg_ser_r_stat_din___orun___lsb 19
 224 #define reg_ser_r_stat_din___orun___width 1
 225 #define reg_ser_r_stat_din___orun___bit 19
 226 #define reg_ser_r_stat_din___rec_err___lsb 20
 227 #define reg_ser_r_stat_din___rec_err___width 1
 228 #define reg_ser_r_stat_din___rec_err___bit 20
 229 #define reg_ser_r_stat_din___rxd___lsb 21
 230 #define reg_ser_r_stat_din___rxd___width 1
 231 #define reg_ser_r_stat_din___rxd___bit 21
 232 #define reg_ser_r_stat_din___tr_idle___lsb 22
 233 #define reg_ser_r_stat_din___tr_idle___width 1
 234 #define reg_ser_r_stat_din___tr_idle___bit 22
 235 #define reg_ser_r_stat_din___tr_empty___lsb 23
 236 #define reg_ser_r_stat_din___tr_empty___width 1
 237 #define reg_ser_r_stat_din___tr_empty___bit 23
 238 #define reg_ser_r_stat_din___tr_rdy___lsb 24
 239 #define reg_ser_r_stat_din___tr_rdy___width 1
 240 #define reg_ser_r_stat_din___tr_rdy___bit 24
 241 #define reg_ser_r_stat_din___cts_n___lsb 25
 242 #define reg_ser_r_stat_din___cts_n___width 1
 243 #define reg_ser_r_stat_din___cts_n___bit 25
 244 #define reg_ser_r_stat_din___xoff_detect___lsb 26
 245 #define reg_ser_r_stat_din___xoff_detect___width 1
 246 #define reg_ser_r_stat_din___xoff_detect___bit 26
 247 #define reg_ser_r_stat_din___rts_n___lsb 27
 248 #define reg_ser_r_stat_din___rts_n___width 1
 249 #define reg_ser_r_stat_din___rts_n___bit 27
 250 #define reg_ser_r_stat_din___txd___lsb 28
 251 #define reg_ser_r_stat_din___txd___width 1
 252 #define reg_ser_r_stat_din___txd___bit 28
 253 #define reg_ser_r_stat_din_offset 36
 254
 255 /* Register rw_rec_eop, scope ser, type rw */
 256 #define reg_ser_rw_rec_eop___set___lsb 0
 257 #define reg_ser_rw_rec_eop___set___width 1
 258 #define reg_ser_rw_rec_eop___set___bit 0
 259 #define reg_ser_rw_rec_eop_offset 40
 260
 261 /* Register rw_intr_mask, scope ser, type rw */
 262 #define reg_ser_rw_intr_mask___tr_rdy___lsb 0
 263 #define reg_ser_rw_intr_mask___tr_rdy___width 1
 264 #define reg_ser_rw_intr_mask___tr_rdy___bit 0
 265 #define reg_ser_rw_intr_mask___tr_empty___lsb 1
 266 #define reg_ser_rw_intr_mask___tr_empty___width 1
 267 #define reg_ser_rw_intr_mask___tr_empty___bit 1
 268 #define reg_ser_rw_intr_mask___tr_idle___lsb 2
 269 #define reg_ser_rw_intr_mask___tr_idle___width 1
 270 #define reg_ser_rw_intr_mask___tr_idle___bit 2
 271 #define reg_ser_rw_intr_mask___dav___lsb 3
 272 #define reg_ser_rw_intr_mask___dav___width 1
 273 #define reg_ser_rw_intr_mask___dav___bit 3
 274 #define reg_ser_rw_intr_mask_offset 44
 275
 276 /* Register rw_ack_intr, scope ser, type rw */
 277 #define reg_ser_rw_ack_intr___tr_rdy___lsb 0
 278 #define reg_ser_rw_ack_intr___tr_rdy___width 1
 279 #define reg_ser_rw_ack_intr___tr_rdy___bit 0
 280 #define reg_ser_rw_ack_intr___tr_empty___lsb 1
 281 #define reg_ser_rw_ack_intr___tr_empty___width 1
 282 #define reg_ser_rw_ack_intr___tr_empty___bit 1
 283 #define reg_ser_rw_ack_intr___tr_idle___lsb 2
 284 #define reg_ser_rw_ack_intr___tr_idle___width 1
 285 #define reg_ser_rw_ack_intr___tr_idle___bit 2
 286 #define reg_ser_rw_ack_intr___dav___lsb 3
 287 #define reg_ser_rw_ack_intr___dav___width 1
 288 #define reg_ser_rw_ack_intr___dav___bit 3
 289 #define reg_ser_rw_ack_intr_offset 48
 290
 291 /* Register r_intr, scope ser, type r */
 292 #define reg_ser_r_intr___tr_rdy___lsb 0
 293 #define reg_ser_r_intr___tr_rdy___width 1
 294 #define reg_ser_r_intr___tr_rdy___bit 0
 295 #define reg_ser_r_intr___tr_empty___lsb 1
 296 #define reg_ser_r_intr___tr_empty___width 1
 297 #define reg_ser_r_intr___tr_empty___bit 1
 298 #define reg_ser_r_intr___tr_idle___lsb 2
 299 #define reg_ser_r_intr___tr_idle___width 1
 300 #define reg_ser_r_intr___tr_idle___bit 2
 301 #define reg_ser_r_intr___dav___lsb 3
 302 #define reg_ser_r_intr___dav___width 1
 303 #define reg_ser_r_intr___dav___bit 3
 304 #define reg_ser_r_intr_offset 52
 305
 306 /* Register r_masked_intr, scope ser, type r */
 307 #define reg_ser_r_masked_intr___tr_rdy___lsb 0
 308 #define reg_ser_r_masked_intr___tr_rdy___width 1
 309 #define reg_ser_r_masked_intr___tr_rdy___bit 0
 310 #define reg_ser_r_masked_intr___tr_empty___lsb 1
 311 #define reg_ser_r_masked_intr___tr_empty___width 1
 312 #define reg_ser_r_masked_intr___tr_empty___bit 1
 313 #define reg_ser_r_masked_intr___tr_idle___lsb 2
 314 #define reg_ser_r_masked_intr___tr_idle___width 1
 315 #define reg_ser_r_masked_intr___tr_idle___bit 2
 316 #define reg_ser_r_masked_intr___dav___lsb 3
 317 #define reg_ser_r_masked_intr___dav___width 1
 318 #define reg_ser_r_masked_intr___dav___bit 3
 319 #define reg_ser_r_masked_intr_offset 56
 320
 321
 322 /* Constants */
 323 #define regk_ser_active                           0x00000000
 324 #define regk_ser_bits1                            0x00000000
 325 #define regk_ser_bits2                            0x00000001
 326 #define regk_ser_bits7                            0x00000001
 327 #define regk_ser_bits8                            0x00000000
 328 #define regk_ser_del0_5                           0x00000000
 329 #define regk_ser_del1                             0x00000001
 330 #define regk_ser_del1_5                           0x00000002
 331 #define regk_ser_del2                             0x00000003
 332 #define regk_ser_del2_5                           0x00000004
 333 #define regk_ser_del3                             0x00000005
 334 #define regk_ser_del3_5                           0x00000006
 335 #define regk_ser_del4                             0x00000007
 336 #define regk_ser_even                             0x00000000
 337 #define regk_ser_ext                              0x00000001
 338 #define regk_ser_f100                             0x00000007
 339 #define regk_ser_f29_493                          0x00000004
 340 #define regk_ser_f32                              0x00000005
 341 #define regk_ser_f32_768                          0x00000006
 342 #define regk_ser_ignore                           0x00000001
 343 #define regk_ser_inactive                         0x00000001
 344 #define regk_ser_majority                         0x00000001
 345 #define regk_ser_mark                             0x00000002
 346 #define regk_ser_middle                           0x00000000
 347 #define regk_ser_no                               0x00000000
 348 #define regk_ser_odd                              0x00000001
 349 #define regk_ser_off                              0x00000000
 350 #define regk_ser_rw_intr_mask_default             0x00000000
 351 #define regk_ser_rw_rec_baud_div_default          0x00000000
 352 #define regk_ser_rw_rec_ctrl_default              0x00010000
 353 #define regk_ser_rw_tr_baud_div_default           0x00000000
 354 #define regk_ser_rw_tr_ctrl_default               0x00008000
 355 #define regk_ser_rw_tr_dma_en_default             0x00000000
 356 #define regk_ser_rw_xoff_default                  0x00000000
 357 #define regk_ser_space                            0x00000003
 358 #define regk_ser_stop                             0x00000000
 359 #define regk_ser_yes                              0x00000001
 360 #endif /* __ser_defs_asm_h */