arch/cris/include/arch-v32/arch/hwregs/asm/mmu_defs_asm.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef __mmu_defs_asm_h
   3 #define __mmu_defs_asm_h
   4
   5 /*
   6  * This file is autogenerated from
   7  *   file:           ../../inst/mmu/doc/mmu_regs.r
   8  *     id:           mmu_regs.r,v 1.12 2004/05/06 13:48:45 mikaeln Exp
   9  *     last modfied: Mon Apr 11 17:03:20 2005
  10  *
  11  *   by /n/asic/design/tools/rdesc/src/rdes2c -asm --outfile asm/mmu_defs_asm.h ../../inst/mmu/doc/mmu_regs.r
  12  *      id: $Id: mmu_defs_asm.h,v 1.1 2005/04/24 18:31:04 starvik Exp $
  13  * Any changes here will be lost.
  14  *
  15  * -*- buffer-read-only: t -*-
  16  */
  17
  18 #ifndef REG_FIELD
  19 #define REG_FIELD( scope, reg, field, value ) \
  20   REG_FIELD_X_( value, reg_##scope##_##reg##___##field##___lsb )
  21 #define REG_FIELD_X_( value, shift ) ((value) << shift)
  22 #endif
  23
  24 #ifndef REG_STATE
  25 #define REG_STATE( scope, reg, field, symbolic_value ) \
  26   REG_STATE_X_( regk_##scope##_##symbolic_value, reg_##scope##_##reg##___##field##___lsb )
  27 #define REG_STATE_X_( k, shift ) (k << shift)
  28 #endif
  29
  30 #ifndef REG_MASK
  31 #define REG_MASK( scope, reg, field ) \
  32   REG_MASK_X_( reg_##scope##_##reg##___##field##___width, reg_##scope##_##reg##___##field##___lsb )
  33 #define REG_MASK_X_( width, lsb ) (((1 << width)-1) << lsb)
  34 #endif
  35
  36 #ifndef REG_LSB
  37 #define REG_LSB( scope, reg, field ) reg_##scope##_##reg##___##field##___lsb
  38 #endif
  39
  40 #ifndef REG_BIT
  41 #define REG_BIT( scope, reg, field ) reg_##scope##_##reg##___##field##___bit
  42 #endif
  43
  44 #ifndef REG_ADDR
  45 #define REG_ADDR( scope, inst, reg ) REG_ADDR_X_(inst, reg_##scope##_##reg##_offset)
  46 #define REG_ADDR_X_( inst, offs ) ((inst) + offs)
  47 #endif
  48
  49 #ifndef REG_ADDR_VECT
  50 #define REG_ADDR_VECT( scope, inst, reg, index ) \
  51          REG_ADDR_VECT_X_(inst, reg_##scope##_##reg##_offset, index, \
  52                          STRIDE_##scope##_##reg )
  53 #define REG_ADDR_VECT_X_( inst, offs, index, stride ) \
  54                           ((inst) + offs + (index) * stride)
  55 #endif
  56
  57 /* Register rw_mm_cfg, scope mmu, type rw */
  58 #define reg_mmu_rw_mm_cfg___seg_0___lsb 0
  59 #define reg_mmu_rw_mm_cfg___seg_0___width 1
  60 #define reg_mmu_rw_mm_cfg___seg_0___bit 0
  61 #define reg_mmu_rw_mm_cfg___seg_1___lsb 1
  62 #define reg_mmu_rw_mm_cfg___seg_1___width 1
  63 #define reg_mmu_rw_mm_cfg___seg_1___bit 1
  64 #define reg_mmu_rw_mm_cfg___seg_2___lsb 2
  65 #define reg_mmu_rw_mm_cfg___seg_2___width 1
  66 #define reg_mmu_rw_mm_cfg___seg_2___bit 2
  67 #define reg_mmu_rw_mm_cfg___seg_3___lsb 3
  68 #define reg_mmu_rw_mm_cfg___seg_3___width 1
  69 #define reg_mmu_rw_mm_cfg___seg_3___bit 3
  70 #define reg_mmu_rw_mm_cfg___seg_4___lsb 4
  71 #define reg_mmu_rw_mm_cfg___seg_4___width 1
  72 #define reg_mmu_rw_mm_cfg___seg_4___bit 4
  73 #define reg_mmu_rw_mm_cfg___seg_5___lsb 5
  74 #define reg_mmu_rw_mm_cfg___seg_5___width 1
  75 #define reg_mmu_rw_mm_cfg___seg_5___bit 5
  76 #define reg_mmu_rw_mm_cfg___seg_6___lsb 6
  77 #define reg_mmu_rw_mm_cfg___seg_6___width 1
  78 #define reg_mmu_rw_mm_cfg___seg_6___bit 6
  79 #define reg_mmu_rw_mm_cfg___seg_7___lsb 7
  80 #define reg_mmu_rw_mm_cfg___seg_7___width 1
  81 #define reg_mmu_rw_mm_cfg___seg_7___bit 7
  82 #define reg_mmu_rw_mm_cfg___seg_8___lsb 8
  83 #define reg_mmu_rw_mm_cfg___seg_8___width 1
  84 #define reg_mmu_rw_mm_cfg___seg_8___bit 8
  85 #define reg_mmu_rw_mm_cfg___seg_9___lsb 9
  86 #define reg_mmu_rw_mm_cfg___seg_9___width 1
  87 #define reg_mmu_rw_mm_cfg___seg_9___bit 9
  88 #define reg_mmu_rw_mm_cfg___seg_a___lsb 10
  89 #define reg_mmu_rw_mm_cfg___seg_a___width 1
  90 #define reg_mmu_rw_mm_cfg___seg_a___bit 10
  91 #define reg_mmu_rw_mm_cfg___seg_b___lsb 11
  92 #define reg_mmu_rw_mm_cfg___seg_b___width 1
  93 #define reg_mmu_rw_mm_cfg___seg_b___bit 11
  94 #define reg_mmu_rw_mm_cfg___seg_c___lsb 12
  95 #define reg_mmu_rw_mm_cfg___seg_c___width 1
  96 #define reg_mmu_rw_mm_cfg___seg_c___bit 12
  97 #define reg_mmu_rw_mm_cfg___seg_d___lsb 13
  98 #define reg_mmu_rw_mm_cfg___seg_d___width 1
  99 #define reg_mmu_rw_mm_cfg___seg_d___bit 13
 100 #define reg_mmu_rw_mm_cfg___seg_e___lsb 14
 101 #define reg_mmu_rw_mm_cfg___seg_e___width 1
 102 #define reg_mmu_rw_mm_cfg___seg_e___bit 14
 103 #define reg_mmu_rw_mm_cfg___seg_f___lsb 15
 104 #define reg_mmu_rw_mm_cfg___seg_f___width 1
 105 #define reg_mmu_rw_mm_cfg___seg_f___bit 15
 106 #define reg_mmu_rw_mm_cfg___inv___lsb 16
 107 #define reg_mmu_rw_mm_cfg___inv___width 1
 108 #define reg_mmu_rw_mm_cfg___inv___bit 16
 109 #define reg_mmu_rw_mm_cfg___ex___lsb 17
 110 #define reg_mmu_rw_mm_cfg___ex___width 1
 111 #define reg_mmu_rw_mm_cfg___ex___bit 17
 112 #define reg_mmu_rw_mm_cfg___acc___lsb 18
 113 #define reg_mmu_rw_mm_cfg___acc___width 1
 114 #define reg_mmu_rw_mm_cfg___acc___bit 18
 115 #define reg_mmu_rw_mm_cfg___we___lsb 19
 116 #define reg_mmu_rw_mm_cfg___we___width 1
 117 #define reg_mmu_rw_mm_cfg___we___bit 19
 118 #define reg_mmu_rw_mm_cfg_offset 0
 119
 120 /* Register rw_mm_kbase_lo, scope mmu, type rw */
 121 #define reg_mmu_rw_mm_kbase_lo___base_0___lsb 0
 122 #define reg_mmu_rw_mm_kbase_lo___base_0___width 4
 123 #define reg_mmu_rw_mm_kbase_lo___base_1___lsb 4
 124 #define reg_mmu_rw_mm_kbase_lo___base_1___width 4
 125 #define reg_mmu_rw_mm_kbase_lo___base_2___lsb 8
 126 #define reg_mmu_rw_mm_kbase_lo___base_2___width 4
 127 #define reg_mmu_rw_mm_kbase_lo___base_3___lsb 12
 128 #define reg_mmu_rw_mm_kbase_lo___base_3___width 4
 129 #define reg_mmu_rw_mm_kbase_lo___base_4___lsb 16
 130 #define reg_mmu_rw_mm_kbase_lo___base_4___width 4
 131 #define reg_mmu_rw_mm_kbase_lo___base_5___lsb 20
 132 #define reg_mmu_rw_mm_kbase_lo___base_5___width 4
 133 #define reg_mmu_rw_mm_kbase_lo___base_6___lsb 24
 134 #define reg_mmu_rw_mm_kbase_lo___base_6___width 4
 135 #define reg_mmu_rw_mm_kbase_lo___base_7___lsb 28
 136 #define reg_mmu_rw_mm_kbase_lo___base_7___width 4
 137 #define reg_mmu_rw_mm_kbase_lo_offset 4
 138
 139 /* Register rw_mm_kbase_hi, scope mmu, type rw */
 140 #define reg_mmu_rw_mm_kbase_hi___base_8___lsb 0
 141 #define reg_mmu_rw_mm_kbase_hi___base_8___width 4
 142 #define reg_mmu_rw_mm_kbase_hi___base_9___lsb 4
 143 #define reg_mmu_rw_mm_kbase_hi___base_9___width 4
 144 #define reg_mmu_rw_mm_kbase_hi___base_a___lsb 8
 145 #define reg_mmu_rw_mm_kbase_hi___base_a___width 4
 146 #define reg_mmu_rw_mm_kbase_hi___base_b___lsb 12
 147 #define reg_mmu_rw_mm_kbase_hi___base_b___width 4
 148 #define reg_mmu_rw_mm_kbase_hi___base_c___lsb 16
 149 #define reg_mmu_rw_mm_kbase_hi___base_c___width 4
 150 #define reg_mmu_rw_mm_kbase_hi___base_d___lsb 20
 151 #define reg_mmu_rw_mm_kbase_hi___base_d___width 4
 152 #define reg_mmu_rw_mm_kbase_hi___base_e___lsb 24
 153 #define reg_mmu_rw_mm_kbase_hi___base_e___width 4
 154 #define reg_mmu_rw_mm_kbase_hi___base_f___lsb 28
 155 #define reg_mmu_rw_mm_kbase_hi___base_f___width 4
 156 #define reg_mmu_rw_mm_kbase_hi_offset 8
 157
 158 /* Register r_mm_cause, scope mmu, type r */
 159 #define reg_mmu_r_mm_cause___pid___lsb 0
 160 #define reg_mmu_r_mm_cause___pid___width 8
 161 #define reg_mmu_r_mm_cause___op___lsb 8
 162 #define reg_mmu_r_mm_cause___op___width 2
 163 #define reg_mmu_r_mm_cause___vpn___lsb 13
 164 #define reg_mmu_r_mm_cause___vpn___width 19
 165 #define reg_mmu_r_mm_cause_offset 12
 166
 167 /* Register rw_mm_tlb_sel, scope mmu, type rw */
 168 #define reg_mmu_rw_mm_tlb_sel___idx___lsb 0
 169 #define reg_mmu_rw_mm_tlb_sel___idx___width 4
 170 #define reg_mmu_rw_mm_tlb_sel___set___lsb 4
 171 #define reg_mmu_rw_mm_tlb_sel___set___width 2
 172 #define reg_mmu_rw_mm_tlb_sel_offset 16
 173
 174 /* Register rw_mm_tlb_lo, scope mmu, type rw */
 175 #define reg_mmu_rw_mm_tlb_lo___x___lsb 0
 176 #define reg_mmu_rw_mm_tlb_lo___x___width 1
 177 #define reg_mmu_rw_mm_tlb_lo___x___bit 0
 178 #define reg_mmu_rw_mm_tlb_lo___w___lsb 1
 179 #define reg_mmu_rw_mm_tlb_lo___w___width 1
 180 #define reg_mmu_rw_mm_tlb_lo___w___bit 1
 181 #define reg_mmu_rw_mm_tlb_lo___k___lsb 2
 182 #define reg_mmu_rw_mm_tlb_lo___k___width 1
 183 #define reg_mmu_rw_mm_tlb_lo___k___bit 2
 184 #define reg_mmu_rw_mm_tlb_lo___v___lsb 3
 185 #define reg_mmu_rw_mm_tlb_lo___v___width 1
 186 #define reg_mmu_rw_mm_tlb_lo___v___bit 3
 187 #define reg_mmu_rw_mm_tlb_lo___g___lsb 4
 188 #define reg_mmu_rw_mm_tlb_lo___g___width 1
 189 #define reg_mmu_rw_mm_tlb_lo___g___bit 4
 190 #define reg_mmu_rw_mm_tlb_lo___pfn___lsb 13
 191 #define reg_mmu_rw_mm_tlb_lo___pfn___width 19
 192 #define reg_mmu_rw_mm_tlb_lo_offset 20
 193
 194 /* Register rw_mm_tlb_hi, scope mmu, type rw */
 195 #define reg_mmu_rw_mm_tlb_hi___pid___lsb 0
 196 #define reg_mmu_rw_mm_tlb_hi___pid___width 8
 197 #define reg_mmu_rw_mm_tlb_hi___vpn___lsb 13
 198 #define reg_mmu_rw_mm_tlb_hi___vpn___width 19
 199 #define reg_mmu_rw_mm_tlb_hi_offset 24
 200
 201
 202 /* Constants */
 203 #define regk_mmu_execute                          0x00000000
 204 #define regk_mmu_flush                            0x00000003
 205 #define regk_mmu_linear                           0x00000001
 206 #define regk_mmu_no                               0x00000000
 207 #define regk_mmu_off                              0x00000000
 208 #define regk_mmu_on                               0x00000001
 209 #define regk_mmu_page                             0x00000000
 210 #define regk_mmu_read                             0x00000001
 211 #define regk_mmu_write                            0x00000002
 212 #define regk_mmu_yes                              0x00000001
 213 #endif /* __mmu_defs_asm_h */