Merge tag 'arc-5.1-rc2' of git://git.kernel.org/pub/scm/linux/kernel/git/vgupta/arc
authorLinus Torvalds <torvalds@linux-foundation.org>
Wed, 20 Mar 2019 18:01:52 +0000 (11:01 -0700)
committerLinus Torvalds <torvalds@linux-foundation.org>
Wed, 20 Mar 2019 18:01:52 +0000 (11:01 -0700)
Pull ARC updates from Vineet Gupta:

 - unaligned access support for HS cores

 - Removed extra memory barrier around spinlock code

 - HSDK platform updates: enable dmac, reset

 - some more boot logging updates

 - misc minor fixes

* tag 'arc-5.1-rc2' of git://git.kernel.org/pub/scm/linux/kernel/git/vgupta/arc:
  arch: arc: Kconfig: pedantic formatting
  ARCv2: spinlock: remove the extra smp_mb before lock, after unlock
  ARC: unaligned: relax the check for gcc supporting -mno-unaligned-access
  ARC: boot log: cut down on verbosity
  ARCv2: boot log: refurbish HS core/release identification
  arc: hsdk_defconfig: Enable CONFIG_BLK_DEV_RAM
  ARC: u-boot args: check that magic number is correct
  ARC: perf: bpok condition only exists for ARCompact
  ARCv2: Add explcit unaligned access support (and ability to disable too)
  ARCv2: lib: introduce memcpy optimized for unaligned access
  ARC: [plat-hsdk]: Enable AXI DW DMAC support
  ARC: [plat-hsdk]: Add reset controller handle to manage USB reset
  ARC: DTB: [scripted] fix node name and address spelling

1  2 
arch/arc/Kconfig
arch/arc/configs/hsdk_defconfig

diff --combined arch/arc/Kconfig
index df55672c59e6e4b99f5846f12944325c227cab03,68401536e718055c18e87b78d6445a98ff023249..c781e45d1d9953267b977bc094e0d1acde0ee623
@@@ -11,11 -11,9 +11,11 @@@ config AR
        select ARC_TIMERS
        select ARCH_HAS_DMA_COHERENT_TO_PFN
        select ARCH_HAS_PTE_SPECIAL
 +      select ARCH_HAS_SETUP_DMA_OPS
        select ARCH_HAS_SYNC_DMA_FOR_CPU
        select ARCH_HAS_SYNC_DMA_FOR_DEVICE
        select ARCH_SUPPORTS_ATOMIC_RMW if ARC_HAS_LLSC
 +      select ARCH_32BIT_OFF_T
        select BUILDTIME_EXTABLE_SORT
        select CLONE_BACKWARDS
        select COMMON_CLK
@@@ -32,6 -30,7 +32,6 @@@
        select HAVE_ARCH_TRACEHOOK
        select HAVE_DEBUG_STACKOVERFLOW
        select HAVE_FUTEX_CMPXCHG if FUTEX
 -      select HAVE_GENERIC_DMA_COHERENT
        select HAVE_IOREMAP_PROT
        select HAVE_KERNEL_GZIP
        select HAVE_KERNEL_LZMA
@@@ -45,6 -44,7 +45,6 @@@
        select MODULES_USE_ELF_RELA
        select OF
        select OF_EARLY_FLATTREE
 -      select OF_RESERVED_MEM
        select PCI_SYSCALL if PCI
        select PERF_USE_VMALLOC if ARC_CACHE_VIPT_ALIASING
  
@@@ -144,11 -144,11 +144,11 @@@ config ARC_CPU_77
          Support for ARC770 core introduced with Rel 4.10 (Summer 2011)
          This core has a bunch of cool new features:
          -MMU-v3: Variable Page Sz (4k, 8k, 16k), bigger J-TLB (128x4)
-                    Shared Address Spaces (for sharing TLB entries in MMU)
+                  Shared Address Spaces (for sharing TLB entries in MMU)
          -Caches: New Prog Model, Region Flush
          -Insns: endian swap, load-locked/store-conditional, time-stamp-ctr
  
- endif #ISA_ARCOMPACT
+ endif #ISA_ARCOMPACT
  
  config ARC_CPU_HS
        bool "ARC-HS"
@@@ -198,7 -198,7 +198,7 @@@ config ARC_SMP_HALT_ON_RESE
          at designated entry point. For other case, all jump to common
          entry point and spin wait for Master's signal.
  
- endif #SMP
+ endif #SMP
  
  config ARC_MCIP
        bool "ARConnect Multicore IP (MCIP) Support "
@@@ -249,7 -249,7 +249,7 @@@ config ARC_CACHE_VIPT_ALIASIN
        bool "Support VIPT Aliasing D$"
        depends on ARC_HAS_DCACHE && ISA_ARCOMPACT
  
- endif #ARC_CACHE
+ endif #ARC_CACHE
  
  config ARC_HAS_ICCM
        bool "Use ICCM"
@@@ -370,7 -370,7 +370,7 @@@ config ARC_FPU_SAVE_RESTOR
          based on actual usage of FPU by a task. Thus our implemn does
          this for all tasks in system.
  
- endif #ISA_ARCOMPACT
+ endif #ISA_ARCOMPACT
  
  config ARC_CANT_LLSC
        def_bool n
@@@ -386,6 -386,15 +386,15 @@@ config ARC_HAS_SWAP
  
  if ISA_ARCV2
  
+ config ARC_USE_UNALIGNED_MEM_ACCESS
+       bool "Enable unaligned access in HW"
+       default y
+       select HAVE_EFFICIENT_UNALIGNED_ACCESS
+       help
+         The ARC HS architecture supports unaligned memory access
+         which is disabled by default. Enable unaligned access in
+         hardware and use software to use it
  config ARC_HAS_LL64
        bool "Insn: 64bit LDD/STD"
        help
@@@ -414,7 -423,7 +423,7 @@@ config ARC_IRQ_NO_AUTOSAV
          This is programmable and can be optionally disabled in which case
          software INTERRUPT_PROLOGUE/EPILGUE do the needed work
  
- endif # ISA_ARCV2
+ endif # ISA_ARCV2
  
  endmenu   # "ARC CPU Configuration"
  
index 6fd3d29546afd2e2f76f40e5a0af57757a5c369a,aefcf7a4e17aace6c7a2844e7403310e4f4acbf2..0e5fd29ed238b5a4dc715a364bde2d9ee88edb58
@@@ -8,6 -8,7 +8,7 @@@ CONFIG_NAMESPACES=
  # CONFIG_UTS_NS is not set
  # CONFIG_PID_NS is not set
  CONFIG_BLK_DEV_INITRD=y
+ CONFIG_BLK_DEV_RAM=y
  CONFIG_EMBEDDED=y
  CONFIG_PERF_EVENTS=y
  # CONFIG_VM_EVENT_COUNTERS is not set
@@@ -71,6 -72,7 +72,6 @@@ CONFIG_NFS_FS=
  CONFIG_NFS_V3_ACL=y
  CONFIG_NLS_CODEPAGE_437=y
  CONFIG_NLS_ISO8859_1=y
 -# CONFIG_ENABLE_WARN_DEPRECATED is not set
  # CONFIG_ENABLE_MUST_CHECK is not set
  CONFIG_STRIP_ASM_SYMS=y
  CONFIG_SOFTLOCKUP_DETECTOR=y