treewide: Replace GPLv2 boilerplate/reference with SPDX - rule 157
[sfrench/cifs-2.6.git] / include / dt-bindings / clock / rk3228-cru.h
1 /* SPDX-License-Identifier: GPL-2.0-or-later */
2 /*
3  * Copyright (c) 2015 Rockchip Electronics Co. Ltd.
4  * Author: Jeffy Chen <jeffy.chen@rock-chips.com>
5  */
6
7 #ifndef _DT_BINDINGS_CLK_ROCKCHIP_RK3228_H
8 #define _DT_BINDINGS_CLK_ROCKCHIP_RK3228_H
9
10 /* core clocks */
11 #define PLL_APLL                1
12 #define PLL_DPLL                2
13 #define PLL_CPLL                3
14 #define PLL_GPLL                4
15 #define ARMCLK                  5
16
17 /* sclk gates (special clocks) */
18 #define SCLK_SPI0               65
19 #define SCLK_NANDC              67
20 #define SCLK_SDMMC              68
21 #define SCLK_SDIO               69
22 #define SCLK_EMMC               71
23 #define SCLK_TSADC              72
24 #define SCLK_UART0              77
25 #define SCLK_UART1              78
26 #define SCLK_UART2              79
27 #define SCLK_I2S0               80
28 #define SCLK_I2S1               81
29 #define SCLK_I2S2               82
30 #define SCLK_SPDIF              83
31 #define SCLK_TIMER0             85
32 #define SCLK_TIMER1             86
33 #define SCLK_TIMER2             87
34 #define SCLK_TIMER3             88
35 #define SCLK_TIMER4             89
36 #define SCLK_TIMER5             90
37 #define SCLK_I2S_OUT            113
38 #define SCLK_SDMMC_DRV          114
39 #define SCLK_SDIO_DRV           115
40 #define SCLK_EMMC_DRV           117
41 #define SCLK_SDMMC_SAMPLE       118
42 #define SCLK_SDIO_SAMPLE        119
43 #define SCLK_SDIO_SRC           120
44 #define SCLK_EMMC_SAMPLE        121
45 #define SCLK_VOP                122
46 #define SCLK_HDMI_HDCP          123
47 #define SCLK_MAC_SRC            124
48 #define SCLK_MAC_EXTCLK         125
49 #define SCLK_MAC                126
50 #define SCLK_MAC_REFOUT         127
51 #define SCLK_MAC_REF            128
52 #define SCLK_MAC_RX             129
53 #define SCLK_MAC_TX             130
54 #define SCLK_MAC_PHY            131
55 #define SCLK_MAC_OUT            132
56 #define SCLK_VDEC_CABAC         133
57 #define SCLK_VDEC_CORE          134
58 #define SCLK_RGA                135
59 #define SCLK_HDCP               136
60 #define SCLK_HDMI_CEC           137
61 #define SCLK_CRYPTO             138
62 #define SCLK_TSP                139
63 #define SCLK_HSADC              140
64 #define SCLK_WIFI               141
65 #define SCLK_OTGPHY0            142
66 #define SCLK_OTGPHY1            143
67
68 /* dclk gates */
69 #define DCLK_VOP                190
70 #define DCLK_HDMI_PHY           191
71
72 /* aclk gates */
73 #define ACLK_DMAC               194
74 #define ACLK_CPU                195
75 #define ACLK_VPU_PRE            196
76 #define ACLK_RKVDEC_PRE         197
77 #define ACLK_RGA_PRE            198
78 #define ACLK_IEP_PRE            199
79 #define ACLK_HDCP_PRE           200
80 #define ACLK_VOP_PRE            201
81 #define ACLK_VPU                202
82 #define ACLK_RKVDEC             203
83 #define ACLK_IEP                204
84 #define ACLK_RGA                205
85 #define ACLK_HDCP               206
86 #define ACLK_PERI               210
87 #define ACLK_VOP                211
88 #define ACLK_GMAC               212
89 #define ACLK_GPU                213
90
91 /* pclk gates */
92 #define PCLK_GPIO0              320
93 #define PCLK_GPIO1              321
94 #define PCLK_GPIO2              322
95 #define PCLK_GPIO3              323
96 #define PCLK_VIO_H2P            324
97 #define PCLK_HDCP               325
98 #define PCLK_EFUSE_1024         326
99 #define PCLK_EFUSE_256          327
100 #define PCLK_GRF                329
101 #define PCLK_I2C0               332
102 #define PCLK_I2C1               333
103 #define PCLK_I2C2               334
104 #define PCLK_I2C3               335
105 #define PCLK_SPI0               338
106 #define PCLK_UART0              341
107 #define PCLK_UART1              342
108 #define PCLK_UART2              343
109 #define PCLK_TSADC              344
110 #define PCLK_PWM                350
111 #define PCLK_TIMER              353
112 #define PCLK_CPU                354
113 #define PCLK_PERI               363
114 #define PCLK_HDMI_CTRL          364
115 #define PCLK_HDMI_PHY           365
116 #define PCLK_GMAC               367
117
118 /* hclk gates */
119 #define HCLK_I2S0_8CH           442
120 #define HCLK_I2S1_8CH           443
121 #define HCLK_I2S2_2CH           444
122 #define HCLK_SPDIF_8CH          445
123 #define HCLK_VOP                452
124 #define HCLK_NANDC              453
125 #define HCLK_SDMMC              456
126 #define HCLK_SDIO               457
127 #define HCLK_EMMC               459
128 #define HCLK_CPU                460
129 #define HCLK_VPU_PRE            461
130 #define HCLK_RKVDEC_PRE         462
131 #define HCLK_VIO_PRE            463
132 #define HCLK_VPU                464
133 #define HCLK_RKVDEC             465
134 #define HCLK_VIO                466
135 #define HCLK_RGA                467
136 #define HCLK_IEP                468
137 #define HCLK_VIO_H2P            469
138 #define HCLK_HDCP_MMU           470
139 #define HCLK_HOST0              471
140 #define HCLK_HOST1              472
141 #define HCLK_HOST2              473
142 #define HCLK_OTG                474
143 #define HCLK_TSP                475
144 #define HCLK_M_CRYPTO           476
145 #define HCLK_S_CRYPTO           477
146 #define HCLK_PERI               478
147
148 #define CLK_NR_CLKS             (HCLK_PERI + 1)
149
150 /* soft-reset indices */
151 #define SRST_CORE0_PO           0
152 #define SRST_CORE1_PO           1
153 #define SRST_CORE2_PO           2
154 #define SRST_CORE3_PO           3
155 #define SRST_CORE0              4
156 #define SRST_CORE1              5
157 #define SRST_CORE2              6
158 #define SRST_CORE3              7
159 #define SRST_CORE0_DBG          8
160 #define SRST_CORE1_DBG          9
161 #define SRST_CORE2_DBG          10
162 #define SRST_CORE3_DBG          11
163 #define SRST_TOPDBG             12
164 #define SRST_ACLK_CORE          13
165 #define SRST_NOC                14
166 #define SRST_L2C                15
167
168 #define SRST_CPUSYS_H           18
169 #define SRST_BUSSYS_H           19
170 #define SRST_SPDIF              20
171 #define SRST_INTMEM             21
172 #define SRST_ROM                22
173 #define SRST_OTG_ADP            23
174 #define SRST_I2S0               24
175 #define SRST_I2S1               25
176 #define SRST_I2S2               26
177 #define SRST_ACODEC_P           27
178 #define SRST_DFIMON             28
179 #define SRST_MSCH               29
180 #define SRST_EFUSE1024          30
181 #define SRST_EFUSE256           31
182
183 #define SRST_GPIO0              32
184 #define SRST_GPIO1              33
185 #define SRST_GPIO2              34
186 #define SRST_GPIO3              35
187 #define SRST_PERIPH_NOC_A       36
188 #define SRST_PERIPH_NOC_BUS_H   37
189 #define SRST_PERIPH_NOC_P       38
190 #define SRST_UART0              39
191 #define SRST_UART1              40
192 #define SRST_UART2              41
193 #define SRST_PHYNOC             42
194 #define SRST_I2C0               43
195 #define SRST_I2C1               44
196 #define SRST_I2C2               45
197 #define SRST_I2C3               46
198
199 #define SRST_PWM                48
200 #define SRST_A53_GIC            49
201 #define SRST_DAP                51
202 #define SRST_DAP_NOC            52
203 #define SRST_CRYPTO             53
204 #define SRST_SGRF               54
205 #define SRST_GRF                55
206 #define SRST_GMAC               56
207 #define SRST_PERIPH_NOC_H       58
208 #define SRST_MACPHY             63
209
210 #define SRST_DMA                64
211 #define SRST_NANDC              68
212 #define SRST_USBOTG             69
213 #define SRST_OTGC               70
214 #define SRST_USBHOST0           71
215 #define SRST_HOST_CTRL0         72
216 #define SRST_USBHOST1           73
217 #define SRST_HOST_CTRL1         74
218 #define SRST_USBHOST2           75
219 #define SRST_HOST_CTRL2         76
220 #define SRST_USBPOR0            77
221 #define SRST_USBPOR1            78
222 #define SRST_DDRMSCH            79
223
224 #define SRST_SMART_CARD         80
225 #define SRST_SDMMC              81
226 #define SRST_SDIO               82
227 #define SRST_EMMC               83
228 #define SRST_SPI                84
229 #define SRST_TSP_H              85
230 #define SRST_TSP                86
231 #define SRST_TSADC              87
232 #define SRST_DDRPHY             88
233 #define SRST_DDRPHY_P           89
234 #define SRST_DDRCTRL            90
235 #define SRST_DDRCTRL_P          91
236 #define SRST_HOST0_ECHI         92
237 #define SRST_HOST1_ECHI         93
238 #define SRST_HOST2_ECHI         94
239 #define SRST_VOP_NOC_A          95
240
241 #define SRST_HDMI_P             96
242 #define SRST_VIO_ARBI_H         97
243 #define SRST_IEP_NOC_A          98
244 #define SRST_VIO_NOC_H          99
245 #define SRST_VOP_A              100
246 #define SRST_VOP_H              101
247 #define SRST_VOP_D              102
248 #define SRST_UTMI0              103
249 #define SRST_UTMI1              104
250 #define SRST_UTMI2              105
251 #define SRST_UTMI3              106
252 #define SRST_RGA                107
253 #define SRST_RGA_NOC_A          108
254 #define SRST_RGA_A              109
255 #define SRST_RGA_H              110
256 #define SRST_HDCP_A             111
257
258 #define SRST_VPU_A              112
259 #define SRST_VPU_H              113
260 #define SRST_VPU_NOC_A          116
261 #define SRST_VPU_NOC_H          117
262 #define SRST_RKVDEC_A           118
263 #define SRST_RKVDEC_NOC_A       119
264 #define SRST_RKVDEC_H           120
265 #define SRST_RKVDEC_NOC_H       121
266 #define SRST_RKVDEC_CORE        122
267 #define SRST_RKVDEC_CABAC       123
268 #define SRST_IEP_A              124
269 #define SRST_IEP_H              125
270 #define SRST_GPU_A              126
271 #define SRST_GPU_NOC_A          127
272
273 #define SRST_CORE_DBG           128
274 #define SRST_DBG_P              129
275 #define SRST_TIMER0             130
276 #define SRST_TIMER1             131
277 #define SRST_TIMER2             132
278 #define SRST_TIMER3             133
279 #define SRST_TIMER4             134
280 #define SRST_TIMER5             135
281 #define SRST_VIO_H2P            136
282 #define SRST_HDMIPHY            139
283 #define SRST_VDAC               140
284 #define SRST_TIMER_6CH_P        141
285
286 #endif