x86: move tsc definitions to were they belong
[sfrench/cifs-2.6.git] / include / asm-x86 / processor_32.h
1 /*
2  * Copyright (C) 1994 Linus Torvalds
3  */
4
5 #ifndef __ASM_I386_PROCESSOR_H
6 #define __ASM_I386_PROCESSOR_H
7
8 #include <asm/vm86.h>
9 #include <asm/math_emu.h>
10 #include <asm/segment.h>
11 #include <asm/page.h>
12 #include <asm/types.h>
13 #include <asm/sigcontext.h>
14 #include <asm/cpufeature.h>
15 #include <asm/msr.h>
16 #include <asm/system.h>
17 #include <linux/cache.h>
18 #include <linux/threads.h>
19 #include <asm/percpu.h>
20 #include <linux/cpumask.h>
21 #include <linux/init.h>
22 #include <asm/processor-flags.h>
23 #include <asm/desc_defs.h>
24
25 static inline int desc_empty(const void *ptr)
26 {
27         const u32 *desc = ptr;
28         return !(desc[0] | desc[1]);
29 }
30
31 /*
32  * Default implementation of macro that returns current
33  * instruction pointer ("program counter").
34  */
35 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
36
37 /*
38  *  CPU type and hardware bug flags. Kept separately for each CPU.
39  *  Members of this structure are referenced in head.S, so think twice
40  *  before touching them. [mj]
41  */
42
43 struct cpuinfo_x86 {
44         __u8    x86;            /* CPU family */
45         __u8    x86_vendor;     /* CPU vendor */
46         __u8    x86_model;
47         __u8    x86_mask;
48         char    wp_works_ok;    /* It doesn't on 386's */
49         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
50         char    hard_math;
51         char    rfu;
52         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
53         unsigned long   x86_capability[NCAPINTS];
54         char    x86_vendor_id[16];
55         char    x86_model_id[64];
56         int     x86_cache_size;  /* in KB - valid for CPUS which support this
57                                     call  */
58         int     x86_cache_alignment;    /* In bytes */
59         char    fdiv_bug;
60         char    f00f_bug;
61         char    coma_bug;
62         char    pad0;
63         int     x86_power;
64         unsigned long loops_per_jiffy;
65 #ifdef CONFIG_SMP
66         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
67 #endif
68         unsigned char x86_max_cores;    /* cpuid returned max cores value */
69         unsigned char apicid;
70         unsigned short x86_clflush_size;
71 #ifdef CONFIG_SMP
72         unsigned char booted_cores;     /* number of cores as seen by OS */
73         __u8 phys_proc_id;              /* Physical processor id. */
74         __u8 cpu_core_id;               /* Core id */
75         __u8 cpu_index;                 /* index into per_cpu list */
76 #endif
77 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
78
79 #define X86_VENDOR_INTEL 0
80 #define X86_VENDOR_CYRIX 1
81 #define X86_VENDOR_AMD 2
82 #define X86_VENDOR_UMC 3
83 #define X86_VENDOR_NEXGEN 4
84 #define X86_VENDOR_CENTAUR 5
85 #define X86_VENDOR_TRANSMETA 7
86 #define X86_VENDOR_NSC 8
87 #define X86_VENDOR_NUM 9
88 #define X86_VENDOR_UNKNOWN 0xff
89
90 /*
91  * capabilities of CPUs
92  */
93
94 extern struct cpuinfo_x86 boot_cpu_data;
95 extern struct cpuinfo_x86 new_cpu_data;
96 extern struct tss_struct doublefault_tss;
97 DECLARE_PER_CPU(struct tss_struct, init_tss);
98
99 #ifdef CONFIG_SMP
100 DECLARE_PER_CPU(struct cpuinfo_x86, cpu_info);
101 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
102 #define current_cpu_data        cpu_data(smp_processor_id())
103 #else
104 #define cpu_data(cpu)           boot_cpu_data
105 #define current_cpu_data        boot_cpu_data
106 #endif
107
108 /*
109  * the following now lives in the per cpu area:
110  * extern       int cpu_llc_id[NR_CPUS];
111  */
112 DECLARE_PER_CPU(u8, cpu_llc_id);
113 extern char ignore_fpu_irq;
114
115 void __init cpu_detect(struct cpuinfo_x86 *c);
116
117 extern void identify_boot_cpu(void);
118 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
119 extern void print_cpu_info(struct cpuinfo_x86 *);
120 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
121 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
122 extern unsigned short num_cache_leaves;
123
124 #ifdef CONFIG_X86_HT
125 extern void detect_ht(struct cpuinfo_x86 *c);
126 #else
127 static inline void detect_ht(struct cpuinfo_x86 *c) {}
128 #endif
129
130 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
131
132 /*
133  * Save the cr4 feature set we're using (ie
134  * Pentium 4MB enable and PPro Global page
135  * enable), so that any CPU's that boot up
136  * after us can get the correct flags.
137  */
138 extern unsigned long mmu_cr4_features;
139
140 static inline void set_in_cr4 (unsigned long mask)
141 {
142         unsigned cr4;
143         mmu_cr4_features |= mask;
144         cr4 = read_cr4();
145         cr4 |= mask;
146         write_cr4(cr4);
147 }
148
149 static inline void clear_in_cr4 (unsigned long mask)
150 {
151         unsigned cr4;
152         mmu_cr4_features &= ~mask;
153         cr4 = read_cr4();
154         cr4 &= ~mask;
155         write_cr4(cr4);
156 }
157
158 /* Stop speculative execution */
159 static inline void sync_core(void)
160 {
161         int tmp;
162         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
163 }
164
165 static inline void __monitor(const void *eax, unsigned long ecx,
166                 unsigned long edx)
167 {
168         /* "monitor %eax,%ecx,%edx;" */
169         asm volatile(
170                 ".byte 0x0f,0x01,0xc8;"
171                 : :"a" (eax), "c" (ecx), "d"(edx));
172 }
173
174 static inline void __mwait(unsigned long eax, unsigned long ecx)
175 {
176         /* "mwait %eax,%ecx;" */
177         asm volatile(
178                 ".byte 0x0f,0x01,0xc9;"
179                 : :"a" (eax), "c" (ecx));
180 }
181
182 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
183
184 /* from system description table in BIOS.  Mostly for MCA use, but
185 others may find it useful. */
186 extern unsigned int machine_id;
187 extern unsigned int machine_submodel_id;
188 extern unsigned int BIOS_revision;
189 extern unsigned int mca_pentium_flag;
190
191 /* Boot loader type from the setup header */
192 extern int bootloader_type;
193
194 /*
195  * User space process size: 3GB (default).
196  */
197 #define TASK_SIZE       (PAGE_OFFSET)
198
199 /* This decides where the kernel will search for a free chunk of vm
200  * space during mmap's.
201  */
202 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
203
204 #define HAVE_ARCH_PICK_MMAP_LAYOUT
205
206 /*
207  * Size of io_bitmap.
208  */
209 #define IO_BITMAP_BITS  65536
210 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
211 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
212 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
213 #define INVALID_IO_BITMAP_OFFSET 0x8000
214 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
215
216 struct i387_fsave_struct {
217         long    cwd;
218         long    swd;
219         long    twd;
220         long    fip;
221         long    fcs;
222         long    foo;
223         long    fos;
224         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
225         long    status;         /* software status information */
226 };
227
228 struct i387_fxsave_struct {
229         unsigned short  cwd;
230         unsigned short  swd;
231         unsigned short  twd;
232         unsigned short  fop;
233         long    fip;
234         long    fcs;
235         long    foo;
236         long    fos;
237         long    mxcsr;
238         long    mxcsr_mask;
239         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
240         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
241         long    padding[56];
242 } __attribute__ ((aligned (16)));
243
244 struct i387_soft_struct {
245         long    cwd;
246         long    swd;
247         long    twd;
248         long    fip;
249         long    fcs;
250         long    foo;
251         long    fos;
252         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
253         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
254         struct info     *info;
255         unsigned long   entry_eip;
256 };
257
258 union i387_union {
259         struct i387_fsave_struct        fsave;
260         struct i387_fxsave_struct       fxsave;
261         struct i387_soft_struct soft;
262 };
263
264 typedef struct {
265         unsigned long seg;
266 } mm_segment_t;
267
268 struct thread_struct;
269
270 /* This is the TSS defined by the hardware. */
271 struct i386_hw_tss {
272         unsigned short  back_link,__blh;
273         unsigned long   sp0;
274         unsigned short  ss0,__ss0h;
275         unsigned long   sp1;
276         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
277         unsigned long   sp2;
278         unsigned short  ss2,__ss2h;
279         unsigned long   __cr3;
280         unsigned long   ip;
281         unsigned long   flags;
282         unsigned long   ax, cx, dx, bx;
283         unsigned long   sp, bp, si, di;
284         unsigned short  es, __esh;
285         unsigned short  cs, __csh;
286         unsigned short  ss, __ssh;
287         unsigned short  ds, __dsh;
288         unsigned short  fs, __fsh;
289         unsigned short  gs, __gsh;
290         unsigned short  ldt, __ldth;
291         unsigned short  trace, io_bitmap_base;
292 } __attribute__((packed));
293
294 struct tss_struct {
295         struct i386_hw_tss x86_tss;
296
297         /*
298          * The extra 1 is there because the CPU will access an
299          * additional byte beyond the end of the IO permission
300          * bitmap. The extra byte must be all 1 bits, and must
301          * be within the limit.
302          */
303         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
304         /*
305          * Cache the current maximum and the last task that used the bitmap:
306          */
307         unsigned long io_bitmap_max;
308         struct thread_struct *io_bitmap_owner;
309         /*
310          * pads the TSS to be cacheline-aligned (size is 0x100)
311          */
312         unsigned long __cacheline_filler[35];
313         /*
314          * .. and then another 0x100 bytes for emergency kernel stack
315          */
316         unsigned long stack[64];
317 } __attribute__((packed));
318
319 #define ARCH_MIN_TASKALIGN      16
320
321 struct thread_struct {
322 /* cached TLS descriptors. */
323         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
324         unsigned long   sp0;
325         unsigned long   sysenter_cs;
326         unsigned long   ip;
327         unsigned long   sp;
328         unsigned long   fs;
329         unsigned long   gs;
330 /* Hardware debugging registers */
331         unsigned long   debugreg0;
332         unsigned long   debugreg1;
333         unsigned long   debugreg2;
334         unsigned long   debugreg3;
335         unsigned long   debugreg6;
336         unsigned long   debugreg7;
337 /* fault info */
338         unsigned long   cr2, trap_no, error_code;
339 /* floating point info */
340         union i387_union        i387;
341 /* virtual 86 mode info */
342         struct vm86_struct __user * vm86_info;
343         unsigned long           screen_bitmap;
344         unsigned long           v86flags, v86mask, saved_sp0;
345         unsigned int            saved_fs, saved_gs;
346 /* IO permissions */
347         unsigned long   *io_bitmap_ptr;
348         unsigned long   iopl;
349 /* max allowed port in the bitmap, in bytes: */
350         unsigned long   io_bitmap_max;
351 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
352         unsigned long   debugctlmsr;
353 /* Debug Store - if not 0 points to a DS Save Area configuration;
354  *               goes into MSR_IA32_DS_AREA */
355         unsigned long   ds_area_msr;
356 };
357
358 #define INIT_THREAD  {                                                  \
359         .sp0 = sizeof(init_stack) + (long)&init_stack,                  \
360         .vm86_info = NULL,                                              \
361         .sysenter_cs = __KERNEL_CS,                                     \
362         .io_bitmap_ptr = NULL,                                          \
363         .fs = __KERNEL_PERCPU,                                          \
364 }
365
366 /*
367  * Note that the .io_bitmap member must be extra-big. This is because
368  * the CPU will access an additional byte beyond the end of the IO
369  * permission bitmap. The extra byte must be all 1 bits, and must
370  * be within the limit.
371  */
372 #define INIT_TSS  {                                                     \
373         .x86_tss = {                                                    \
374                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
375                 .ss0            = __KERNEL_DS,                          \
376                 .ss1            = __KERNEL_CS,                          \
377                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,             \
378          },                                                             \
379         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
380 }
381
382 #define start_thread(regs, new_eip, new_esp) do {               \
383         __asm__("movl %0,%%gs": :"r" (0));                      \
384         regs->fs = 0;                                           \
385         set_fs(USER_DS);                                        \
386         regs->ds = __USER_DS;                                   \
387         regs->es = __USER_DS;                                   \
388         regs->ss = __USER_DS;                                   \
389         regs->cs = __USER_CS;                                   \
390         regs->ip = new_eip;                                     \
391         regs->sp = new_esp;                                     \
392 } while (0)
393
394 /* Forward declaration, a strange C thing */
395 struct task_struct;
396 struct mm_struct;
397
398 /* Free all resources held by a thread. */
399 extern void release_thread(struct task_struct *);
400
401 /* Prepare to copy thread state - unlazy all lazy status */
402 extern void prepare_to_copy(struct task_struct *tsk);
403
404 /*
405  * create a kernel thread without removing it from tasklists
406  */
407 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
408
409 extern unsigned long thread_saved_pc(struct task_struct *tsk);
410
411 unsigned long get_wchan(struct task_struct *p);
412
413 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
414 #define KSTK_TOP(info)                                                 \
415 ({                                                                     \
416        unsigned long *__ptr = (unsigned long *)(info);                 \
417        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
418 })
419
420 /*
421  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
422  * This is necessary to guarantee that the entire "struct pt_regs"
423  * is accessable even if the CPU haven't stored the SS/ESP registers
424  * on the stack (interrupt gate does not save these registers
425  * when switching to the same priv ring).
426  * Therefore beware: accessing the ss/esp fields of the
427  * "struct pt_regs" is possible, but they may contain the
428  * completely wrong values.
429  */
430 #define task_pt_regs(task)                                             \
431 ({                                                                     \
432        struct pt_regs *__regs__;                                       \
433        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
434        __regs__ - 1;                                                   \
435 })
436
437 #define KSTK_EIP(task) (task_pt_regs(task)->ip)
438 #define KSTK_ESP(task) (task_pt_regs(task)->sp)
439
440
441 struct microcode_header {
442         unsigned int hdrver;
443         unsigned int rev;
444         unsigned int date;
445         unsigned int sig;
446         unsigned int cksum;
447         unsigned int ldrver;
448         unsigned int pf;
449         unsigned int datasize;
450         unsigned int totalsize;
451         unsigned int reserved[3];
452 };
453
454 struct microcode {
455         struct microcode_header hdr;
456         unsigned int bits[0];
457 };
458
459 typedef struct microcode microcode_t;
460 typedef struct microcode_header microcode_header_t;
461
462 /* microcode format is extended from prescott processors */
463 struct extended_signature {
464         unsigned int sig;
465         unsigned int pf;
466         unsigned int cksum;
467 };
468
469 struct extended_sigtable {
470         unsigned int count;
471         unsigned int cksum;
472         unsigned int reserved[3];
473         struct extended_signature sigs[0];
474 };
475
476 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
477 static inline void rep_nop(void)
478 {
479         __asm__ __volatile__("rep;nop": : :"memory");
480 }
481
482 #define cpu_relax()     rep_nop()
483
484 static inline void native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
485 {
486         tss->x86_tss.sp0 = thread->sp0;
487         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
488         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
489                 tss->x86_tss.ss1 = thread->sysenter_cs;
490                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
491         }
492 }
493
494
495 static inline unsigned long native_get_debugreg(int regno)
496 {
497         unsigned long val = 0;  /* Damn you, gcc! */
498
499         switch (regno) {
500         case 0:
501                 asm("movl %%db0, %0" :"=r" (val)); break;
502         case 1:
503                 asm("movl %%db1, %0" :"=r" (val)); break;
504         case 2:
505                 asm("movl %%db2, %0" :"=r" (val)); break;
506         case 3:
507                 asm("movl %%db3, %0" :"=r" (val)); break;
508         case 6:
509                 asm("movl %%db6, %0" :"=r" (val)); break;
510         case 7:
511                 asm("movl %%db7, %0" :"=r" (val)); break;
512         default:
513                 BUG();
514         }
515         return val;
516 }
517
518 static inline void native_set_debugreg(int regno, unsigned long value)
519 {
520         switch (regno) {
521         case 0:
522                 asm("movl %0,%%db0"     : /* no output */ :"r" (value));
523                 break;
524         case 1:
525                 asm("movl %0,%%db1"     : /* no output */ :"r" (value));
526                 break;
527         case 2:
528                 asm("movl %0,%%db2"     : /* no output */ :"r" (value));
529                 break;
530         case 3:
531                 asm("movl %0,%%db3"     : /* no output */ :"r" (value));
532                 break;
533         case 6:
534                 asm("movl %0,%%db6"     : /* no output */ :"r" (value));
535                 break;
536         case 7:
537                 asm("movl %0,%%db7"     : /* no output */ :"r" (value));
538                 break;
539         default:
540                 BUG();
541         }
542 }
543
544 /*
545  * Set IOPL bits in EFLAGS from given mask
546  */
547 static inline void native_set_iopl_mask(unsigned mask)
548 {
549         unsigned int reg;
550         __asm__ __volatile__ ("pushfl;"
551                               "popl %0;"
552                               "andl %1, %0;"
553                               "orl %2, %0;"
554                               "pushl %0;"
555                               "popfl"
556                                 : "=&r" (reg)
557                                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
558 }
559
560 #ifdef CONFIG_PARAVIRT
561 #include <asm/paravirt.h>
562 #else
563 #define paravirt_enabled() 0
564
565 static inline void load_sp0(struct tss_struct *tss, struct thread_struct *thread)
566 {
567         native_load_sp0(tss, thread);
568 }
569
570 /*
571  * These special macros can be used to get or set a debugging register
572  */
573 #define get_debugreg(var, register)                             \
574         (var) = native_get_debugreg(register)
575 #define set_debugreg(value, register)                           \
576         native_set_debugreg(register, value)
577
578 #define set_iopl_mask native_set_iopl_mask
579 #endif /* CONFIG_PARAVIRT */
580
581 /* generic versions from gas */
582 #define GENERIC_NOP1    ".byte 0x90\n"
583 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
584 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
585 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
586 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
587 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
588 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
589 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
590
591 /* Opteron nops */
592 #define K8_NOP1 GENERIC_NOP1
593 #define K8_NOP2 ".byte 0x66,0x90\n" 
594 #define K8_NOP3 ".byte 0x66,0x66,0x90\n" 
595 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n" 
596 #define K8_NOP5 K8_NOP3 K8_NOP2 
597 #define K8_NOP6 K8_NOP3 K8_NOP3
598 #define K8_NOP7 K8_NOP4 K8_NOP3
599 #define K8_NOP8 K8_NOP4 K8_NOP4
600
601 /* K7 nops */
602 /* uses eax dependencies (arbitary choice) */
603 #define K7_NOP1  GENERIC_NOP1
604 #define K7_NOP2 ".byte 0x8b,0xc0\n" 
605 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
606 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
607 #define K7_NOP5 K7_NOP4 ASM_NOP1
608 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
609 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
610 #define K7_NOP8        K7_NOP7 ASM_NOP1
611
612 /* P6 nops */
613 /* uses eax dependencies (Intel-recommended choice) */
614 #define P6_NOP1 GENERIC_NOP1
615 #define P6_NOP2 ".byte 0x66,0x90\n"
616 #define P6_NOP3 ".byte 0x0f,0x1f,0x00\n"
617 #define P6_NOP4 ".byte 0x0f,0x1f,0x40,0\n"
618 #define P6_NOP5 ".byte 0x0f,0x1f,0x44,0x00,0\n"
619 #define P6_NOP6 ".byte 0x66,0x0f,0x1f,0x44,0x00,0\n"
620 #define P6_NOP7 ".byte 0x0f,0x1f,0x80,0,0,0,0\n"
621 #define P6_NOP8 ".byte 0x0f,0x1f,0x84,0x00,0,0,0,0\n"
622
623 #ifdef CONFIG_MK8
624 #define ASM_NOP1 K8_NOP1
625 #define ASM_NOP2 K8_NOP2
626 #define ASM_NOP3 K8_NOP3
627 #define ASM_NOP4 K8_NOP4
628 #define ASM_NOP5 K8_NOP5
629 #define ASM_NOP6 K8_NOP6
630 #define ASM_NOP7 K8_NOP7
631 #define ASM_NOP8 K8_NOP8
632 #elif defined(CONFIG_MK7)
633 #define ASM_NOP1 K7_NOP1
634 #define ASM_NOP2 K7_NOP2
635 #define ASM_NOP3 K7_NOP3
636 #define ASM_NOP4 K7_NOP4
637 #define ASM_NOP5 K7_NOP5
638 #define ASM_NOP6 K7_NOP6
639 #define ASM_NOP7 K7_NOP7
640 #define ASM_NOP8 K7_NOP8
641 #elif defined(CONFIG_M686) || defined(CONFIG_MPENTIUMII) || \
642       defined(CONFIG_MPENTIUMIII) || defined(CONFIG_MPENTIUMM) || \
643       defined(CONFIG_MCORE2) || defined(CONFIG_PENTIUM4)
644 #define ASM_NOP1 P6_NOP1
645 #define ASM_NOP2 P6_NOP2
646 #define ASM_NOP3 P6_NOP3
647 #define ASM_NOP4 P6_NOP4
648 #define ASM_NOP5 P6_NOP5
649 #define ASM_NOP6 P6_NOP6
650 #define ASM_NOP7 P6_NOP7
651 #define ASM_NOP8 P6_NOP8
652 #else
653 #define ASM_NOP1 GENERIC_NOP1
654 #define ASM_NOP2 GENERIC_NOP2
655 #define ASM_NOP3 GENERIC_NOP3
656 #define ASM_NOP4 GENERIC_NOP4
657 #define ASM_NOP5 GENERIC_NOP5
658 #define ASM_NOP6 GENERIC_NOP6
659 #define ASM_NOP7 GENERIC_NOP7
660 #define ASM_NOP8 GENERIC_NOP8
661 #endif
662
663 #define ASM_NOP_MAX 8
664
665 /* Prefetch instructions for Pentium III and AMD Athlon */
666 /* It's not worth to care about 3dnow! prefetches for the K6
667    because they are microcoded there and very slow.
668    However we don't do prefetches for pre XP Athlons currently
669    That should be fixed. */
670 #define ARCH_HAS_PREFETCH
671 static inline void prefetch(const void *x)
672 {
673         alternative_input(ASM_NOP4,
674                           "prefetchnta (%1)",
675                           X86_FEATURE_XMM,
676                           "r" (x));
677 }
678
679 #define ARCH_HAS_PREFETCH
680 #define ARCH_HAS_PREFETCHW
681 #define ARCH_HAS_SPINLOCK_PREFETCH
682
683 /* 3dnow! prefetch to get an exclusive cache line. Useful for 
684    spinlocks to avoid one state transition in the cache coherency protocol. */
685 static inline void prefetchw(const void *x)
686 {
687         alternative_input(ASM_NOP4,
688                           "prefetchw (%1)",
689                           X86_FEATURE_3DNOW,
690                           "r" (x));
691 }
692 #define spin_lock_prefetch(x)   prefetchw(x)
693
694 extern void select_idle_routine(const struct cpuinfo_x86 *c);
695
696 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
697
698 extern unsigned long boot_option_idle_override;
699 extern void enable_sep_cpu(void);
700 extern int sysenter_setup(void);
701
702 /* Defined in head.S */
703 extern struct desc_ptr early_gdt_descr;
704
705 extern void cpu_set_gdt(int);
706 extern void switch_to_new_gdt(void);
707 extern void cpu_init(void);
708 extern void init_gdt(int cpu);
709
710 extern int force_mwait;
711
712 #endif /* __ASM_I386_PROCESSOR_H */