drivers/video/aty/aty128fb.c

   1 /* $Id: aty128fb.c,v 1.1.1.1.36.1 1999/12/11 09:03:05 Exp $
   2  *  linux/drivers/video/aty128fb.c -- Frame buffer device for ATI Rage128
   3  *
   4  *  Copyright (C) 1999-2003, Brad Douglas <brad@neruo.com>
   5  *  Copyright (C) 1999, Anthony Tong <atong@uiuc.edu>
   6  *
   7  *                Ani Joshi / Jeff Garzik
   8  *                      - Code cleanup
   9  *
  10  *                Michel Danzer <michdaen@iiic.ethz.ch>
  11  *                      - 15/16 bit cleanup
  12  *                      - fix panning
  13  *
  14  *                Benjamin Herrenschmidt
  15  *                      - pmac-specific PM stuff
  16  *                      - various fixes & cleanups
  17  *
  18  *                Andreas Hundt <andi@convergence.de>
  19  *                      - FB_ACTIVATE fixes
  20  *
  21  *                Paul Mackerras <paulus@samba.org>
  22  *                      - Convert to new framebuffer API,
  23  *                        fix colormap setting at 16 bits/pixel (565)
  24  *
  25  *                Paul Mundt
  26  *                      - PCI hotplug
  27  *
  28  *                Jon Smirl <jonsmirl@yahoo.com>
  29  *                      - PCI ID update
  30  *                      - replace ROM BIOS search
  31  *
  32  *  Based off of Geert's atyfb.c and vfb.c.
  33  *
  34  *  TODO:
  35  *              - monitor sensing (DDC)
  36  *              - virtual display
  37  *              - other platform support (only ppc/x86 supported)
  38  *              - hardware cursor support
  39  *
  40  *    Please cc: your patches to brad@neruo.com.
  41  */
  42
  43 /*
  44  * A special note of gratitude to ATI's devrel for providing documentation,
  45  * example code and hardware. Thanks Nitya.     -atong and brad
  46  */
  47
  48
  49 #include <linux/config.h>
  50 #include <linux/module.h>
  51 #include <linux/moduleparam.h>
  52 #include <linux/kernel.h>
  53 #include <linux/errno.h>
  54 #include <linux/string.h>
  55 #include <linux/mm.h>
  56 #include <linux/tty.h>
  57 #include <linux/slab.h>
  58 #include <linux/vmalloc.h>
  59 #include <linux/delay.h>
  60 #include <linux/interrupt.h>
  61 #include <asm/uaccess.h>
  62 #include <linux/fb.h>
  63 #include <linux/init.h>
  64 #include <linux/pci.h>
  65 #include <linux/ioport.h>
  66 #include <linux/console.h>
  67 #include <asm/io.h>
  68
  69 #ifdef CONFIG_PPC_PMAC
  70 #include <asm/pmac_feature.h>
  71 #include <asm/prom.h>
  72 #include <asm/pci-bridge.h>
  73 #include "../macmodes.h"
  74 #endif
  75
  76 #ifdef CONFIG_PMAC_BACKLIGHT
  77 #include <asm/backlight.h>
  78 #endif
  79
  80 #ifdef CONFIG_BOOTX_TEXT
  81 #include <asm/btext.h>
  82 #endif /* CONFIG_BOOTX_TEXT */
  83
  84 #ifdef CONFIG_MTRR
  85 #include <asm/mtrr.h>
  86 #endif
  87
  88 #include <video/aty128.h>
  89
  90 /* Debug flag */
  91 #undef DEBUG
  92
  93 #ifdef DEBUG
  94 #define DBG(fmt, args...)               printk(KERN_DEBUG "aty128fb: %s " fmt, __FUNCTION__, ##args);
  95 #else
  96 #define DBG(fmt, args...)
  97 #endif
  98
  99 #ifndef CONFIG_PPC_PMAC
 100 /* default mode */
 101 static struct fb_var_screeninfo default_var __initdata = {
 102         /* 640x480, 60 Hz, Non-Interlaced (25.175 MHz dotclock) */
 103         640, 480, 640, 480, 0, 0, 8, 0,
 104         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 105         0, 0, -1, -1, 0, 39722, 48, 16, 33, 10, 96, 2,
 106         0, FB_VMODE_NONINTERLACED
 107 };
 108
 109 #else /* CONFIG_PPC_PMAC */
 110 /* default to 1024x768 at 75Hz on PPC - this will work
 111  * on the iMac, the usual 640x480 @ 60Hz doesn't. */
 112 static struct fb_var_screeninfo default_var = {
 113         /* 1024x768, 75 Hz, Non-Interlaced (78.75 MHz dotclock) */
 114         1024, 768, 1024, 768, 0, 0, 8, 0,
 115         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 116         0, 0, -1, -1, 0, 12699, 160, 32, 28, 1, 96, 3,
 117         FB_SYNC_HOR_HIGH_ACT | FB_SYNC_VERT_HIGH_ACT,
 118         FB_VMODE_NONINTERLACED
 119 };
 120 #endif /* CONFIG_PPC_PMAC */
 121
 122 /* default modedb mode */
 123 /* 640x480, 60 Hz, Non-Interlaced (25.172 MHz dotclock) */
 124 static struct fb_videomode defaultmode __initdata = {
 125         .refresh =      60,
 126         .xres =         640,
 127         .yres =         480,
 128         .pixclock =     39722,
 129         .left_margin =  48,
 130         .right_margin = 16,
 131         .upper_margin = 33,
 132         .lower_margin = 10,
 133         .hsync_len =    96,
 134         .vsync_len =    2,
 135         .sync =         0,
 136         .vmode =        FB_VMODE_NONINTERLACED
 137 };
 138
 139 /* Chip generations */
 140 enum {
 141         rage_128,
 142         rage_128_pci,
 143         rage_128_pro,
 144         rage_128_pro_pci,
 145         rage_M3,
 146         rage_M3_pci,
 147         rage_M4,
 148         rage_128_ultra,
 149 };
 150
 151 /* Must match above enum */
 152 static const char *r128_family[] __devinitdata = {
 153         "AGP",
 154         "PCI",
 155         "PRO AGP",
 156         "PRO PCI",
 157         "M3 AGP",
 158         "M3 PCI",
 159         "M4 AGP",
 160         "Ultra AGP",
 161 };
 162
 163 /*
 164  * PCI driver prototypes
 165  */
 166 static int aty128_probe(struct pci_dev *pdev,
 167                                const struct pci_device_id *ent);
 168 static void aty128_remove(struct pci_dev *pdev);
 169 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state);
 170 static int aty128_pci_resume(struct pci_dev *pdev);
 171 static int aty128_do_resume(struct pci_dev *pdev);
 172
 173 /* supported Rage128 chipsets */
 174 static struct pci_device_id aty128_pci_tbl[] = {
 175         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LE,
 176           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3_pci },
 177         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LF,
 178           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3 },
 179         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_MF,
 180           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 181         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_ML,
 182           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 183         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PA,
 184           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 185         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PB,
 186           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 187         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PC,
 188           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 189         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PD,
 190           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 191         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PE,
 192           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 193         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PF,
 194           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 195         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PG,
 196           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 197         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PH,
 198           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 199         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PI,
 200           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 201         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PJ,
 202           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 203         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PK,
 204           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 205         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PL,
 206           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 207         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PM,
 208           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 209         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PN,
 210           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 211         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PO,
 212           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 213         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PP,
 214           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 215         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PQ,
 216           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 217         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PR,
 218           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 219         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PS,
 220           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 221         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PT,
 222           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 223         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PU,
 224           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 225         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PV,
 226           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 227         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PW,
 228           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 229         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PX,
 230           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 231         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RE,
 232           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 233         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RF,
 234           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 235         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RG,
 236           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 237         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RK,
 238           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 239         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RL,
 240           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 241         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SE,
 242           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 243         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SF,
 244           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 245         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SG,
 246           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 247         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SH,
 248           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 249         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SK,
 250           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 251         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SL,
 252           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 253         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SM,
 254           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 255         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SN,
 256           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 257         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TF,
 258           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 259         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TL,
 260           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 261         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TR,
 262           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 263         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TS,
 264           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 265         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TT,
 266           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 267         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TU,
 268           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 269         { 0, }
 270 };
 271
 272 MODULE_DEVICE_TABLE(pci, aty128_pci_tbl);
 273
 274 static struct pci_driver aty128fb_driver = {
 275         .name           = "aty128fb",
 276         .id_table       = aty128_pci_tbl,
 277         .probe          = aty128_probe,
 278         .remove         = __devexit_p(aty128_remove),
 279         .suspend        = aty128_pci_suspend,
 280         .resume         = aty128_pci_resume,
 281 };
 282
 283 /* packed BIOS settings */
 284 #ifndef CONFIG_PPC
 285 typedef struct {
 286         u8 clock_chip_type;
 287         u8 struct_size;
 288         u8 accelerator_entry;
 289         u8 VGA_entry;
 290         u16 VGA_table_offset;
 291         u16 POST_table_offset;
 292         u16 XCLK;
 293         u16 MCLK;
 294         u8 num_PLL_blocks;
 295         u8 size_PLL_blocks;
 296         u16 PCLK_ref_freq;
 297         u16 PCLK_ref_divider;
 298         u32 PCLK_min_freq;
 299         u32 PCLK_max_freq;
 300         u16 MCLK_ref_freq;
 301         u16 MCLK_ref_divider;
 302         u32 MCLK_min_freq;
 303         u32 MCLK_max_freq;
 304         u16 XCLK_ref_freq;
 305         u16 XCLK_ref_divider;
 306         u32 XCLK_min_freq;
 307         u32 XCLK_max_freq;
 308 } __attribute__ ((packed)) PLL_BLOCK;
 309 #endif /* !CONFIG_PPC */
 310
 311 /* onboard memory information */
 312 struct aty128_meminfo {
 313         u8 ML;
 314         u8 MB;
 315         u8 Trcd;
 316         u8 Trp;
 317         u8 Twr;
 318         u8 CL;
 319         u8 Tr2w;
 320         u8 LoopLatency;
 321         u8 DspOn;
 322         u8 Rloop;
 323         const char *name;
 324 };
 325
 326 /* various memory configurations */
 327 static const struct aty128_meminfo sdr_128   =
 328         { 4, 4, 3, 3, 1, 3, 1, 16, 30, 16, "128-bit SDR SGRAM (1:1)" };
 329 static const struct aty128_meminfo sdr_64    =
 330         { 4, 8, 3, 3, 1, 3, 1, 17, 46, 17, "64-bit SDR SGRAM (1:1)" };
 331 static const struct aty128_meminfo sdr_sgram =
 332         { 4, 4, 1, 2, 1, 2, 1, 16, 24, 16, "64-bit SDR SGRAM (2:1)" };
 333 static const struct aty128_meminfo ddr_sgram =
 334         { 4, 4, 3, 3, 2, 3, 1, 16, 31, 16, "64-bit DDR SGRAM" };
 335
 336 static struct fb_fix_screeninfo aty128fb_fix __initdata = {
 337         .id             = "ATY Rage128",
 338         .type           = FB_TYPE_PACKED_PIXELS,
 339         .visual         = FB_VISUAL_PSEUDOCOLOR,
 340         .xpanstep       = 8,
 341         .ypanstep       = 1,
 342         .mmio_len       = 0x2000,
 343         .accel          = FB_ACCEL_ATI_RAGE128,
 344 };
 345
 346 static char *mode_option __initdata = NULL;
 347
 348 #ifdef CONFIG_PPC_PMAC
 349 static int default_vmode __initdata = VMODE_1024_768_60;
 350 static int default_cmode __initdata = CMODE_8;
 351 #endif
 352
 353 static int default_crt_on __initdata = 0;
 354 static int default_lcd_on __initdata = 1;
 355
 356 #ifdef CONFIG_MTRR
 357 static int mtrr = 1;
 358 #endif
 359
 360 /* PLL constants */
 361 struct aty128_constants {
 362         u32 ref_clk;
 363         u32 ppll_min;
 364         u32 ppll_max;
 365         u32 ref_divider;
 366         u32 xclk;
 367         u32 fifo_width;
 368         u32 fifo_depth;
 369 };
 370
 371 struct aty128_crtc {
 372         u32 gen_cntl;
 373         u32 h_total, h_sync_strt_wid;
 374         u32 v_total, v_sync_strt_wid;
 375         u32 pitch;
 376         u32 offset, offset_cntl;
 377         u32 xoffset, yoffset;
 378         u32 vxres, vyres;
 379         u32 depth, bpp;
 380 };
 381
 382 struct aty128_pll {
 383         u32 post_divider;
 384         u32 feedback_divider;
 385         u32 vclk;
 386 };
 387
 388 struct aty128_ddafifo {
 389         u32 dda_config;
 390         u32 dda_on_off;
 391 };
 392
 393 /* register values for a specific mode */
 394 struct aty128fb_par {
 395         struct aty128_crtc crtc;
 396         struct aty128_pll pll;
 397         struct aty128_ddafifo fifo_reg;
 398         u32 accel_flags;
 399         struct aty128_constants constants;  /* PLL and others      */
 400         void __iomem *regbase;              /* remapped mmio       */
 401         u32 vram_size;                      /* onboard video ram   */
 402         int chip_gen;
 403         const struct aty128_meminfo *mem;   /* onboard mem info    */
 404 #ifdef CONFIG_MTRR
 405         struct { int vram; int vram_valid; } mtrr;
 406 #endif
 407         int blitter_may_be_busy;
 408         int fifo_slots;                 /* free slots in FIFO (64 max) */
 409
 410         int     pm_reg;
 411         int crt_on, lcd_on;
 412         struct pci_dev *pdev;
 413         struct fb_info *next;
 414         int     asleep;
 415         int     lock_blank;
 416
 417         u8      red[32];                /* see aty128fb_setcolreg */
 418         u8      green[64];
 419         u8      blue[32];
 420         u32     pseudo_palette[16];     /* used for TRUECOLOR */
 421 };
 422
 423
 424 #define round_div(n, d) ((n+(d/2))/d)
 425
 426 static int aty128fb_check_var(struct fb_var_screeninfo *var,
 427                               struct fb_info *info);
 428 static int aty128fb_set_par(struct fb_info *info);
 429 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
 430                               u_int transp, struct fb_info *info);
 431 static int aty128fb_pan_display(struct fb_var_screeninfo *var,
 432                            struct fb_info *fb);
 433 static int aty128fb_blank(int blank, struct fb_info *fb);
 434 static int aty128fb_ioctl(struct inode *inode, struct file *file, u_int cmd,
 435                           u_long arg, struct fb_info *info);
 436 static int aty128fb_sync(struct fb_info *info);
 437
 438     /*
 439      *  Internal routines
 440      */
 441
 442 static int aty128_encode_var(struct fb_var_screeninfo *var,
 443                              const struct aty128fb_par *par);
 444 static int aty128_decode_var(struct fb_var_screeninfo *var,
 445                              struct aty128fb_par *par);
 446 #if 0
 447 static void __init aty128_get_pllinfo(struct aty128fb_par *par,
 448                                       void __iomem *bios);
 449 static void __init __iomem *aty128_map_ROM(struct pci_dev *pdev, const struct aty128fb_par *par);
 450 #endif
 451 static void aty128_timings(struct aty128fb_par *par);
 452 static void aty128_init_engine(struct aty128fb_par *par);
 453 static void aty128_reset_engine(const struct aty128fb_par *par);
 454 static void aty128_flush_pixel_cache(const struct aty128fb_par *par);
 455 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par);
 456 static void wait_for_fifo(u16 entries, struct aty128fb_par *par);
 457 static void wait_for_idle(struct aty128fb_par *par);
 458 static u32 depth_to_dst(u32 depth);
 459
 460 #define BIOS_IN8(v)     (readb(bios + (v)))
 461 #define BIOS_IN16(v)    (readb(bios + (v)) | \
 462                           (readb(bios + (v) + 1) << 8))
 463 #define BIOS_IN32(v)    (readb(bios + (v)) | \
 464                           (readb(bios + (v) + 1) << 8) | \
 465                           (readb(bios + (v) + 2) << 16) | \
 466                           (readb(bios + (v) + 3) << 24))
 467
 468
 469 static struct fb_ops aty128fb_ops = {
 470         .owner          = THIS_MODULE,
 471         .fb_check_var   = aty128fb_check_var,
 472         .fb_set_par     = aty128fb_set_par,
 473         .fb_setcolreg   = aty128fb_setcolreg,
 474         .fb_pan_display = aty128fb_pan_display,
 475         .fb_blank       = aty128fb_blank,
 476         .fb_ioctl       = aty128fb_ioctl,
 477         .fb_sync        = aty128fb_sync,
 478         .fb_fillrect    = cfb_fillrect,
 479         .fb_copyarea    = cfb_copyarea,
 480         .fb_imageblit   = cfb_imageblit,
 481 };
 482
 483 #ifdef CONFIG_PMAC_BACKLIGHT
 484 static int aty128_set_backlight_enable(int on, int level, void* data);
 485 static int aty128_set_backlight_level(int level, void* data);
 486
 487 static struct backlight_controller aty128_backlight_controller = {
 488         aty128_set_backlight_enable,
 489         aty128_set_backlight_level
 490 };
 491 #endif /* CONFIG_PMAC_BACKLIGHT */
 492
 493     /*
 494      * Functions to read from/write to the mmio registers
 495      *  - endian conversions may possibly be avoided by
 496      *    using the other register aperture. TODO.
 497      */
 498 static inline u32 _aty_ld_le32(volatile unsigned int regindex,
 499                                const struct aty128fb_par *par)
 500 {
 501         return readl (par->regbase + regindex);
 502 }
 503
 504 static inline void _aty_st_le32(volatile unsigned int regindex, u32 val,
 505                                 const struct aty128fb_par *par)
 506 {
 507         writel (val, par->regbase + regindex);
 508 }
 509
 510 static inline u8 _aty_ld_8(unsigned int regindex,
 511                            const struct aty128fb_par *par)
 512 {
 513         return readb (par->regbase + regindex);
 514 }
 515
 516 static inline void _aty_st_8(unsigned int regindex, u8 val,
 517                              const struct aty128fb_par *par)
 518 {
 519         writeb (val, par->regbase + regindex);
 520 }
 521
 522 #define aty_ld_le32(regindex)           _aty_ld_le32(regindex, par)
 523 #define aty_st_le32(regindex, val)      _aty_st_le32(regindex, val, par)
 524 #define aty_ld_8(regindex)              _aty_ld_8(regindex, par)
 525 #define aty_st_8(regindex, val)         _aty_st_8(regindex, val, par)
 526
 527     /*
 528      * Functions to read from/write to the pll registers
 529      */
 530
 531 #define aty_ld_pll(pll_index)           _aty_ld_pll(pll_index, par)
 532 #define aty_st_pll(pll_index, val)      _aty_st_pll(pll_index, val, par)
 533
 534
 535 static u32 _aty_ld_pll(unsigned int pll_index,
 536                        const struct aty128fb_par *par)
 537 {
 538         aty_st_8(CLOCK_CNTL_INDEX, pll_index & 0x3F);
 539         return aty_ld_le32(CLOCK_CNTL_DATA);
 540 }
 541
 542
 543 static void _aty_st_pll(unsigned int pll_index, u32 val,
 544                         const struct aty128fb_par *par)
 545 {
 546         aty_st_8(CLOCK_CNTL_INDEX, (pll_index & 0x3F) | PLL_WR_EN);
 547         aty_st_le32(CLOCK_CNTL_DATA, val);
 548 }
 549
 550
 551 /* return true when the PLL has completed an atomic update */
 552 static int aty_pll_readupdate(const struct aty128fb_par *par)
 553 {
 554         return !(aty_ld_pll(PPLL_REF_DIV) & PPLL_ATOMIC_UPDATE_R);
 555 }
 556
 557
 558 static void aty_pll_wait_readupdate(const struct aty128fb_par *par)
 559 {
 560         unsigned long timeout = jiffies + HZ/100; // should be more than enough
 561         int reset = 1;
 562
 563         while (time_before(jiffies, timeout))
 564                 if (aty_pll_readupdate(par)) {
 565                         reset = 0;
 566                         break;
 567                 }
 568
 569         if (reset)      /* reset engine?? */
 570                 printk(KERN_DEBUG "aty128fb: PLL write timeout!\n");
 571 }
 572
 573
 574 /* tell PLL to update */
 575 static void aty_pll_writeupdate(const struct aty128fb_par *par)
 576 {
 577         aty_pll_wait_readupdate(par);
 578
 579         aty_st_pll(PPLL_REF_DIV,
 580                    aty_ld_pll(PPLL_REF_DIV) | PPLL_ATOMIC_UPDATE_W);
 581 }
 582
 583
 584 /* write to the scratch register to test r/w functionality */
 585 static int __init register_test(const struct aty128fb_par *par)
 586 {
 587         u32 val;
 588         int flag = 0;
 589
 590         val = aty_ld_le32(BIOS_0_SCRATCH);
 591
 592         aty_st_le32(BIOS_0_SCRATCH, 0x55555555);
 593         if (aty_ld_le32(BIOS_0_SCRATCH) == 0x55555555) {
 594                 aty_st_le32(BIOS_0_SCRATCH, 0xAAAAAAAA);
 595
 596                 if (aty_ld_le32(BIOS_0_SCRATCH) == 0xAAAAAAAA)
 597                         flag = 1;
 598         }
 599
 600         aty_st_le32(BIOS_0_SCRATCH, val);       // restore value
 601         return flag;
 602 }
 603
 604
 605 /*
 606  * Accelerator engine functions
 607  */
 608 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par)
 609 {
 610         int i;
 611
 612         for (;;) {
 613                 for (i = 0; i < 2000000; i++) {
 614                         par->fifo_slots = aty_ld_le32(GUI_STAT) & 0x0fff;
 615                         if (par->fifo_slots >= entries)
 616                                 return;
 617                 }
 618                 aty128_reset_engine(par);
 619         }
 620 }
 621
 622
 623 static void wait_for_idle(struct aty128fb_par *par)
 624 {
 625         int i;
 626
 627         do_wait_for_fifo(64, par);
 628
 629         for (;;) {
 630                 for (i = 0; i < 2000000; i++) {
 631                         if (!(aty_ld_le32(GUI_STAT) & (1 << 31))) {
 632                                 aty128_flush_pixel_cache(par);
 633                                 par->blitter_may_be_busy = 0;
 634                                 return;
 635                         }
 636                 }
 637                 aty128_reset_engine(par);
 638         }
 639 }
 640
 641
 642 static void wait_for_fifo(u16 entries, struct aty128fb_par *par)
 643 {
 644         if (par->fifo_slots < entries)
 645                 do_wait_for_fifo(64, par);
 646         par->fifo_slots -= entries;
 647 }
 648
 649
 650 static void aty128_flush_pixel_cache(const struct aty128fb_par *par)
 651 {
 652         int i;
 653         u32 tmp;
 654
 655         tmp = aty_ld_le32(PC_NGUI_CTLSTAT);
 656         tmp &= ~(0x00ff);
 657         tmp |= 0x00ff;
 658         aty_st_le32(PC_NGUI_CTLSTAT, tmp);
 659
 660         for (i = 0; i < 2000000; i++)
 661                 if (!(aty_ld_le32(PC_NGUI_CTLSTAT) & PC_BUSY))
 662                         break;
 663 }
 664
 665
 666 static void aty128_reset_engine(const struct aty128fb_par *par)
 667 {
 668         u32 gen_reset_cntl, clock_cntl_index, mclk_cntl;
 669
 670         aty128_flush_pixel_cache(par);
 671
 672         clock_cntl_index = aty_ld_le32(CLOCK_CNTL_INDEX);
 673         mclk_cntl = aty_ld_pll(MCLK_CNTL);
 674
 675         aty_st_pll(MCLK_CNTL, mclk_cntl | 0x00030000);
 676
 677         gen_reset_cntl = aty_ld_le32(GEN_RESET_CNTL);
 678         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl | SOFT_RESET_GUI);
 679         aty_ld_le32(GEN_RESET_CNTL);
 680         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl & ~(SOFT_RESET_GUI));
 681         aty_ld_le32(GEN_RESET_CNTL);
 682
 683         aty_st_pll(MCLK_CNTL, mclk_cntl);
 684         aty_st_le32(CLOCK_CNTL_INDEX, clock_cntl_index);
 685         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl);
 686
 687         /* use old pio mode */
 688         aty_st_le32(PM4_BUFFER_CNTL, PM4_BUFFER_CNTL_NONPM4);
 689
 690         DBG("engine reset");
 691 }
 692
 693
 694 static void aty128_init_engine(struct aty128fb_par *par)
 695 {
 696         u32 pitch_value;
 697
 698         wait_for_idle(par);
 699
 700         /* 3D scaler not spoken here */
 701         wait_for_fifo(1, par);
 702         aty_st_le32(SCALE_3D_CNTL, 0x00000000);
 703
 704         aty128_reset_engine(par);
 705
 706         pitch_value = par->crtc.pitch;
 707         if (par->crtc.bpp == 24) {
 708                 pitch_value = pitch_value * 3;
 709         }
 710
 711         wait_for_fifo(4, par);
 712         /* setup engine offset registers */
 713         aty_st_le32(DEFAULT_OFFSET, 0x00000000);
 714
 715         /* setup engine pitch registers */
 716         aty_st_le32(DEFAULT_PITCH, pitch_value);
 717
 718         /* set the default scissor register to max dimensions */
 719         aty_st_le32(DEFAULT_SC_BOTTOM_RIGHT, (0x1FFF << 16) | 0x1FFF);
 720
 721         /* set the drawing controls registers */
 722         aty_st_le32(DP_GUI_MASTER_CNTL,
 723                     GMC_SRC_PITCH_OFFSET_DEFAULT                |
 724                     GMC_DST_PITCH_OFFSET_DEFAULT                |
 725                     GMC_SRC_CLIP_DEFAULT                        |
 726                     GMC_DST_CLIP_DEFAULT                        |
 727                     GMC_BRUSH_SOLIDCOLOR                        |
 728                     (depth_to_dst(par->crtc.depth) << 8)        |
 729                     GMC_SRC_DSTCOLOR                    |
 730                     GMC_BYTE_ORDER_MSB_TO_LSB           |
 731                     GMC_DP_CONVERSION_TEMP_6500         |
 732                     ROP3_PATCOPY                                |
 733                     GMC_DP_SRC_RECT                             |
 734                     GMC_3D_FCN_EN_CLR                   |
 735                     GMC_DST_CLR_CMP_FCN_CLEAR           |
 736                     GMC_AUX_CLIP_CLEAR                  |
 737                     GMC_WRITE_MASK_SET);
 738
 739         wait_for_fifo(8, par);
 740         /* clear the line drawing registers */
 741         aty_st_le32(DST_BRES_ERR, 0);
 742         aty_st_le32(DST_BRES_INC, 0);
 743         aty_st_le32(DST_BRES_DEC, 0);
 744
 745         /* set brush color registers */
 746         aty_st_le32(DP_BRUSH_FRGD_CLR, 0xFFFFFFFF); /* white */
 747         aty_st_le32(DP_BRUSH_BKGD_CLR, 0x00000000); /* black */
 748
 749         /* set source color registers */
 750         aty_st_le32(DP_SRC_FRGD_CLR, 0xFFFFFFFF);   /* white */
 751         aty_st_le32(DP_SRC_BKGD_CLR, 0x00000000);   /* black */
 752
 753         /* default write mask */
 754         aty_st_le32(DP_WRITE_MASK, 0xFFFFFFFF);
 755
 756         /* Wait for all the writes to be completed before returning */
 757         wait_for_idle(par);
 758 }
 759
 760
 761 /* convert depth values to their register representation */
 762 static u32 depth_to_dst(u32 depth)
 763 {
 764         if (depth <= 8)
 765                 return DST_8BPP;
 766         else if (depth <= 15)
 767                 return DST_15BPP;
 768         else if (depth == 16)
 769                 return DST_16BPP;
 770         else if (depth <= 24)
 771                 return DST_24BPP;
 772         else if (depth <= 32)
 773                 return DST_32BPP;
 774
 775         return -EINVAL;
 776 }
 777
 778 /*
 779  * PLL informations retreival
 780  */
 781
 782
 783 #ifndef __sparc__
 784 static void __iomem * __init aty128_map_ROM(const struct aty128fb_par *par, struct pci_dev *dev)
 785 {
 786         u16 dptr;
 787         u8 rom_type;
 788         void __iomem *bios;
 789         size_t rom_size;
 790
 791         /* Fix from ATI for problem with Rage128 hardware not leaving ROM enabled */
 792         unsigned int temp;
 793         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 794         temp &= 0x00ffffffu;
 795         temp |= 0x04 << 24;
 796         aty_st_le32(RAGE128_MPP_TB_CONFIG, temp);
 797         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 798
 799         bios = pci_map_rom(dev, &rom_size);
 800
 801         if (!bios) {
 802                 printk(KERN_ERR "aty128fb: ROM failed to map\n");
 803                 return NULL;
 804         }
 805
 806         /* Very simple test to make sure it appeared */
 807         if (BIOS_IN16(0) != 0xaa55) {
 808                 printk(KERN_DEBUG "aty128fb: Invalid ROM signature %x should "
 809                         " be 0xaa55\n", BIOS_IN16(0));
 810                 goto failed;
 811         }
 812
 813         /* Look for the PCI data to check the ROM type */
 814         dptr = BIOS_IN16(0x18);
 815
 816         /* Check the PCI data signature. If it's wrong, we still assume a normal x86 ROM
 817          * for now, until I've verified this works everywhere. The goal here is more
 818          * to phase out Open Firmware images.
 819          *
 820          * Currently, we only look at the first PCI data, we could iteratre and deal with
 821          * them all, and we should use fb_bios_start relative to start of image and not
 822          * relative start of ROM, but so far, I never found a dual-image ATI card
 823          *
 824          * typedef struct {
 825          *      u32     signature;      + 0x00
 826          *      u16     vendor;         + 0x04
 827          *      u16     device;         + 0x06
 828          *      u16     reserved_1;     + 0x08
 829          *      u16     dlen;           + 0x0a
 830          *      u8      drevision;      + 0x0c
 831          *      u8      class_hi;       + 0x0d
 832          *      u16     class_lo;       + 0x0e
 833          *      u16     ilen;           + 0x10
 834          *      u16     irevision;      + 0x12
 835          *      u8      type;           + 0x14
 836          *      u8      indicator;      + 0x15
 837          *      u16     reserved_2;     + 0x16
 838          * } pci_data_t;
 839          */
 840         if (BIOS_IN32(dptr) !=  (('R' << 24) | ('I' << 16) | ('C' << 8) | 'P')) {
 841                 printk(KERN_WARNING "aty128fb: PCI DATA signature in ROM incorrect: %08x\n",
 842                        BIOS_IN32(dptr));
 843                 goto anyway;
 844         }
 845         rom_type = BIOS_IN8(dptr + 0x14);
 846         switch(rom_type) {
 847         case 0:
 848                 printk(KERN_INFO "aty128fb: Found Intel x86 BIOS ROM Image\n");
 849                 break;
 850         case 1:
 851                 printk(KERN_INFO "aty128fb: Found Open Firmware ROM Image\n");
 852                 goto failed;
 853         case 2:
 854                 printk(KERN_INFO "aty128fb: Found HP PA-RISC ROM Image\n");
 855                 goto failed;
 856         default:
 857                 printk(KERN_INFO "aty128fb: Found unknown type %d ROM Image\n", rom_type);
 858                 goto failed;
 859         }
 860  anyway:
 861         return bios;
 862
 863  failed:
 864         pci_unmap_rom(dev, bios);
 865         return NULL;
 866 }
 867
 868 static void __init aty128_get_pllinfo(struct aty128fb_par *par, unsigned char __iomem *bios)
 869 {
 870         unsigned int bios_hdr;
 871         unsigned int bios_pll;
 872
 873         bios_hdr = BIOS_IN16(0x48);
 874         bios_pll = BIOS_IN16(bios_hdr + 0x30);
 875
 876         par->constants.ppll_max = BIOS_IN32(bios_pll + 0x16);
 877         par->constants.ppll_min = BIOS_IN32(bios_pll + 0x12);
 878         par->constants.xclk = BIOS_IN16(bios_pll + 0x08);
 879         par->constants.ref_divider = BIOS_IN16(bios_pll + 0x10);
 880         par->constants.ref_clk = BIOS_IN16(bios_pll + 0x0e);
 881
 882         DBG("ppll_max %d ppll_min %d xclk %d ref_divider %d ref clock %d\n",
 883                         par->constants.ppll_max, par->constants.ppll_min,
 884                         par->constants.xclk, par->constants.ref_divider,
 885                         par->constants.ref_clk);
 886
 887 }
 888
 889 #ifdef CONFIG_X86
 890 static void __iomem *  __devinit aty128_find_mem_vbios(struct aty128fb_par *par)
 891 {
 892         /* I simplified this code as we used to miss the signatures in
 893          * a lot of case. It's now closer to XFree, we just don't check
 894          * for signatures at all... Something better will have to be done
 895          * if we end up having conflicts
 896          */
 897         u32  segstart;
 898         unsigned char __iomem *rom_base = NULL;
 899
 900         for (segstart=0x000c0000; segstart<0x000f0000; segstart+=0x00001000) {
 901                 rom_base = ioremap(segstart, 0x10000);
 902                 if (rom_base == NULL)
 903                         return NULL;
 904                 if (readb(rom_base) == 0x55 && readb(rom_base + 1) == 0xaa)
 905                         break;
 906                 iounmap(rom_base);
 907                 rom_base = NULL;
 908         }
 909         return rom_base;
 910 }
 911 #endif
 912 #endif /* ndef(__sparc__) */
 913
 914 /* fill in known card constants if pll_block is not available */
 915 static void __init aty128_timings(struct aty128fb_par *par)
 916 {
 917 #ifdef CONFIG_PPC_OF
 918         /* instead of a table lookup, assume OF has properly
 919          * setup the PLL registers and use their values
 920          * to set the XCLK values and reference divider values */
 921
 922         u32 x_mpll_ref_fb_div;
 923         u32 xclk_cntl;
 924         u32 Nx, M;
 925         unsigned PostDivSet[] = { 0, 1, 2, 4, 8, 3, 6, 12 };
 926 #endif
 927
 928         if (!par->constants.ref_clk)
 929                 par->constants.ref_clk = 2950;
 930
 931 #ifdef CONFIG_PPC_OF
 932         x_mpll_ref_fb_div = aty_ld_pll(X_MPLL_REF_FB_DIV);
 933         xclk_cntl = aty_ld_pll(XCLK_CNTL) & 0x7;
 934         Nx = (x_mpll_ref_fb_div & 0x00ff00) >> 8;
 935         M  = x_mpll_ref_fb_div & 0x0000ff;
 936
 937         par->constants.xclk = round_div((2 * Nx * par->constants.ref_clk),
 938                                         (M * PostDivSet[xclk_cntl]));
 939
 940         par->constants.ref_divider =
 941                 aty_ld_pll(PPLL_REF_DIV) & PPLL_REF_DIV_MASK;
 942 #endif
 943
 944         if (!par->constants.ref_divider) {
 945                 par->constants.ref_divider = 0x3b;
 946
 947                 aty_st_pll(X_MPLL_REF_FB_DIV, 0x004c4c1e);
 948                 aty_pll_writeupdate(par);
 949         }
 950         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider);
 951         aty_pll_writeupdate(par);
 952
 953         /* from documentation */
 954         if (!par->constants.ppll_min)
 955                 par->constants.ppll_min = 12500;
 956         if (!par->constants.ppll_max)
 957                 par->constants.ppll_max = 25000;    /* 23000 on some cards? */
 958         if (!par->constants.xclk)
 959                 par->constants.xclk = 0x1d4d;        /* same as mclk */
 960
 961         par->constants.fifo_width = 128;
 962         par->constants.fifo_depth = 32;
 963
 964         switch (aty_ld_le32(MEM_CNTL) & 0x3) {
 965         case 0:
 966                 par->mem = &sdr_128;
 967                 break;
 968         case 1:
 969                 par->mem = &sdr_sgram;
 970                 break;
 971         case 2:
 972                 par->mem = &ddr_sgram;
 973                 break;
 974         default:
 975                 par->mem = &sdr_sgram;
 976         }
 977 }
 978
 979
 980
 981 /*
 982  * CRTC programming
 983  */
 984
 985 /* Program the CRTC registers */
 986 static void aty128_set_crtc(const struct aty128_crtc *crtc,
 987                             const struct aty128fb_par *par)
 988 {
 989         aty_st_le32(CRTC_GEN_CNTL, crtc->gen_cntl);
 990         aty_st_le32(CRTC_H_TOTAL_DISP, crtc->h_total);
 991         aty_st_le32(CRTC_H_SYNC_STRT_WID, crtc->h_sync_strt_wid);
 992         aty_st_le32(CRTC_V_TOTAL_DISP, crtc->v_total);
 993         aty_st_le32(CRTC_V_SYNC_STRT_WID, crtc->v_sync_strt_wid);
 994         aty_st_le32(CRTC_PITCH, crtc->pitch);
 995         aty_st_le32(CRTC_OFFSET, crtc->offset);
 996         aty_st_le32(CRTC_OFFSET_CNTL, crtc->offset_cntl);
 997         /* Disable ATOMIC updating.  Is this the right place? */
 998         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~(0x00030000));
 999 }
1000
1001
1002 static int aty128_var_to_crtc(const struct fb_var_screeninfo *var,
1003                               struct aty128_crtc *crtc,
1004                               const struct aty128fb_par *par)
1005 {
1006         u32 xres, yres, vxres, vyres, xoffset, yoffset, bpp, dst;
1007         u32 left, right, upper, lower, hslen, vslen, sync, vmode;
1008         u32 h_total, h_disp, h_sync_strt, h_sync_wid, h_sync_pol;
1009         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1010         u32 depth, bytpp;
1011         u8 mode_bytpp[7] = { 0, 0, 1, 2, 2, 3, 4 };
1012
1013         /* input */
1014         xres = var->xres;
1015         yres = var->yres;
1016         vxres   = var->xres_virtual;
1017         vyres   = var->yres_virtual;
1018         xoffset = var->xoffset;
1019         yoffset = var->yoffset;
1020         bpp   = var->bits_per_pixel;
1021         left  = var->left_margin;
1022         right = var->right_margin;
1023         upper = var->upper_margin;
1024         lower = var->lower_margin;
1025         hslen = var->hsync_len;
1026         vslen = var->vsync_len;
1027         sync  = var->sync;
1028         vmode = var->vmode;
1029
1030         if (bpp != 16)
1031                 depth = bpp;
1032         else
1033                 depth = (var->green.length == 6) ? 16 : 15;
1034
1035         /* check for mode eligibility
1036          * accept only non interlaced modes */
1037         if ((vmode & FB_VMODE_MASK) != FB_VMODE_NONINTERLACED)
1038                 return -EINVAL;
1039
1040         /* convert (and round up) and validate */
1041         xres = (xres + 7) & ~7;
1042         xoffset = (xoffset + 7) & ~7;
1043
1044         if (vxres < xres + xoffset)
1045                 vxres = xres + xoffset;
1046
1047         if (vyres < yres + yoffset)
1048                 vyres = yres + yoffset;
1049
1050         /* convert depth into ATI register depth */
1051         dst = depth_to_dst(depth);
1052
1053         if (dst == -EINVAL) {
1054                 printk(KERN_ERR "aty128fb: Invalid depth or RGBA\n");
1055                 return -EINVAL;
1056         }
1057
1058         /* convert register depth to bytes per pixel */
1059         bytpp = mode_bytpp[dst];
1060
1061         /* make sure there is enough video ram for the mode */
1062         if ((u32)(vxres * vyres * bytpp) > par->vram_size) {
1063                 printk(KERN_ERR "aty128fb: Not enough memory for mode\n");
1064                 return -EINVAL;
1065         }
1066
1067         h_disp = (xres >> 3) - 1;
1068         h_total = (((xres + right + hslen + left) >> 3) - 1) & 0xFFFFL;
1069
1070         v_disp = yres - 1;
1071         v_total = (yres + upper + vslen + lower - 1) & 0xFFFFL;
1072
1073         /* check to make sure h_total and v_total are in range */
1074         if (((h_total >> 3) - 1) > 0x1ff || (v_total - 1) > 0x7FF) {
1075                 printk(KERN_ERR "aty128fb: invalid width ranges\n");
1076                 return -EINVAL;
1077         }
1078
1079         h_sync_wid = (hslen + 7) >> 3;
1080         if (h_sync_wid == 0)
1081                 h_sync_wid = 1;
1082         else if (h_sync_wid > 0x3f)        /* 0x3f = max hwidth */
1083                 h_sync_wid = 0x3f;
1084
1085         h_sync_strt = (h_disp << 3) + right;
1086
1087         v_sync_wid = vslen;
1088         if (v_sync_wid == 0)
1089                 v_sync_wid = 1;
1090         else if (v_sync_wid > 0x1f)        /* 0x1f = max vwidth */
1091                 v_sync_wid = 0x1f;
1092
1093         v_sync_strt = v_disp + lower;
1094
1095         h_sync_pol = sync & FB_SYNC_HOR_HIGH_ACT ? 0 : 1;
1096         v_sync_pol = sync & FB_SYNC_VERT_HIGH_ACT ? 0 : 1;
1097
1098         c_sync = sync & FB_SYNC_COMP_HIGH_ACT ? (1 << 4) : 0;
1099
1100         crtc->gen_cntl = 0x3000000L | c_sync | (dst << 8);
1101
1102         crtc->h_total = h_total | (h_disp << 16);
1103         crtc->v_total = v_total | (v_disp << 16);
1104
1105         crtc->h_sync_strt_wid = h_sync_strt | (h_sync_wid << 16) |
1106                 (h_sync_pol << 23);
1107         crtc->v_sync_strt_wid = v_sync_strt | (v_sync_wid << 16) |
1108                 (v_sync_pol << 23);
1109
1110         crtc->pitch = vxres >> 3;
1111
1112         crtc->offset = 0;
1113
1114         if ((var->activate & FB_ACTIVATE_MASK) == FB_ACTIVATE_NOW)
1115                 crtc->offset_cntl = 0x00010000;
1116         else
1117                 crtc->offset_cntl = 0;
1118
1119         crtc->vxres = vxres;
1120         crtc->vyres = vyres;
1121         crtc->xoffset = xoffset;
1122         crtc->yoffset = yoffset;
1123         crtc->depth = depth;
1124         crtc->bpp = bpp;
1125
1126         return 0;
1127 }
1128
1129
1130 static int aty128_pix_width_to_var(int pix_width, struct fb_var_screeninfo *var)
1131 {
1132
1133         /* fill in pixel info */
1134         var->red.msb_right = 0;
1135         var->green.msb_right = 0;
1136         var->blue.offset = 0;
1137         var->blue.msb_right = 0;
1138         var->transp.offset = 0;
1139         var->transp.length = 0;
1140         var->transp.msb_right = 0;
1141         switch (pix_width) {
1142         case CRTC_PIX_WIDTH_8BPP:
1143                 var->bits_per_pixel = 8;
1144                 var->red.offset = 0;
1145                 var->red.length = 8;
1146                 var->green.offset = 0;
1147                 var->green.length = 8;
1148                 var->blue.length = 8;
1149                 break;
1150         case CRTC_PIX_WIDTH_15BPP:
1151                 var->bits_per_pixel = 16;
1152                 var->red.offset = 10;
1153                 var->red.length = 5;
1154                 var->green.offset = 5;
1155                 var->green.length = 5;
1156                 var->blue.length = 5;
1157                 break;
1158         case CRTC_PIX_WIDTH_16BPP:
1159                 var->bits_per_pixel = 16;
1160                 var->red.offset = 11;
1161                 var->red.length = 5;
1162                 var->green.offset = 5;
1163                 var->green.length = 6;
1164                 var->blue.length = 5;
1165                 break;
1166         case CRTC_PIX_WIDTH_24BPP:
1167                 var->bits_per_pixel = 24;
1168                 var->red.offset = 16;
1169                 var->red.length = 8;
1170                 var->green.offset = 8;
1171                 var->green.length = 8;
1172                 var->blue.length = 8;
1173                 break;
1174         case CRTC_PIX_WIDTH_32BPP:
1175                 var->bits_per_pixel = 32;
1176                 var->red.offset = 16;
1177                 var->red.length = 8;
1178                 var->green.offset = 8;
1179                 var->green.length = 8;
1180                 var->blue.length = 8;
1181                 var->transp.offset = 24;
1182                 var->transp.length = 8;
1183                 break;
1184         default:
1185                 printk(KERN_ERR "aty128fb: Invalid pixel width\n");
1186                 return -EINVAL;
1187         }
1188
1189         return 0;
1190 }
1191
1192
1193 static int aty128_crtc_to_var(const struct aty128_crtc *crtc,
1194                               struct fb_var_screeninfo *var)
1195 {
1196         u32 xres, yres, left, right, upper, lower, hslen, vslen, sync;
1197         u32 h_total, h_disp, h_sync_strt, h_sync_dly, h_sync_wid, h_sync_pol;
1198         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1199         u32 pix_width;
1200
1201         /* fun with masking */
1202         h_total     = crtc->h_total & 0x1ff;
1203         h_disp      = (crtc->h_total >> 16) & 0xff;
1204         h_sync_strt = (crtc->h_sync_strt_wid >> 3) & 0x1ff;
1205         h_sync_dly  = crtc->h_sync_strt_wid & 0x7;
1206         h_sync_wid  = (crtc->h_sync_strt_wid >> 16) & 0x3f;
1207         h_sync_pol  = (crtc->h_sync_strt_wid >> 23) & 0x1;
1208         v_total     = crtc->v_total & 0x7ff;
1209         v_disp      = (crtc->v_total >> 16) & 0x7ff;
1210         v_sync_strt = crtc->v_sync_strt_wid & 0x7ff;
1211         v_sync_wid  = (crtc->v_sync_strt_wid >> 16) & 0x1f;
1212         v_sync_pol  = (crtc->v_sync_strt_wid >> 23) & 0x1;
1213         c_sync      = crtc->gen_cntl & CRTC_CSYNC_EN ? 1 : 0;
1214         pix_width   = crtc->gen_cntl & CRTC_PIX_WIDTH_MASK;
1215
1216         /* do conversions */
1217         xres  = (h_disp + 1) << 3;
1218         yres  = v_disp + 1;
1219         left  = ((h_total - h_sync_strt - h_sync_wid) << 3) - h_sync_dly;
1220         right = ((h_sync_strt - h_disp) << 3) + h_sync_dly;
1221         hslen = h_sync_wid << 3;
1222         upper = v_total - v_sync_strt - v_sync_wid;
1223         lower = v_sync_strt - v_disp;
1224         vslen = v_sync_wid;
1225         sync  = (h_sync_pol ? 0 : FB_SYNC_HOR_HIGH_ACT) |
1226                 (v_sync_pol ? 0 : FB_SYNC_VERT_HIGH_ACT) |
1227                 (c_sync ? FB_SYNC_COMP_HIGH_ACT : 0);
1228
1229         aty128_pix_width_to_var(pix_width, var);
1230
1231         var->xres = xres;
1232         var->yres = yres;
1233         var->xres_virtual = crtc->vxres;
1234         var->yres_virtual = crtc->vyres;
1235         var->xoffset = crtc->xoffset;
1236         var->yoffset = crtc->yoffset;
1237         var->left_margin  = left;
1238         var->right_margin = right;
1239         var->upper_margin = upper;
1240         var->lower_margin = lower;
1241         var->hsync_len = hslen;
1242         var->vsync_len = vslen;
1243         var->sync  = sync;
1244         var->vmode = FB_VMODE_NONINTERLACED;
1245
1246         return 0;
1247 }
1248
1249 static void aty128_set_crt_enable(struct aty128fb_par *par, int on)
1250 {
1251         if (on) {
1252                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) | CRT_CRTC_ON);
1253                 aty_st_le32(DAC_CNTL, (aty_ld_le32(DAC_CNTL) | DAC_PALETTE2_SNOOP_EN));
1254         } else
1255                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) & ~CRT_CRTC_ON);
1256 }
1257
1258 static void aty128_set_lcd_enable(struct aty128fb_par *par, int on)
1259 {
1260         u32 reg;
1261
1262         if (on) {
1263                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1264                 reg |= LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION;
1265                 reg &= ~LVDS_DISPLAY_DIS;
1266                 aty_st_le32(LVDS_GEN_CNTL, reg);
1267 #ifdef CONFIG_PMAC_BACKLIGHT
1268                 aty128_set_backlight_enable(get_backlight_enable(),
1269                                             get_backlight_level(), par);
1270 #endif
1271         } else {
1272 #ifdef CONFIG_PMAC_BACKLIGHT
1273                 aty128_set_backlight_enable(0, 0, par);
1274 #endif
1275                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1276                 reg |= LVDS_DISPLAY_DIS;
1277                 aty_st_le32(LVDS_GEN_CNTL, reg);
1278                 mdelay(100);
1279                 reg &= ~(LVDS_ON /*| LVDS_EN*/);
1280                 aty_st_le32(LVDS_GEN_CNTL, reg);
1281         }
1282 }
1283
1284 static void aty128_set_pll(struct aty128_pll *pll, const struct aty128fb_par *par)
1285 {
1286         u32 div3;
1287
1288         unsigned char post_conv[] =     /* register values for post dividers */
1289         { 2, 0, 1, 4, 2, 2, 6, 2, 3, 2, 2, 2, 7 };
1290
1291         /* select PPLL_DIV_3 */
1292         aty_st_le32(CLOCK_CNTL_INDEX, aty_ld_le32(CLOCK_CNTL_INDEX) | (3 << 8));
1293
1294         /* reset PLL */
1295         aty_st_pll(PPLL_CNTL,
1296                    aty_ld_pll(PPLL_CNTL) | PPLL_RESET | PPLL_ATOMIC_UPDATE_EN);
1297
1298         /* write the reference divider */
1299         aty_pll_wait_readupdate(par);
1300         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider & 0x3ff);
1301         aty_pll_writeupdate(par);
1302
1303         div3 = aty_ld_pll(PPLL_DIV_3);
1304         div3 &= ~PPLL_FB3_DIV_MASK;
1305         div3 |= pll->feedback_divider;
1306         div3 &= ~PPLL_POST3_DIV_MASK;
1307         div3 |= post_conv[pll->post_divider] << 16;
1308
1309         /* write feedback and post dividers */
1310         aty_pll_wait_readupdate(par);
1311         aty_st_pll(PPLL_DIV_3, div3);
1312         aty_pll_writeupdate(par);
1313
1314         aty_pll_wait_readupdate(par);
1315         aty_st_pll(HTOTAL_CNTL, 0);     /* no horiz crtc adjustment */
1316         aty_pll_writeupdate(par);
1317
1318         /* clear the reset, just in case */
1319         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~PPLL_RESET);
1320 }
1321
1322
1323 static int aty128_var_to_pll(u32 period_in_ps, struct aty128_pll *pll,
1324                              const struct aty128fb_par *par)
1325 {
1326         const struct aty128_constants c = par->constants;
1327         unsigned char post_dividers[] = {1,2,4,8,3,6,12};
1328         u32 output_freq;
1329         u32 vclk;        /* in .01 MHz */
1330         int i;
1331         u32 n, d;
1332
1333         vclk = 100000000 / period_in_ps;        /* convert units to 10 kHz */
1334
1335         /* adjust pixel clock if necessary */
1336         if (vclk > c.ppll_max)
1337                 vclk = c.ppll_max;
1338         if (vclk * 12 < c.ppll_min)
1339                 vclk = c.ppll_min/12;
1340
1341         /* now, find an acceptable divider */
1342         for (i = 0; i < sizeof(post_dividers); i++) {
1343                 output_freq = post_dividers[i] * vclk;
1344                 if (output_freq >= c.ppll_min && output_freq <= c.ppll_max)
1345                         break;
1346         }
1347
1348         /* calculate feedback divider */
1349         n = c.ref_divider * output_freq;
1350         d = c.ref_clk;
1351
1352         pll->post_divider = post_dividers[i];
1353         pll->feedback_divider = round_div(n, d);
1354         pll->vclk = vclk;
1355
1356         DBG("post %d feedback %d vlck %d output %d ref_divider %d "
1357             "vclk_per: %d\n", pll->post_divider,
1358             pll->feedback_divider, vclk, output_freq,
1359             c.ref_divider, period_in_ps);
1360
1361         return 0;
1362 }
1363
1364
1365 static int aty128_pll_to_var(const struct aty128_pll *pll, struct fb_var_screeninfo *var)
1366 {
1367         var->pixclock = 100000000 / pll->vclk;
1368
1369         return 0;
1370 }
1371
1372
1373 static void aty128_set_fifo(const struct aty128_ddafifo *dsp,
1374                             const struct aty128fb_par *par)
1375 {
1376         aty_st_le32(DDA_CONFIG, dsp->dda_config);
1377         aty_st_le32(DDA_ON_OFF, dsp->dda_on_off);
1378 }
1379
1380
1381 static int aty128_ddafifo(struct aty128_ddafifo *dsp,
1382                           const struct aty128_pll *pll,
1383                           u32 depth,
1384                           const struct aty128fb_par *par)
1385 {
1386         const struct aty128_meminfo *m = par->mem;
1387         u32 xclk = par->constants.xclk;
1388         u32 fifo_width = par->constants.fifo_width;
1389         u32 fifo_depth = par->constants.fifo_depth;
1390         s32 x, b, p, ron, roff;
1391         u32 n, d, bpp;
1392
1393         /* round up to multiple of 8 */
1394         bpp = (depth+7) & ~7;
1395
1396         n = xclk * fifo_width;
1397         d = pll->vclk * bpp;
1398         x = round_div(n, d);
1399
1400         ron = 4 * m->MB +
1401                 3 * ((m->Trcd - 2 > 0) ? m->Trcd - 2 : 0) +
1402                 2 * m->Trp +
1403                 m->Twr +
1404                 m->CL +
1405                 m->Tr2w +
1406                 x;
1407
1408         DBG("x %x\n", x);
1409
1410         b = 0;
1411         while (x) {
1412                 x >>= 1;
1413                 b++;
1414         }
1415         p = b + 1;
1416
1417         ron <<= (11 - p);
1418
1419         n <<= (11 - p);
1420         x = round_div(n, d);
1421         roff = x * (fifo_depth - 4);
1422
1423         if ((ron + m->Rloop) >= roff) {
1424                 printk(KERN_ERR "aty128fb: Mode out of range!\n");
1425                 return -EINVAL;
1426         }
1427
1428         DBG("p: %x rloop: %x x: %x ron: %x roff: %x\n",
1429             p, m->Rloop, x, ron, roff);
1430
1431         dsp->dda_config = p << 16 | m->Rloop << 20 | x;
1432         dsp->dda_on_off = ron << 16 | roff;
1433
1434         return 0;
1435 }
1436
1437
1438 /*
1439  * This actually sets the video mode.
1440  */
1441 static int aty128fb_set_par(struct fb_info *info)
1442 {
1443         struct aty128fb_par *par = info->par;
1444         u32 config;
1445         int err;
1446
1447         if ((err = aty128_decode_var(&info->var, par)) != 0)
1448                 return err;
1449
1450         if (par->blitter_may_be_busy)
1451                 wait_for_idle(par);
1452
1453         /* clear all registers that may interfere with mode setting */
1454         aty_st_le32(OVR_CLR, 0);
1455         aty_st_le32(OVR_WID_LEFT_RIGHT, 0);
1456         aty_st_le32(OVR_WID_TOP_BOTTOM, 0);
1457         aty_st_le32(OV0_SCALE_CNTL, 0);
1458         aty_st_le32(MPP_TB_CONFIG, 0);
1459         aty_st_le32(MPP_GP_CONFIG, 0);
1460         aty_st_le32(SUBPIC_CNTL, 0);
1461         aty_st_le32(VIPH_CONTROL, 0);
1462         aty_st_le32(I2C_CNTL_1, 0);         /* turn off i2c */
1463         aty_st_le32(GEN_INT_CNTL, 0);   /* turn off interrupts */
1464         aty_st_le32(CAP0_TRIG_CNTL, 0);
1465         aty_st_le32(CAP1_TRIG_CNTL, 0);
1466
1467         aty_st_8(CRTC_EXT_CNTL + 1, 4); /* turn video off */
1468
1469         aty128_set_crtc(&par->crtc, par);
1470         aty128_set_pll(&par->pll, par);
1471         aty128_set_fifo(&par->fifo_reg, par);
1472
1473         config = aty_ld_le32(CONFIG_CNTL) & ~3;
1474
1475 #if defined(__BIG_ENDIAN)
1476         if (par->crtc.bpp == 32)
1477                 config |= 2;    /* make aperture do 32 bit swapping */
1478         else if (par->crtc.bpp == 16)
1479                 config |= 1;    /* make aperture do 16 bit swapping */
1480 #endif
1481
1482         aty_st_le32(CONFIG_CNTL, config);
1483         aty_st_8(CRTC_EXT_CNTL + 1, 0); /* turn the video back on */
1484
1485         info->fix.line_length = (par->crtc.vxres * par->crtc.bpp) >> 3;
1486         info->fix.visual = par->crtc.bpp == 8 ? FB_VISUAL_PSEUDOCOLOR
1487                 : FB_VISUAL_DIRECTCOLOR;
1488
1489         if (par->chip_gen == rage_M3) {
1490                 aty128_set_crt_enable(par, par->crt_on);
1491                 aty128_set_lcd_enable(par, par->lcd_on);
1492         }
1493         if (par->accel_flags & FB_ACCELF_TEXT)
1494                 aty128_init_engine(par);
1495
1496 #ifdef CONFIG_BOOTX_TEXT
1497         btext_update_display(info->fix.smem_start,
1498                              (((par->crtc.h_total>>16) & 0xff)+1)*8,
1499                              ((par->crtc.v_total>>16) & 0x7ff)+1,
1500                              par->crtc.bpp,
1501                              par->crtc.vxres*par->crtc.bpp/8);
1502 #endif /* CONFIG_BOOTX_TEXT */
1503
1504         return 0;
1505 }
1506
1507 /*
1508  *  encode/decode the User Defined Part of the Display
1509  */
1510
1511 static int aty128_decode_var(struct fb_var_screeninfo *var, struct aty128fb_par *par)
1512 {
1513         int err;
1514         struct aty128_crtc crtc;
1515         struct aty128_pll pll;
1516         struct aty128_ddafifo fifo_reg;
1517
1518         if ((err = aty128_var_to_crtc(var, &crtc, par)))
1519                 return err;
1520
1521         if ((err = aty128_var_to_pll(var->pixclock, &pll, par)))
1522                 return err;
1523
1524         if ((err = aty128_ddafifo(&fifo_reg, &pll, crtc.depth, par)))
1525                 return err;
1526
1527         par->crtc = crtc;
1528         par->pll = pll;
1529         par->fifo_reg = fifo_reg;
1530         par->accel_flags = var->accel_flags;
1531
1532         return 0;
1533 }
1534
1535
1536 static int aty128_encode_var(struct fb_var_screeninfo *var,
1537                              const struct aty128fb_par *par)
1538 {
1539         int err;
1540
1541         if ((err = aty128_crtc_to_var(&par->crtc, var)))
1542                 return err;
1543
1544         if ((err = aty128_pll_to_var(&par->pll, var)))
1545                 return err;
1546
1547         var->nonstd = 0;
1548         var->activate = 0;
1549
1550         var->height = -1;
1551         var->width = -1;
1552         var->accel_flags = par->accel_flags;
1553
1554         return 0;
1555 }
1556
1557
1558 static int aty128fb_check_var(struct fb_var_screeninfo *var, struct fb_info *info)
1559 {
1560         struct aty128fb_par par;
1561         int err;
1562
1563         par = *(struct aty128fb_par *)info->par;
1564         if ((err = aty128_decode_var(var, &par)) != 0)
1565                 return err;
1566         aty128_encode_var(var, &par);
1567         return 0;
1568 }
1569
1570
1571 /*
1572  *  Pan or Wrap the Display
1573  */
1574 static int aty128fb_pan_display(struct fb_var_screeninfo *var, struct fb_info *fb)
1575 {
1576         struct aty128fb_par *par = fb->par;
1577         u32 xoffset, yoffset;
1578         u32 offset;
1579         u32 xres, yres;
1580
1581         xres = (((par->crtc.h_total >> 16) & 0xff) + 1) << 3;
1582         yres = ((par->crtc.v_total >> 16) & 0x7ff) + 1;
1583
1584         xoffset = (var->xoffset +7) & ~7;
1585         yoffset = var->yoffset;
1586
1587         if (xoffset+xres > par->crtc.vxres || yoffset+yres > par->crtc.vyres)
1588                 return -EINVAL;
1589
1590         par->crtc.xoffset = xoffset;
1591         par->crtc.yoffset = yoffset;
1592
1593         offset = ((yoffset * par->crtc.vxres + xoffset)*(par->crtc.bpp >> 3)) & ~7;
1594
1595         if (par->crtc.bpp == 24)
1596                 offset += 8 * (offset % 3); /* Must be multiple of 8 and 3 */
1597
1598         aty_st_le32(CRTC_OFFSET, offset);
1599
1600         return 0;
1601 }
1602
1603
1604 /*
1605  *  Helper function to store a single palette register
1606  */
1607 static void aty128_st_pal(u_int regno, u_int red, u_int green, u_int blue,
1608                           struct aty128fb_par *par)
1609 {
1610         if (par->chip_gen == rage_M3) {
1611 #if 0
1612                 /* Note: For now, on M3, we set palette on both heads, which may
1613                  * be useless. Can someone with a M3 check this ?
1614                  *
1615                  * This code would still be useful if using the second CRTC to
1616                  * do mirroring
1617                  */
1618
1619                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PALETTE_ACCESS_CNTL);
1620                 aty_st_8(PALETTE_INDEX, regno);
1621                 aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1622 #endif
1623                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & ~DAC_PALETTE_ACCESS_CNTL);
1624         }
1625
1626         aty_st_8(PALETTE_INDEX, regno);
1627         aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1628 }
1629
1630 static int aty128fb_sync(struct fb_info *info)
1631 {
1632         struct aty128fb_par *par = info->par;
1633
1634         if (par->blitter_may_be_busy)
1635                 wait_for_idle(par);
1636         return 0;
1637 }
1638
1639 #ifndef MODULE
1640 static int __init aty128fb_setup(char *options)
1641 {
1642         char *this_opt;
1643
1644         if (!options || !*options)
1645                 return 0;
1646
1647         while ((this_opt = strsep(&options, ",")) != NULL) {
1648                 if (!strncmp(this_opt, "lcd:", 4)) {
1649                         default_lcd_on = simple_strtoul(this_opt+4, NULL, 0);
1650                         continue;
1651                 } else if (!strncmp(this_opt, "crt:", 4)) {
1652                         default_crt_on = simple_strtoul(this_opt+4, NULL, 0);
1653                         continue;
1654                 }
1655 #ifdef CONFIG_MTRR
1656                 if(!strncmp(this_opt, "nomtrr", 6)) {
1657                         mtrr = 0;
1658                         continue;
1659                 }
1660 #endif
1661 #ifdef CONFIG_PPC_PMAC
1662                 /* vmode and cmode deprecated */
1663                 if (!strncmp(this_opt, "vmode:", 6)) {
1664                         unsigned int vmode = simple_strtoul(this_opt+6, NULL, 0);
1665                         if (vmode > 0 && vmode <= VMODE_MAX)
1666                                 default_vmode = vmode;
1667                         continue;
1668                 } else if (!strncmp(this_opt, "cmode:", 6)) {
1669                         unsigned int cmode = simple_strtoul(this_opt+6, NULL, 0);
1670                         switch (cmode) {
1671                         case 0:
1672                         case 8:
1673                                 default_cmode = CMODE_8;
1674                                 break;
1675                         case 15:
1676                         case 16:
1677                                 default_cmode = CMODE_16;
1678                                 break;
1679                         case 24:
1680                         case 32:
1681                                 default_cmode = CMODE_32;
1682                                 break;
1683                         }
1684                         continue;
1685                 }
1686 #endif /* CONFIG_PPC_PMAC */
1687                 mode_option = this_opt;
1688         }
1689         return 0;
1690 }
1691 #endif  /*  MODULE  */
1692
1693
1694 /*
1695  *  Initialisation
1696  */
1697
1698 #ifdef CONFIG_PPC_PMAC
1699 static void aty128_early_resume(void *data)
1700 {
1701         struct aty128fb_par *par = data;
1702
1703         if (try_acquire_console_sem())
1704                 return;
1705         aty128_do_resume(par->pdev);
1706         release_console_sem();
1707 }
1708 #endif /* CONFIG_PPC_PMAC */
1709
1710 static int __init aty128_init(struct pci_dev *pdev, const struct pci_device_id *ent)
1711 {
1712         struct fb_info *info = pci_get_drvdata(pdev);
1713         struct aty128fb_par *par = info->par;
1714         struct fb_var_screeninfo var;
1715         char video_card[DEVICE_NAME_SIZE];
1716         u8 chip_rev;
1717         u32 dac;
1718
1719         if (!par->vram_size)    /* may have already been probed */
1720                 par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
1721
1722         /* Get the chip revision */
1723         chip_rev = (aty_ld_le32(CONFIG_CNTL) >> 16) & 0x1F;
1724
1725         strcpy(video_card, "Rage128 XX ");
1726         video_card[8] = ent->device >> 8;
1727         video_card[9] = ent->device & 0xFF;
1728
1729         /* range check to make sure */
1730         if (ent->driver_data < (sizeof(r128_family)/sizeof(char *)))
1731             strncat(video_card, r128_family[ent->driver_data], sizeof(video_card));
1732
1733         printk(KERN_INFO "aty128fb: %s [chip rev 0x%x] ", video_card, chip_rev);
1734
1735         if (par->vram_size % (1024 * 1024) == 0)
1736                 printk("%dM %s\n", par->vram_size / (1024*1024), par->mem->name);
1737         else
1738                 printk("%dk %s\n", par->vram_size / 1024, par->mem->name);
1739
1740         par->chip_gen = ent->driver_data;
1741
1742         /* fill in info */
1743         info->fbops = &aty128fb_ops;
1744         info->flags = FBINFO_FLAG_DEFAULT;
1745
1746         par->lcd_on = default_lcd_on;
1747         par->crt_on = default_crt_on;
1748
1749         var = default_var;
1750 #ifdef CONFIG_PPC_PMAC
1751         if (_machine == _MACH_Pmac) {
1752                 /* Indicate sleep capability */
1753                 if (par->chip_gen == rage_M3) {
1754                         pmac_call_feature(PMAC_FTR_DEVICE_CAN_WAKE, NULL, 0, 1);
1755                         pmac_set_early_video_resume(aty128_early_resume, par);
1756                 }
1757
1758                 /* Find default mode */
1759                 if (mode_option) {
1760                         if (!mac_find_mode(&var, info, mode_option, 8))
1761                                 var = default_var;
1762                 } else {
1763                         if (default_vmode <= 0 || default_vmode > VMODE_MAX)
1764                                 default_vmode = VMODE_1024_768_60;
1765
1766                         /* iMacs need that resolution
1767                          * PowerMac2,1 first r128 iMacs
1768                          * PowerMac2,2 summer 2000 iMacs
1769                          * PowerMac4,1 january 2001 iMacs "flower power"
1770                          */
1771                         if (machine_is_compatible("PowerMac2,1") ||
1772                             machine_is_compatible("PowerMac2,2") ||
1773                             machine_is_compatible("PowerMac4,1"))
1774                                 default_vmode = VMODE_1024_768_75;
1775
1776                         /* iBook SE */
1777                         if (machine_is_compatible("PowerBook2,2"))
1778                                 default_vmode = VMODE_800_600_60;
1779
1780                         /* PowerBook Firewire (Pismo), iBook Dual USB */
1781                         if (machine_is_compatible("PowerBook3,1") ||
1782                             machine_is_compatible("PowerBook4,1"))
1783                                 default_vmode = VMODE_1024_768_60;
1784
1785                         /* PowerBook Titanium */
1786                         if (machine_is_compatible("PowerBook3,2"))
1787                                 default_vmode = VMODE_1152_768_60;
1788
1789                         if (default_cmode > 16)
1790                             default_cmode = CMODE_32;
1791                         else if (default_cmode > 8)
1792                             default_cmode = CMODE_16;
1793                         else
1794                             default_cmode = CMODE_8;
1795
1796                         if (mac_vmode_to_var(default_vmode, default_cmode, &var))
1797                                 var = default_var;
1798                 }
1799         } else
1800 #endif /* CONFIG_PPC_PMAC */
1801         {
1802                 if (mode_option)
1803                         if (fb_find_mode(&var, info, mode_option, NULL,
1804                                          0, &defaultmode, 8) == 0)
1805                                 var = default_var;
1806         }
1807
1808         var.accel_flags &= ~FB_ACCELF_TEXT;
1809 //      var.accel_flags |= FB_ACCELF_TEXT;/* FIXME Will add accel later */
1810
1811         if (aty128fb_check_var(&var, info)) {
1812                 printk(KERN_ERR "aty128fb: Cannot set default mode.\n");
1813                 return 0;
1814         }
1815
1816         /* setup the DAC the way we like it */
1817         dac = aty_ld_le32(DAC_CNTL);
1818         dac |= (DAC_8BIT_EN | DAC_RANGE_CNTL);
1819         dac |= DAC_MASK;
1820         if (par->chip_gen == rage_M3)
1821                 dac |= DAC_PALETTE2_SNOOP_EN;
1822         aty_st_le32(DAC_CNTL, dac);
1823
1824         /* turn off bus mastering, just in case */
1825         aty_st_le32(BUS_CNTL, aty_ld_le32(BUS_CNTL) | BUS_MASTER_DIS);
1826
1827         info->var = var;
1828         fb_alloc_cmap(&info->cmap, 256, 0);
1829
1830         var.activate = FB_ACTIVATE_NOW;
1831
1832         aty128_init_engine(par);
1833
1834         if (register_framebuffer(info) < 0)
1835                 return 0;
1836
1837 #ifdef CONFIG_PMAC_BACKLIGHT
1838         /* Could be extended to Rage128Pro LVDS output too */
1839         if (par->chip_gen == rage_M3)
1840                 register_backlight_controller(&aty128_backlight_controller, par, "ati");
1841 #endif /* CONFIG_PMAC_BACKLIGHT */
1842
1843         par->pm_reg = pci_find_capability(pdev, PCI_CAP_ID_PM);
1844         par->pdev = pdev;
1845         par->asleep = 0;
1846         par->lock_blank = 0;
1847
1848         printk(KERN_INFO "fb%d: %s frame buffer device on %s\n",
1849                info->node, info->fix.id, video_card);
1850
1851         return 1;       /* success! */
1852 }
1853
1854 #ifdef CONFIG_PCI
1855 /* register a card    ++ajoshi */
1856 static int __init aty128_probe(struct pci_dev *pdev, const struct pci_device_id *ent)
1857 {
1858         unsigned long fb_addr, reg_addr;
1859         struct aty128fb_par *par;
1860         struct fb_info *info;
1861         int err;
1862 #ifndef __sparc__
1863         void __iomem *bios = NULL;
1864 #endif
1865
1866         /* Enable device in PCI config */
1867         if ((err = pci_enable_device(pdev))) {
1868                 printk(KERN_ERR "aty128fb: Cannot enable PCI device: %d\n",
1869                                 err);
1870                 return -ENODEV;
1871         }
1872
1873         fb_addr = pci_resource_start(pdev, 0);
1874         if (!request_mem_region(fb_addr, pci_resource_len(pdev, 0),
1875                                 "aty128fb FB")) {
1876                 printk(KERN_ERR "aty128fb: cannot reserve frame "
1877                                 "buffer memory\n");
1878                 return -ENODEV;
1879         }
1880
1881         reg_addr = pci_resource_start(pdev, 2);
1882         if (!request_mem_region(reg_addr, pci_resource_len(pdev, 2),
1883                                 "aty128fb MMIO")) {
1884                 printk(KERN_ERR "aty128fb: cannot reserve MMIO region\n");
1885                 goto err_free_fb;
1886         }
1887
1888         /* We have the resources. Now virtualize them */
1889         info = framebuffer_alloc(sizeof(struct aty128fb_par), &pdev->dev);
1890         if (info == NULL) {
1891                 printk(KERN_ERR "aty128fb: can't alloc fb_info_aty128\n");
1892                 goto err_free_mmio;
1893         }
1894         par = info->par;
1895
1896         info->pseudo_palette = par->pseudo_palette;
1897         info->fix = aty128fb_fix;
1898
1899         /* Virtualize mmio region */
1900         info->fix.mmio_start = reg_addr;
1901         par->regbase = ioremap(reg_addr, pci_resource_len(pdev, 2));
1902         if (!par->regbase)
1903                 goto err_free_info;
1904
1905         /* Grab memory size from the card */
1906         // How does this relate to the resource length from the PCI hardware?
1907         par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
1908
1909         /* Virtualize the framebuffer */
1910         info->screen_base = ioremap(fb_addr, par->vram_size);
1911         if (!info->screen_base)
1912                 goto err_unmap_out;
1913
1914         /* Set up info->fix */
1915         info->fix = aty128fb_fix;
1916         info->fix.smem_start = fb_addr;
1917         info->fix.smem_len = par->vram_size;
1918         info->fix.mmio_start = reg_addr;
1919
1920         /* If we can't test scratch registers, something is seriously wrong */
1921         if (!register_test(par)) {
1922                 printk(KERN_ERR "aty128fb: Can't write to video register!\n");
1923                 goto err_out;
1924         }
1925
1926 #ifndef __sparc__
1927         bios = aty128_map_ROM(par, pdev);
1928 #ifdef CONFIG_X86
1929         if (bios == NULL)
1930                 bios = aty128_find_mem_vbios(par);
1931 #endif
1932         if (bios == NULL)
1933                 printk(KERN_INFO "aty128fb: BIOS not located, guessing timings.\n");
1934         else {
1935                 printk(KERN_INFO "aty128fb: Rage128 BIOS located\n");
1936                 aty128_get_pllinfo(par, bios);
1937                 pci_unmap_rom(pdev, bios);
1938         }
1939 #endif /* __sparc__ */
1940
1941         aty128_timings(par);
1942         pci_set_drvdata(pdev, info);
1943
1944         if (!aty128_init(pdev, ent))
1945                 goto err_out;
1946
1947 #ifdef CONFIG_MTRR
1948         if (mtrr) {
1949                 par->mtrr.vram = mtrr_add(info->fix.smem_start,
1950                                 par->vram_size, MTRR_TYPE_WRCOMB, 1);
1951                 par->mtrr.vram_valid = 1;
1952                 /* let there be speed */
1953                 printk(KERN_INFO "aty128fb: Rage128 MTRR set to ON\n");
1954         }
1955 #endif /* CONFIG_MTRR */
1956         return 0;
1957
1958 err_out:
1959         iounmap(info->screen_base);
1960 err_unmap_out:
1961         iounmap(par->regbase);
1962 err_free_info:
1963         framebuffer_release(info);
1964 err_free_mmio:
1965         release_mem_region(pci_resource_start(pdev, 2),
1966                         pci_resource_len(pdev, 2));
1967 err_free_fb:
1968         release_mem_region(pci_resource_start(pdev, 0),
1969                         pci_resource_len(pdev, 0));
1970         return -ENODEV;
1971 }
1972
1973 static void __devexit aty128_remove(struct pci_dev *pdev)
1974 {
1975         struct fb_info *info = pci_get_drvdata(pdev);
1976         struct aty128fb_par *par;
1977
1978         if (!info)
1979                 return;
1980
1981         par = info->par;
1982
1983         unregister_framebuffer(info);
1984 #ifdef CONFIG_MTRR
1985         if (par->mtrr.vram_valid)
1986                 mtrr_del(par->mtrr.vram, info->fix.smem_start,
1987                          par->vram_size);
1988 #endif /* CONFIG_MTRR */
1989         iounmap(par->regbase);
1990         iounmap(info->screen_base);
1991
1992         release_mem_region(pci_resource_start(pdev, 0),
1993                            pci_resource_len(pdev, 0));
1994         release_mem_region(pci_resource_start(pdev, 2),
1995                            pci_resource_len(pdev, 2));
1996         framebuffer_release(info);
1997 }
1998 #endif /* CONFIG_PCI */
1999
2000
2001
2002     /*
2003      *  Blank the display.
2004      */
2005 static int aty128fb_blank(int blank, struct fb_info *fb)
2006 {
2007         struct aty128fb_par *par = fb->par;
2008         u8 state = 0;
2009
2010         if (par->lock_blank || par->asleep)
2011                 return 0;
2012
2013 #ifdef CONFIG_PMAC_BACKLIGHT
2014         if ((_machine == _MACH_Pmac) && blank)
2015                 set_backlight_enable(0);
2016 #endif /* CONFIG_PMAC_BACKLIGHT */
2017
2018         if (blank & FB_BLANK_VSYNC_SUSPEND)
2019                 state |= 2;
2020         if (blank & FB_BLANK_HSYNC_SUSPEND)
2021                 state |= 1;
2022         if (blank & FB_BLANK_POWERDOWN)
2023                 state |= 4;
2024
2025         aty_st_8(CRTC_EXT_CNTL+1, state);
2026
2027         if (par->chip_gen == rage_M3) {
2028                 aty128_set_crt_enable(par, par->crt_on && !blank);
2029                 aty128_set_lcd_enable(par, par->lcd_on && !blank);
2030         }
2031 #ifdef CONFIG_PMAC_BACKLIGHT
2032         if ((_machine == _MACH_Pmac) && !blank)
2033                 set_backlight_enable(1);
2034 #endif /* CONFIG_PMAC_BACKLIGHT */
2035         return 0;
2036 }
2037
2038 /*
2039  *  Set a single color register. The values supplied are already
2040  *  rounded down to the hardware's capabilities (according to the
2041  *  entries in the var structure). Return != 0 for invalid regno.
2042  */
2043 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
2044                               u_int transp, struct fb_info *info)
2045 {
2046         struct aty128fb_par *par = info->par;
2047
2048         if (regno > 255
2049             || (par->crtc.depth == 16 && regno > 63)
2050             || (par->crtc.depth == 15 && regno > 31))
2051                 return 1;
2052
2053         red >>= 8;
2054         green >>= 8;
2055         blue >>= 8;
2056
2057         if (regno < 16) {
2058                 int i;
2059                 u32 *pal = info->pseudo_palette;
2060
2061                 switch (par->crtc.depth) {
2062                 case 15:
2063                         pal[regno] = (regno << 10) | (regno << 5) | regno;
2064                         break;
2065                 case 16:
2066                         pal[regno] = (regno << 11) | (regno << 6) | regno;
2067                         break;
2068                 case 24:
2069                         pal[regno] = (regno << 16) | (regno << 8) | regno;
2070                         break;
2071                 case 32:
2072                         i = (regno << 8) | regno;
2073                         pal[regno] = (i << 16) | i;
2074                         break;
2075                 }
2076         }
2077
2078         if (par->crtc.depth == 16 && regno > 0) {
2079                 /*
2080                  * With the 5-6-5 split of bits for RGB at 16 bits/pixel, we
2081                  * have 32 slots for R and B values but 64 slots for G values.
2082                  * Thus the R and B values go in one slot but the G value
2083                  * goes in a different slot, and we have to avoid disturbing
2084                  * the other fields in the slots we touch.
2085                  */
2086                 par->green[regno] = green;
2087                 if (regno < 32) {
2088                         par->red[regno] = red;
2089                         par->blue[regno] = blue;
2090                         aty128_st_pal(regno * 8, red, par->green[regno*2],
2091                                       blue, par);
2092                 }
2093                 red = par->red[regno/2];
2094                 blue = par->blue[regno/2];
2095                 regno <<= 2;
2096         } else if (par->crtc.bpp == 16)
2097                 regno <<= 3;
2098         aty128_st_pal(regno, red, green, blue, par);
2099
2100         return 0;
2101 }
2102
2103 #define ATY_MIRROR_LCD_ON       0x00000001
2104 #define ATY_MIRROR_CRT_ON       0x00000002
2105
2106 /* out param: u32*      backlight value: 0 to 15 */
2107 #define FBIO_ATY128_GET_MIRROR  _IOR('@', 1, __u32)
2108 /* in param: u32*       backlight value: 0 to 15 */
2109 #define FBIO_ATY128_SET_MIRROR  _IOW('@', 2, __u32)
2110
2111 static int aty128fb_ioctl(struct inode *inode, struct file *file, u_int cmd,
2112                           u_long arg, struct fb_info *info)
2113 {
2114         struct aty128fb_par *par = info->par;
2115         u32 value;
2116         int rc;
2117
2118         switch (cmd) {
2119         case FBIO_ATY128_SET_MIRROR:
2120                 if (par->chip_gen != rage_M3)
2121                         return -EINVAL;
2122                 rc = get_user(value, (__u32 __user *)arg);
2123                 if (rc)
2124                         return rc;
2125                 par->lcd_on = (value & 0x01) != 0;
2126                 par->crt_on = (value & 0x02) != 0;
2127                 if (!par->crt_on && !par->lcd_on)
2128                         par->lcd_on = 1;
2129                 aty128_set_crt_enable(par, par->crt_on);
2130                 aty128_set_lcd_enable(par, par->lcd_on);
2131                 return 0;
2132         case FBIO_ATY128_GET_MIRROR:
2133                 if (par->chip_gen != rage_M3)
2134                         return -EINVAL;
2135                 value = (par->crt_on << 1) | par->lcd_on;
2136                 return put_user(value, (__u32 __user *)arg);
2137         }
2138         return -EINVAL;
2139 }
2140
2141 #ifdef CONFIG_PMAC_BACKLIGHT
2142 static int backlight_conv[] = {
2143         0xff, 0xc0, 0xb5, 0xaa, 0x9f, 0x94, 0x89, 0x7e,
2144         0x73, 0x68, 0x5d, 0x52, 0x47, 0x3c, 0x31, 0x24
2145 };
2146
2147 /* We turn off the LCD completely instead of just dimming the backlight.
2148  * This provides greater power saving and the display is useless without
2149  * backlight anyway
2150  */
2151 #define BACKLIGHT_LVDS_OFF
2152 /* That one prevents proper CRT output with LCD off */
2153 #undef BACKLIGHT_DAC_OFF
2154
2155 static int aty128_set_backlight_enable(int on, int level, void *data)
2156 {
2157         struct aty128fb_par *par = data;
2158         unsigned int reg = aty_ld_le32(LVDS_GEN_CNTL);
2159
2160         if (!par->lcd_on)
2161                 on = 0;
2162         reg |= LVDS_BL_MOD_EN | LVDS_BLON;
2163         if (on && level > BACKLIGHT_OFF) {
2164                 reg |= LVDS_DIGION;
2165                 if (!(reg & LVDS_ON)) {
2166                         reg &= ~LVDS_BLON;
2167                         aty_st_le32(LVDS_GEN_CNTL, reg);
2168                         (void)aty_ld_le32(LVDS_GEN_CNTL);
2169                         mdelay(10);
2170                         reg |= LVDS_BLON;
2171                         aty_st_le32(LVDS_GEN_CNTL, reg);
2172                 }
2173                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
2174                 reg |= (backlight_conv[level] << LVDS_BL_MOD_LEVEL_SHIFT);
2175 #ifdef BACKLIGHT_LVDS_OFF
2176                 reg |= LVDS_ON | LVDS_EN;
2177                 reg &= ~LVDS_DISPLAY_DIS;
2178 #endif
2179                 aty_st_le32(LVDS_GEN_CNTL, reg);
2180 #ifdef BACKLIGHT_DAC_OFF
2181                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & (~DAC_PDWN));
2182 #endif
2183         } else {
2184                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
2185                 reg |= (backlight_conv[0] << LVDS_BL_MOD_LEVEL_SHIFT);
2186 #ifdef BACKLIGHT_LVDS_OFF
2187                 reg |= LVDS_DISPLAY_DIS;
2188                 aty_st_le32(LVDS_GEN_CNTL, reg);
2189                 (void)aty_ld_le32(LVDS_GEN_CNTL);
2190                 udelay(10);
2191                 reg &= ~(LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION);
2192 #endif
2193                 aty_st_le32(LVDS_GEN_CNTL, reg);
2194 #ifdef BACKLIGHT_DAC_OFF
2195                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PDWN);
2196 #endif
2197         }
2198
2199         return 0;
2200 }
2201
2202 static int aty128_set_backlight_level(int level, void* data)
2203 {
2204         return aty128_set_backlight_enable(1, level, data);
2205 }
2206 #endif /* CONFIG_PMAC_BACKLIGHT */
2207
2208 #if 0
2209     /*
2210      *  Accelerated functions
2211      */
2212
2213 static inline void aty128_rectcopy(int srcx, int srcy, int dstx, int dsty,
2214                                    u_int width, u_int height,
2215                                    struct fb_info_aty128 *par)
2216 {
2217     u32 save_dp_datatype, save_dp_cntl, dstval;
2218
2219     if (!width || !height)
2220         return;
2221
2222     dstval = depth_to_dst(par->current_par.crtc.depth);
2223     if (dstval == DST_24BPP) {
2224         srcx *= 3;
2225         dstx *= 3;
2226         width *= 3;
2227     } else if (dstval == -EINVAL) {
2228         printk("aty128fb: invalid depth or RGBA\n");
2229         return;
2230     }
2231
2232     wait_for_fifo(2, par);
2233     save_dp_datatype = aty_ld_le32(DP_DATATYPE);
2234     save_dp_cntl     = aty_ld_le32(DP_CNTL);
2235
2236     wait_for_fifo(6, par);
2237     aty_st_le32(SRC_Y_X, (srcy << 16) | srcx);
2238     aty_st_le32(DP_MIX, ROP3_SRCCOPY | DP_SRC_RECT);
2239     aty_st_le32(DP_CNTL, DST_X_LEFT_TO_RIGHT | DST_Y_TOP_TO_BOTTOM);
2240     aty_st_le32(DP_DATATYPE, save_dp_datatype | dstval | SRC_DSTCOLOR);
2241
2242     aty_st_le32(DST_Y_X, (dsty << 16) | dstx);
2243     aty_st_le32(DST_HEIGHT_WIDTH, (height << 16) | width);
2244
2245     par->blitter_may_be_busy = 1;
2246
2247     wait_for_fifo(2, par);
2248     aty_st_le32(DP_DATATYPE, save_dp_datatype);
2249     aty_st_le32(DP_CNTL, save_dp_cntl);
2250 }
2251
2252
2253     /*
2254      * Text mode accelerated functions
2255      */
2256
2257 static void fbcon_aty128_bmove(struct display *p, int sy, int sx, int dy, int dx,
2258                         int height, int width)
2259 {
2260     sx     *= fontwidth(p);
2261     sy     *= fontheight(p);
2262     dx     *= fontwidth(p);
2263     dy     *= fontheight(p);
2264     width  *= fontwidth(p);
2265     height *= fontheight(p);
2266
2267     aty128_rectcopy(sx, sy, dx, dy, width, height,
2268                         (struct fb_info_aty128 *)p->fb_info);
2269 }
2270 #endif /* 0 */
2271
2272 static void aty128_set_suspend(struct aty128fb_par *par, int suspend)
2273 {
2274         u32     pmgt;
2275         u16     pwr_command;
2276         struct pci_dev *pdev = par->pdev;
2277
2278         if (!par->pm_reg)
2279                 return;
2280
2281         /* Set the chip into the appropriate suspend mode (we use D2,
2282          * D3 would require a complete re-initialisation of the chip,
2283          * including PCI config registers, clocks, AGP configuration, ...)
2284          */
2285         if (suspend) {
2286                 /* Make sure CRTC2 is reset. Remove that the day we decide to
2287                  * actually use CRTC2 and replace it with real code for disabling
2288                  * the CRTC2 output during sleep
2289                  */
2290                 aty_st_le32(CRTC2_GEN_CNTL, aty_ld_le32(CRTC2_GEN_CNTL) &
2291                         ~(CRTC2_EN));
2292
2293                 /* Set the power management mode to be PCI based */
2294                 /* Use this magic value for now */
2295                 pmgt = 0x0c005407;
2296                 aty_st_pll(POWER_MANAGEMENT, pmgt);
2297                 (void)aty_ld_pll(POWER_MANAGEMENT);
2298                 aty_st_le32(BUS_CNTL1, 0x00000010);
2299                 aty_st_le32(MEM_POWER_MISC, 0x0c830000);
2300                 mdelay(100);
2301                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2302                 /* Switch PCI power management to D2 */
2303                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL,
2304                         (pwr_command & ~PCI_PM_CTRL_STATE_MASK) | 2);
2305                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2306         } else {
2307                 /* Switch back PCI power management to D0 */
2308                 mdelay(100);
2309                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL, 0);
2310                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2311                 mdelay(100);
2312         }
2313 }
2314
2315 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state)
2316 {
2317         struct fb_info *info = pci_get_drvdata(pdev);
2318         struct aty128fb_par *par = info->par;
2319
2320         /* We don't do anything but D2, for now we return 0, but
2321          * we may want to change that. How do we know if the BIOS
2322          * can properly take care of D3 ? Also, with swsusp, we
2323          * know we'll be rebooted, ...
2324          */
2325 #ifndef CONFIG_PPC_PMAC
2326         /* HACK ALERT ! Once I find a proper way to say to each driver
2327          * individually what will happen with it's PCI slot, I'll change
2328          * that. On laptops, the AGP slot is just unclocked, so D2 is
2329          * expected, while on desktops, the card is powered off
2330          */
2331         return 0;
2332 #endif /* CONFIG_PPC_PMAC */
2333
2334         if (state.event == pdev->dev.power.power_state.event)
2335                 return 0;
2336
2337         printk(KERN_DEBUG "aty128fb: suspending...\n");
2338
2339         acquire_console_sem();
2340
2341         fb_set_suspend(info, 1);
2342
2343         /* Make sure engine is reset */
2344         wait_for_idle(par);
2345         aty128_reset_engine(par);
2346         wait_for_idle(par);
2347
2348         /* Blank display and LCD */
2349         aty128fb_blank(VESA_POWERDOWN, info);
2350
2351         /* Sleep */
2352         par->asleep = 1;
2353         par->lock_blank = 1;
2354
2355 #ifdef CONFIG_PPC_PMAC
2356         /* On powermac, we have hooks to properly suspend/resume AGP now,
2357          * use them here. We'll ultimately need some generic support here,
2358          * but the generic code isn't quite ready for that yet
2359          */
2360         pmac_suspend_agp_for_card(pdev);
2361 #endif /* CONFIG_PPC_PMAC */
2362
2363         /* We need a way to make sure the fbdev layer will _not_ touch the
2364          * framebuffer before we put the chip to suspend state. On 2.4, I
2365          * used dummy fb ops, 2.5 need proper support for this at the
2366          * fbdev level
2367          */
2368         if (state.event != PM_EVENT_ON)
2369                 aty128_set_suspend(par, 1);
2370
2371         release_console_sem();
2372
2373         pdev->dev.power.power_state = state;
2374
2375         return 0;
2376 }
2377
2378 static int aty128_do_resume(struct pci_dev *pdev)
2379 {
2380         struct fb_info *info = pci_get_drvdata(pdev);
2381         struct aty128fb_par *par = info->par;
2382
2383         if (pdev->dev.power.power_state.event == PM_EVENT_ON)
2384                 return 0;
2385
2386         /* Wakeup chip */
2387         aty128_set_suspend(par, 0);
2388         par->asleep = 0;
2389
2390         /* Restore display & engine */
2391         aty128_reset_engine(par);
2392         wait_for_idle(par);
2393         aty128fb_set_par(info);
2394         fb_pan_display(info, &info->var);
2395         fb_set_cmap(&info->cmap, info);
2396
2397         /* Refresh */
2398         fb_set_suspend(info, 0);
2399
2400         /* Unblank */
2401         par->lock_blank = 0;
2402         aty128fb_blank(0, info);
2403
2404 #ifdef CONFIG_PPC_PMAC
2405         /* On powermac, we have hooks to properly suspend/resume AGP now,
2406          * use them here. We'll ultimately need some generic support here,
2407          * but the generic code isn't quite ready for that yet
2408          */
2409         pmac_resume_agp_for_card(pdev);
2410 #endif /* CONFIG_PPC_PMAC */
2411
2412         pdev->dev.power.power_state = PMSG_ON;
2413
2414         printk(KERN_DEBUG "aty128fb: resumed !\n");
2415
2416         return 0;
2417 }
2418
2419 static int aty128_pci_resume(struct pci_dev *pdev)
2420 {
2421         int rc;
2422
2423         acquire_console_sem();
2424         rc = aty128_do_resume(pdev);
2425         release_console_sem();
2426
2427         return rc;
2428 }
2429
2430
2431 static int __init aty128fb_init(void)
2432 {
2433 #ifndef MODULE
2434         char *option = NULL;
2435
2436         if (fb_get_options("aty128fb", &option))
2437                 return -ENODEV;
2438         aty128fb_setup(option);
2439 #endif
2440
2441         return pci_register_driver(&aty128fb_driver);
2442 }
2443
2444 static void __exit aty128fb_exit(void)
2445 {
2446         pci_unregister_driver(&aty128fb_driver);
2447 }
2448
2449 module_init(aty128fb_init);
2450
2451 module_exit(aty128fb_exit);
2452
2453 MODULE_AUTHOR("(c)1999-2003 Brad Douglas <brad@neruo.com>");
2454 MODULE_DESCRIPTION("FBDev driver for ATI Rage128 / Pro cards");
2455 MODULE_LICENSE("GPL");
2456 module_param(mode_option, charp, 0);
2457 MODULE_PARM_DESC(mode_option, "Specify resolution as \"<xres>x<yres>[-<bpp>][@<refresh>]\" ");
2458 #ifdef CONFIG_MTRR
2459 module_param_named(nomtrr, mtrr, invbool, 0);
2460 MODULE_PARM_DESC(nomtrr, "bool: Disable MTRR support (0 or 1=disabled) (default=0)");
2461 #endif
2462