drivers/staging/iio/adc/ad7192.c

   1 /*
   2  * AD7190 AD7192 AD7193 AD7195 SPI ADC driver
   3  *
   4  * Copyright 2011-2015 Analog Devices Inc.
   5  *
   6  * Licensed under the GPL-2.
   7  */
   8
   9 #include <linux/interrupt.h>
  10 #include <linux/device.h>
  11 #include <linux/kernel.h>
  12 #include <linux/slab.h>
  13 #include <linux/sysfs.h>
  14 #include <linux/spi/spi.h>
  15 #include <linux/regulator/consumer.h>
  16 #include <linux/err.h>
  17 #include <linux/sched.h>
  18 #include <linux/delay.h>
  19
  20 #include <linux/iio/iio.h>
  21 #include <linux/iio/sysfs.h>
  22 #include <linux/iio/buffer.h>
  23 #include <linux/iio/trigger.h>
  24 #include <linux/iio/trigger_consumer.h>
  25 #include <linux/iio/triggered_buffer.h>
  26 #include <linux/iio/adc/ad_sigma_delta.h>
  27
  28 #include "ad7192.h"
  29
  30 /* Registers */
  31 #define AD7192_REG_COMM         0 /* Communications Register (WO, 8-bit) */
  32 #define AD7192_REG_STAT         0 /* Status Register         (RO, 8-bit) */
  33 #define AD7192_REG_MODE         1 /* Mode Register           (RW, 24-bit */
  34 #define AD7192_REG_CONF         2 /* Configuration Register  (RW, 24-bit) */
  35 #define AD7192_REG_DATA         3 /* Data Register           (RO, 24/32-bit) */
  36 #define AD7192_REG_ID           4 /* ID Register             (RO, 8-bit) */
  37 #define AD7192_REG_GPOCON       5 /* GPOCON Register         (RO, 8-bit) */
  38 #define AD7192_REG_OFFSET       6 /* Offset Register         (RW, 16-bit */
  39                                   /* (AD7792)/24-bit (AD7192)) */
  40 #define AD7192_REG_FULLSALE     7 /* Full-Scale Register */
  41                                   /* (RW, 16-bit (AD7792)/24-bit (AD7192)) */
  42
  43 /* Communications Register Bit Designations (AD7192_REG_COMM) */
  44 #define AD7192_COMM_WEN         BIT(7) /* Write Enable */
  45 #define AD7192_COMM_WRITE       0 /* Write Operation */
  46 #define AD7192_COMM_READ        BIT(6) /* Read Operation */
  47 #define AD7192_COMM_ADDR(x)     (((x) & 0x7) << 3) /* Register Address */
  48 #define AD7192_COMM_CREAD       BIT(2) /* Continuous Read of Data Register */
  49
  50 /* Status Register Bit Designations (AD7192_REG_STAT) */
  51 #define AD7192_STAT_RDY         BIT(7) /* Ready */
  52 #define AD7192_STAT_ERR         BIT(6) /* Error (Overrange, Underrange) */
  53 #define AD7192_STAT_NOREF       BIT(5) /* Error no external reference */
  54 #define AD7192_STAT_PARITY      BIT(4) /* Parity */
  55 #define AD7192_STAT_CH3         BIT(2) /* Channel 3 */
  56 #define AD7192_STAT_CH2         BIT(1) /* Channel 2 */
  57 #define AD7192_STAT_CH1         BIT(0) /* Channel 1 */
  58
  59 /* Mode Register Bit Designations (AD7192_REG_MODE) */
  60 #define AD7192_MODE_SEL(x)      (((x) & 0x7) << 21) /* Operation Mode Select */
  61 #define AD7192_MODE_SEL_MASK    (0x7 << 21) /* Operation Mode Select Mask */
  62 #define AD7192_MODE_DAT_STA     BIT(20) /* Status Register transmission */
  63 #define AD7192_MODE_CLKSRC(x)   (((x) & 0x3) << 18) /* Clock Source Select */
  64 #define AD7192_MODE_SINC3       BIT(15) /* SINC3 Filter Select */
  65 #define AD7192_MODE_ACX         BIT(14) /* AC excitation enable(AD7195 only)*/
  66 #define AD7192_MODE_ENPAR       BIT(13) /* Parity Enable */
  67 #define AD7192_MODE_CLKDIV      BIT(12) /* Clock divide by 2 (AD7190/2 only)*/
  68 #define AD7192_MODE_SCYCLE      BIT(11) /* Single cycle conversion */
  69 #define AD7192_MODE_REJ60       BIT(10) /* 50/60Hz notch filter */
  70 #define AD7192_MODE_RATE(x)     ((x) & 0x3FF) /* Filter Update Rate Select */
  71
  72 /* Mode Register: AD7192_MODE_SEL options */
  73 #define AD7192_MODE_CONT                0 /* Continuous Conversion Mode */
  74 #define AD7192_MODE_SINGLE              1 /* Single Conversion Mode */
  75 #define AD7192_MODE_IDLE                2 /* Idle Mode */
  76 #define AD7192_MODE_PWRDN               3 /* Power-Down Mode */
  77 #define AD7192_MODE_CAL_INT_ZERO        4 /* Internal Zero-Scale Calibration */
  78 #define AD7192_MODE_CAL_INT_FULL        5 /* Internal Full-Scale Calibration */
  79 #define AD7192_MODE_CAL_SYS_ZERO        6 /* System Zero-Scale Calibration */
  80 #define AD7192_MODE_CAL_SYS_FULL        7 /* System Full-Scale Calibration */
  81
  82 /* Mode Register: AD7192_MODE_CLKSRC options */
  83 #define AD7192_CLK_EXT_MCLK1_2          0 /* External 4.92 MHz Clock connected*/
  84                                           /* from MCLK1 to MCLK2 */
  85 #define AD7192_CLK_EXT_MCLK2            1 /* External Clock applied to MCLK2 */
  86 #define AD7192_CLK_INT                  2 /* Internal 4.92 MHz Clock not */
  87                                           /* available at the MCLK2 pin */
  88 #define AD7192_CLK_INT_CO               3 /* Internal 4.92 MHz Clock available*/
  89                                           /* at the MCLK2 pin */
  90
  91 /* Configuration Register Bit Designations (AD7192_REG_CONF) */
  92
  93 #define AD7192_CONF_CHOP        BIT(23) /* CHOP enable */
  94 #define AD7192_CONF_REFSEL      BIT(20) /* REFIN1/REFIN2 Reference Select */
  95 #define AD7192_CONF_CHAN(x)     ((x) << 8) /* Channel select */
  96 #define AD7192_CONF_CHAN_MASK   (0x7FF << 8) /* Channel select mask */
  97 #define AD7192_CONF_BURN        BIT(7) /* Burnout current enable */
  98 #define AD7192_CONF_REFDET      BIT(6) /* Reference detect enable */
  99 #define AD7192_CONF_BUF         BIT(4) /* Buffered Mode Enable */
 100 #define AD7192_CONF_UNIPOLAR    BIT(3) /* Unipolar/Bipolar Enable */
 101 #define AD7192_CONF_GAIN(x)     ((x) & 0x7) /* Gain Select */
 102
 103 #define AD7192_CH_AIN1P_AIN2M   BIT(0) /* AIN1(+) - AIN2(-) */
 104 #define AD7192_CH_AIN3P_AIN4M   BIT(1) /* AIN3(+) - AIN4(-) */
 105 #define AD7192_CH_TEMP          BIT(2) /* Temp Sensor */
 106 #define AD7192_CH_AIN2P_AIN2M   BIT(3) /* AIN2(+) - AIN2(-) */
 107 #define AD7192_CH_AIN1          BIT(4) /* AIN1 - AINCOM */
 108 #define AD7192_CH_AIN2          BIT(5) /* AIN2 - AINCOM */
 109 #define AD7192_CH_AIN3          BIT(6) /* AIN3 - AINCOM */
 110 #define AD7192_CH_AIN4          BIT(7) /* AIN4 - AINCOM */
 111
 112 #define AD7193_CH_AIN1P_AIN2M   0x000  /* AIN1(+) - AIN2(-) */
 113 #define AD7193_CH_AIN3P_AIN4M   0x001  /* AIN3(+) - AIN4(-) */
 114 #define AD7193_CH_AIN5P_AIN6M   0x002  /* AIN5(+) - AIN6(-) */
 115 #define AD7193_CH_AIN7P_AIN8M   0x004  /* AIN7(+) - AIN8(-) */
 116 #define AD7193_CH_TEMP          0x100 /* Temp senseor */
 117 #define AD7193_CH_AIN2P_AIN2M   0x200 /* AIN2(+) - AIN2(-) */
 118 #define AD7193_CH_AIN1          0x401 /* AIN1 - AINCOM */
 119 #define AD7193_CH_AIN2          0x402 /* AIN2 - AINCOM */
 120 #define AD7193_CH_AIN3          0x404 /* AIN3 - AINCOM */
 121 #define AD7193_CH_AIN4          0x408 /* AIN4 - AINCOM */
 122 #define AD7193_CH_AIN5          0x410 /* AIN5 - AINCOM */
 123 #define AD7193_CH_AIN6          0x420 /* AIN6 - AINCOM */
 124 #define AD7193_CH_AIN7          0x440 /* AIN7 - AINCOM */
 125 #define AD7193_CH_AIN8          0x480 /* AIN7 - AINCOM */
 126 #define AD7193_CH_AINCOM        0x600 /* AINCOM - AINCOM */
 127
 128 /* ID Register Bit Designations (AD7192_REG_ID) */
 129 #define ID_AD7190               0x4
 130 #define ID_AD7192               0x0
 131 #define ID_AD7193               0x2
 132 #define ID_AD7195               0x6
 133 #define AD7192_ID_MASK          0x0F
 134
 135 /* GPOCON Register Bit Designations (AD7192_REG_GPOCON) */
 136 #define AD7192_GPOCON_BPDSW     BIT(6) /* Bridge power-down switch enable */
 137 #define AD7192_GPOCON_GP32EN    BIT(5) /* Digital Output P3 and P2 enable */
 138 #define AD7192_GPOCON_GP10EN    BIT(4) /* Digital Output P1 and P0 enable */
 139 #define AD7192_GPOCON_P3DAT     BIT(3) /* P3 state */
 140 #define AD7192_GPOCON_P2DAT     BIT(2) /* P2 state */
 141 #define AD7192_GPOCON_P1DAT     BIT(1) /* P1 state */
 142 #define AD7192_GPOCON_P0DAT     BIT(0) /* P0 state */
 143
 144 #define AD7192_EXT_FREQ_MHZ_MIN 2457600
 145 #define AD7192_EXT_FREQ_MHZ_MAX 5120000
 146 #define AD7192_INT_FREQ_MHZ     4915200
 147
 148 /* NOTE:
 149  * The AD7190/2/5 features a dual use data out ready DOUT/RDY output.
 150  * In order to avoid contentions on the SPI bus, it's therefore necessary
 151  * to use spi bus locking.
 152  *
 153  * The DOUT/RDY output must also be wired to an interrupt capable GPIO.
 154  */
 155
 156 struct ad7192_state {
 157         struct regulator                *avdd;
 158         struct regulator                *dvdd;
 159         u16                             int_vref_mv;
 160         u32                             mclk;
 161         u32                             f_order;
 162         u32                             mode;
 163         u32                             conf;
 164         u32                             scale_avail[8][2];
 165         u8                              gpocon;
 166         u8                              devid;
 167         struct mutex                    lock;   /* protect sensor state */
 168
 169         struct ad_sigma_delta           sd;
 170 };
 171
 172 static struct ad7192_state *ad_sigma_delta_to_ad7192(struct ad_sigma_delta *sd)
 173 {
 174         return container_of(sd, struct ad7192_state, sd);
 175 }
 176
 177 static int ad7192_set_channel(struct ad_sigma_delta *sd, unsigned int channel)
 178 {
 179         struct ad7192_state *st = ad_sigma_delta_to_ad7192(sd);
 180
 181         st->conf &= ~AD7192_CONF_CHAN_MASK;
 182         st->conf |= AD7192_CONF_CHAN(channel);
 183
 184         return ad_sd_write_reg(&st->sd, AD7192_REG_CONF, 3, st->conf);
 185 }
 186
 187 static int ad7192_set_mode(struct ad_sigma_delta *sd,
 188                            enum ad_sigma_delta_mode mode)
 189 {
 190         struct ad7192_state *st = ad_sigma_delta_to_ad7192(sd);
 191
 192         st->mode &= ~AD7192_MODE_SEL_MASK;
 193         st->mode |= AD7192_MODE_SEL(mode);
 194
 195         return ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 196 }
 197
 198 static const struct ad_sigma_delta_info ad7192_sigma_delta_info = {
 199         .set_channel = ad7192_set_channel,
 200         .set_mode = ad7192_set_mode,
 201         .has_registers = true,
 202         .addr_shift = 3,
 203         .read_mask = BIT(6),
 204 };
 205
 206 static const struct ad_sd_calib_data ad7192_calib_arr[8] = {
 207         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN1},
 208         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN1},
 209         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN2},
 210         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN2},
 211         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN3},
 212         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN3},
 213         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN4},
 214         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN4}
 215 };
 216
 217 static int ad7192_calibrate_all(struct ad7192_state *st)
 218 {
 219                 return ad_sd_calibrate_all(&st->sd, ad7192_calib_arr,
 220                                 ARRAY_SIZE(ad7192_calib_arr));
 221 }
 222
 223 static inline bool ad7192_valid_external_frequency(u32 freq)
 224 {
 225         return (freq >= AD7192_EXT_FREQ_MHZ_MIN &&
 226                 freq <= AD7192_EXT_FREQ_MHZ_MAX);
 227 }
 228
 229 static int ad7192_setup(struct ad7192_state *st,
 230                         const struct ad7192_platform_data *pdata)
 231 {
 232         struct iio_dev *indio_dev = spi_get_drvdata(st->sd.spi);
 233         unsigned long long scale_uv;
 234         int i, ret, id;
 235
 236         /* reset the serial interface */
 237         ret = ad_sd_reset(&st->sd, 48);
 238         if (ret < 0)
 239                 goto out;
 240         usleep_range(500, 1000); /* Wait for at least 500us */
 241
 242         /* write/read test for device presence */
 243         ret = ad_sd_read_reg(&st->sd, AD7192_REG_ID, 1, &id);
 244         if (ret)
 245                 goto out;
 246
 247         id &= AD7192_ID_MASK;
 248
 249         if (id != st->devid)
 250                 dev_warn(&st->sd.spi->dev, "device ID query failed (0x%X)\n",
 251                          id);
 252
 253         switch (pdata->clock_source_sel) {
 254         case AD7192_CLK_INT:
 255         case AD7192_CLK_INT_CO:
 256                 st->mclk = AD7192_INT_FREQ_MHZ;
 257                 break;
 258         case AD7192_CLK_EXT_MCLK1_2:
 259         case AD7192_CLK_EXT_MCLK2:
 260                 if (ad7192_valid_external_frequency(pdata->ext_clk_hz)) {
 261                         st->mclk = pdata->ext_clk_hz;
 262                         break;
 263                 }
 264                 dev_err(&st->sd.spi->dev, "Invalid frequency setting %u\n",
 265                         pdata->ext_clk_hz);
 266                 ret = -EINVAL;
 267                 goto out;
 268         default:
 269                 ret = -EINVAL;
 270                 goto out;
 271         }
 272
 273         st->mode = AD7192_MODE_SEL(AD7192_MODE_IDLE) |
 274                 AD7192_MODE_CLKSRC(pdata->clock_source_sel) |
 275                 AD7192_MODE_RATE(480);
 276
 277         st->conf = AD7192_CONF_GAIN(0);
 278
 279         if (pdata->rej60_en)
 280                 st->mode |= AD7192_MODE_REJ60;
 281
 282         if (pdata->sinc3_en)
 283                 st->mode |= AD7192_MODE_SINC3;
 284
 285         if (pdata->refin2_en && st->devid != ID_AD7195)
 286                 st->conf |= AD7192_CONF_REFSEL;
 287
 288         if (pdata->chop_en) {
 289                 st->conf |= AD7192_CONF_CHOP;
 290                 if (pdata->sinc3_en)
 291                         st->f_order = 3; /* SINC 3rd order */
 292                 else
 293                         st->f_order = 4; /* SINC 4th order */
 294         } else {
 295                 st->f_order = 1;
 296         }
 297
 298         if (pdata->buf_en)
 299                 st->conf |= AD7192_CONF_BUF;
 300
 301         if (pdata->unipolar_en)
 302                 st->conf |= AD7192_CONF_UNIPOLAR;
 303
 304         if (pdata->burnout_curr_en)
 305                 st->conf |= AD7192_CONF_BURN;
 306
 307         ret = ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 308         if (ret)
 309                 goto out;
 310
 311         ret = ad_sd_write_reg(&st->sd, AD7192_REG_CONF, 3, st->conf);
 312         if (ret)
 313                 goto out;
 314
 315         ret = ad7192_calibrate_all(st);
 316         if (ret)
 317                 goto out;
 318
 319         /* Populate available ADC input ranges */
 320         for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++) {
 321                 scale_uv = ((u64)st->int_vref_mv * 100000000)
 322                         >> (indio_dev->channels[0].scan_type.realbits -
 323                         ((st->conf & AD7192_CONF_UNIPOLAR) ? 0 : 1));
 324                 scale_uv >>= i;
 325
 326                 st->scale_avail[i][1] = do_div(scale_uv, 100000000) * 10;
 327                 st->scale_avail[i][0] = scale_uv;
 328         }
 329
 330         return 0;
 331 out:
 332         dev_err(&st->sd.spi->dev, "setup failed\n");
 333         return ret;
 334 }
 335
 336 static ssize_t
 337 ad7192_show_scale_available(struct device *dev,
 338                             struct device_attribute *attr, char *buf)
 339 {
 340         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 341         struct ad7192_state *st = iio_priv(indio_dev);
 342         int i, len = 0;
 343
 344         for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++)
 345                 len += sprintf(buf + len, "%d.%09u ", st->scale_avail[i][0],
 346                                st->scale_avail[i][1]);
 347
 348         len += sprintf(buf + len, "\n");
 349
 350         return len;
 351 }
 352
 353 static IIO_DEVICE_ATTR_NAMED(in_v_m_v_scale_available,
 354                              in_voltage-voltage_scale_available,
 355                              0444, ad7192_show_scale_available, NULL, 0);
 356
 357 static IIO_DEVICE_ATTR(in_voltage_scale_available, 0444,
 358                        ad7192_show_scale_available, NULL, 0);
 359
 360 static ssize_t ad7192_show_ac_excitation(struct device *dev,
 361                                          struct device_attribute *attr,
 362                                          char *buf)
 363 {
 364         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 365         struct ad7192_state *st = iio_priv(indio_dev);
 366
 367         return sprintf(buf, "%d\n", !!(st->mode & AD7192_MODE_ACX));
 368 }
 369
 370 static ssize_t ad7192_show_bridge_switch(struct device *dev,
 371                                          struct device_attribute *attr,
 372                                          char *buf)
 373 {
 374         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 375         struct ad7192_state *st = iio_priv(indio_dev);
 376
 377         return sprintf(buf, "%d\n", !!(st->gpocon & AD7192_GPOCON_BPDSW));
 378 }
 379
 380 static ssize_t ad7192_set(struct device *dev,
 381                           struct device_attribute *attr,
 382                           const char *buf,
 383                           size_t len)
 384 {
 385         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 386         struct ad7192_state *st = iio_priv(indio_dev);
 387         struct iio_dev_attr *this_attr = to_iio_dev_attr(attr);
 388         int ret;
 389         bool val;
 390
 391         ret = strtobool(buf, &val);
 392         if (ret < 0)
 393                 return ret;
 394
 395         ret = iio_device_claim_direct_mode(indio_dev);
 396         if (ret)
 397                 return ret;
 398
 399         switch ((u32)this_attr->address) {
 400         case AD7192_REG_GPOCON:
 401                 if (val)
 402                         st->gpocon |= AD7192_GPOCON_BPDSW;
 403                 else
 404                         st->gpocon &= ~AD7192_GPOCON_BPDSW;
 405
 406                 ad_sd_write_reg(&st->sd, AD7192_REG_GPOCON, 1, st->gpocon);
 407                 break;
 408         case AD7192_REG_MODE:
 409                 if (val)
 410                         st->mode |= AD7192_MODE_ACX;
 411                 else
 412                         st->mode &= ~AD7192_MODE_ACX;
 413
 414                 ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 415                 break;
 416         default:
 417                 ret = -EINVAL;
 418         }
 419
 420         iio_device_release_direct_mode(indio_dev);
 421
 422         return ret ? ret : len;
 423 }
 424
 425 static IIO_DEVICE_ATTR(bridge_switch_en, 0644,
 426                        ad7192_show_bridge_switch, ad7192_set,
 427                        AD7192_REG_GPOCON);
 428
 429 static IIO_DEVICE_ATTR(ac_excitation_en, 0644,
 430                        ad7192_show_ac_excitation, ad7192_set,
 431                        AD7192_REG_MODE);
 432
 433 static struct attribute *ad7192_attributes[] = {
 434         &iio_dev_attr_in_v_m_v_scale_available.dev_attr.attr,
 435         &iio_dev_attr_in_voltage_scale_available.dev_attr.attr,
 436         &iio_dev_attr_bridge_switch_en.dev_attr.attr,
 437         &iio_dev_attr_ac_excitation_en.dev_attr.attr,
 438         NULL
 439 };
 440
 441 static const struct attribute_group ad7192_attribute_group = {
 442         .attrs = ad7192_attributes,
 443 };
 444
 445 static struct attribute *ad7195_attributes[] = {
 446         &iio_dev_attr_in_v_m_v_scale_available.dev_attr.attr,
 447         &iio_dev_attr_in_voltage_scale_available.dev_attr.attr,
 448         &iio_dev_attr_bridge_switch_en.dev_attr.attr,
 449         NULL
 450 };
 451
 452 static const struct attribute_group ad7195_attribute_group = {
 453         .attrs = ad7195_attributes,
 454 };
 455
 456 static unsigned int ad7192_get_temp_scale(bool unipolar)
 457 {
 458         return unipolar ? 2815 * 2 : 2815;
 459 }
 460
 461 static int ad7192_read_raw(struct iio_dev *indio_dev,
 462                            struct iio_chan_spec const *chan,
 463                            int *val,
 464                            int *val2,
 465                            long m)
 466 {
 467         struct ad7192_state *st = iio_priv(indio_dev);
 468         bool unipolar = !!(st->conf & AD7192_CONF_UNIPOLAR);
 469
 470         switch (m) {
 471         case IIO_CHAN_INFO_RAW:
 472                 return ad_sigma_delta_single_conversion(indio_dev, chan, val);
 473         case IIO_CHAN_INFO_SCALE:
 474                 switch (chan->type) {
 475                 case IIO_VOLTAGE:
 476                         mutex_lock(&st->lock);
 477                         *val = st->scale_avail[AD7192_CONF_GAIN(st->conf)][0];
 478                         *val2 = st->scale_avail[AD7192_CONF_GAIN(st->conf)][1];
 479                         mutex_unlock(&st->lock);
 480                         return IIO_VAL_INT_PLUS_NANO;
 481                 case IIO_TEMP:
 482                         *val = 0;
 483                         *val2 = 1000000000 / ad7192_get_temp_scale(unipolar);
 484                         return IIO_VAL_INT_PLUS_NANO;
 485                 default:
 486                         return -EINVAL;
 487                 }
 488         case IIO_CHAN_INFO_OFFSET:
 489                 if (!unipolar)
 490                         *val = -(1 << (chan->scan_type.realbits - 1));
 491                 else
 492                         *val = 0;
 493                 /* Kelvin to Celsius */
 494                 if (chan->type == IIO_TEMP)
 495                         *val -= 273 * ad7192_get_temp_scale(unipolar);
 496                 return IIO_VAL_INT;
 497         case IIO_CHAN_INFO_SAMP_FREQ:
 498                 *val = st->mclk /
 499                         (st->f_order * 1024 * AD7192_MODE_RATE(st->mode));
 500                 return IIO_VAL_INT;
 501         }
 502
 503         return -EINVAL;
 504 }
 505
 506 static int ad7192_write_raw(struct iio_dev *indio_dev,
 507                             struct iio_chan_spec const *chan,
 508                             int val,
 509                             int val2,
 510                             long mask)
 511 {
 512         struct ad7192_state *st = iio_priv(indio_dev);
 513         int ret, i, div;
 514         unsigned int tmp;
 515
 516         ret = iio_device_claim_direct_mode(indio_dev);
 517         if (ret)
 518                 return ret;
 519
 520         switch (mask) {
 521         case IIO_CHAN_INFO_SCALE:
 522                 ret = -EINVAL;
 523                 mutex_lock(&st->lock);
 524                 for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++)
 525                         if (val2 == st->scale_avail[i][1]) {
 526                                 ret = 0;
 527                                 tmp = st->conf;
 528                                 st->conf &= ~AD7192_CONF_GAIN(-1);
 529                                 st->conf |= AD7192_CONF_GAIN(i);
 530                                 if (tmp == st->conf)
 531                                         break;
 532                                 ad_sd_write_reg(&st->sd, AD7192_REG_CONF,
 533                                                 3, st->conf);
 534                                 ad7192_calibrate_all(st);
 535                                 break;
 536                         }
 537                 mutex_unlock(&st->lock);
 538                 break;
 539         case IIO_CHAN_INFO_SAMP_FREQ:
 540                 if (!val) {
 541                         ret = -EINVAL;
 542                         break;
 543                 }
 544
 545                 div = st->mclk / (val * st->f_order * 1024);
 546                 if (div < 1 || div > 1023) {
 547                         ret = -EINVAL;
 548                         break;
 549                 }
 550
 551                 st->mode &= ~AD7192_MODE_RATE(-1);
 552                 st->mode |= AD7192_MODE_RATE(div);
 553                 ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 554                 break;
 555         default:
 556                 ret = -EINVAL;
 557         }
 558
 559         iio_device_release_direct_mode(indio_dev);
 560
 561         return ret;
 562 }
 563
 564 static int ad7192_write_raw_get_fmt(struct iio_dev *indio_dev,
 565                                     struct iio_chan_spec const *chan,
 566                                     long mask)
 567 {
 568         switch (mask) {
 569         case IIO_CHAN_INFO_SCALE:
 570                 return IIO_VAL_INT_PLUS_NANO;
 571         case IIO_CHAN_INFO_SAMP_FREQ:
 572                 return IIO_VAL_INT;
 573         default:
 574                 return -EINVAL;
 575         }
 576 }
 577
 578 static const struct iio_info ad7192_info = {
 579         .read_raw = ad7192_read_raw,
 580         .write_raw = ad7192_write_raw,
 581         .write_raw_get_fmt = ad7192_write_raw_get_fmt,
 582         .attrs = &ad7192_attribute_group,
 583         .validate_trigger = ad_sd_validate_trigger,
 584 };
 585
 586 static const struct iio_info ad7195_info = {
 587         .read_raw = ad7192_read_raw,
 588         .write_raw = ad7192_write_raw,
 589         .write_raw_get_fmt = ad7192_write_raw_get_fmt,
 590         .attrs = &ad7195_attribute_group,
 591         .validate_trigger = ad_sd_validate_trigger,
 592 };
 593
 594 static const struct iio_chan_spec ad7192_channels[] = {
 595         AD_SD_DIFF_CHANNEL(0, 1, 2, AD7192_CH_AIN1P_AIN2M, 24, 32, 0),
 596         AD_SD_DIFF_CHANNEL(1, 3, 4, AD7192_CH_AIN3P_AIN4M, 24, 32, 0),
 597         AD_SD_TEMP_CHANNEL(2, AD7192_CH_TEMP, 24, 32, 0),
 598         AD_SD_SHORTED_CHANNEL(3, 2, AD7192_CH_AIN2P_AIN2M, 24, 32, 0),
 599         AD_SD_CHANNEL(4, 1, AD7192_CH_AIN1, 24, 32, 0),
 600         AD_SD_CHANNEL(5, 2, AD7192_CH_AIN2, 24, 32, 0),
 601         AD_SD_CHANNEL(6, 3, AD7192_CH_AIN3, 24, 32, 0),
 602         AD_SD_CHANNEL(7, 4, AD7192_CH_AIN4, 24, 32, 0),
 603         IIO_CHAN_SOFT_TIMESTAMP(8),
 604 };
 605
 606 static const struct iio_chan_spec ad7193_channels[] = {
 607         AD_SD_DIFF_CHANNEL(0, 1, 2, AD7193_CH_AIN1P_AIN2M, 24, 32, 0),
 608         AD_SD_DIFF_CHANNEL(1, 3, 4, AD7193_CH_AIN3P_AIN4M, 24, 32, 0),
 609         AD_SD_DIFF_CHANNEL(2, 5, 6, AD7193_CH_AIN5P_AIN6M, 24, 32, 0),
 610         AD_SD_DIFF_CHANNEL(3, 7, 8, AD7193_CH_AIN7P_AIN8M, 24, 32, 0),
 611         AD_SD_TEMP_CHANNEL(4, AD7193_CH_TEMP, 24, 32, 0),
 612         AD_SD_SHORTED_CHANNEL(5, 2, AD7193_CH_AIN2P_AIN2M, 24, 32, 0),
 613         AD_SD_CHANNEL(6, 1, AD7193_CH_AIN1, 24, 32, 0),
 614         AD_SD_CHANNEL(7, 2, AD7193_CH_AIN2, 24, 32, 0),
 615         AD_SD_CHANNEL(8, 3, AD7193_CH_AIN3, 24, 32, 0),
 616         AD_SD_CHANNEL(9, 4, AD7193_CH_AIN4, 24, 32, 0),
 617         AD_SD_CHANNEL(10, 5, AD7193_CH_AIN5, 24, 32, 0),
 618         AD_SD_CHANNEL(11, 6, AD7193_CH_AIN6, 24, 32, 0),
 619         AD_SD_CHANNEL(12, 7, AD7193_CH_AIN7, 24, 32, 0),
 620         AD_SD_CHANNEL(13, 8, AD7193_CH_AIN8, 24, 32, 0),
 621         IIO_CHAN_SOFT_TIMESTAMP(14),
 622 };
 623
 624 static int ad7192_probe(struct spi_device *spi)
 625 {
 626         const struct ad7192_platform_data *pdata = dev_get_platdata(&spi->dev);
 627         struct ad7192_state *st;
 628         struct iio_dev *indio_dev;
 629         int ret, voltage_uv = 0;
 630
 631         if (!pdata) {
 632                 dev_err(&spi->dev, "no platform data?\n");
 633                 return -ENODEV;
 634         }
 635
 636         if (!spi->irq) {
 637                 dev_err(&spi->dev, "no IRQ?\n");
 638                 return -ENODEV;
 639         }
 640
 641         indio_dev = devm_iio_device_alloc(&spi->dev, sizeof(*st));
 642         if (!indio_dev)
 643                 return -ENOMEM;
 644
 645         st = iio_priv(indio_dev);
 646
 647         mutex_init(&st->lock);
 648
 649         st->avdd = devm_regulator_get(&spi->dev, "avdd");
 650         if (IS_ERR(st->avdd))
 651                 return PTR_ERR(st->avdd);
 652
 653         ret = regulator_enable(st->avdd);
 654         if (ret) {
 655                 dev_err(&spi->dev, "Failed to enable specified AVdd supply\n");
 656                 return ret;
 657         }
 658
 659         st->dvdd = devm_regulator_get(&spi->dev, "dvdd");
 660         if (IS_ERR(st->dvdd)) {
 661                 ret = PTR_ERR(st->dvdd);
 662                 goto error_disable_avdd;
 663         }
 664
 665         ret = regulator_enable(st->dvdd);
 666         if (ret) {
 667                 dev_err(&spi->dev, "Failed to enable specified DVdd supply\n");
 668                 goto error_disable_avdd;
 669         }
 670
 671         voltage_uv = regulator_get_voltage(st->avdd);
 672
 673         if (pdata->vref_mv)
 674                 st->int_vref_mv = pdata->vref_mv;
 675         else if (voltage_uv)
 676                 st->int_vref_mv = voltage_uv / 1000;
 677         else
 678                 dev_warn(&spi->dev, "reference voltage undefined\n");
 679
 680         spi_set_drvdata(spi, indio_dev);
 681         st->devid = spi_get_device_id(spi)->driver_data;
 682         indio_dev->dev.parent = &spi->dev;
 683         indio_dev->name = spi_get_device_id(spi)->name;
 684         indio_dev->modes = INDIO_DIRECT_MODE;
 685
 686         switch (st->devid) {
 687         case ID_AD7193:
 688                 indio_dev->channels = ad7193_channels;
 689                 indio_dev->num_channels = ARRAY_SIZE(ad7193_channels);
 690                 break;
 691         default:
 692                 indio_dev->channels = ad7192_channels;
 693                 indio_dev->num_channels = ARRAY_SIZE(ad7192_channels);
 694                 break;
 695         }
 696
 697         if (st->devid == ID_AD7195)
 698                 indio_dev->info = &ad7195_info;
 699         else
 700                 indio_dev->info = &ad7192_info;
 701
 702         ad_sd_init(&st->sd, indio_dev, spi, &ad7192_sigma_delta_info);
 703
 704         ret = ad_sd_setup_buffer_and_trigger(indio_dev);
 705         if (ret)
 706                 goto error_disable_dvdd;
 707
 708         ret = ad7192_setup(st, pdata);
 709         if (ret)
 710                 goto error_remove_trigger;
 711
 712         ret = iio_device_register(indio_dev);
 713         if (ret < 0)
 714                 goto error_remove_trigger;
 715         return 0;
 716
 717 error_remove_trigger:
 718         ad_sd_cleanup_buffer_and_trigger(indio_dev);
 719 error_disable_dvdd:
 720         regulator_disable(st->dvdd);
 721 error_disable_avdd:
 722         regulator_disable(st->avdd);
 723
 724         return ret;
 725 }
 726
 727 static int ad7192_remove(struct spi_device *spi)
 728 {
 729         struct iio_dev *indio_dev = spi_get_drvdata(spi);
 730         struct ad7192_state *st = iio_priv(indio_dev);
 731
 732         iio_device_unregister(indio_dev);
 733         ad_sd_cleanup_buffer_and_trigger(indio_dev);
 734
 735         regulator_disable(st->dvdd);
 736         regulator_disable(st->avdd);
 737
 738         return 0;
 739 }
 740
 741 static const struct spi_device_id ad7192_id[] = {
 742         {"ad7190", ID_AD7190},
 743         {"ad7192", ID_AD7192},
 744         {"ad7193", ID_AD7193},
 745         {"ad7195", ID_AD7195},
 746         {}
 747 };
 748 MODULE_DEVICE_TABLE(spi, ad7192_id);
 749
 750 static struct spi_driver ad7192_driver = {
 751         .driver = {
 752                 .name   = "ad7192",
 753         },
 754         .probe          = ad7192_probe,
 755         .remove         = ad7192_remove,
 756         .id_table       = ad7192_id,
 757 };
 758 module_spi_driver(ad7192_driver);
 759
 760 MODULE_AUTHOR("Michael Hennerich <hennerich@blackfin.uclinux.org>");
 761 MODULE_DESCRIPTION("Analog Devices AD7190, AD7192, AD7193, AD7195 ADC");
 762 MODULE_LICENSE("GPL v2");