[PATCH] ata_piix: convert pata to new reset mechanism
[sfrench/cifs-2.6.git] / drivers / scsi / ata_piix.c
1 /*
2  *    ata_piix.c - Intel PATA/SATA controllers
3  *
4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *
9  *      Copyright 2003-2005 Red Hat Inc
10  *      Copyright 2003-2005 Jeff Garzik
11  *
12  *
13  *      Copyright header from piix.c:
14  *
15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
18  *
19  *
20  *  This program is free software; you can redistribute it and/or modify
21  *  it under the terms of the GNU General Public License as published by
22  *  the Free Software Foundation; either version 2, or (at your option)
23  *  any later version.
24  *
25  *  This program is distributed in the hope that it will be useful,
26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
28  *  GNU General Public License for more details.
29  *
30  *  You should have received a copy of the GNU General Public License
31  *  along with this program; see the file COPYING.  If not, write to
32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
33  *
34  *
35  *  libata documentation is available via 'make {ps|pdf}docs',
36  *  as Documentation/DocBook/libata.*
37  *
38  *  Hardware documentation available at http://developer.intel.com/
39  *
40  * Documentation
41  *      Publically available from Intel web site. Errata documentation
42  * is also publically available. As an aide to anyone hacking on this
43  * driver the list of errata that are relevant is below.going back to
44  * PIIX4. Older device documentation is now a bit tricky to find.
45  *
46  * The chipsets all follow very much the same design. The orginal Triton
47  * series chipsets do _not_ support independant device timings, but this
48  * is fixed in Triton II. With the odd mobile exception the chips then
49  * change little except in gaining more modes until SATA arrives. This
50  * driver supports only the chips with independant timing (that is those
51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
52  * for the early chip drivers.
53  *
54  * Errata of note:
55  *
56  * Unfixable
57  *      PIIX4    errata #9      - Only on ultra obscure hw
58  *      ICH3     errata #13     - Not observed to affect real hw
59  *                                by Intel
60  *
61  * Things we must deal with
62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
63  *                                (must stop/start dma to recover)
64  *      440MX   errata #15      - As PIIX4 errata #10
65  *      PIIX4   errata #15      - Must not read control registers
66  *                                during a PIO transfer
67  *      440MX   errata #13      - As PIIX4 errata #15
68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
69  *      ICH0/1  errata #55      - As ICH2 errata #21
70  *      ICH2    spec c #9       - Extra operations needed to handle
71  *                                drive hotswap [NOT YET SUPPORTED]
72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
73  *                                and must be dword aligned
74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
75  *
76  * Should have been BIOS fixed:
77  *      450NX:  errata #19      - DMA hangs on old 450NX
78  *      450NX:  errata #20      - DMA hangs on old 450NX
79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
80  *      ICH3    errata #15      - IDE deadlock under high load
81  *                                (BIOS must set dev 31 fn 0 bit 23)
82  *      ICH3    errata #18      - Don't use native mode
83  */
84
85 #include <linux/kernel.h>
86 #include <linux/module.h>
87 #include <linux/pci.h>
88 #include <linux/init.h>
89 #include <linux/blkdev.h>
90 #include <linux/delay.h>
91 #include <linux/device.h>
92 #include <scsi/scsi_host.h>
93 #include <linux/libata.h>
94
95 #define DRV_NAME        "ata_piix"
96 #define DRV_VERSION     "1.05"
97
98 enum {
99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
100         ICH5_PMR                = 0x90, /* port mapping register */
101         ICH5_PCS                = 0x92, /* port control and status */
102         PIIX_SCC                = 0x0A, /* sub-class code register */
103
104         PIIX_FLAG_AHCI          = (1 << 27), /* AHCI possible */
105         PIIX_FLAG_CHECKINTR     = (1 << 28), /* make sure PCI INTx enabled */
106         PIIX_FLAG_COMBINED      = (1 << 29), /* combined mode possible */
107         /* ICH6/7 use different scheme for map value */
108         PIIX_FLAG_COMBINED_ICH6 = PIIX_FLAG_COMBINED | (1 << 30),
109
110         /* combined mode.  if set, PATA is channel 0.
111          * if clear, PATA is channel 1.
112          */
113         PIIX_COMB_PATA_P0       = (1 << 1),
114         PIIX_COMB               = (1 << 2), /* combined mode enabled? */
115
116         PIIX_PORT_ENABLED       = (1 << 0),
117         PIIX_PORT_PRESENT       = (1 << 4),
118
119         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
120         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
121
122         ich5_pata               = 0,
123         ich5_sata               = 1,
124         piix4_pata              = 2,
125         ich6_sata               = 3,
126         ich6_sata_ahci          = 4,
127
128         PIIX_AHCI_DEVICE        = 6,
129 };
130
131 static int piix_init_one (struct pci_dev *pdev,
132                                     const struct pci_device_id *ent);
133
134 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes);
135 static void piix_sata_phy_reset(struct ata_port *ap);
136 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
137 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
138
139 static unsigned int in_module_init = 1;
140
141 static const struct pci_device_id piix_pci_tbl[] = {
142 #ifdef ATA_ENABLE_PATA
143         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
144         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
145         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
146 #endif
147
148         /* NOTE: The following PCI ids must be kept in sync with the
149          * list in drivers/pci/quirks.c.
150          */
151
152         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
153         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
154         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
155         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
156         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
157         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
158         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
159         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
160         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
161         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
162         { 0x8086, 0x2820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
163         { 0x8086, 0x2825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
164         { 0x8086, 0x2828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
165
166         { }     /* terminate list */
167 };
168
169 static struct pci_driver piix_pci_driver = {
170         .name                   = DRV_NAME,
171         .id_table               = piix_pci_tbl,
172         .probe                  = piix_init_one,
173         .remove                 = ata_pci_remove_one,
174         .suspend                = ata_pci_device_suspend,
175         .resume                 = ata_pci_device_resume,
176 };
177
178 static struct scsi_host_template piix_sht = {
179         .module                 = THIS_MODULE,
180         .name                   = DRV_NAME,
181         .ioctl                  = ata_scsi_ioctl,
182         .queuecommand           = ata_scsi_queuecmd,
183         .eh_timed_out           = ata_scsi_timed_out,
184         .eh_strategy_handler    = ata_scsi_error,
185         .can_queue              = ATA_DEF_QUEUE,
186         .this_id                = ATA_SHT_THIS_ID,
187         .sg_tablesize           = LIBATA_MAX_PRD,
188         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
189         .emulated               = ATA_SHT_EMULATED,
190         .use_clustering         = ATA_SHT_USE_CLUSTERING,
191         .proc_name              = DRV_NAME,
192         .dma_boundary           = ATA_DMA_BOUNDARY,
193         .slave_configure        = ata_scsi_slave_config,
194         .bios_param             = ata_std_bios_param,
195         .resume                 = ata_scsi_device_resume,
196         .suspend                = ata_scsi_device_suspend,
197 };
198
199 static const struct ata_port_operations piix_pata_ops = {
200         .port_disable           = ata_port_disable,
201         .set_piomode            = piix_set_piomode,
202         .set_dmamode            = piix_set_dmamode,
203
204         .tf_load                = ata_tf_load,
205         .tf_read                = ata_tf_read,
206         .check_status           = ata_check_status,
207         .exec_command           = ata_exec_command,
208         .dev_select             = ata_std_dev_select,
209
210         .probe_reset            = piix_pata_probe_reset,
211
212         .bmdma_setup            = ata_bmdma_setup,
213         .bmdma_start            = ata_bmdma_start,
214         .bmdma_stop             = ata_bmdma_stop,
215         .bmdma_status           = ata_bmdma_status,
216         .qc_prep                = ata_qc_prep,
217         .qc_issue               = ata_qc_issue_prot,
218
219         .eng_timeout            = ata_eng_timeout,
220
221         .irq_handler            = ata_interrupt,
222         .irq_clear              = ata_bmdma_irq_clear,
223
224         .port_start             = ata_port_start,
225         .port_stop              = ata_port_stop,
226         .host_stop              = ata_host_stop,
227 };
228
229 static const struct ata_port_operations piix_sata_ops = {
230         .port_disable           = ata_port_disable,
231
232         .tf_load                = ata_tf_load,
233         .tf_read                = ata_tf_read,
234         .check_status           = ata_check_status,
235         .exec_command           = ata_exec_command,
236         .dev_select             = ata_std_dev_select,
237
238         .phy_reset              = piix_sata_phy_reset,
239
240         .bmdma_setup            = ata_bmdma_setup,
241         .bmdma_start            = ata_bmdma_start,
242         .bmdma_stop             = ata_bmdma_stop,
243         .bmdma_status           = ata_bmdma_status,
244         .qc_prep                = ata_qc_prep,
245         .qc_issue               = ata_qc_issue_prot,
246
247         .eng_timeout            = ata_eng_timeout,
248
249         .irq_handler            = ata_interrupt,
250         .irq_clear              = ata_bmdma_irq_clear,
251
252         .port_start             = ata_port_start,
253         .port_stop              = ata_port_stop,
254         .host_stop              = ata_host_stop,
255 };
256
257 static struct ata_port_info piix_port_info[] = {
258         /* ich5_pata */
259         {
260                 .sht            = &piix_sht,
261                 .host_flags     = ATA_FLAG_SLAVE_POSS | PIIX_FLAG_CHECKINTR,
262                 .pio_mask       = 0x1f, /* pio0-4 */
263 #if 0
264                 .mwdma_mask     = 0x06, /* mwdma1-2 */
265 #else
266                 .mwdma_mask     = 0x00, /* mwdma broken */
267 #endif
268                 .udma_mask      = 0x3f, /* udma0-5 */
269                 .port_ops       = &piix_pata_ops,
270         },
271
272         /* ich5_sata */
273         {
274                 .sht            = &piix_sht,
275                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
276                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR,
277                 .pio_mask       = 0x1f, /* pio0-4 */
278                 .mwdma_mask     = 0x07, /* mwdma0-2 */
279                 .udma_mask      = 0x7f, /* udma0-6 */
280                 .port_ops       = &piix_sata_ops,
281         },
282
283         /* piix4_pata */
284         {
285                 .sht            = &piix_sht,
286                 .host_flags     = ATA_FLAG_SLAVE_POSS,
287                 .pio_mask       = 0x1f, /* pio0-4 */
288 #if 0
289                 .mwdma_mask     = 0x06, /* mwdma1-2 */
290 #else
291                 .mwdma_mask     = 0x00, /* mwdma broken */
292 #endif
293                 .udma_mask      = ATA_UDMA_MASK_40C,
294                 .port_ops       = &piix_pata_ops,
295         },
296
297         /* ich6_sata */
298         {
299                 .sht            = &piix_sht,
300                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
301                                   PIIX_FLAG_COMBINED_ICH6 |
302                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS,
303                 .pio_mask       = 0x1f, /* pio0-4 */
304                 .mwdma_mask     = 0x07, /* mwdma0-2 */
305                 .udma_mask      = 0x7f, /* udma0-6 */
306                 .port_ops       = &piix_sata_ops,
307         },
308
309         /* ich6_sata_ahci */
310         {
311                 .sht            = &piix_sht,
312                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
313                                   PIIX_FLAG_COMBINED_ICH6 |
314                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS |
315                                   PIIX_FLAG_AHCI,
316                 .pio_mask       = 0x1f, /* pio0-4 */
317                 .mwdma_mask     = 0x07, /* mwdma0-2 */
318                 .udma_mask      = 0x7f, /* udma0-6 */
319                 .port_ops       = &piix_sata_ops,
320         },
321 };
322
323 static struct pci_bits piix_enable_bits[] = {
324         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
325         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
326 };
327
328 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
329 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
330 MODULE_LICENSE("GPL");
331 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
332 MODULE_VERSION(DRV_VERSION);
333
334 /**
335  *      piix_pata_cbl_detect - Probe host controller cable detect info
336  *      @ap: Port for which cable detect info is desired
337  *
338  *      Read 80c cable indicator from ATA PCI device's PCI config
339  *      register.  This register is normally set by firmware (BIOS).
340  *
341  *      LOCKING:
342  *      None (inherited from caller).
343  */
344 static void piix_pata_cbl_detect(struct ata_port *ap)
345 {
346         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
347         u8 tmp, mask;
348
349         /* no 80c support in host controller? */
350         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
351                 goto cbl40;
352
353         /* check BIOS cable detect results */
354         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
355         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
356         if ((tmp & mask) == 0)
357                 goto cbl40;
358
359         ap->cbl = ATA_CBL_PATA80;
360         return;
361
362 cbl40:
363         ap->cbl = ATA_CBL_PATA40;
364         ap->udma_mask &= ATA_UDMA_MASK_40C;
365 }
366
367 /**
368  *      piix_pata_probeinit - probeinit for PATA host controller
369  *      @ap: Target port
370  *
371  *      Probeinit including cable detection.
372  *
373  *      LOCKING:
374  *      None (inherited from caller).
375  */
376 static void piix_pata_probeinit(struct ata_port *ap)
377 {
378         piix_pata_cbl_detect(ap);
379         ata_std_probeinit(ap);
380 }
381
382 /**
383  *      piix_pata_probe_reset - Perform reset on PATA port and classify
384  *      @ap: Port to reset
385  *      @classes: Resulting classes of attached devices
386  *
387  *      Reset PATA phy and classify attached devices.
388  *
389  *      LOCKING:
390  *      None (inherited from caller).
391  */
392 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes)
393 {
394         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
395
396         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
397                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
398                 return 0;
399         }
400
401         return ata_drive_probe_reset(ap, piix_pata_probeinit,
402                                      ata_std_softreset, NULL,
403                                      ata_std_postreset, classes);
404 }
405
406 /**
407  *      piix_sata_probe - Probe PCI device for present SATA devices
408  *      @ap: Port associated with the PCI device we wish to probe
409  *
410  *      Reads SATA PCI device's PCI config register Port Configuration
411  *      and Status (PCS) to determine port and device availability.
412  *
413  *      LOCKING:
414  *      None (inherited from caller).
415  *
416  *      RETURNS:
417  *      Non-zero if port is enabled, it may or may not have a device
418  *      attached in that case (PRESENT bit would only be set if BIOS probe
419  *      was done). Zero is returned if port is disabled.
420  */
421 static int piix_sata_probe (struct ata_port *ap)
422 {
423         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
424         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
425         int orig_mask, mask, i;
426         u8 pcs;
427
428         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
429         orig_mask = (int) pcs & 0xff;
430
431         /* TODO: this is vaguely wrong for ICH6 combined mode,
432          * where only two of the four SATA ports are mapped
433          * onto a single ATA channel.  It is also vaguely inaccurate
434          * for ICH5, which has only two ports.  However, this is ok,
435          * as further device presence detection code will handle
436          * any false positives produced here.
437          */
438
439         for (i = 0; i < 4; i++) {
440                 mask = (PIIX_PORT_ENABLED << i);
441
442                 if ((orig_mask & mask) == mask)
443                         if (combined || (i == ap->hard_port_no))
444                                 return 1;
445         }
446
447         return 0;
448 }
449
450 /**
451  *      piix_sata_phy_reset - Probe specified port on SATA host controller
452  *      @ap: Port to probe
453  *
454  *      Probe SATA phy.
455  *
456  *      LOCKING:
457  *      None (inherited from caller).
458  */
459
460 static void piix_sata_phy_reset(struct ata_port *ap)
461 {
462         if (!piix_sata_probe(ap)) {
463                 ata_port_disable(ap);
464                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
465                 return;
466         }
467
468         ap->cbl = ATA_CBL_SATA;
469
470         ata_port_probe(ap);
471
472         ata_bus_reset(ap);
473 }
474
475 /**
476  *      piix_set_piomode - Initialize host controller PATA PIO timings
477  *      @ap: Port whose timings we are configuring
478  *      @adev: um
479  *
480  *      Set PIO mode for device, in host controller PCI config space.
481  *
482  *      LOCKING:
483  *      None (inherited from caller).
484  */
485
486 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
487 {
488         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
489         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
490         unsigned int is_slave   = (adev->devno != 0);
491         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
492         unsigned int slave_port = 0x44;
493         u16 master_data;
494         u8 slave_data;
495
496         static const     /* ISP  RTC */
497         u8 timings[][2] = { { 0, 0 },
498                             { 0, 0 },
499                             { 1, 0 },
500                             { 2, 1 },
501                             { 2, 3 }, };
502
503         pci_read_config_word(dev, master_port, &master_data);
504         if (is_slave) {
505                 master_data |= 0x4000;
506                 /* enable PPE, IE and TIME */
507                 master_data |= 0x0070;
508                 pci_read_config_byte(dev, slave_port, &slave_data);
509                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
510                 slave_data |=
511                         (timings[pio][0] << 2) |
512                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
513         } else {
514                 master_data &= 0xccf8;
515                 /* enable PPE, IE and TIME */
516                 master_data |= 0x0007;
517                 master_data |=
518                         (timings[pio][0] << 12) |
519                         (timings[pio][1] << 8);
520         }
521         pci_write_config_word(dev, master_port, master_data);
522         if (is_slave)
523                 pci_write_config_byte(dev, slave_port, slave_data);
524 }
525
526 /**
527  *      piix_set_dmamode - Initialize host controller PATA PIO timings
528  *      @ap: Port whose timings we are configuring
529  *      @adev: um
530  *      @udma: udma mode, 0 - 6
531  *
532  *      Set UDMA mode for device, in host controller PCI config space.
533  *
534  *      LOCKING:
535  *      None (inherited from caller).
536  */
537
538 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
539 {
540         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
541         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
542         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
543         u8 speed                = udma;
544         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
545         int a_speed             = 3 << (drive_dn * 4);
546         int u_flag              = 1 << drive_dn;
547         int v_flag              = 0x01 << drive_dn;
548         int w_flag              = 0x10 << drive_dn;
549         int u_speed             = 0;
550         int                     sitre;
551         u16                     reg4042, reg4a;
552         u8                      reg48, reg54, reg55;
553
554         pci_read_config_word(dev, maslave, &reg4042);
555         DPRINTK("reg4042 = 0x%04x\n", reg4042);
556         sitre = (reg4042 & 0x4000) ? 1 : 0;
557         pci_read_config_byte(dev, 0x48, &reg48);
558         pci_read_config_word(dev, 0x4a, &reg4a);
559         pci_read_config_byte(dev, 0x54, &reg54);
560         pci_read_config_byte(dev, 0x55, &reg55);
561
562         switch(speed) {
563                 case XFER_UDMA_4:
564                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
565                 case XFER_UDMA_6:
566                 case XFER_UDMA_5:
567                 case XFER_UDMA_3:
568                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
569                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
570                 case XFER_MW_DMA_2:
571                 case XFER_MW_DMA_1:     break;
572                 default:
573                         BUG();
574                         return;
575         }
576
577         if (speed >= XFER_UDMA_0) {
578                 if (!(reg48 & u_flag))
579                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
580                 if (speed == XFER_UDMA_5) {
581                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
582                 } else {
583                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
584                 }
585                 if ((reg4a & a_speed) != u_speed)
586                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
587                 if (speed > XFER_UDMA_2) {
588                         if (!(reg54 & v_flag))
589                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
590                 } else
591                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
592         } else {
593                 if (reg48 & u_flag)
594                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
595                 if (reg4a & a_speed)
596                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
597                 if (reg54 & v_flag)
598                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
599                 if (reg55 & w_flag)
600                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
601         }
602 }
603
604 #define AHCI_PCI_BAR 5
605 #define AHCI_GLOBAL_CTL 0x04
606 #define AHCI_ENABLE (1 << 31)
607 static int piix_disable_ahci(struct pci_dev *pdev)
608 {
609         void __iomem *mmio;
610         u32 tmp;
611         int rc = 0;
612
613         /* BUG: pci_enable_device has not yet been called.  This
614          * works because this device is usually set up by BIOS.
615          */
616
617         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
618             !pci_resource_len(pdev, AHCI_PCI_BAR))
619                 return 0;
620
621         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
622         if (!mmio)
623                 return -ENOMEM;
624
625         tmp = readl(mmio + AHCI_GLOBAL_CTL);
626         if (tmp & AHCI_ENABLE) {
627                 tmp &= ~AHCI_ENABLE;
628                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
629
630                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
631                 if (tmp & AHCI_ENABLE)
632                         rc = -EIO;
633         }
634
635         pci_iounmap(pdev, mmio);
636         return rc;
637 }
638
639 /**
640  *      piix_check_450nx_errata -       Check for problem 450NX setup
641  *      @ata_dev: the PCI device to check
642  *      
643  *      Check for the present of 450NX errata #19 and errata #25. If
644  *      they are found return an error code so we can turn off DMA
645  */
646
647 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
648 {
649         struct pci_dev *pdev = NULL;
650         u16 cfg;
651         u8 rev;
652         int no_piix_dma = 0;
653         
654         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
655         {
656                 /* Look for 450NX PXB. Check for problem configurations
657                    A PCI quirk checks bit 6 already */
658                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
659                 pci_read_config_word(pdev, 0x41, &cfg);
660                 /* Only on the original revision: IDE DMA can hang */
661                 if(rev == 0x00)
662                         no_piix_dma = 1;
663                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
664                 else if(cfg & (1<<14) && rev < 5)
665                         no_piix_dma = 2;
666         }
667         if(no_piix_dma)
668                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
669         if(no_piix_dma == 2)
670                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
671         return no_piix_dma;
672 }               
673
674 /**
675  *      piix_init_one - Register PIIX ATA PCI device with kernel services
676  *      @pdev: PCI device to register
677  *      @ent: Entry in piix_pci_tbl matching with @pdev
678  *
679  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
680  *      and then hand over control to libata, for it to do the rest.
681  *
682  *      LOCKING:
683  *      Inherited from PCI layer (may sleep).
684  *
685  *      RETURNS:
686  *      Zero on success, or -ERRNO value.
687  */
688
689 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
690 {
691         static int printed_version;
692         struct ata_port_info *port_info[2];
693         unsigned int combined = 0;
694         unsigned int pata_chan = 0, sata_chan = 0;
695         unsigned long host_flags;
696
697         if (!printed_version++)
698                 dev_printk(KERN_DEBUG, &pdev->dev,
699                            "version " DRV_VERSION "\n");
700
701         /* no hotplugging support (FIXME) */
702         if (!in_module_init)
703                 return -ENODEV;
704
705         port_info[0] = &piix_port_info[ent->driver_data];
706         port_info[1] = &piix_port_info[ent->driver_data];
707
708         host_flags = port_info[0]->host_flags;
709
710         if (host_flags & PIIX_FLAG_AHCI) {
711                 u8 tmp;
712                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
713                 if (tmp == PIIX_AHCI_DEVICE) {
714                         int rc = piix_disable_ahci(pdev);
715                         if (rc)
716                                 return rc;
717                 }
718         }
719
720         if (host_flags & PIIX_FLAG_COMBINED) {
721                 u8 tmp;
722                 pci_read_config_byte(pdev, ICH5_PMR, &tmp);
723
724                 if (host_flags & PIIX_FLAG_COMBINED_ICH6) {
725                         switch (tmp & 0x3) {
726                         case 0:
727                                 break;
728                         case 1:
729                                 combined = 1;
730                                 sata_chan = 1;
731                                 break;
732                         case 2:
733                                 combined = 1;
734                                 pata_chan = 1;
735                                 break;
736                         case 3:
737                                 dev_printk(KERN_WARNING, &pdev->dev,
738                                            "invalid MAP value %u\n", tmp);
739                                 break;
740                         }
741                 } else {
742                         if (tmp & PIIX_COMB) {
743                                 combined = 1;
744                                 if (tmp & PIIX_COMB_PATA_P0)
745                                         sata_chan = 1;
746                                 else
747                                         pata_chan = 1;
748                         }
749                 }
750         }
751
752         /* On ICH5, some BIOSen disable the interrupt using the
753          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
754          * On ICH6, this bit has the same effect, but only when
755          * MSI is disabled (and it is disabled, as we don't use
756          * message-signalled interrupts currently).
757          */
758         if (host_flags & PIIX_FLAG_CHECKINTR)
759                 pci_intx(pdev, 1);
760
761         if (combined) {
762                 port_info[sata_chan] = &piix_port_info[ent->driver_data];
763                 port_info[sata_chan]->host_flags |= ATA_FLAG_SLAVE_POSS;
764                 port_info[pata_chan] = &piix_port_info[ich5_pata];
765
766                 dev_printk(KERN_WARNING, &pdev->dev,
767                            "combined mode detected (p=%u, s=%u)\n",
768                            pata_chan, sata_chan);
769         }
770         if (piix_check_450nx_errata(pdev)) {
771                 /* This writes into the master table but it does not
772                    really matter for this errata as we will apply it to
773                    all the PIIX devices on the board */
774                 port_info[0]->mwdma_mask = 0;
775                 port_info[0]->udma_mask = 0;
776                 port_info[1]->mwdma_mask = 0;
777                 port_info[1]->udma_mask = 0;
778         }
779         return ata_pci_init_one(pdev, port_info, 2);
780 }
781
782 static int __init piix_init(void)
783 {
784         int rc;
785
786         DPRINTK("pci_module_init\n");
787         rc = pci_module_init(&piix_pci_driver);
788         if (rc)
789                 return rc;
790
791         in_module_init = 0;
792
793         DPRINTK("done\n");
794         return 0;
795 }
796
797 static void __exit piix_exit(void)
798 {
799         pci_unregister_driver(&piix_pci_driver);
800 }
801
802 module_init(piix_init);
803 module_exit(piix_exit);
804