sata_vsc build fix
[sfrench/cifs-2.6.git] / drivers / scsi / ata_piix.c
1 /*
2  *    ata_piix.c - Intel PATA/SATA controllers
3  *
4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *
9  *      Copyright 2003-2005 Red Hat Inc
10  *      Copyright 2003-2005 Jeff Garzik
11  *
12  *
13  *      Copyright header from piix.c:
14  *
15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
18  *
19  *
20  *  This program is free software; you can redistribute it and/or modify
21  *  it under the terms of the GNU General Public License as published by
22  *  the Free Software Foundation; either version 2, or (at your option)
23  *  any later version.
24  *
25  *  This program is distributed in the hope that it will be useful,
26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
28  *  GNU General Public License for more details.
29  *
30  *  You should have received a copy of the GNU General Public License
31  *  along with this program; see the file COPYING.  If not, write to
32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
33  *
34  *
35  *  libata documentation is available via 'make {ps|pdf}docs',
36  *  as Documentation/DocBook/libata.*
37  *
38  *  Hardware documentation available at http://developer.intel.com/
39  *
40  * Documentation
41  *      Publically available from Intel web site. Errata documentation
42  * is also publically available. As an aide to anyone hacking on this
43  * driver the list of errata that are relevant is below.going back to
44  * PIIX4. Older device documentation is now a bit tricky to find.
45  *
46  * The chipsets all follow very much the same design. The orginal Triton
47  * series chipsets do _not_ support independant device timings, but this
48  * is fixed in Triton II. With the odd mobile exception the chips then
49  * change little except in gaining more modes until SATA arrives. This
50  * driver supports only the chips with independant timing (that is those
51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
52  * for the early chip drivers.
53  *
54  * Errata of note:
55  *
56  * Unfixable
57  *      PIIX4    errata #9      - Only on ultra obscure hw
58  *      ICH3     errata #13     - Not observed to affect real hw
59  *                                by Intel
60  *
61  * Things we must deal with
62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
63  *                                (must stop/start dma to recover)
64  *      440MX   errata #15      - As PIIX4 errata #10
65  *      PIIX4   errata #15      - Must not read control registers
66  *                                during a PIO transfer
67  *      440MX   errata #13      - As PIIX4 errata #15
68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
69  *      ICH0/1  errata #55      - As ICH2 errata #21
70  *      ICH2    spec c #9       - Extra operations needed to handle
71  *                                drive hotswap [NOT YET SUPPORTED]
72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
73  *                                and must be dword aligned
74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
75  *
76  * Should have been BIOS fixed:
77  *      450NX:  errata #19      - DMA hangs on old 450NX
78  *      450NX:  errata #20      - DMA hangs on old 450NX
79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
80  *      ICH3    errata #15      - IDE deadlock under high load
81  *                                (BIOS must set dev 31 fn 0 bit 23)
82  *      ICH3    errata #18      - Don't use native mode
83  */
84
85 #include <linux/kernel.h>
86 #include <linux/module.h>
87 #include <linux/pci.h>
88 #include <linux/init.h>
89 #include <linux/blkdev.h>
90 #include <linux/delay.h>
91 #include <linux/device.h>
92 #include <scsi/scsi_host.h>
93 #include <linux/libata.h>
94
95 #define DRV_NAME        "ata_piix"
96 #define DRV_VERSION     "1.05"
97
98 enum {
99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
100         ICH5_PMR                = 0x90, /* port mapping register */
101         ICH5_PCS                = 0x92, /* port control and status */
102         PIIX_SCC                = 0x0A, /* sub-class code register */
103
104         PIIX_FLAG_AHCI          = (1 << 27), /* AHCI possible */
105         PIIX_FLAG_CHECKINTR     = (1 << 28), /* make sure PCI INTx enabled */
106         PIIX_FLAG_COMBINED      = (1 << 29), /* combined mode possible */
107         /* ICH6/7 use different scheme for map value */
108         PIIX_FLAG_COMBINED_ICH6 = PIIX_FLAG_COMBINED | (1 << 30),
109
110         /* combined mode.  if set, PATA is channel 0.
111          * if clear, PATA is channel 1.
112          */
113         PIIX_COMB_PATA_P0       = (1 << 1),
114         PIIX_COMB               = (1 << 2), /* combined mode enabled? */
115
116         PIIX_PORT_ENABLED       = (1 << 0),
117         PIIX_PORT_PRESENT       = (1 << 4),
118
119         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
120         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
121
122         ich5_pata               = 0,
123         ich5_sata               = 1,
124         piix4_pata              = 2,
125         ich6_sata               = 3,
126         ich6_sata_ahci          = 4,
127
128         PIIX_AHCI_DEVICE        = 6,
129 };
130
131 static int piix_init_one (struct pci_dev *pdev,
132                                     const struct pci_device_id *ent);
133
134 static void piix_pata_phy_reset(struct ata_port *ap);
135 static void piix_sata_phy_reset(struct ata_port *ap);
136 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
137 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
138
139 static unsigned int in_module_init = 1;
140
141 static const struct pci_device_id piix_pci_tbl[] = {
142 #ifdef ATA_ENABLE_PATA
143         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
144         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
145         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
146 #endif
147
148         /* NOTE: The following PCI ids must be kept in sync with the
149          * list in drivers/pci/quirks.c.
150          */
151
152         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
153         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
154         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
155         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
156         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
157         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
158         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
159         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
160         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
161         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
162         { 0x8086, 0x2820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
163         { 0x8086, 0x2825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
164         { 0x8086, 0x2828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
165
166         { }     /* terminate list */
167 };
168
169 static struct pci_driver piix_pci_driver = {
170         .name                   = DRV_NAME,
171         .id_table               = piix_pci_tbl,
172         .probe                  = piix_init_one,
173         .remove                 = ata_pci_remove_one,
174         .suspend                = ata_pci_device_suspend,
175         .resume                 = ata_pci_device_resume,
176 };
177
178 static struct scsi_host_template piix_sht = {
179         .module                 = THIS_MODULE,
180         .name                   = DRV_NAME,
181         .ioctl                  = ata_scsi_ioctl,
182         .queuecommand           = ata_scsi_queuecmd,
183         .eh_timed_out           = ata_scsi_timed_out,
184         .eh_strategy_handler    = ata_scsi_error,
185         .can_queue              = ATA_DEF_QUEUE,
186         .this_id                = ATA_SHT_THIS_ID,
187         .sg_tablesize           = LIBATA_MAX_PRD,
188         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
189         .emulated               = ATA_SHT_EMULATED,
190         .use_clustering         = ATA_SHT_USE_CLUSTERING,
191         .proc_name              = DRV_NAME,
192         .dma_boundary           = ATA_DMA_BOUNDARY,
193         .slave_configure        = ata_scsi_slave_config,
194         .bios_param             = ata_std_bios_param,
195         .resume                 = ata_scsi_device_resume,
196         .suspend                = ata_scsi_device_suspend,
197 };
198
199 static const struct ata_port_operations piix_pata_ops = {
200         .port_disable           = ata_port_disable,
201         .set_piomode            = piix_set_piomode,
202         .set_dmamode            = piix_set_dmamode,
203
204         .tf_load                = ata_tf_load,
205         .tf_read                = ata_tf_read,
206         .check_status           = ata_check_status,
207         .exec_command           = ata_exec_command,
208         .dev_select             = ata_std_dev_select,
209
210         .phy_reset              = piix_pata_phy_reset,
211
212         .bmdma_setup            = ata_bmdma_setup,
213         .bmdma_start            = ata_bmdma_start,
214         .bmdma_stop             = ata_bmdma_stop,
215         .bmdma_status           = ata_bmdma_status,
216         .qc_prep                = ata_qc_prep,
217         .qc_issue               = ata_qc_issue_prot,
218
219         .eng_timeout            = ata_eng_timeout,
220
221         .irq_handler            = ata_interrupt,
222         .irq_clear              = ata_bmdma_irq_clear,
223
224         .port_start             = ata_port_start,
225         .port_stop              = ata_port_stop,
226         .host_stop              = ata_host_stop,
227 };
228
229 static const struct ata_port_operations piix_sata_ops = {
230         .port_disable           = ata_port_disable,
231
232         .tf_load                = ata_tf_load,
233         .tf_read                = ata_tf_read,
234         .check_status           = ata_check_status,
235         .exec_command           = ata_exec_command,
236         .dev_select             = ata_std_dev_select,
237
238         .phy_reset              = piix_sata_phy_reset,
239
240         .bmdma_setup            = ata_bmdma_setup,
241         .bmdma_start            = ata_bmdma_start,
242         .bmdma_stop             = ata_bmdma_stop,
243         .bmdma_status           = ata_bmdma_status,
244         .qc_prep                = ata_qc_prep,
245         .qc_issue               = ata_qc_issue_prot,
246
247         .eng_timeout            = ata_eng_timeout,
248
249         .irq_handler            = ata_interrupt,
250         .irq_clear              = ata_bmdma_irq_clear,
251
252         .port_start             = ata_port_start,
253         .port_stop              = ata_port_stop,
254         .host_stop              = ata_host_stop,
255 };
256
257 static struct ata_port_info piix_port_info[] = {
258         /* ich5_pata */
259         {
260                 .sht            = &piix_sht,
261                 .host_flags     = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST |
262                                   PIIX_FLAG_CHECKINTR,
263                 .pio_mask       = 0x1f, /* pio0-4 */
264 #if 0
265                 .mwdma_mask     = 0x06, /* mwdma1-2 */
266 #else
267                 .mwdma_mask     = 0x00, /* mwdma broken */
268 #endif
269                 .udma_mask      = 0x3f, /* udma0-5 */
270                 .port_ops       = &piix_pata_ops,
271         },
272
273         /* ich5_sata */
274         {
275                 .sht            = &piix_sht,
276                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
277                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR,
278                 .pio_mask       = 0x1f, /* pio0-4 */
279                 .mwdma_mask     = 0x07, /* mwdma0-2 */
280                 .udma_mask      = 0x7f, /* udma0-6 */
281                 .port_ops       = &piix_sata_ops,
282         },
283
284         /* piix4_pata */
285         {
286                 .sht            = &piix_sht,
287                 .host_flags     = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST,
288                 .pio_mask       = 0x1f, /* pio0-4 */
289 #if 0
290                 .mwdma_mask     = 0x06, /* mwdma1-2 */
291 #else
292                 .mwdma_mask     = 0x00, /* mwdma broken */
293 #endif
294                 .udma_mask      = ATA_UDMA_MASK_40C,
295                 .port_ops       = &piix_pata_ops,
296         },
297
298         /* ich6_sata */
299         {
300                 .sht            = &piix_sht,
301                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
302                                   PIIX_FLAG_COMBINED_ICH6 |
303                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS,
304                 .pio_mask       = 0x1f, /* pio0-4 */
305                 .mwdma_mask     = 0x07, /* mwdma0-2 */
306                 .udma_mask      = 0x7f, /* udma0-6 */
307                 .port_ops       = &piix_sata_ops,
308         },
309
310         /* ich6_sata_ahci */
311         {
312                 .sht            = &piix_sht,
313                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
314                                   PIIX_FLAG_COMBINED_ICH6 |
315                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS |
316                                   PIIX_FLAG_AHCI,
317                 .pio_mask       = 0x1f, /* pio0-4 */
318                 .mwdma_mask     = 0x07, /* mwdma0-2 */
319                 .udma_mask      = 0x7f, /* udma0-6 */
320                 .port_ops       = &piix_sata_ops,
321         },
322 };
323
324 static struct pci_bits piix_enable_bits[] = {
325         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
326         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
327 };
328
329 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
330 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
331 MODULE_LICENSE("GPL");
332 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
333 MODULE_VERSION(DRV_VERSION);
334
335 /**
336  *      piix_pata_cbl_detect - Probe host controller cable detect info
337  *      @ap: Port for which cable detect info is desired
338  *
339  *      Read 80c cable indicator from ATA PCI device's PCI config
340  *      register.  This register is normally set by firmware (BIOS).
341  *
342  *      LOCKING:
343  *      None (inherited from caller).
344  */
345 static void piix_pata_cbl_detect(struct ata_port *ap)
346 {
347         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
348         u8 tmp, mask;
349
350         /* no 80c support in host controller? */
351         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
352                 goto cbl40;
353
354         /* check BIOS cable detect results */
355         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
356         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
357         if ((tmp & mask) == 0)
358                 goto cbl40;
359
360         ap->cbl = ATA_CBL_PATA80;
361         return;
362
363 cbl40:
364         ap->cbl = ATA_CBL_PATA40;
365         ap->udma_mask &= ATA_UDMA_MASK_40C;
366 }
367
368 /**
369  *      piix_pata_phy_reset - Probe specified port on PATA host controller
370  *      @ap: Port to probe
371  *
372  *      Probe PATA phy.
373  *
374  *      LOCKING:
375  *      None (inherited from caller).
376  */
377
378 static void piix_pata_phy_reset(struct ata_port *ap)
379 {
380         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
381
382         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
383                 ata_port_disable(ap);
384                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
385                 return;
386         }
387
388         piix_pata_cbl_detect(ap);
389
390         ata_port_probe(ap);
391
392         ata_bus_reset(ap);
393 }
394
395 /**
396  *      piix_sata_probe - Probe PCI device for present SATA devices
397  *      @ap: Port associated with the PCI device we wish to probe
398  *
399  *      Reads SATA PCI device's PCI config register Port Configuration
400  *      and Status (PCS) to determine port and device availability.
401  *
402  *      LOCKING:
403  *      None (inherited from caller).
404  *
405  *      RETURNS:
406  *      Non-zero if port is enabled, it may or may not have a device
407  *      attached in that case (PRESENT bit would only be set if BIOS probe
408  *      was done). Zero is returned if port is disabled.
409  */
410 static int piix_sata_probe (struct ata_port *ap)
411 {
412         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
413         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
414         int orig_mask, mask, i;
415         u8 pcs;
416
417         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
418         orig_mask = (int) pcs & 0xff;
419
420         /* TODO: this is vaguely wrong for ICH6 combined mode,
421          * where only two of the four SATA ports are mapped
422          * onto a single ATA channel.  It is also vaguely inaccurate
423          * for ICH5, which has only two ports.  However, this is ok,
424          * as further device presence detection code will handle
425          * any false positives produced here.
426          */
427
428         for (i = 0; i < 4; i++) {
429                 mask = (PIIX_PORT_ENABLED << i);
430
431                 if ((orig_mask & mask) == mask)
432                         if (combined || (i == ap->hard_port_no))
433                                 return 1;
434         }
435
436         return 0;
437 }
438
439 /**
440  *      piix_sata_phy_reset - Probe specified port on SATA host controller
441  *      @ap: Port to probe
442  *
443  *      Probe SATA phy.
444  *
445  *      LOCKING:
446  *      None (inherited from caller).
447  */
448
449 static void piix_sata_phy_reset(struct ata_port *ap)
450 {
451         if (!piix_sata_probe(ap)) {
452                 ata_port_disable(ap);
453                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
454                 return;
455         }
456
457         ap->cbl = ATA_CBL_SATA;
458
459         ata_port_probe(ap);
460
461         ata_bus_reset(ap);
462 }
463
464 /**
465  *      piix_set_piomode - Initialize host controller PATA PIO timings
466  *      @ap: Port whose timings we are configuring
467  *      @adev: um
468  *
469  *      Set PIO mode for device, in host controller PCI config space.
470  *
471  *      LOCKING:
472  *      None (inherited from caller).
473  */
474
475 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
476 {
477         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
478         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
479         unsigned int is_slave   = (adev->devno != 0);
480         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
481         unsigned int slave_port = 0x44;
482         u16 master_data;
483         u8 slave_data;
484
485         static const     /* ISP  RTC */
486         u8 timings[][2] = { { 0, 0 },
487                             { 0, 0 },
488                             { 1, 0 },
489                             { 2, 1 },
490                             { 2, 3 }, };
491
492         pci_read_config_word(dev, master_port, &master_data);
493         if (is_slave) {
494                 master_data |= 0x4000;
495                 /* enable PPE, IE and TIME */
496                 master_data |= 0x0070;
497                 pci_read_config_byte(dev, slave_port, &slave_data);
498                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
499                 slave_data |=
500                         (timings[pio][0] << 2) |
501                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
502         } else {
503                 master_data &= 0xccf8;
504                 /* enable PPE, IE and TIME */
505                 master_data |= 0x0007;
506                 master_data |=
507                         (timings[pio][0] << 12) |
508                         (timings[pio][1] << 8);
509         }
510         pci_write_config_word(dev, master_port, master_data);
511         if (is_slave)
512                 pci_write_config_byte(dev, slave_port, slave_data);
513 }
514
515 /**
516  *      piix_set_dmamode - Initialize host controller PATA PIO timings
517  *      @ap: Port whose timings we are configuring
518  *      @adev: um
519  *      @udma: udma mode, 0 - 6
520  *
521  *      Set UDMA mode for device, in host controller PCI config space.
522  *
523  *      LOCKING:
524  *      None (inherited from caller).
525  */
526
527 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
528 {
529         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
530         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
531         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
532         u8 speed                = udma;
533         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
534         int a_speed             = 3 << (drive_dn * 4);
535         int u_flag              = 1 << drive_dn;
536         int v_flag              = 0x01 << drive_dn;
537         int w_flag              = 0x10 << drive_dn;
538         int u_speed             = 0;
539         int                     sitre;
540         u16                     reg4042, reg4a;
541         u8                      reg48, reg54, reg55;
542
543         pci_read_config_word(dev, maslave, &reg4042);
544         DPRINTK("reg4042 = 0x%04x\n", reg4042);
545         sitre = (reg4042 & 0x4000) ? 1 : 0;
546         pci_read_config_byte(dev, 0x48, &reg48);
547         pci_read_config_word(dev, 0x4a, &reg4a);
548         pci_read_config_byte(dev, 0x54, &reg54);
549         pci_read_config_byte(dev, 0x55, &reg55);
550
551         switch(speed) {
552                 case XFER_UDMA_4:
553                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
554                 case XFER_UDMA_6:
555                 case XFER_UDMA_5:
556                 case XFER_UDMA_3:
557                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
558                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
559                 case XFER_MW_DMA_2:
560                 case XFER_MW_DMA_1:     break;
561                 default:
562                         BUG();
563                         return;
564         }
565
566         if (speed >= XFER_UDMA_0) {
567                 if (!(reg48 & u_flag))
568                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
569                 if (speed == XFER_UDMA_5) {
570                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
571                 } else {
572                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
573                 }
574                 if ((reg4a & a_speed) != u_speed)
575                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
576                 if (speed > XFER_UDMA_2) {
577                         if (!(reg54 & v_flag))
578                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
579                 } else
580                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
581         } else {
582                 if (reg48 & u_flag)
583                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
584                 if (reg4a & a_speed)
585                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
586                 if (reg54 & v_flag)
587                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
588                 if (reg55 & w_flag)
589                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
590         }
591 }
592
593 #define AHCI_PCI_BAR 5
594 #define AHCI_GLOBAL_CTL 0x04
595 #define AHCI_ENABLE (1 << 31)
596 static int piix_disable_ahci(struct pci_dev *pdev)
597 {
598         void __iomem *mmio;
599         u32 tmp;
600         int rc = 0;
601
602         /* BUG: pci_enable_device has not yet been called.  This
603          * works because this device is usually set up by BIOS.
604          */
605
606         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
607             !pci_resource_len(pdev, AHCI_PCI_BAR))
608                 return 0;
609
610         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
611         if (!mmio)
612                 return -ENOMEM;
613
614         tmp = readl(mmio + AHCI_GLOBAL_CTL);
615         if (tmp & AHCI_ENABLE) {
616                 tmp &= ~AHCI_ENABLE;
617                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
618
619                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
620                 if (tmp & AHCI_ENABLE)
621                         rc = -EIO;
622         }
623
624         pci_iounmap(pdev, mmio);
625         return rc;
626 }
627
628 /**
629  *      piix_check_450nx_errata -       Check for problem 450NX setup
630  *      @ata_dev: the PCI device to check
631  *      
632  *      Check for the present of 450NX errata #19 and errata #25. If
633  *      they are found return an error code so we can turn off DMA
634  */
635
636 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
637 {
638         struct pci_dev *pdev = NULL;
639         u16 cfg;
640         u8 rev;
641         int no_piix_dma = 0;
642         
643         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
644         {
645                 /* Look for 450NX PXB. Check for problem configurations
646                    A PCI quirk checks bit 6 already */
647                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
648                 pci_read_config_word(pdev, 0x41, &cfg);
649                 /* Only on the original revision: IDE DMA can hang */
650                 if(rev == 0x00)
651                         no_piix_dma = 1;
652                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
653                 else if(cfg & (1<<14) && rev < 5)
654                         no_piix_dma = 2;
655         }
656         if(no_piix_dma)
657                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
658         if(no_piix_dma == 2)
659                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
660         return no_piix_dma;
661 }               
662
663 /**
664  *      piix_init_one - Register PIIX ATA PCI device with kernel services
665  *      @pdev: PCI device to register
666  *      @ent: Entry in piix_pci_tbl matching with @pdev
667  *
668  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
669  *      and then hand over control to libata, for it to do the rest.
670  *
671  *      LOCKING:
672  *      Inherited from PCI layer (may sleep).
673  *
674  *      RETURNS:
675  *      Zero on success, or -ERRNO value.
676  */
677
678 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
679 {
680         static int printed_version;
681         struct ata_port_info *port_info[2];
682         unsigned int combined = 0;
683         unsigned int pata_chan = 0, sata_chan = 0;
684         unsigned long host_flags;
685
686         if (!printed_version++)
687                 dev_printk(KERN_DEBUG, &pdev->dev,
688                            "version " DRV_VERSION "\n");
689
690         /* no hotplugging support (FIXME) */
691         if (!in_module_init)
692                 return -ENODEV;
693
694         port_info[0] = &piix_port_info[ent->driver_data];
695         port_info[1] = &piix_port_info[ent->driver_data];
696
697         host_flags = port_info[0]->host_flags;
698
699         if (host_flags & PIIX_FLAG_AHCI) {
700                 u8 tmp;
701                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
702                 if (tmp == PIIX_AHCI_DEVICE) {
703                         int rc = piix_disable_ahci(pdev);
704                         if (rc)
705                                 return rc;
706                 }
707         }
708
709         if (host_flags & PIIX_FLAG_COMBINED) {
710                 u8 tmp;
711                 pci_read_config_byte(pdev, ICH5_PMR, &tmp);
712
713                 if (host_flags & PIIX_FLAG_COMBINED_ICH6) {
714                         switch (tmp & 0x3) {
715                         case 0:
716                                 break;
717                         case 1:
718                                 combined = 1;
719                                 sata_chan = 1;
720                                 break;
721                         case 2:
722                                 combined = 1;
723                                 pata_chan = 1;
724                                 break;
725                         case 3:
726                                 dev_printk(KERN_WARNING, &pdev->dev,
727                                            "invalid MAP value %u\n", tmp);
728                                 break;
729                         }
730                 } else {
731                         if (tmp & PIIX_COMB) {
732                                 combined = 1;
733                                 if (tmp & PIIX_COMB_PATA_P0)
734                                         sata_chan = 1;
735                                 else
736                                         pata_chan = 1;
737                         }
738                 }
739         }
740
741         /* On ICH5, some BIOSen disable the interrupt using the
742          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
743          * On ICH6, this bit has the same effect, but only when
744          * MSI is disabled (and it is disabled, as we don't use
745          * message-signalled interrupts currently).
746          */
747         if (host_flags & PIIX_FLAG_CHECKINTR)
748                 pci_intx(pdev, 1);
749
750         if (combined) {
751                 port_info[sata_chan] = &piix_port_info[ent->driver_data];
752                 port_info[sata_chan]->host_flags |= ATA_FLAG_SLAVE_POSS;
753                 port_info[pata_chan] = &piix_port_info[ich5_pata];
754
755                 dev_printk(KERN_WARNING, &pdev->dev,
756                            "combined mode detected (p=%u, s=%u)\n",
757                            pata_chan, sata_chan);
758         }
759         if (piix_check_450nx_errata(pdev)) {
760                 /* This writes into the master table but it does not
761                    really matter for this errata as we will apply it to
762                    all the PIIX devices on the board */
763                 port_info[0]->mwdma_mask = 0;
764                 port_info[0]->udma_mask = 0;
765                 port_info[1]->mwdma_mask = 0;
766                 port_info[1]->udma_mask = 0;
767         }
768         return ata_pci_init_one(pdev, port_info, 2);
769 }
770
771 static int __init piix_init(void)
772 {
773         int rc;
774
775         DPRINTK("pci_module_init\n");
776         rc = pci_module_init(&piix_pci_driver);
777         if (rc)
778                 return rc;
779
780         in_module_init = 0;
781
782         DPRINTK("done\n");
783         return 0;
784 }
785
786 static void __exit piix_exit(void)
787 {
788         pci_unregister_driver(&piix_pci_driver);
789 }
790
791 module_init(piix_init);
792 module_exit(piix_exit);
793