[SCSI] scsi_end_async() needs to take an uptodate parameter
[sfrench/cifs-2.6.git] / drivers / scsi / ata_piix.c
1 /*
2  *    ata_piix.c - Intel PATA/SATA controllers
3  *
4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *
9  *      Copyright 2003-2005 Red Hat Inc
10  *      Copyright 2003-2005 Jeff Garzik
11  *
12  *
13  *      Copyright header from piix.c:
14  *
15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
18  *
19  *
20  *  This program is free software; you can redistribute it and/or modify
21  *  it under the terms of the GNU General Public License as published by
22  *  the Free Software Foundation; either version 2, or (at your option)
23  *  any later version.
24  *
25  *  This program is distributed in the hope that it will be useful,
26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
28  *  GNU General Public License for more details.
29  *
30  *  You should have received a copy of the GNU General Public License
31  *  along with this program; see the file COPYING.  If not, write to
32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
33  *
34  *
35  *  libata documentation is available via 'make {ps|pdf}docs',
36  *  as Documentation/DocBook/libata.*
37  *
38  *  Hardware documentation available at http://developer.intel.com/
39  *
40  * Documentation
41  *      Publically available from Intel web site. Errata documentation
42  * is also publically available. As an aide to anyone hacking on this
43  * driver the list of errata that are relevant is below.going back to
44  * PIIX4. Older device documentation is now a bit tricky to find.
45  *
46  * The chipsets all follow very much the same design. The orginal Triton
47  * series chipsets do _not_ support independant device timings, but this
48  * is fixed in Triton II. With the odd mobile exception the chips then
49  * change little except in gaining more modes until SATA arrives. This
50  * driver supports only the chips with independant timing (that is those
51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
52  * for the early chip drivers.
53  *
54  * Errata of note:
55  *
56  * Unfixable
57  *      PIIX4    errata #9      - Only on ultra obscure hw
58  *      ICH3     errata #13     - Not observed to affect real hw
59  *                                by Intel
60  *
61  * Things we must deal with
62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
63  *                                (must stop/start dma to recover)
64  *      440MX   errata #15      - As PIIX4 errata #10
65  *      PIIX4   errata #15      - Must not read control registers
66  *                                during a PIO transfer
67  *      440MX   errata #13      - As PIIX4 errata #15
68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
69  *      ICH0/1  errata #55      - As ICH2 errata #21
70  *      ICH2    spec c #9       - Extra operations needed to handle
71  *                                drive hotswap [NOT YET SUPPORTED]
72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
73  *                                and must be dword aligned
74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
75  *
76  * Should have been BIOS fixed:
77  *      450NX:  errata #19      - DMA hangs on old 450NX
78  *      450NX:  errata #20      - DMA hangs on old 450NX
79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
80  *      ICH3    errata #15      - IDE deadlock under high load
81  *                                (BIOS must set dev 31 fn 0 bit 23)
82  *      ICH3    errata #18      - Don't use native mode
83  */
84
85 #include <linux/kernel.h>
86 #include <linux/module.h>
87 #include <linux/pci.h>
88 #include <linux/init.h>
89 #include <linux/blkdev.h>
90 #include <linux/delay.h>
91 #include <linux/device.h>
92 #include <scsi/scsi_host.h>
93 #include <linux/libata.h>
94
95 #define DRV_NAME        "ata_piix"
96 #define DRV_VERSION     "1.05"
97
98 enum {
99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
100         ICH5_PMR                = 0x90, /* port mapping register */
101         ICH5_PCS                = 0x92, /* port control and status */
102         PIIX_SCC                = 0x0A, /* sub-class code register */
103
104         PIIX_FLAG_AHCI          = (1 << 28), /* AHCI possible */
105         PIIX_FLAG_CHECKINTR     = (1 << 29), /* make sure PCI INTx enabled */
106         PIIX_FLAG_COMBINED      = (1 << 30), /* combined mode possible */
107
108         /* combined mode.  if set, PATA is channel 0.
109          * if clear, PATA is channel 1.
110          */
111         PIIX_COMB_PATA_P0       = (1 << 1),
112         PIIX_COMB               = (1 << 2), /* combined mode enabled? */
113
114         PIIX_PORT_ENABLED       = (1 << 0),
115         PIIX_PORT_PRESENT       = (1 << 4),
116
117         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
118         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
119
120         ich5_pata               = 0,
121         ich5_sata               = 1,
122         piix4_pata              = 2,
123         ich6_sata               = 3,
124         ich6_sata_ahci          = 4,
125
126         PIIX_AHCI_DEVICE        = 6,
127 };
128
129 static int piix_init_one (struct pci_dev *pdev,
130                                     const struct pci_device_id *ent);
131
132 static void piix_pata_phy_reset(struct ata_port *ap);
133 static void piix_sata_phy_reset(struct ata_port *ap);
134 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
135 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
136
137 static unsigned int in_module_init = 1;
138
139 static const struct pci_device_id piix_pci_tbl[] = {
140 #ifdef ATA_ENABLE_PATA
141         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
142         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
143         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
144 #endif
145
146         /* NOTE: The following PCI ids must be kept in sync with the
147          * list in drivers/pci/quirks.c.
148          */
149
150         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
151         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
152         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
153         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
154         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
155         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
156         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
157         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
158         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
159         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
160
161         { }     /* terminate list */
162 };
163
164 static struct pci_driver piix_pci_driver = {
165         .name                   = DRV_NAME,
166         .id_table               = piix_pci_tbl,
167         .probe                  = piix_init_one,
168         .remove                 = ata_pci_remove_one,
169 };
170
171 static struct scsi_host_template piix_sht = {
172         .module                 = THIS_MODULE,
173         .name                   = DRV_NAME,
174         .ioctl                  = ata_scsi_ioctl,
175         .queuecommand           = ata_scsi_queuecmd,
176         .eh_strategy_handler    = ata_scsi_error,
177         .can_queue              = ATA_DEF_QUEUE,
178         .this_id                = ATA_SHT_THIS_ID,
179         .sg_tablesize           = LIBATA_MAX_PRD,
180         .max_sectors            = ATA_MAX_SECTORS,
181         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
182         .emulated               = ATA_SHT_EMULATED,
183         .use_clustering         = ATA_SHT_USE_CLUSTERING,
184         .proc_name              = DRV_NAME,
185         .dma_boundary           = ATA_DMA_BOUNDARY,
186         .slave_configure        = ata_scsi_slave_config,
187         .bios_param             = ata_std_bios_param,
188 };
189
190 static const struct ata_port_operations piix_pata_ops = {
191         .port_disable           = ata_port_disable,
192         .set_piomode            = piix_set_piomode,
193         .set_dmamode            = piix_set_dmamode,
194
195         .tf_load                = ata_tf_load,
196         .tf_read                = ata_tf_read,
197         .check_status           = ata_check_status,
198         .exec_command           = ata_exec_command,
199         .dev_select             = ata_std_dev_select,
200
201         .phy_reset              = piix_pata_phy_reset,
202
203         .bmdma_setup            = ata_bmdma_setup,
204         .bmdma_start            = ata_bmdma_start,
205         .bmdma_stop             = ata_bmdma_stop,
206         .bmdma_status           = ata_bmdma_status,
207         .qc_prep                = ata_qc_prep,
208         .qc_issue               = ata_qc_issue_prot,
209
210         .eng_timeout            = ata_eng_timeout,
211
212         .irq_handler            = ata_interrupt,
213         .irq_clear              = ata_bmdma_irq_clear,
214
215         .port_start             = ata_port_start,
216         .port_stop              = ata_port_stop,
217         .host_stop              = ata_host_stop,
218 };
219
220 static const struct ata_port_operations piix_sata_ops = {
221         .port_disable           = ata_port_disable,
222
223         .tf_load                = ata_tf_load,
224         .tf_read                = ata_tf_read,
225         .check_status           = ata_check_status,
226         .exec_command           = ata_exec_command,
227         .dev_select             = ata_std_dev_select,
228
229         .phy_reset              = piix_sata_phy_reset,
230
231         .bmdma_setup            = ata_bmdma_setup,
232         .bmdma_start            = ata_bmdma_start,
233         .bmdma_stop             = ata_bmdma_stop,
234         .bmdma_status           = ata_bmdma_status,
235         .qc_prep                = ata_qc_prep,
236         .qc_issue               = ata_qc_issue_prot,
237
238         .eng_timeout            = ata_eng_timeout,
239
240         .irq_handler            = ata_interrupt,
241         .irq_clear              = ata_bmdma_irq_clear,
242
243         .port_start             = ata_port_start,
244         .port_stop              = ata_port_stop,
245         .host_stop              = ata_host_stop,
246 };
247
248 static struct ata_port_info piix_port_info[] = {
249         /* ich5_pata */
250         {
251                 .sht            = &piix_sht,
252                 .host_flags     = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST |
253                                   PIIX_FLAG_CHECKINTR,
254                 .pio_mask       = 0x1f, /* pio0-4 */
255 #if 0
256                 .mwdma_mask     = 0x06, /* mwdma1-2 */
257 #else
258                 .mwdma_mask     = 0x00, /* mwdma broken */
259 #endif
260                 .udma_mask      = 0x3f, /* udma0-5 */
261                 .port_ops       = &piix_pata_ops,
262         },
263
264         /* ich5_sata */
265         {
266                 .sht            = &piix_sht,
267                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
268                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR,
269                 .pio_mask       = 0x1f, /* pio0-4 */
270                 .mwdma_mask     = 0x07, /* mwdma0-2 */
271                 .udma_mask      = 0x7f, /* udma0-6 */
272                 .port_ops       = &piix_sata_ops,
273         },
274
275         /* piix4_pata */
276         {
277                 .sht            = &piix_sht,
278                 .host_flags     = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST,
279                 .pio_mask       = 0x1f, /* pio0-4 */
280 #if 0
281                 .mwdma_mask     = 0x06, /* mwdma1-2 */
282 #else
283                 .mwdma_mask     = 0x00, /* mwdma broken */
284 #endif
285                 .udma_mask      = ATA_UDMA_MASK_40C,
286                 .port_ops       = &piix_pata_ops,
287         },
288
289         /* ich6_sata */
290         {
291                 .sht            = &piix_sht,
292                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
293                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR |
294                                   ATA_FLAG_SLAVE_POSS,
295                 .pio_mask       = 0x1f, /* pio0-4 */
296                 .mwdma_mask     = 0x07, /* mwdma0-2 */
297                 .udma_mask      = 0x7f, /* udma0-6 */
298                 .port_ops       = &piix_sata_ops,
299         },
300
301         /* ich6_sata_ahci */
302         {
303                 .sht            = &piix_sht,
304                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_SRST |
305                                   PIIX_FLAG_COMBINED | PIIX_FLAG_CHECKINTR |
306                                   ATA_FLAG_SLAVE_POSS | PIIX_FLAG_AHCI,
307                 .pio_mask       = 0x1f, /* pio0-4 */
308                 .mwdma_mask     = 0x07, /* mwdma0-2 */
309                 .udma_mask      = 0x7f, /* udma0-6 */
310                 .port_ops       = &piix_sata_ops,
311         },
312 };
313
314 static struct pci_bits piix_enable_bits[] = {
315         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
316         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
317 };
318
319 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
320 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
321 MODULE_LICENSE("GPL");
322 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
323 MODULE_VERSION(DRV_VERSION);
324
325 /**
326  *      piix_pata_cbl_detect - Probe host controller cable detect info
327  *      @ap: Port for which cable detect info is desired
328  *
329  *      Read 80c cable indicator from ATA PCI device's PCI config
330  *      register.  This register is normally set by firmware (BIOS).
331  *
332  *      LOCKING:
333  *      None (inherited from caller).
334  */
335 static void piix_pata_cbl_detect(struct ata_port *ap)
336 {
337         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
338         u8 tmp, mask;
339
340         /* no 80c support in host controller? */
341         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
342                 goto cbl40;
343
344         /* check BIOS cable detect results */
345         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
346         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
347         if ((tmp & mask) == 0)
348                 goto cbl40;
349
350         ap->cbl = ATA_CBL_PATA80;
351         return;
352
353 cbl40:
354         ap->cbl = ATA_CBL_PATA40;
355         ap->udma_mask &= ATA_UDMA_MASK_40C;
356 }
357
358 /**
359  *      piix_pata_phy_reset - Probe specified port on PATA host controller
360  *      @ap: Port to probe
361  *
362  *      Probe PATA phy.
363  *
364  *      LOCKING:
365  *      None (inherited from caller).
366  */
367
368 static void piix_pata_phy_reset(struct ata_port *ap)
369 {
370         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
371
372         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
373                 ata_port_disable(ap);
374                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
375                 return;
376         }
377
378         piix_pata_cbl_detect(ap);
379
380         ata_port_probe(ap);
381
382         ata_bus_reset(ap);
383 }
384
385 /**
386  *      piix_sata_probe - Probe PCI device for present SATA devices
387  *      @ap: Port associated with the PCI device we wish to probe
388  *
389  *      Reads SATA PCI device's PCI config register Port Configuration
390  *      and Status (PCS) to determine port and device availability.
391  *
392  *      LOCKING:
393  *      None (inherited from caller).
394  *
395  *      RETURNS:
396  *      Non-zero if port is enabled, it may or may not have a device
397  *      attached in that case (PRESENT bit would only be set if BIOS probe
398  *      was done). Zero is returned if port is disabled.
399  */
400 static int piix_sata_probe (struct ata_port *ap)
401 {
402         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
403         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
404         int orig_mask, mask, i;
405         u8 pcs;
406
407         mask = (PIIX_PORT_PRESENT << ap->hard_port_no) |
408                (PIIX_PORT_ENABLED << ap->hard_port_no);
409
410         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
411         orig_mask = (int) pcs & 0xff;
412
413         /* TODO: this is vaguely wrong for ICH6 combined mode,
414          * where only two of the four SATA ports are mapped
415          * onto a single ATA channel.  It is also vaguely inaccurate
416          * for ICH5, which has only two ports.  However, this is ok,
417          * as further device presence detection code will handle
418          * any false positives produced here.
419          */
420
421         for (i = 0; i < 4; i++) {
422                 mask = (PIIX_PORT_ENABLED << i);
423
424                 if ((orig_mask & mask) == mask)
425                         if (combined || (i == ap->hard_port_no))
426                                 return 1;
427         }
428
429         return 0;
430 }
431
432 /**
433  *      piix_sata_phy_reset - Probe specified port on SATA host controller
434  *      @ap: Port to probe
435  *
436  *      Probe SATA phy.
437  *
438  *      LOCKING:
439  *      None (inherited from caller).
440  */
441
442 static void piix_sata_phy_reset(struct ata_port *ap)
443 {
444         if (!piix_sata_probe(ap)) {
445                 ata_port_disable(ap);
446                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
447                 return;
448         }
449
450         ap->cbl = ATA_CBL_SATA;
451
452         ata_port_probe(ap);
453
454         ata_bus_reset(ap);
455 }
456
457 /**
458  *      piix_set_piomode - Initialize host controller PATA PIO timings
459  *      @ap: Port whose timings we are configuring
460  *      @adev: um
461  *
462  *      Set PIO mode for device, in host controller PCI config space.
463  *
464  *      LOCKING:
465  *      None (inherited from caller).
466  */
467
468 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
469 {
470         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
471         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
472         unsigned int is_slave   = (adev->devno != 0);
473         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
474         unsigned int slave_port = 0x44;
475         u16 master_data;
476         u8 slave_data;
477
478         static const     /* ISP  RTC */
479         u8 timings[][2] = { { 0, 0 },
480                             { 0, 0 },
481                             { 1, 0 },
482                             { 2, 1 },
483                             { 2, 3 }, };
484
485         pci_read_config_word(dev, master_port, &master_data);
486         if (is_slave) {
487                 master_data |= 0x4000;
488                 /* enable PPE, IE and TIME */
489                 master_data |= 0x0070;
490                 pci_read_config_byte(dev, slave_port, &slave_data);
491                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
492                 slave_data |=
493                         (timings[pio][0] << 2) |
494                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
495         } else {
496                 master_data &= 0xccf8;
497                 /* enable PPE, IE and TIME */
498                 master_data |= 0x0007;
499                 master_data |=
500                         (timings[pio][0] << 12) |
501                         (timings[pio][1] << 8);
502         }
503         pci_write_config_word(dev, master_port, master_data);
504         if (is_slave)
505                 pci_write_config_byte(dev, slave_port, slave_data);
506 }
507
508 /**
509  *      piix_set_dmamode - Initialize host controller PATA PIO timings
510  *      @ap: Port whose timings we are configuring
511  *      @adev: um
512  *      @udma: udma mode, 0 - 6
513  *
514  *      Set UDMA mode for device, in host controller PCI config space.
515  *
516  *      LOCKING:
517  *      None (inherited from caller).
518  */
519
520 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
521 {
522         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
523         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
524         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
525         u8 speed                = udma;
526         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
527         int a_speed             = 3 << (drive_dn * 4);
528         int u_flag              = 1 << drive_dn;
529         int v_flag              = 0x01 << drive_dn;
530         int w_flag              = 0x10 << drive_dn;
531         int u_speed             = 0;
532         int                     sitre;
533         u16                     reg4042, reg4a;
534         u8                      reg48, reg54, reg55;
535
536         pci_read_config_word(dev, maslave, &reg4042);
537         DPRINTK("reg4042 = 0x%04x\n", reg4042);
538         sitre = (reg4042 & 0x4000) ? 1 : 0;
539         pci_read_config_byte(dev, 0x48, &reg48);
540         pci_read_config_word(dev, 0x4a, &reg4a);
541         pci_read_config_byte(dev, 0x54, &reg54);
542         pci_read_config_byte(dev, 0x55, &reg55);
543
544         switch(speed) {
545                 case XFER_UDMA_4:
546                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
547                 case XFER_UDMA_6:
548                 case XFER_UDMA_5:
549                 case XFER_UDMA_3:
550                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
551                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
552                 case XFER_MW_DMA_2:
553                 case XFER_MW_DMA_1:     break;
554                 default:
555                         BUG();
556                         return;
557         }
558
559         if (speed >= XFER_UDMA_0) {
560                 if (!(reg48 & u_flag))
561                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
562                 if (speed == XFER_UDMA_5) {
563                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
564                 } else {
565                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
566                 }
567                 if ((reg4a & a_speed) != u_speed)
568                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
569                 if (speed > XFER_UDMA_2) {
570                         if (!(reg54 & v_flag))
571                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
572                 } else
573                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
574         } else {
575                 if (reg48 & u_flag)
576                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
577                 if (reg4a & a_speed)
578                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
579                 if (reg54 & v_flag)
580                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
581                 if (reg55 & w_flag)
582                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
583         }
584 }
585
586 #define AHCI_PCI_BAR 5
587 #define AHCI_GLOBAL_CTL 0x04
588 #define AHCI_ENABLE (1 << 31)
589 static int piix_disable_ahci(struct pci_dev *pdev)
590 {
591         void __iomem *mmio;
592         u32 tmp;
593         int rc = 0;
594
595         /* BUG: pci_enable_device has not yet been called.  This
596          * works because this device is usually set up by BIOS.
597          */
598
599         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
600             !pci_resource_len(pdev, AHCI_PCI_BAR))
601                 return 0;
602
603         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
604         if (!mmio)
605                 return -ENOMEM;
606
607         tmp = readl(mmio + AHCI_GLOBAL_CTL);
608         if (tmp & AHCI_ENABLE) {
609                 tmp &= ~AHCI_ENABLE;
610                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
611
612                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
613                 if (tmp & AHCI_ENABLE)
614                         rc = -EIO;
615         }
616
617         pci_iounmap(pdev, mmio);
618         return rc;
619 }
620
621 /**
622  *      piix_check_450nx_errata -       Check for problem 450NX setup
623  *      
624  *      Check for the present of 450NX errata #19 and errata #25. If
625  *      they are found return an error code so we can turn off DMA
626  */
627
628 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
629 {
630         struct pci_dev *pdev = NULL;
631         u16 cfg;
632         u8 rev;
633         int no_piix_dma = 0;
634         
635         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
636         {
637                 /* Look for 450NX PXB. Check for problem configurations
638                    A PCI quirk checks bit 6 already */
639                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
640                 pci_read_config_word(pdev, 0x41, &cfg);
641                 /* Only on the original revision: IDE DMA can hang */
642                 if(rev == 0x00)
643                         no_piix_dma = 1;
644                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
645                 else if(cfg & (1<<14) && rev < 5)
646                         no_piix_dma = 2;
647         }
648         if(no_piix_dma)
649                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
650         if(no_piix_dma == 2)
651                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
652         return no_piix_dma;
653 }               
654
655 /**
656  *      piix_init_one - Register PIIX ATA PCI device with kernel services
657  *      @pdev: PCI device to register
658  *      @ent: Entry in piix_pci_tbl matching with @pdev
659  *
660  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
661  *      and then hand over control to libata, for it to do the rest.
662  *
663  *      LOCKING:
664  *      Inherited from PCI layer (may sleep).
665  *
666  *      RETURNS:
667  *      Zero on success, or -ERRNO value.
668  */
669
670 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
671 {
672         static int printed_version;
673         struct ata_port_info *port_info[2];
674         unsigned int combined = 0;
675         unsigned int pata_chan = 0, sata_chan = 0;
676
677         if (!printed_version++)
678                 dev_printk(KERN_DEBUG, &pdev->dev,
679                            "version " DRV_VERSION "\n");
680
681         /* no hotplugging support (FIXME) */
682         if (!in_module_init)
683                 return -ENODEV;
684
685         port_info[0] = &piix_port_info[ent->driver_data];
686         port_info[1] = &piix_port_info[ent->driver_data];
687
688         if (port_info[0]->host_flags & PIIX_FLAG_AHCI) {
689                 u8 tmp;
690                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
691                 if (tmp == PIIX_AHCI_DEVICE) {
692                         int rc = piix_disable_ahci(pdev);
693                         if (rc)
694                                 return rc;
695                 }
696         }
697
698         if (port_info[0]->host_flags & PIIX_FLAG_COMBINED) {
699                 u8 tmp;
700                 pci_read_config_byte(pdev, ICH5_PMR, &tmp);
701
702                 if (tmp & PIIX_COMB) {
703                         combined = 1;
704                         if (tmp & PIIX_COMB_PATA_P0)
705                                 sata_chan = 1;
706                         else
707                                 pata_chan = 1;
708                 }
709         }
710
711         /* On ICH5, some BIOSen disable the interrupt using the
712          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
713          * On ICH6, this bit has the same effect, but only when
714          * MSI is disabled (and it is disabled, as we don't use
715          * message-signalled interrupts currently).
716          */
717         if (port_info[0]->host_flags & PIIX_FLAG_CHECKINTR)
718                 pci_intx(pdev, 1);
719
720         if (combined) {
721                 port_info[sata_chan] = &piix_port_info[ent->driver_data];
722                 port_info[sata_chan]->host_flags |= ATA_FLAG_SLAVE_POSS;
723                 port_info[pata_chan] = &piix_port_info[ich5_pata];
724
725                 dev_printk(KERN_WARNING, &pdev->dev,
726                            "combined mode detected (p=%u, s=%u)\n",
727                            pata_chan, sata_chan);
728         }
729         if (piix_check_450nx_errata(pdev)) {
730                 /* This writes into the master table but it does not
731                    really matter for this errata as we will apply it to
732                    all the PIIX devices on the board */
733                 port_info[0]->mwdma_mask = 0;
734                 port_info[0]->udma_mask = 0;
735                 port_info[1]->mwdma_mask = 0;
736                 port_info[1]->udma_mask = 0;
737         }
738         return ata_pci_init_one(pdev, port_info, 2);
739 }
740
741 static int __init piix_init(void)
742 {
743         int rc;
744
745         DPRINTK("pci_module_init\n");
746         rc = pci_module_init(&piix_pci_driver);
747         if (rc)
748                 return rc;
749
750         in_module_init = 0;
751
752         DPRINTK("done\n");
753         return 0;
754 }
755
756 static void __exit piix_exit(void)
757 {
758         pci_unregister_driver(&piix_pci_driver);
759 }
760
761 module_init(piix_init);
762 module_exit(piix_exit);
763