drivers/net/wireless/iwlwifi/iwl-agn-tx.c

   1 /******************************************************************************
   2  *
   3  * GPL LICENSE SUMMARY
   4  *
   5  * Copyright(c) 2008 - 2010 Intel Corporation. All rights reserved.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of version 2 of the GNU General Public License as
   9  * published by the Free Software Foundation.
  10  *
  11  * This program is distributed in the hope that it will be useful, but
  12  * WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110,
  19  * USA
  20  *
  21  * The full GNU General Public License is included in this distribution
  22  * in the file called LICENSE.GPL.
  23  *
  24  * Contact Information:
  25  *  Intel Linux Wireless <ilw@linux.intel.com>
  26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  27  *
  28  *****************************************************************************/
  29
  30 #include <linux/kernel.h>
  31 #include <linux/module.h>
  32 #include <linux/init.h>
  33 #include <linux/sched.h>
  34
  35 #include "iwl-dev.h"
  36 #include "iwl-core.h"
  37 #include "iwl-sta.h"
  38 #include "iwl-io.h"
  39 #include "iwl-helpers.h"
  40 #include "iwl-agn-hw.h"
  41 #include "iwl-agn.h"
  42
  43 /*
  44  * mac80211 queues, ACs, hardware queues, FIFOs.
  45  *
  46  * Cf. http://wireless.kernel.org/en/developers/Documentation/mac80211/queues
  47  *
  48  * Mac80211 uses the following numbers, which we get as from it
  49  * by way of skb_get_queue_mapping(skb):
  50  *
  51  *      VO      0
  52  *      VI      1
  53  *      BE      2
  54  *      BK      3
  55  *
  56  *
  57  * Regular (not A-MPDU) frames are put into hardware queues corresponding
  58  * to the FIFOs, see comments in iwl-prph.h. Aggregated frames get their
  59  * own queue per aggregation session (RA/TID combination), such queues are
  60  * set up to map into FIFOs too, for which we need an AC->FIFO mapping. In
  61  * order to map frames to the right queue, we also need an AC->hw queue
  62  * mapping. This is implemented here.
  63  *
  64  * Due to the way hw queues are set up (by the hw specific modules like
  65  * iwl-4965.c, iwl-5000.c etc.), the AC->hw queue mapping is the identity
  66  * mapping.
  67  */
  68
  69 static const u8 tid_to_ac[] = {
  70         /* this matches the mac80211 numbers */
  71         2, 3, 3, 2, 1, 1, 0, 0
  72 };
  73
  74 static const u8 ac_to_fifo[] = {
  75         IWL_TX_FIFO_VO,
  76         IWL_TX_FIFO_VI,
  77         IWL_TX_FIFO_BE,
  78         IWL_TX_FIFO_BK,
  79 };
  80
  81 static inline int get_fifo_from_ac(u8 ac)
  82 {
  83         return ac_to_fifo[ac];
  84 }
  85
  86 static inline int get_ac_from_tid(u16 tid)
  87 {
  88         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
  89                 return tid_to_ac[tid];
  90
  91         /* no support for TIDs 8-15 yet */
  92         return -EINVAL;
  93 }
  94
  95 static inline int get_fifo_from_tid(u16 tid)
  96 {
  97         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
  98                 return get_fifo_from_ac(tid_to_ac[tid]);
  99
 100         /* no support for TIDs 8-15 yet */
 101         return -EINVAL;
 102 }
 103
 104 /**
 105  * iwlagn_txq_update_byte_cnt_tbl - Set up entry in Tx byte-count array
 106  */
 107 void iwlagn_txq_update_byte_cnt_tbl(struct iwl_priv *priv,
 108                                             struct iwl_tx_queue *txq,
 109                                             u16 byte_cnt)
 110 {
 111         struct iwlagn_scd_bc_tbl *scd_bc_tbl = priv->scd_bc_tbls.addr;
 112         int write_ptr = txq->q.write_ptr;
 113         int txq_id = txq->q.id;
 114         u8 sec_ctl = 0;
 115         u8 sta_id = 0;
 116         u16 len = byte_cnt + IWL_TX_CRC_SIZE + IWL_TX_DELIMITER_SIZE;
 117         __le16 bc_ent;
 118
 119         WARN_ON(len > 0xFFF || write_ptr >= TFD_QUEUE_SIZE_MAX);
 120
 121         if (txq_id != IWL_CMD_QUEUE_NUM) {
 122                 sta_id = txq->cmd[txq->q.write_ptr]->cmd.tx.sta_id;
 123                 sec_ctl = txq->cmd[txq->q.write_ptr]->cmd.tx.sec_ctl;
 124
 125                 switch (sec_ctl & TX_CMD_SEC_MSK) {
 126                 case TX_CMD_SEC_CCM:
 127                         len += CCMP_MIC_LEN;
 128                         break;
 129                 case TX_CMD_SEC_TKIP:
 130                         len += TKIP_ICV_LEN;
 131                         break;
 132                 case TX_CMD_SEC_WEP:
 133                         len += WEP_IV_LEN + WEP_ICV_LEN;
 134                         break;
 135                 }
 136         }
 137
 138         bc_ent = cpu_to_le16((len & 0xFFF) | (sta_id << 12));
 139
 140         scd_bc_tbl[txq_id].tfd_offset[write_ptr] = bc_ent;
 141
 142         if (write_ptr < TFD_QUEUE_SIZE_BC_DUP)
 143                 scd_bc_tbl[txq_id].
 144                         tfd_offset[TFD_QUEUE_SIZE_MAX + write_ptr] = bc_ent;
 145 }
 146
 147 void iwlagn_txq_inval_byte_cnt_tbl(struct iwl_priv *priv,
 148                                            struct iwl_tx_queue *txq)
 149 {
 150         struct iwlagn_scd_bc_tbl *scd_bc_tbl = priv->scd_bc_tbls.addr;
 151         int txq_id = txq->q.id;
 152         int read_ptr = txq->q.read_ptr;
 153         u8 sta_id = 0;
 154         __le16 bc_ent;
 155
 156         WARN_ON(read_ptr >= TFD_QUEUE_SIZE_MAX);
 157
 158         if (txq_id != IWL_CMD_QUEUE_NUM)
 159                 sta_id = txq->cmd[read_ptr]->cmd.tx.sta_id;
 160
 161         bc_ent = cpu_to_le16(1 | (sta_id << 12));
 162         scd_bc_tbl[txq_id].tfd_offset[read_ptr] = bc_ent;
 163
 164         if (read_ptr < TFD_QUEUE_SIZE_BC_DUP)
 165                 scd_bc_tbl[txq_id].
 166                         tfd_offset[TFD_QUEUE_SIZE_MAX + read_ptr] = bc_ent;
 167 }
 168
 169 static int iwlagn_tx_queue_set_q2ratid(struct iwl_priv *priv, u16 ra_tid,
 170                                         u16 txq_id)
 171 {
 172         u32 tbl_dw_addr;
 173         u32 tbl_dw;
 174         u16 scd_q2ratid;
 175
 176         scd_q2ratid = ra_tid & IWL_SCD_QUEUE_RA_TID_MAP_RATID_MSK;
 177
 178         tbl_dw_addr = priv->scd_base_addr +
 179                         IWLAGN_SCD_TRANSLATE_TBL_OFFSET_QUEUE(txq_id);
 180
 181         tbl_dw = iwl_read_targ_mem(priv, tbl_dw_addr);
 182
 183         if (txq_id & 0x1)
 184                 tbl_dw = (scd_q2ratid << 16) | (tbl_dw & 0x0000FFFF);
 185         else
 186                 tbl_dw = scd_q2ratid | (tbl_dw & 0xFFFF0000);
 187
 188         iwl_write_targ_mem(priv, tbl_dw_addr, tbl_dw);
 189
 190         return 0;
 191 }
 192
 193 static void iwlagn_tx_queue_stop_scheduler(struct iwl_priv *priv, u16 txq_id)
 194 {
 195         /* Simply stop the queue, but don't change any configuration;
 196          * the SCD_ACT_EN bit is the write-enable mask for the ACTIVE bit. */
 197         iwl_write_prph(priv,
 198                 IWLAGN_SCD_QUEUE_STATUS_BITS(txq_id),
 199                 (0 << IWLAGN_SCD_QUEUE_STTS_REG_POS_ACTIVE)|
 200                 (1 << IWLAGN_SCD_QUEUE_STTS_REG_POS_SCD_ACT_EN));
 201 }
 202
 203 void iwlagn_set_wr_ptrs(struct iwl_priv *priv,
 204                                 int txq_id, u32 index)
 205 {
 206         iwl_write_direct32(priv, HBUS_TARG_WRPTR,
 207                         (index & 0xff) | (txq_id << 8));
 208         iwl_write_prph(priv, IWLAGN_SCD_QUEUE_RDPTR(txq_id), index);
 209 }
 210
 211 void iwlagn_tx_queue_set_status(struct iwl_priv *priv,
 212                                         struct iwl_tx_queue *txq,
 213                                         int tx_fifo_id, int scd_retry)
 214 {
 215         int txq_id = txq->q.id;
 216         int active = test_bit(txq_id, &priv->txq_ctx_active_msk) ? 1 : 0;
 217
 218         iwl_write_prph(priv, IWLAGN_SCD_QUEUE_STATUS_BITS(txq_id),
 219                         (active << IWLAGN_SCD_QUEUE_STTS_REG_POS_ACTIVE) |
 220                         (tx_fifo_id << IWLAGN_SCD_QUEUE_STTS_REG_POS_TXF) |
 221                         (1 << IWLAGN_SCD_QUEUE_STTS_REG_POS_WSL) |
 222                         IWLAGN_SCD_QUEUE_STTS_REG_MSK);
 223
 224         txq->sched_retry = scd_retry;
 225
 226         IWL_DEBUG_INFO(priv, "%s %s Queue %d on FIFO %d\n",
 227                        active ? "Activate" : "Deactivate",
 228                        scd_retry ? "BA" : "AC/CMD", txq_id, tx_fifo_id);
 229 }
 230
 231 int iwlagn_txq_agg_enable(struct iwl_priv *priv, int txq_id,
 232                           int tx_fifo, int sta_id, int tid, u16 ssn_idx)
 233 {
 234         unsigned long flags;
 235         u16 ra_tid;
 236         int ret;
 237
 238         if ((IWLAGN_FIRST_AMPDU_QUEUE > txq_id) ||
 239             (IWLAGN_FIRST_AMPDU_QUEUE + priv->cfg->num_of_ampdu_queues
 240              <= txq_id)) {
 241                 IWL_WARN(priv,
 242                         "queue number out of range: %d, must be %d to %d\n",
 243                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 244                         IWLAGN_FIRST_AMPDU_QUEUE +
 245                         priv->cfg->num_of_ampdu_queues - 1);
 246                 return -EINVAL;
 247         }
 248
 249         ra_tid = BUILD_RAxTID(sta_id, tid);
 250
 251         /* Modify device's station table to Tx this TID */
 252         ret = iwl_sta_tx_modify_enable_tid(priv, sta_id, tid);
 253         if (ret)
 254                 return ret;
 255
 256         spin_lock_irqsave(&priv->lock, flags);
 257
 258         /* Stop this Tx queue before configuring it */
 259         iwlagn_tx_queue_stop_scheduler(priv, txq_id);
 260
 261         /* Map receiver-address / traffic-ID to this queue */
 262         iwlagn_tx_queue_set_q2ratid(priv, ra_tid, txq_id);
 263
 264         /* Set this queue as a chain-building queue */
 265         iwl_set_bits_prph(priv, IWLAGN_SCD_QUEUECHAIN_SEL, (1<<txq_id));
 266
 267         /* enable aggregations for the queue */
 268         iwl_set_bits_prph(priv, IWLAGN_SCD_AGGR_SEL, (1<<txq_id));
 269
 270         /* Place first TFD at index corresponding to start sequence number.
 271          * Assumes that ssn_idx is valid (!= 0xFFF) */
 272         priv->txq[txq_id].q.read_ptr = (ssn_idx & 0xff);
 273         priv->txq[txq_id].q.write_ptr = (ssn_idx & 0xff);
 274         iwlagn_set_wr_ptrs(priv, txq_id, ssn_idx);
 275
 276         /* Set up Tx window size and frame limit for this queue */
 277         iwl_write_targ_mem(priv, priv->scd_base_addr +
 278                         IWLAGN_SCD_CONTEXT_QUEUE_OFFSET(txq_id) +
 279                         sizeof(u32),
 280                         ((SCD_WIN_SIZE <<
 281                         IWLAGN_SCD_QUEUE_CTX_REG2_WIN_SIZE_POS) &
 282                         IWLAGN_SCD_QUEUE_CTX_REG2_WIN_SIZE_MSK) |
 283                         ((SCD_FRAME_LIMIT <<
 284                         IWLAGN_SCD_QUEUE_CTX_REG2_FRAME_LIMIT_POS) &
 285                         IWLAGN_SCD_QUEUE_CTX_REG2_FRAME_LIMIT_MSK));
 286
 287         iwl_set_bits_prph(priv, IWLAGN_SCD_INTERRUPT_MASK, (1 << txq_id));
 288
 289         /* Set up Status area in SRAM, map to Tx DMA/FIFO, activate the queue */
 290         iwlagn_tx_queue_set_status(priv, &priv->txq[txq_id], tx_fifo, 1);
 291
 292         spin_unlock_irqrestore(&priv->lock, flags);
 293
 294         return 0;
 295 }
 296
 297 int iwlagn_txq_agg_disable(struct iwl_priv *priv, u16 txq_id,
 298                            u16 ssn_idx, u8 tx_fifo)
 299 {
 300         if ((IWLAGN_FIRST_AMPDU_QUEUE > txq_id) ||
 301             (IWLAGN_FIRST_AMPDU_QUEUE + priv->cfg->num_of_ampdu_queues
 302              <= txq_id)) {
 303                 IWL_ERR(priv,
 304                         "queue number out of range: %d, must be %d to %d\n",
 305                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 306                         IWLAGN_FIRST_AMPDU_QUEUE +
 307                         priv->cfg->num_of_ampdu_queues - 1);
 308                 return -EINVAL;
 309         }
 310
 311         iwlagn_tx_queue_stop_scheduler(priv, txq_id);
 312
 313         iwl_clear_bits_prph(priv, IWLAGN_SCD_AGGR_SEL, (1 << txq_id));
 314
 315         priv->txq[txq_id].q.read_ptr = (ssn_idx & 0xff);
 316         priv->txq[txq_id].q.write_ptr = (ssn_idx & 0xff);
 317         /* supposes that ssn_idx is valid (!= 0xFFF) */
 318         iwlagn_set_wr_ptrs(priv, txq_id, ssn_idx);
 319
 320         iwl_clear_bits_prph(priv, IWLAGN_SCD_INTERRUPT_MASK, (1 << txq_id));
 321         iwl_txq_ctx_deactivate(priv, txq_id);
 322         iwlagn_tx_queue_set_status(priv, &priv->txq[txq_id], tx_fifo, 0);
 323
 324         return 0;
 325 }
 326
 327 /*
 328  * Activate/Deactivate Tx DMA/FIFO channels according tx fifos mask
 329  * must be called under priv->lock and mac access
 330  */
 331 void iwlagn_txq_set_sched(struct iwl_priv *priv, u32 mask)
 332 {
 333         iwl_write_prph(priv, IWLAGN_SCD_TXFACT, mask);
 334 }
 335
 336 static inline int get_queue_from_ac(u16 ac)
 337 {
 338         return ac;
 339 }
 340
 341 /*
 342  * handle build REPLY_TX command notification.
 343  */
 344 static void iwlagn_tx_cmd_build_basic(struct iwl_priv *priv,
 345                                   struct iwl_tx_cmd *tx_cmd,
 346                                   struct ieee80211_tx_info *info,
 347                                   struct ieee80211_hdr *hdr,
 348                                   u8 std_id)
 349 {
 350         __le16 fc = hdr->frame_control;
 351         __le32 tx_flags = tx_cmd->tx_flags;
 352
 353         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
 354         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
 355                 tx_flags |= TX_CMD_FLG_ACK_MSK;
 356                 if (ieee80211_is_mgmt(fc))
 357                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 358                 if (ieee80211_is_probe_resp(fc) &&
 359                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
 360                         tx_flags |= TX_CMD_FLG_TSF_MSK;
 361         } else {
 362                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
 363                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 364         }
 365
 366         if (ieee80211_is_back_req(fc))
 367                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
 368
 369
 370         tx_cmd->sta_id = std_id;
 371         if (ieee80211_has_morefrags(fc))
 372                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
 373
 374         if (ieee80211_is_data_qos(fc)) {
 375                 u8 *qc = ieee80211_get_qos_ctl(hdr);
 376                 tx_cmd->tid_tspec = qc[0] & 0xf;
 377                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
 378         } else {
 379                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 380         }
 381
 382         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
 383
 384         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
 385                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
 386
 387         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
 388         if (ieee80211_is_mgmt(fc)) {
 389                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
 390                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
 391                 else
 392                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
 393         } else {
 394                 tx_cmd->timeout.pm_frame_timeout = 0;
 395         }
 396
 397         tx_cmd->driver_txop = 0;
 398         tx_cmd->tx_flags = tx_flags;
 399         tx_cmd->next_frame_len = 0;
 400 }
 401
 402 #define RTS_DFAULT_RETRY_LIMIT          60
 403
 404 static void iwlagn_tx_cmd_build_rate(struct iwl_priv *priv,
 405                               struct iwl_tx_cmd *tx_cmd,
 406                               struct ieee80211_tx_info *info,
 407                               __le16 fc)
 408 {
 409         u32 rate_flags;
 410         int rate_idx;
 411         u8 rts_retry_limit;
 412         u8 data_retry_limit;
 413         u8 rate_plcp;
 414
 415         /* Set retry limit on DATA packets and Probe Responses*/
 416         if (ieee80211_is_probe_resp(fc))
 417                 data_retry_limit = 3;
 418         else
 419                 data_retry_limit = IWLAGN_DEFAULT_TX_RETRY;
 420         tx_cmd->data_retry_limit = data_retry_limit;
 421
 422         /* Set retry limit on RTS packets */
 423         rts_retry_limit = RTS_DFAULT_RETRY_LIMIT;
 424         if (data_retry_limit < rts_retry_limit)
 425                 rts_retry_limit = data_retry_limit;
 426         tx_cmd->rts_retry_limit = rts_retry_limit;
 427
 428         /* DATA packets will use the uCode station table for rate/antenna
 429          * selection */
 430         if (ieee80211_is_data(fc)) {
 431                 tx_cmd->initial_rate_index = 0;
 432                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
 433                 return;
 434         }
 435
 436         /**
 437          * If the current TX rate stored in mac80211 has the MCS bit set, it's
 438          * not really a TX rate.  Thus, we use the lowest supported rate for
 439          * this band.  Also use the lowest supported rate if the stored rate
 440          * index is invalid.
 441          */
 442         rate_idx = info->control.rates[0].idx;
 443         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
 444                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
 445                 rate_idx = rate_lowest_index(&priv->bands[info->band],
 446                                 info->control.sta);
 447         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
 448         if (info->band == IEEE80211_BAND_5GHZ)
 449                 rate_idx += IWL_FIRST_OFDM_RATE;
 450         /* Get PLCP rate for tx_cmd->rate_n_flags */
 451         rate_plcp = iwl_rates[rate_idx].plcp;
 452         /* Zero out flags for this packet */
 453         rate_flags = 0;
 454
 455         /* Set CCK flag as needed */
 456         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
 457                 rate_flags |= RATE_MCS_CCK_MSK;
 458
 459         /* Set up RTS and CTS flags for certain packets */
 460         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
 461         case cpu_to_le16(IEEE80211_STYPE_AUTH):
 462         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
 463         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
 464         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
 465                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
 466                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
 467                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
 468                 }
 469                 break;
 470         default:
 471                 break;
 472         }
 473
 474         /* Set up antennas */
 475         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant,
 476                                               priv->hw_params.valid_tx_ant);
 477         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
 478
 479         /* Set the rate in the TX cmd */
 480         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
 481 }
 482
 483 static void iwlagn_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
 484                                       struct ieee80211_tx_info *info,
 485                                       struct iwl_tx_cmd *tx_cmd,
 486                                       struct sk_buff *skb_frag,
 487                                       int sta_id)
 488 {
 489         struct ieee80211_key_conf *keyconf = info->control.hw_key;
 490
 491         switch (keyconf->alg) {
 492         case ALG_CCMP:
 493                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
 494                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
 495                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 496                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
 497                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
 498                 break;
 499
 500         case ALG_TKIP:
 501                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
 502                 ieee80211_get_tkip_key(keyconf, skb_frag,
 503                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
 504                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
 505                 break;
 506
 507         case ALG_WEP:
 508                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
 509                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
 510
 511                 if (keyconf->keylen == WEP_KEY_LEN_128)
 512                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
 513
 514                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
 515
 516                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
 517                              "with key %d\n", keyconf->keyidx);
 518                 break;
 519
 520         default:
 521                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
 522                 break;
 523         }
 524 }
 525
 526 /*
 527  * start REPLY_TX command process
 528  */
 529 int iwlagn_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
 530 {
 531         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
 532         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 533         struct ieee80211_sta *sta = info->control.sta;
 534         struct iwl_station_priv *sta_priv = NULL;
 535         struct iwl_tx_queue *txq;
 536         struct iwl_queue *q;
 537         struct iwl_device_cmd *out_cmd;
 538         struct iwl_cmd_meta *out_meta;
 539         struct iwl_tx_cmd *tx_cmd;
 540         int swq_id, txq_id;
 541         dma_addr_t phys_addr;
 542         dma_addr_t txcmd_phys;
 543         dma_addr_t scratch_phys;
 544         u16 len, len_org, firstlen, secondlen;
 545         u16 seq_number = 0;
 546         __le16 fc;
 547         u8 hdr_len;
 548         u8 sta_id;
 549         u8 wait_write_ptr = 0;
 550         u8 tid = 0;
 551         u8 *qc = NULL;
 552         unsigned long flags;
 553
 554         spin_lock_irqsave(&priv->lock, flags);
 555         if (iwl_is_rfkill(priv)) {
 556                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
 557                 goto drop_unlock;
 558         }
 559
 560         fc = hdr->frame_control;
 561
 562 #ifdef CONFIG_IWLWIFI_DEBUG
 563         if (ieee80211_is_auth(fc))
 564                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
 565         else if (ieee80211_is_assoc_req(fc))
 566                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
 567         else if (ieee80211_is_reassoc_req(fc))
 568                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
 569 #endif
 570
 571         hdr_len = ieee80211_hdrlen(fc);
 572
 573         /* Find index into station table for destination station */
 574         sta_id = iwl_sta_id_or_broadcast(priv, info->control.sta);
 575         if (sta_id == IWL_INVALID_STATION) {
 576                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
 577                                hdr->addr1);
 578                 goto drop_unlock;
 579         }
 580
 581         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
 582
 583         if (sta)
 584                 sta_priv = (void *)sta->drv_priv;
 585
 586         if (sta_priv && sta_id != priv->hw_params.bcast_sta_id &&
 587             sta_priv->asleep) {
 588                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
 589                 /*
 590                  * This sends an asynchronous command to the device,
 591                  * but we can rely on it being processed before the
 592                  * next frame is processed -- and the next frame to
 593                  * this station is the one that will consume this
 594                  * counter.
 595                  * For now set the counter to just 1 since we do not
 596                  * support uAPSD yet.
 597                  */
 598                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
 599         }
 600
 601         txq_id = get_queue_from_ac(skb_get_queue_mapping(skb));
 602
 603         /* irqs already disabled/saved above when locking priv->lock */
 604         spin_lock(&priv->sta_lock);
 605
 606         if (ieee80211_is_data_qos(fc)) {
 607                 qc = ieee80211_get_qos_ctl(hdr);
 608                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
 609                 if (WARN_ON_ONCE(tid >= MAX_TID_COUNT)) {
 610                         spin_unlock(&priv->sta_lock);
 611                         goto drop_unlock;
 612                 }
 613                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
 614                 seq_number &= IEEE80211_SCTL_SEQ;
 615                 hdr->seq_ctrl = hdr->seq_ctrl &
 616                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
 617                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
 618                 seq_number += 0x10;
 619                 /* aggregation is on for this <sta,tid> */
 620                 if (info->flags & IEEE80211_TX_CTL_AMPDU &&
 621                     priv->stations[sta_id].tid[tid].agg.state == IWL_AGG_ON) {
 622                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
 623                 }
 624         }
 625
 626         txq = &priv->txq[txq_id];
 627         swq_id = txq->swq_id;
 628         q = &txq->q;
 629
 630         if (unlikely(iwl_queue_space(q) < q->high_mark)) {
 631                 spin_unlock(&priv->sta_lock);
 632                 goto drop_unlock;
 633         }
 634
 635         if (ieee80211_is_data_qos(fc)) {
 636                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
 637                 if (!ieee80211_has_morefrags(fc))
 638                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
 639         }
 640
 641         spin_unlock(&priv->sta_lock);
 642
 643         /* Set up driver data for this TFD */
 644         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
 645         txq->txb[q->write_ptr].skb = skb;
 646
 647         /* Set up first empty entry in queue's array of Tx/cmd buffers */
 648         out_cmd = txq->cmd[q->write_ptr];
 649         out_meta = &txq->meta[q->write_ptr];
 650         tx_cmd = &out_cmd->cmd.tx;
 651         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
 652         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
 653
 654         /*
 655          * Set up the Tx-command (not MAC!) header.
 656          * Store the chosen Tx queue and TFD index within the sequence field;
 657          * after Tx, uCode's Tx response will return this value so driver can
 658          * locate the frame within the tx queue and do post-tx processing.
 659          */
 660         out_cmd->hdr.cmd = REPLY_TX;
 661         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
 662                                 INDEX_TO_SEQ(q->write_ptr)));
 663
 664         /* Copy MAC header from skb into command buffer */
 665         memcpy(tx_cmd->hdr, hdr, hdr_len);
 666
 667
 668         /* Total # bytes to be transmitted */
 669         len = (u16)skb->len;
 670         tx_cmd->len = cpu_to_le16(len);
 671
 672         if (info->control.hw_key)
 673                 iwlagn_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
 674
 675         /* TODO need this for burst mode later on */
 676         iwlagn_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
 677         iwl_dbg_log_tx_data_frame(priv, len, hdr);
 678
 679         iwlagn_tx_cmd_build_rate(priv, tx_cmd, info, fc);
 680
 681         iwl_update_stats(priv, true, fc, len);
 682         /*
 683          * Use the first empty entry in this queue's command buffer array
 684          * to contain the Tx command and MAC header concatenated together
 685          * (payload data will be in another buffer).
 686          * Size of this varies, due to varying MAC header length.
 687          * If end is not dword aligned, we'll have 2 extra bytes at the end
 688          * of the MAC header (device reads on dword boundaries).
 689          * We'll tell device about this padding later.
 690          */
 691         len = sizeof(struct iwl_tx_cmd) +
 692                 sizeof(struct iwl_cmd_header) + hdr_len;
 693
 694         len_org = len;
 695         firstlen = len = (len + 3) & ~3;
 696
 697         if (len_org != len)
 698                 len_org = 1;
 699         else
 700                 len_org = 0;
 701
 702         /* Tell NIC about any 2-byte padding after MAC header */
 703         if (len_org)
 704                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
 705
 706         /* Physical address of this Tx command's header (not MAC header!),
 707          * within command buffer array. */
 708         txcmd_phys = pci_map_single(priv->pci_dev,
 709                                     &out_cmd->hdr, len,
 710                                     PCI_DMA_BIDIRECTIONAL);
 711         dma_unmap_addr_set(out_meta, mapping, txcmd_phys);
 712         dma_unmap_len_set(out_meta, len, len);
 713         /* Add buffer containing Tx command and MAC(!) header to TFD's
 714          * first entry */
 715         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 716                                                    txcmd_phys, len, 1, 0);
 717
 718         if (!ieee80211_has_morefrags(hdr->frame_control)) {
 719                 txq->need_update = 1;
 720         } else {
 721                 wait_write_ptr = 1;
 722                 txq->need_update = 0;
 723         }
 724
 725         /* Set up TFD's 2nd entry to point directly to remainder of skb,
 726          * if any (802.11 null frames have no payload). */
 727         secondlen = len = skb->len - hdr_len;
 728         if (len) {
 729                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
 730                                            len, PCI_DMA_TODEVICE);
 731                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 732                                                            phys_addr, len,
 733                                                            0, 0);
 734         }
 735
 736         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
 737                                 offsetof(struct iwl_tx_cmd, scratch);
 738
 739         len = sizeof(struct iwl_tx_cmd) +
 740                 sizeof(struct iwl_cmd_header) + hdr_len;
 741         /* take back ownership of DMA buffer to enable update */
 742         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
 743                                     len, PCI_DMA_BIDIRECTIONAL);
 744         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
 745         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
 746
 747         IWL_DEBUG_TX(priv, "sequence nr = 0X%x\n",
 748                      le16_to_cpu(out_cmd->hdr.sequence));
 749         IWL_DEBUG_TX(priv, "tx_flags = 0X%x\n", le32_to_cpu(tx_cmd->tx_flags));
 750         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
 751         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
 752
 753         /* Set up entry for this TFD in Tx byte-count array */
 754         if (info->flags & IEEE80211_TX_CTL_AMPDU)
 755                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
 756                                                      le16_to_cpu(tx_cmd->len));
 757
 758         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
 759                                        len, PCI_DMA_BIDIRECTIONAL);
 760
 761         trace_iwlwifi_dev_tx(priv,
 762                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
 763                              sizeof(struct iwl_tfd),
 764                              &out_cmd->hdr, firstlen,
 765                              skb->data + hdr_len, secondlen);
 766
 767         /* Tell device the write index *just past* this latest filled TFD */
 768         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
 769         iwl_txq_update_write_ptr(priv, txq);
 770         spin_unlock_irqrestore(&priv->lock, flags);
 771
 772         /*
 773          * At this point the frame is "transmitted" successfully
 774          * and we will get a TX status notification eventually,
 775          * regardless of the value of ret. "ret" only indicates
 776          * whether or not we should update the write pointer.
 777          */
 778
 779         /* avoid atomic ops if it isn't an associated client */
 780         if (sta_priv && sta_priv->client)
 781                 atomic_inc(&sta_priv->pending_frames);
 782
 783         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
 784                 if (wait_write_ptr) {
 785                         spin_lock_irqsave(&priv->lock, flags);
 786                         txq->need_update = 1;
 787                         iwl_txq_update_write_ptr(priv, txq);
 788                         spin_unlock_irqrestore(&priv->lock, flags);
 789                 } else {
 790                         iwl_stop_queue(priv, txq->swq_id);
 791                 }
 792         }
 793
 794         return 0;
 795
 796 drop_unlock:
 797         spin_unlock_irqrestore(&priv->lock, flags);
 798         return -1;
 799 }
 800
 801 static inline int iwlagn_alloc_dma_ptr(struct iwl_priv *priv,
 802                                     struct iwl_dma_ptr *ptr, size_t size)
 803 {
 804         ptr->addr = dma_alloc_coherent(&priv->pci_dev->dev, size, &ptr->dma,
 805                                        GFP_KERNEL);
 806         if (!ptr->addr)
 807                 return -ENOMEM;
 808         ptr->size = size;
 809         return 0;
 810 }
 811
 812 static inline void iwlagn_free_dma_ptr(struct iwl_priv *priv,
 813                                     struct iwl_dma_ptr *ptr)
 814 {
 815         if (unlikely(!ptr->addr))
 816                 return;
 817
 818         dma_free_coherent(&priv->pci_dev->dev, ptr->size, ptr->addr, ptr->dma);
 819         memset(ptr, 0, sizeof(*ptr));
 820 }
 821
 822 /**
 823  * iwlagn_hw_txq_ctx_free - Free TXQ Context
 824  *
 825  * Destroy all TX DMA queues and structures
 826  */
 827 void iwlagn_hw_txq_ctx_free(struct iwl_priv *priv)
 828 {
 829         int txq_id;
 830
 831         /* Tx queues */
 832         if (priv->txq) {
 833                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 834                         if (txq_id == IWL_CMD_QUEUE_NUM)
 835                                 iwl_cmd_queue_free(priv);
 836                         else
 837                                 iwl_tx_queue_free(priv, txq_id);
 838         }
 839         iwlagn_free_dma_ptr(priv, &priv->kw);
 840
 841         iwlagn_free_dma_ptr(priv, &priv->scd_bc_tbls);
 842
 843         /* free tx queue structure */
 844         iwl_free_txq_mem(priv);
 845 }
 846
 847 /**
 848  * iwlagn_txq_ctx_alloc - allocate TX queue context
 849  * Allocate all Tx DMA structures and initialize them
 850  *
 851  * @param priv
 852  * @return error code
 853  */
 854 int iwlagn_txq_ctx_alloc(struct iwl_priv *priv)
 855 {
 856         int ret;
 857         int txq_id, slots_num;
 858         unsigned long flags;
 859
 860         /* Free all tx/cmd queues and keep-warm buffer */
 861         iwlagn_hw_txq_ctx_free(priv);
 862
 863         ret = iwlagn_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
 864                                 priv->hw_params.scd_bc_tbls_size);
 865         if (ret) {
 866                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
 867                 goto error_bc_tbls;
 868         }
 869         /* Alloc keep-warm buffer */
 870         ret = iwlagn_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
 871         if (ret) {
 872                 IWL_ERR(priv, "Keep Warm allocation failed\n");
 873                 goto error_kw;
 874         }
 875
 876         /* allocate tx queue structure */
 877         ret = iwl_alloc_txq_mem(priv);
 878         if (ret)
 879                 goto error;
 880
 881         spin_lock_irqsave(&priv->lock, flags);
 882
 883         /* Turn off all Tx DMA fifos */
 884         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 885
 886         /* Tell NIC where to find the "keep warm" buffer */
 887         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 888
 889         spin_unlock_irqrestore(&priv->lock, flags);
 890
 891         /* Alloc and init all Tx queues, including the command queue (#4) */
 892         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 893                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
 894                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 895                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
 896                                        txq_id);
 897                 if (ret) {
 898                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
 899                         goto error;
 900                 }
 901         }
 902
 903         return ret;
 904
 905  error:
 906         iwlagn_hw_txq_ctx_free(priv);
 907         iwlagn_free_dma_ptr(priv, &priv->kw);
 908  error_kw:
 909         iwlagn_free_dma_ptr(priv, &priv->scd_bc_tbls);
 910  error_bc_tbls:
 911         return ret;
 912 }
 913
 914 void iwlagn_txq_ctx_reset(struct iwl_priv *priv)
 915 {
 916         int txq_id, slots_num;
 917         unsigned long flags;
 918
 919         spin_lock_irqsave(&priv->lock, flags);
 920
 921         /* Turn off all Tx DMA fifos */
 922         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 923
 924         /* Tell NIC where to find the "keep warm" buffer */
 925         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 926
 927         spin_unlock_irqrestore(&priv->lock, flags);
 928
 929         /* Alloc and init all Tx queues, including the command queue (#4) */
 930         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 931                 slots_num = txq_id == IWL_CMD_QUEUE_NUM ?
 932                             TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 933                 iwl_tx_queue_reset(priv, &priv->txq[txq_id], slots_num, txq_id);
 934         }
 935 }
 936
 937 /**
 938  * iwlagn_txq_ctx_stop - Stop all Tx DMA channels
 939  */
 940 void iwlagn_txq_ctx_stop(struct iwl_priv *priv)
 941 {
 942         int ch;
 943         unsigned long flags;
 944
 945         /* Turn off all Tx DMA fifos */
 946         spin_lock_irqsave(&priv->lock, flags);
 947
 948         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 949
 950         /* Stop each Tx DMA channel, and wait for it to be idle */
 951         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
 952                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
 953                 if (iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
 954                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
 955                                     1000))
 956                         IWL_ERR(priv, "Failing on timeout while stopping"
 957                             " DMA channel %d [0x%08x]", ch,
 958                             iwl_read_direct32(priv, FH_TSSR_TX_STATUS_REG));
 959         }
 960         spin_unlock_irqrestore(&priv->lock, flags);
 961 }
 962
 963 /*
 964  * Find first available (lowest unused) Tx Queue, mark it "active".
 965  * Called only when finding queue for aggregation.
 966  * Should never return anything < 7, because they should already
 967  * be in use as EDCA AC (0-3), Command (4), reserved (5, 6)
 968  */
 969 static int iwlagn_txq_ctx_activate_free(struct iwl_priv *priv)
 970 {
 971         int txq_id;
 972
 973         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 974                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
 975                         return txq_id;
 976         return -1;
 977 }
 978
 979 int iwlagn_tx_agg_start(struct iwl_priv *priv, struct ieee80211_vif *vif,
 980                         struct ieee80211_sta *sta, u16 tid, u16 *ssn)
 981 {
 982         int sta_id;
 983         int tx_fifo;
 984         int txq_id;
 985         int ret;
 986         unsigned long flags;
 987         struct iwl_tid_data *tid_data;
 988
 989         tx_fifo = get_fifo_from_tid(tid);
 990         if (unlikely(tx_fifo < 0))
 991                 return tx_fifo;
 992
 993         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
 994                         __func__, sta->addr, tid);
 995
 996         sta_id = iwl_sta_id(sta);
 997         if (sta_id == IWL_INVALID_STATION) {
 998                 IWL_ERR(priv, "Start AGG on invalid station\n");
 999                 return -ENXIO;
1000         }
1001         if (unlikely(tid >= MAX_TID_COUNT))
1002                 return -EINVAL;
1003
1004         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1005                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1006                 return -ENXIO;
1007         }
1008
1009         txq_id = iwlagn_txq_ctx_activate_free(priv);
1010         if (txq_id == -1) {
1011                 IWL_ERR(priv, "No free aggregation queue available\n");
1012                 return -ENXIO;
1013         }
1014
1015         spin_lock_irqsave(&priv->sta_lock, flags);
1016         tid_data = &priv->stations[sta_id].tid[tid];
1017         *ssn = SEQ_TO_SN(tid_data->seq_number);
1018         tid_data->agg.txq_id = txq_id;
1019         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(get_ac_from_tid(tid), txq_id);
1020         spin_unlock_irqrestore(&priv->sta_lock, flags);
1021
1022         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1023                                                   sta_id, tid, *ssn);
1024         if (ret)
1025                 return ret;
1026
1027         spin_lock_irqsave(&priv->sta_lock, flags);
1028         tid_data = &priv->stations[sta_id].tid[tid];
1029         if (tid_data->tfds_in_queue == 0) {
1030                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1031                 tid_data->agg.state = IWL_AGG_ON;
1032                 ieee80211_start_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1033         } else {
1034                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1035                              tid_data->tfds_in_queue);
1036                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1037         }
1038         spin_unlock_irqrestore(&priv->sta_lock, flags);
1039         return ret;
1040 }
1041
1042 int iwlagn_tx_agg_stop(struct iwl_priv *priv, struct ieee80211_vif *vif,
1043                        struct ieee80211_sta *sta, u16 tid)
1044 {
1045         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1046         struct iwl_tid_data *tid_data;
1047         int write_ptr, read_ptr;
1048         unsigned long flags;
1049
1050         tx_fifo_id = get_fifo_from_tid(tid);
1051         if (unlikely(tx_fifo_id < 0))
1052                 return tx_fifo_id;
1053
1054         sta_id = iwl_sta_id(sta);
1055
1056         if (sta_id == IWL_INVALID_STATION) {
1057                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1058                 return -ENXIO;
1059         }
1060
1061         spin_lock_irqsave(&priv->sta_lock, flags);
1062
1063         if (priv->stations[sta_id].tid[tid].agg.state ==
1064                                 IWL_EMPTYING_HW_QUEUE_ADDBA) {
1065                 IWL_DEBUG_HT(priv, "AGG stop before setup done\n");
1066                 ieee80211_stop_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1067                 priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1068                 spin_unlock_irqrestore(&priv->sta_lock, flags);
1069                 return 0;
1070         }
1071
1072         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1073                 IWL_WARN(priv, "Stopping AGG while state not ON or starting\n");
1074
1075         tid_data = &priv->stations[sta_id].tid[tid];
1076         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1077         txq_id = tid_data->agg.txq_id;
1078         write_ptr = priv->txq[txq_id].q.write_ptr;
1079         read_ptr = priv->txq[txq_id].q.read_ptr;
1080
1081         /* The queue is not empty */
1082         if (write_ptr != read_ptr) {
1083                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1084                 priv->stations[sta_id].tid[tid].agg.state =
1085                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1086                 spin_unlock_irqrestore(&priv->sta_lock, flags);
1087                 return 0;
1088         }
1089
1090         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1091         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1092
1093         /* do not restore/save irqs */
1094         spin_unlock(&priv->sta_lock);
1095         spin_lock(&priv->lock);
1096
1097         /*
1098          * the only reason this call can fail is queue number out of range,
1099          * which can happen if uCode is reloaded and all the station
1100          * information are lost. if it is outside the range, there is no need
1101          * to deactivate the uCode queue, just return "success" to allow
1102          *  mac80211 to clean up it own data.
1103          */
1104         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1105                                                    tx_fifo_id);
1106         spin_unlock_irqrestore(&priv->lock, flags);
1107
1108         ieee80211_stop_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1109
1110         return 0;
1111 }
1112
1113 int iwlagn_txq_check_empty(struct iwl_priv *priv,
1114                            int sta_id, u8 tid, int txq_id)
1115 {
1116         struct iwl_queue *q = &priv->txq[txq_id].q;
1117         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1118         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1119
1120         lockdep_assert_held(&priv->sta_lock);
1121
1122         switch (priv->stations[sta_id].tid[tid].agg.state) {
1123         case IWL_EMPTYING_HW_QUEUE_DELBA:
1124                 /* We are reclaiming the last packet of the */
1125                 /* aggregated HW queue */
1126                 if ((txq_id  == tid_data->agg.txq_id) &&
1127                     (q->read_ptr == q->write_ptr)) {
1128                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1129                         int tx_fifo = get_fifo_from_tid(tid);
1130                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1131                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1132                                                              ssn, tx_fifo);
1133                         tid_data->agg.state = IWL_AGG_OFF;
1134                         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1135                 }
1136                 break;
1137         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1138                 /* We are reclaiming the last packet of the queue */
1139                 if (tid_data->tfds_in_queue == 0) {
1140                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1141                         tid_data->agg.state = IWL_AGG_ON;
1142                         ieee80211_start_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1143                 }
1144                 break;
1145         }
1146
1147         return 0;
1148 }
1149
1150 static void iwlagn_tx_status(struct iwl_priv *priv, struct sk_buff *skb)
1151 {
1152         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1153         struct ieee80211_sta *sta;
1154         struct iwl_station_priv *sta_priv;
1155
1156         rcu_read_lock();
1157         sta = ieee80211_find_sta(priv->vif, hdr->addr1);
1158         if (sta) {
1159                 sta_priv = (void *)sta->drv_priv;
1160                 /* avoid atomic ops if this isn't a client */
1161                 if (sta_priv->client &&
1162                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1163                         ieee80211_sta_block_awake(priv->hw, sta, false);
1164         }
1165         rcu_read_unlock();
1166
1167         ieee80211_tx_status_irqsafe(priv->hw, skb);
1168 }
1169
1170 int iwlagn_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1171 {
1172         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1173         struct iwl_queue *q = &txq->q;
1174         struct iwl_tx_info *tx_info;
1175         int nfreed = 0;
1176         struct ieee80211_hdr *hdr;
1177
1178         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1179                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1180                           "is out of range [0-%d] %d %d.\n", txq_id,
1181                           index, q->n_bd, q->write_ptr, q->read_ptr);
1182                 return 0;
1183         }
1184
1185         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1186              q->read_ptr != index;
1187              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1188
1189                 tx_info = &txq->txb[txq->q.read_ptr];
1190                 iwlagn_tx_status(priv, tx_info->skb);
1191
1192                 hdr = (struct ieee80211_hdr *)tx_info->skb->data;
1193                 if (hdr && ieee80211_is_data_qos(hdr->frame_control))
1194                         nfreed++;
1195                 tx_info->skb = NULL;
1196
1197                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1198                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1199
1200                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1201         }
1202         return nfreed;
1203 }
1204
1205 /**
1206  * iwlagn_tx_status_reply_compressed_ba - Update tx status from block-ack
1207  *
1208  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1209  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1210  */
1211 static int iwlagn_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1212                                  struct iwl_ht_agg *agg,
1213                                  struct iwl_compressed_ba_resp *ba_resp)
1214
1215 {
1216         int i, sh, ack;
1217         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1218         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1219         u64 bitmap, sent_bitmap;
1220         int successes = 0;
1221         struct ieee80211_tx_info *info;
1222
1223         if (unlikely(!agg->wait_for_ba))  {
1224                 IWL_ERR(priv, "Received BA when not expected\n");
1225                 return -EINVAL;
1226         }
1227
1228         /* Mark that the expected block-ack response arrived */
1229         agg->wait_for_ba = 0;
1230         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1231
1232         /* Calculate shift to align block-ack bits with our Tx window bits */
1233         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1234         if (sh < 0) /* tbw something is wrong with indices */
1235                 sh += 0x100;
1236
1237         /* don't use 64-bit values for now */
1238         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1239
1240         if (agg->frame_count > (64 - sh)) {
1241                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1242                 return -1;
1243         }
1244
1245         /* check for success or failure according to the
1246          * transmitted bitmap and block-ack bitmap */
1247         sent_bitmap = bitmap & agg->bitmap;
1248
1249         /* For each frame attempted in aggregation,
1250          * update driver's record of tx frame's status. */
1251         i = 0;
1252         while (sent_bitmap) {
1253                 ack = sent_bitmap & 1ULL;
1254                 successes += ack;
1255                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1256                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1257                         agg->start_idx + i);
1258                 sent_bitmap >>= 1;
1259                 ++i;
1260         }
1261
1262         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb);
1263         memset(&info->status, 0, sizeof(info->status));
1264         info->flags |= IEEE80211_TX_STAT_ACK;
1265         info->flags |= IEEE80211_TX_STAT_AMPDU;
1266         info->status.ampdu_ack_len = successes;
1267         info->status.ampdu_len = agg->frame_count;
1268         iwlagn_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1269
1270         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1271
1272         return 0;
1273 }
1274
1275 /**
1276  * translate ucode response to mac80211 tx status control values
1277  */
1278 void iwlagn_hwrate_to_tx_control(struct iwl_priv *priv, u32 rate_n_flags,
1279                                   struct ieee80211_tx_info *info)
1280 {
1281         struct ieee80211_tx_rate *r = &info->control.rates[0];
1282
1283         info->antenna_sel_tx =
1284                 ((rate_n_flags & RATE_MCS_ANT_ABC_MSK) >> RATE_MCS_ANT_POS);
1285         if (rate_n_flags & RATE_MCS_HT_MSK)
1286                 r->flags |= IEEE80211_TX_RC_MCS;
1287         if (rate_n_flags & RATE_MCS_GF_MSK)
1288                 r->flags |= IEEE80211_TX_RC_GREEN_FIELD;
1289         if (rate_n_flags & RATE_MCS_HT40_MSK)
1290                 r->flags |= IEEE80211_TX_RC_40_MHZ_WIDTH;
1291         if (rate_n_flags & RATE_MCS_DUP_MSK)
1292                 r->flags |= IEEE80211_TX_RC_DUP_DATA;
1293         if (rate_n_flags & RATE_MCS_SGI_MSK)
1294                 r->flags |= IEEE80211_TX_RC_SHORT_GI;
1295         r->idx = iwlagn_hwrate_to_mac80211_idx(rate_n_flags, info->band);
1296 }
1297
1298 /**
1299  * iwlagn_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1300  *
1301  * Handles block-acknowledge notification from device, which reports success
1302  * of frames sent via aggregation.
1303  */
1304 void iwlagn_rx_reply_compressed_ba(struct iwl_priv *priv,
1305                                            struct iwl_rx_mem_buffer *rxb)
1306 {
1307         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1308         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1309         struct iwl_tx_queue *txq = NULL;
1310         struct iwl_ht_agg *agg;
1311         int index;
1312         int sta_id;
1313         int tid;
1314         unsigned long flags;
1315
1316         /* "flow" corresponds to Tx queue */
1317         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1318
1319         /* "ssn" is start of block-ack Tx window, corresponds to index
1320          * (in Tx queue's circular buffer) of first TFD/frame in window */
1321         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1322
1323         if (scd_flow >= priv->hw_params.max_txq_num) {
1324                 IWL_ERR(priv,
1325                         "BUG_ON scd_flow is bigger than number of queues\n");
1326                 return;
1327         }
1328
1329         txq = &priv->txq[scd_flow];
1330         sta_id = ba_resp->sta_id;
1331         tid = ba_resp->tid;
1332         agg = &priv->stations[sta_id].tid[tid].agg;
1333         if (unlikely(agg->txq_id != scd_flow)) {
1334                 /*
1335                  * FIXME: this is a uCode bug which need to be addressed,
1336                  * log the information and return for now!
1337                  * since it is possible happen very often and in order
1338                  * not to fill the syslog, don't enable the logging by default
1339                  */
1340                 IWL_DEBUG_TX_REPLY(priv,
1341                         "BA scd_flow %d does not match txq_id %d\n",
1342                         scd_flow, agg->txq_id);
1343                 return;
1344         }
1345
1346         /* Find index just before block-ack window */
1347         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1348
1349         spin_lock_irqsave(&priv->sta_lock, flags);
1350
1351         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1352                            "sta_id = %d\n",
1353                            agg->wait_for_ba,
1354                            (u8 *) &ba_resp->sta_addr_lo32,
1355                            ba_resp->sta_id);
1356         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1357                            "%d, scd_ssn = %d\n",
1358                            ba_resp->tid,
1359                            ba_resp->seq_ctl,
1360                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1361                            ba_resp->scd_flow,
1362                            ba_resp->scd_ssn);
1363         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx\n",
1364                            agg->start_idx,
1365                            (unsigned long long)agg->bitmap);
1366
1367         /* Update driver's record of ACK vs. not for each frame in window */
1368         iwlagn_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1369
1370         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1371          * block-ack window (we assume that they've been successfully
1372          * transmitted ... if not, it's too late anyway). */
1373         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1374                 /* calculate mac80211 ampdu sw queue to wake */
1375                 int freed = iwlagn_tx_queue_reclaim(priv, scd_flow, index);
1376                 iwl_free_tfds_in_queue(priv, sta_id, tid, freed);
1377
1378                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1379                     priv->mac80211_registered &&
1380                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1381                         iwl_wake_queue(priv, txq->swq_id);
1382
1383                 iwlagn_txq_check_empty(priv, sta_id, tid, scd_flow);
1384         }
1385
1386         spin_unlock_irqrestore(&priv->sta_lock, flags);
1387 }