ab36a7460a269d638321fb0db068b5a8259bef0c
[sfrench/cifs-2.6.git] / drivers / net / sky2.c
1 /*
2  * New driver for Marvell Yukon 2 chipset.
3  * Based on earlier sk98lin, and skge driver.
4  *
5  * This driver intentionally does not support all the features
6  * of the original driver such as link fail-over and link management because
7  * those should be done at higher levels.
8  *
9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
10  *
11  * This program is free software; you can redistribute it and/or modify
12  * it under the terms of the GNU General Public License as published by
13  * the Free Software Foundation; either version 2 of the License, or
14  * (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
24  */
25
26 #include <linux/config.h>
27 #include <linux/crc32.h>
28 #include <linux/kernel.h>
29 #include <linux/version.h>
30 #include <linux/module.h>
31 #include <linux/netdevice.h>
32 #include <linux/dma-mapping.h>
33 #include <linux/etherdevice.h>
34 #include <linux/ethtool.h>
35 #include <linux/pci.h>
36 #include <linux/ip.h>
37 #include <linux/tcp.h>
38 #include <linux/in.h>
39 #include <linux/delay.h>
40 #include <linux/workqueue.h>
41 #include <linux/if_vlan.h>
42 #include <linux/prefetch.h>
43 #include <linux/mii.h>
44
45 #include <asm/irq.h>
46
47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
48 #define SKY2_VLAN_TAG_USED 1
49 #endif
50
51 #include "sky2.h"
52
53 #define DRV_NAME                "sky2"
54 #define DRV_VERSION             "0.15"
55 #define PFX                     DRV_NAME " "
56
57 /*
58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
59  * that are organized into three (receive, transmit, status) different rings
60  * similar to Tigon3. A transmit can require several elements;
61  * a receive requires one (or two if using 64 bit dma).
62  */
63
64 #define RX_LE_SIZE              512
65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
66 #define RX_MAX_PENDING          (RX_LE_SIZE/2 - 2)
67 #define RX_DEF_PENDING          RX_MAX_PENDING
68 #define RX_SKB_ALIGN            8
69
70 #define TX_RING_SIZE            512
71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
72 #define TX_MIN_PENDING          64
73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
74
75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
77 #define ETH_JUMBO_MTU           9000
78 #define TX_WATCHDOG             (5 * HZ)
79 #define NAPI_WEIGHT             64
80 #define PHY_RETRIES             1000
81
82 static const u32 default_msg =
83     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
84     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
85     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
86
87 static int debug = -1;          /* defaults above */
88 module_param(debug, int, 0);
89 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
90
91 static int copybreak __read_mostly = 256;
92 module_param(copybreak, int, 0);
93 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
94
95 static int disable_msi = 0;
96 module_param(disable_msi, int, 0);
97 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
98
99 static const struct pci_device_id sky2_id_table[] = {
100         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) },
101         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) },
102         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },
103         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b01) },
104         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) },
105         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) },
106         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) },
107         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) },
108         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) },
109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) },
110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) },
111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) },
112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) },
113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) },
114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) },
115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) },
116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) },
117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) },
118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) },
119         { 0 }
120 };
121
122 MODULE_DEVICE_TABLE(pci, sky2_id_table);
123
124 /* Avoid conditionals by using array */
125 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
126 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
127
128 /* This driver supports yukon2 chipset only */
129 static const char *yukon2_name[] = {
130         "XL",           /* 0xb3 */
131         "EC Ultra",     /* 0xb4 */
132         "UNKNOWN",      /* 0xb5 */
133         "EC",           /* 0xb6 */
134         "FE",           /* 0xb7 */
135 };
136
137 /* Access to external PHY */
138 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
139 {
140         int i;
141
142         gma_write16(hw, port, GM_SMI_DATA, val);
143         gma_write16(hw, port, GM_SMI_CTRL,
144                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
145
146         for (i = 0; i < PHY_RETRIES; i++) {
147                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
148                         return 0;
149                 udelay(1);
150         }
151
152         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
153         return -ETIMEDOUT;
154 }
155
156 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
157 {
158         int i;
159
160         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
161                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
162
163         for (i = 0; i < PHY_RETRIES; i++) {
164                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
165                         *val = gma_read16(hw, port, GM_SMI_DATA);
166                         return 0;
167                 }
168
169                 udelay(1);
170         }
171
172         return -ETIMEDOUT;
173 }
174
175 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
176 {
177         u16 v;
178
179         if (__gm_phy_read(hw, port, reg, &v) != 0)
180                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
181         return v;
182 }
183
184 static int sky2_set_power_state(struct sky2_hw *hw, pci_power_t state)
185 {
186         u16 power_control;
187         u32 reg1;
188         int vaux;
189         int ret = 0;
190
191         pr_debug("sky2_set_power_state %d\n", state);
192         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
193
194         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_PMC);
195         vaux = (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
196                 (power_control & PCI_PM_CAP_PME_D3cold);
197
198         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_CTRL);
199
200         power_control |= PCI_PM_CTRL_PME_STATUS;
201         power_control &= ~(PCI_PM_CTRL_STATE_MASK);
202
203         switch (state) {
204         case PCI_D0:
205                 /* switch power to VCC (WA for VAUX problem) */
206                 sky2_write8(hw, B0_POWER_CTRL,
207                             PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
208
209                 /* disable Core Clock Division, */
210                 sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
211
212                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
213                         /* enable bits are inverted */
214                         sky2_write8(hw, B2_Y2_CLK_GATE,
215                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
216                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
217                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
218                 else
219                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
220
221                 /* Turn off phy power saving */
222                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
223                 reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
224
225                 /* looks like this XL is back asswards .. */
226                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1) {
227                         reg1 |= PCI_Y2_PHY1_COMA;
228                         if (hw->ports > 1)
229                                 reg1 |= PCI_Y2_PHY2_COMA;
230                 }
231
232                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
233                         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
234                         reg1 = sky2_pci_read32(hw, PCI_DEV_REG4);
235                         reg1 &= P_ASPM_CONTROL_MSK;
236                         sky2_pci_write32(hw, PCI_DEV_REG4, reg1);
237                         sky2_pci_write32(hw, PCI_DEV_REG5, 0);
238                 }
239
240                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
241
242                 break;
243
244         case PCI_D3hot:
245         case PCI_D3cold:
246                 /* Turn on phy power saving */
247                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
248                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
249                         reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
250                 else
251                         reg1 |= (PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
252                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
253
254                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
255                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
256                 else
257                         /* enable bits are inverted */
258                         sky2_write8(hw, B2_Y2_CLK_GATE,
259                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
260                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
261                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
262
263                 /* switch power to VAUX */
264                 if (vaux && state != PCI_D3cold)
265                         sky2_write8(hw, B0_POWER_CTRL,
266                                     (PC_VAUX_ENA | PC_VCC_ENA |
267                                      PC_VAUX_ON | PC_VCC_OFF));
268                 break;
269         default:
270                 printk(KERN_ERR PFX "Unknown power state %d\n", state);
271                 ret = -1;
272         }
273
274         sky2_pci_write16(hw, hw->pm_cap + PCI_PM_CTRL, power_control);
275         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
276         return ret;
277 }
278
279 static void sky2_phy_reset(struct sky2_hw *hw, unsigned port)
280 {
281         u16 reg;
282
283         /* disable all GMAC IRQ's */
284         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
285         /* disable PHY IRQs */
286         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
287
288         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
289         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
290         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
291         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
292
293         reg = gma_read16(hw, port, GM_RX_CTRL);
294         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
295         gma_write16(hw, port, GM_RX_CTRL, reg);
296 }
297
298 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
299 {
300         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
301         u16 ctrl, ct1000, adv, pg, ledctrl, ledover;
302
303         if (sky2->autoneg == AUTONEG_ENABLE && hw->chip_id != CHIP_ID_YUKON_XL) {
304                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
305
306                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
307                            PHY_M_EC_MAC_S_MSK);
308                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
309
310                 if (hw->chip_id == CHIP_ID_YUKON_EC)
311                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
312                 else
313                         ectrl |= PHY_M_EC_M_DSC(2) | PHY_M_EC_S_DSC(3);
314
315                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
316         }
317
318         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
319         if (hw->copper) {
320                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
321                         /* enable automatic crossover */
322                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
323                 } else {
324                         /* disable energy detect */
325                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
326
327                         /* enable automatic crossover */
328                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
329
330                         if (sky2->autoneg == AUTONEG_ENABLE &&
331                             hw->chip_id == CHIP_ID_YUKON_XL) {
332                                 ctrl &= ~PHY_M_PC_DSC_MSK;
333                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
334                         }
335                 }
336                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
337         } else {
338                 /* workaround for deviation #4.88 (CRC errors) */
339                 /* disable Automatic Crossover */
340
341                 ctrl &= ~PHY_M_PC_MDIX_MSK;
342                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
343
344                 if (hw->chip_id == CHIP_ID_YUKON_XL) {
345                         /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
346                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
347                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
348                         ctrl &= ~PHY_M_MAC_MD_MSK;
349                         ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
350                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
351
352                         /* select page 1 to access Fiber registers */
353                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
354                 }
355         }
356
357         ctrl = gm_phy_read(hw, port, PHY_MARV_CTRL);
358         if (sky2->autoneg == AUTONEG_DISABLE)
359                 ctrl &= ~PHY_CT_ANE;
360         else
361                 ctrl |= PHY_CT_ANE;
362
363         ctrl |= PHY_CT_RESET;
364         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
365
366         ctrl = 0;
367         ct1000 = 0;
368         adv = PHY_AN_CSMA;
369
370         if (sky2->autoneg == AUTONEG_ENABLE) {
371                 if (hw->copper) {
372                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
373                                 ct1000 |= PHY_M_1000C_AFD;
374                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
375                                 ct1000 |= PHY_M_1000C_AHD;
376                         if (sky2->advertising & ADVERTISED_100baseT_Full)
377                                 adv |= PHY_M_AN_100_FD;
378                         if (sky2->advertising & ADVERTISED_100baseT_Half)
379                                 adv |= PHY_M_AN_100_HD;
380                         if (sky2->advertising & ADVERTISED_10baseT_Full)
381                                 adv |= PHY_M_AN_10_FD;
382                         if (sky2->advertising & ADVERTISED_10baseT_Half)
383                                 adv |= PHY_M_AN_10_HD;
384                 } else          /* special defines for FIBER (88E1011S only) */
385                         adv |= PHY_M_AN_1000X_AHD | PHY_M_AN_1000X_AFD;
386
387                 /* Set Flow-control capabilities */
388                 if (sky2->tx_pause && sky2->rx_pause)
389                         adv |= PHY_AN_PAUSE_CAP;        /* symmetric */
390                 else if (sky2->rx_pause && !sky2->tx_pause)
391                         adv |= PHY_AN_PAUSE_ASYM | PHY_AN_PAUSE_CAP;
392                 else if (!sky2->rx_pause && sky2->tx_pause)
393                         adv |= PHY_AN_PAUSE_ASYM;       /* local */
394
395                 /* Restart Auto-negotiation */
396                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
397         } else {
398                 /* forced speed/duplex settings */
399                 ct1000 = PHY_M_1000C_MSE;
400
401                 if (sky2->duplex == DUPLEX_FULL)
402                         ctrl |= PHY_CT_DUP_MD;
403
404                 switch (sky2->speed) {
405                 case SPEED_1000:
406                         ctrl |= PHY_CT_SP1000;
407                         break;
408                 case SPEED_100:
409                         ctrl |= PHY_CT_SP100;
410                         break;
411                 }
412
413                 ctrl |= PHY_CT_RESET;
414         }
415
416         if (hw->chip_id != CHIP_ID_YUKON_FE)
417                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
418
419         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
420         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
421
422         /* Setup Phy LED's */
423         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
424         ledover = 0;
425
426         switch (hw->chip_id) {
427         case CHIP_ID_YUKON_FE:
428                 /* on 88E3082 these bits are at 11..9 (shifted left) */
429                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
430
431                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
432
433                 /* delete ACT LED control bits */
434                 ctrl &= ~PHY_M_FELP_LED1_MSK;
435                 /* change ACT LED control to blink mode */
436                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
437                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
438                 break;
439
440         case CHIP_ID_YUKON_XL:
441                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
442
443                 /* select page 3 to access LED control register */
444                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
445
446                 /* set LED Function Control register */
447                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, (PHY_M_LEDC_LOS_CTRL(1) |     /* LINK/ACT */
448                                                            PHY_M_LEDC_INIT_CTRL(7) |    /* 10 Mbps */
449                                                            PHY_M_LEDC_STA1_CTRL(7) |    /* 100 Mbps */
450                                                            PHY_M_LEDC_STA0_CTRL(7)));   /* 1000 Mbps */
451
452                 /* set Polarity Control register */
453                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
454                              (PHY_M_POLC_LS1_P_MIX(4) |
455                               PHY_M_POLC_IS0_P_MIX(4) |
456                               PHY_M_POLC_LOS_CTRL(2) |
457                               PHY_M_POLC_INIT_CTRL(2) |
458                               PHY_M_POLC_STA1_CTRL(2) |
459                               PHY_M_POLC_STA0_CTRL(2)));
460
461                 /* restore page register */
462                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
463                 break;
464
465         default:
466                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
467                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
468                 /* turn off the Rx LED (LED_RX) */
469                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
470         }
471
472         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
473                 /* apply fixes in PHY AFE */
474                 gm_phy_write(hw, port, 22, 255);
475                 /* increase differential signal amplitude in 10BASE-T */
476                 gm_phy_write(hw, port, 24, 0xaa99);
477                 gm_phy_write(hw, port, 23, 0x2011);
478
479                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
480                 gm_phy_write(hw, port, 24, 0xa204);
481                 gm_phy_write(hw, port, 23, 0x2002);
482
483                 /* set page register to 0 */
484                 gm_phy_write(hw, port, 22, 0);
485         } else {
486                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
487
488                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
489                         /* turn on 100 Mbps LED (LED_LINK100) */
490                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
491                 }
492
493                 if (ledover)
494                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
495
496         }
497         /* Enable phy interrupt on auto-negotiation complete (or link up) */
498         if (sky2->autoneg == AUTONEG_ENABLE)
499                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
500         else
501                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
502 }
503
504 /* Force a renegotiation */
505 static void sky2_phy_reinit(struct sky2_port *sky2)
506 {
507         spin_lock_bh(&sky2->phy_lock);
508         sky2_phy_init(sky2->hw, sky2->port);
509         spin_unlock_bh(&sky2->phy_lock);
510 }
511
512 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
513 {
514         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
515         u16 reg;
516         int i;
517         const u8 *addr = hw->dev[port]->dev_addr;
518
519         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
520         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR|GPC_ENA_PAUSE);
521
522         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
523
524         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
525                 /* WA DEV_472 -- looks like crossed wires on port 2 */
526                 /* clear GMAC 1 Control reset */
527                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
528                 do {
529                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
530                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
531                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
532                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
533                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
534         }
535
536         if (sky2->autoneg == AUTONEG_DISABLE) {
537                 reg = gma_read16(hw, port, GM_GP_CTRL);
538                 reg |= GM_GPCR_AU_ALL_DIS;
539                 gma_write16(hw, port, GM_GP_CTRL, reg);
540                 gma_read16(hw, port, GM_GP_CTRL);
541
542                 switch (sky2->speed) {
543                 case SPEED_1000:
544                         reg &= ~GM_GPCR_SPEED_100;
545                         reg |= GM_GPCR_SPEED_1000;
546                         break;
547                 case SPEED_100:
548                         reg &= ~GM_GPCR_SPEED_1000;
549                         reg |= GM_GPCR_SPEED_100;
550                         break;
551                 case SPEED_10:
552                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
553                         break;
554                 }
555
556                 if (sky2->duplex == DUPLEX_FULL)
557                         reg |= GM_GPCR_DUP_FULL;
558         } else
559                 reg = GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100 | GM_GPCR_DUP_FULL;
560
561         if (!sky2->tx_pause && !sky2->rx_pause) {
562                 sky2_write32(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
563                 reg |=
564                     GM_GPCR_FC_TX_DIS | GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
565         } else if (sky2->tx_pause && !sky2->rx_pause) {
566                 /* disable Rx flow-control */
567                 reg |= GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
568         }
569
570         gma_write16(hw, port, GM_GP_CTRL, reg);
571
572         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
573
574         spin_lock_bh(&sky2->phy_lock);
575         sky2_phy_init(hw, port);
576         spin_unlock_bh(&sky2->phy_lock);
577
578         /* MIB clear */
579         reg = gma_read16(hw, port, GM_PHY_ADDR);
580         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
581
582         for (i = 0; i < GM_MIB_CNT_SIZE; i++)
583                 gma_read16(hw, port, GM_MIB_CNT_BASE + 8 * i);
584         gma_write16(hw, port, GM_PHY_ADDR, reg);
585
586         /* transmit control */
587         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
588
589         /* receive control reg: unicast + multicast + no FCS  */
590         gma_write16(hw, port, GM_RX_CTRL,
591                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
592
593         /* transmit flow control */
594         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
595
596         /* transmit parameter */
597         gma_write16(hw, port, GM_TX_PARAM,
598                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
599                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
600                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
601                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
602
603         /* serial mode register */
604         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
605                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
606
607         if (hw->dev[port]->mtu > ETH_DATA_LEN)
608                 reg |= GM_SMOD_JUMBO_ENA;
609
610         gma_write16(hw, port, GM_SERIAL_MODE, reg);
611
612         /* virtual address for data */
613         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
614
615         /* physical address: used for pause frames */
616         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
617
618         /* ignore counter overflows */
619         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
620         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
621         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
622
623         /* Configure Rx MAC FIFO */
624         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
625         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
626                      GMF_OPER_ON | GMF_RX_F_FL_ON);
627
628         /* Flush Rx MAC FIFO on any flow control or error */
629         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
630
631         /* Set threshold to 0xa (64 bytes)
632          *  ASF disabled so no need to do WA dev #4.30
633          */
634         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF);
635
636         /* Configure Tx MAC FIFO */
637         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
638         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
639
640         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
641                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
642                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
643                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
644                         /* set Tx GMAC FIFO Almost Empty Threshold */
645                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR), 0x180);
646                         /* Disable Store & Forward mode for TX */
647                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
648                 }
649         }
650
651 }
652
653 /* Assign Ram Buffer allocation.
654  * start and end are in units of 4k bytes
655  * ram registers are in units of 64bit words
656  */
657 static void sky2_ramset(struct sky2_hw *hw, u16 q, u8 startk, u8 endk)
658 {
659         u32 start, end;
660
661         start = startk * 4096/8;
662         end = (endk * 4096/8) - 1;
663
664         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
665         sky2_write32(hw, RB_ADDR(q, RB_START), start);
666         sky2_write32(hw, RB_ADDR(q, RB_END), end);
667         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
668         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
669
670         if (q == Q_R1 || q == Q_R2) {
671                 u32 space = (endk - startk) * 4096/8;
672                 u32 tp = space - space/4;
673
674                 /* On receive queue's set the thresholds
675                  * give receiver priority when > 3/4 full
676                  * send pause when down to 2K
677                  */
678                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
679                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
680
681                 tp = space - 2048/8;
682                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
683                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
684         } else {
685                 /* Enable store & forward on Tx queue's because
686                  * Tx FIFO is only 1K on Yukon
687                  */
688                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
689         }
690
691         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
692         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
693 }
694
695 /* Setup Bus Memory Interface */
696 static void sky2_qset(struct sky2_hw *hw, u16 q)
697 {
698         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
699         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
700         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
701         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
702 }
703
704 /* Setup prefetch unit registers. This is the interface between
705  * hardware and driver list elements
706  */
707 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
708                                       u64 addr, u32 last)
709 {
710         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
711         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
712         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
713         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
714         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
715         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
716
717         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
718 }
719
720 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
721 {
722         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
723
724         sky2->tx_prod = (sky2->tx_prod + 1) % TX_RING_SIZE;
725         return le;
726 }
727
728 /* Update chip's next pointer */
729 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
730 {
731         wmb();
732         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
733         mmiowb();
734 }
735
736
737 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
738 {
739         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
740         sky2->rx_put = (sky2->rx_put + 1) % RX_LE_SIZE;
741         return le;
742 }
743
744 /* Return high part of DMA address (could be 32 or 64 bit) */
745 static inline u32 high32(dma_addr_t a)
746 {
747         return sizeof(a) > sizeof(u32) ? (a >> 16) >> 16 : 0;
748 }
749
750 /* Build description to hardware about buffer */
751 static void sky2_rx_add(struct sky2_port *sky2, dma_addr_t map)
752 {
753         struct sky2_rx_le *le;
754         u32 hi = high32(map);
755         u16 len = sky2->rx_bufsize;
756
757         if (sky2->rx_addr64 != hi) {
758                 le = sky2_next_rx(sky2);
759                 le->addr = cpu_to_le32(hi);
760                 le->ctrl = 0;
761                 le->opcode = OP_ADDR64 | HW_OWNER;
762                 sky2->rx_addr64 = high32(map + len);
763         }
764
765         le = sky2_next_rx(sky2);
766         le->addr = cpu_to_le32((u32) map);
767         le->length = cpu_to_le16(len);
768         le->ctrl = 0;
769         le->opcode = OP_PACKET | HW_OWNER;
770 }
771
772
773 /* Tell chip where to start receive checksum.
774  * Actually has two checksums, but set both same to avoid possible byte
775  * order problems.
776  */
777 static void rx_set_checksum(struct sky2_port *sky2)
778 {
779         struct sky2_rx_le *le;
780
781         le = sky2_next_rx(sky2);
782         le->addr = (ETH_HLEN << 16) | ETH_HLEN;
783         le->ctrl = 0;
784         le->opcode = OP_TCPSTART | HW_OWNER;
785
786         sky2_write32(sky2->hw,
787                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
788                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
789
790 }
791
792 /*
793  * The RX Stop command will not work for Yukon-2 if the BMU does not
794  * reach the end of packet and since we can't make sure that we have
795  * incoming data, we must reset the BMU while it is not doing a DMA
796  * transfer. Since it is possible that the RX path is still active,
797  * the RX RAM buffer will be stopped first, so any possible incoming
798  * data will not trigger a DMA. After the RAM buffer is stopped, the
799  * BMU is polled until any DMA in progress is ended and only then it
800  * will be reset.
801  */
802 static void sky2_rx_stop(struct sky2_port *sky2)
803 {
804         struct sky2_hw *hw = sky2->hw;
805         unsigned rxq = rxqaddr[sky2->port];
806         int i;
807
808         /* disable the RAM Buffer receive queue */
809         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
810
811         for (i = 0; i < 0xffff; i++)
812                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
813                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
814                         goto stopped;
815
816         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
817                sky2->netdev->name);
818 stopped:
819         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
820
821         /* reset the Rx prefetch unit */
822         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
823 }
824
825 /* Clean out receive buffer area, assumes receiver hardware stopped */
826 static void sky2_rx_clean(struct sky2_port *sky2)
827 {
828         unsigned i;
829
830         memset(sky2->rx_le, 0, RX_LE_BYTES);
831         for (i = 0; i < sky2->rx_pending; i++) {
832                 struct ring_info *re = sky2->rx_ring + i;
833
834                 if (re->skb) {
835                         pci_unmap_single(sky2->hw->pdev,
836                                          re->mapaddr, sky2->rx_bufsize,
837                                          PCI_DMA_FROMDEVICE);
838                         kfree_skb(re->skb);
839                         re->skb = NULL;
840                 }
841         }
842 }
843
844 /* Basic MII support */
845 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
846 {
847         struct mii_ioctl_data *data = if_mii(ifr);
848         struct sky2_port *sky2 = netdev_priv(dev);
849         struct sky2_hw *hw = sky2->hw;
850         int err = -EOPNOTSUPP;
851
852         if (!netif_running(dev))
853                 return -ENODEV; /* Phy still in reset */
854
855         switch (cmd) {
856         case SIOCGMIIPHY:
857                 data->phy_id = PHY_ADDR_MARV;
858
859                 /* fallthru */
860         case SIOCGMIIREG: {
861                 u16 val = 0;
862
863                 spin_lock_bh(&sky2->phy_lock);
864                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
865                 spin_unlock_bh(&sky2->phy_lock);
866
867                 data->val_out = val;
868                 break;
869         }
870
871         case SIOCSMIIREG:
872                 if (!capable(CAP_NET_ADMIN))
873                         return -EPERM;
874
875                 spin_lock_bh(&sky2->phy_lock);
876                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
877                                    data->val_in);
878                 spin_unlock_bh(&sky2->phy_lock);
879                 break;
880         }
881         return err;
882 }
883
884 #ifdef SKY2_VLAN_TAG_USED
885 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
886 {
887         struct sky2_port *sky2 = netdev_priv(dev);
888         struct sky2_hw *hw = sky2->hw;
889         u16 port = sky2->port;
890
891         spin_lock_bh(&sky2->tx_lock);
892
893         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_ON);
894         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_ON);
895         sky2->vlgrp = grp;
896
897         spin_unlock_bh(&sky2->tx_lock);
898 }
899
900 static void sky2_vlan_rx_kill_vid(struct net_device *dev, unsigned short vid)
901 {
902         struct sky2_port *sky2 = netdev_priv(dev);
903         struct sky2_hw *hw = sky2->hw;
904         u16 port = sky2->port;
905
906         spin_lock_bh(&sky2->tx_lock);
907
908         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_OFF);
909         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_OFF);
910         if (sky2->vlgrp)
911                 sky2->vlgrp->vlan_devices[vid] = NULL;
912
913         spin_unlock_bh(&sky2->tx_lock);
914 }
915 #endif
916
917 /*
918  * It appears the hardware has a bug in the FIFO logic that
919  * cause it to hang if the FIFO gets overrun and the receive buffer
920  * is not aligned. ALso alloc_skb() won't align properly if slab
921  * debugging is enabled.
922  */
923 static inline struct sk_buff *sky2_alloc_skb(unsigned int size, gfp_t gfp_mask)
924 {
925         struct sk_buff *skb;
926
927         skb = alloc_skb(size + RX_SKB_ALIGN, gfp_mask);
928         if (likely(skb)) {
929                 unsigned long p = (unsigned long) skb->data;
930                 skb_reserve(skb,
931                         ((p + RX_SKB_ALIGN - 1) & ~(RX_SKB_ALIGN - 1)) - p);
932         }
933
934         return skb;
935 }
936
937 /*
938  * Allocate and setup receiver buffer pool.
939  * In case of 64 bit dma, there are 2X as many list elements
940  * available as ring entries
941  * and need to reserve one list element so we don't wrap around.
942  */
943 static int sky2_rx_start(struct sky2_port *sky2)
944 {
945         struct sky2_hw *hw = sky2->hw;
946         unsigned rxq = rxqaddr[sky2->port];
947         int i;
948
949         sky2->rx_put = sky2->rx_next = 0;
950         sky2_qset(hw, rxq);
951
952         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
953                 /* MAC Rx RAM Read is controlled by hardware */
954                 sky2_write32(hw, Q_ADDR(rxq, Q_F), F_M_RX_RAM_DIS);
955         }
956
957         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
958
959         rx_set_checksum(sky2);
960         for (i = 0; i < sky2->rx_pending; i++) {
961                 struct ring_info *re = sky2->rx_ring + i;
962
963                 re->skb = sky2_alloc_skb(sky2->rx_bufsize, GFP_KERNEL);
964                 if (!re->skb)
965                         goto nomem;
966
967                 re->mapaddr = pci_map_single(hw->pdev, re->skb->data,
968                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
969                 sky2_rx_add(sky2, re->mapaddr);
970         }
971
972         /* Truncate oversize frames */
973         sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), sky2->rx_bufsize - 8);
974         sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
975
976         /* Tell chip about available buffers */
977         sky2_write16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX), sky2->rx_put);
978         return 0;
979 nomem:
980         sky2_rx_clean(sky2);
981         return -ENOMEM;
982 }
983
984 /* Bring up network interface. */
985 static int sky2_up(struct net_device *dev)
986 {
987         struct sky2_port *sky2 = netdev_priv(dev);
988         struct sky2_hw *hw = sky2->hw;
989         unsigned port = sky2->port;
990         u32 ramsize, rxspace, imask;
991         int err = -ENOMEM;
992
993         if (netif_msg_ifup(sky2))
994                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
995
996         /* must be power of 2 */
997         sky2->tx_le = pci_alloc_consistent(hw->pdev,
998                                            TX_RING_SIZE *
999                                            sizeof(struct sky2_tx_le),
1000                                            &sky2->tx_le_map);
1001         if (!sky2->tx_le)
1002                 goto err_out;
1003
1004         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1005                                 GFP_KERNEL);
1006         if (!sky2->tx_ring)
1007                 goto err_out;
1008         sky2->tx_prod = sky2->tx_cons = 0;
1009
1010         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1011                                            &sky2->rx_le_map);
1012         if (!sky2->rx_le)
1013                 goto err_out;
1014         memset(sky2->rx_le, 0, RX_LE_BYTES);
1015
1016         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct ring_info),
1017                                 GFP_KERNEL);
1018         if (!sky2->rx_ring)
1019                 goto err_out;
1020
1021         sky2_mac_init(hw, port);
1022
1023         /* Determine available ram buffer space (in 4K blocks).
1024          * Note: not sure about the FE setting below yet
1025          */
1026         if (hw->chip_id == CHIP_ID_YUKON_FE)
1027                 ramsize = 4;
1028         else
1029                 ramsize = sky2_read8(hw, B2_E_0);
1030
1031         /* Give transmitter one third (rounded up) */
1032         rxspace = ramsize - (ramsize + 2) / 3;
1033
1034         sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1035         sky2_ramset(hw, txqaddr[port], rxspace, ramsize);
1036
1037         /* Make sure SyncQ is disabled */
1038         sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1039                     RB_RST_SET);
1040
1041         sky2_qset(hw, txqaddr[port]);
1042
1043         /* Set almost empty threshold */
1044         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == 1)
1045                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), 0x1a0);
1046
1047         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1048                            TX_RING_SIZE - 1);
1049
1050         err = sky2_rx_start(sky2);
1051         if (err)
1052                 goto err_out;
1053
1054         /* Enable interrupts from phy/mac for port */
1055         imask = sky2_read32(hw, B0_IMSK);
1056         imask |= (port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1057         sky2_write32(hw, B0_IMSK, imask);
1058
1059         return 0;
1060
1061 err_out:
1062         if (sky2->rx_le) {
1063                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1064                                     sky2->rx_le, sky2->rx_le_map);
1065                 sky2->rx_le = NULL;
1066         }
1067         if (sky2->tx_le) {
1068                 pci_free_consistent(hw->pdev,
1069                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1070                                     sky2->tx_le, sky2->tx_le_map);
1071                 sky2->tx_le = NULL;
1072         }
1073         kfree(sky2->tx_ring);
1074         kfree(sky2->rx_ring);
1075
1076         sky2->tx_ring = NULL;
1077         sky2->rx_ring = NULL;
1078         return err;
1079 }
1080
1081 /* Modular subtraction in ring */
1082 static inline int tx_dist(unsigned tail, unsigned head)
1083 {
1084         return (head - tail) % TX_RING_SIZE;
1085 }
1086
1087 /* Number of list elements available for next tx */
1088 static inline int tx_avail(const struct sky2_port *sky2)
1089 {
1090         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1091 }
1092
1093 /* Estimate of number of transmit list elements required */
1094 static unsigned tx_le_req(const struct sk_buff *skb)
1095 {
1096         unsigned count;
1097
1098         count = sizeof(dma_addr_t) / sizeof(u32);
1099         count += skb_shinfo(skb)->nr_frags * count;
1100
1101         if (skb_shinfo(skb)->tso_size)
1102                 ++count;
1103
1104         if (skb->ip_summed == CHECKSUM_HW)
1105                 ++count;
1106
1107         return count;
1108 }
1109
1110 /*
1111  * Put one packet in ring for transmit.
1112  * A single packet can generate multiple list elements, and
1113  * the number of ring elements will probably be less than the number
1114  * of list elements used.
1115  *
1116  * No BH disabling for tx_lock here (like tg3)
1117  */
1118 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1119 {
1120         struct sky2_port *sky2 = netdev_priv(dev);
1121         struct sky2_hw *hw = sky2->hw;
1122         struct sky2_tx_le *le = NULL;
1123         struct tx_ring_info *re;
1124         unsigned i, len;
1125         int avail;
1126         dma_addr_t mapping;
1127         u32 addr64;
1128         u16 mss;
1129         u8 ctrl;
1130
1131         /* No BH disabling for tx_lock here.  We are running in BH disabled
1132          * context and TX reclaim runs via poll inside of a software
1133          * interrupt, and no related locks in IRQ processing.
1134          */
1135         if (!spin_trylock(&sky2->tx_lock))
1136                 return NETDEV_TX_LOCKED;
1137
1138         if (unlikely(tx_avail(sky2) < tx_le_req(skb))) {
1139                 /* There is a known but harmless race with lockless tx
1140                  * and netif_stop_queue.
1141                  */
1142                 if (!netif_queue_stopped(dev)) {
1143                         netif_stop_queue(dev);
1144                         if (net_ratelimit())
1145                                 printk(KERN_WARNING PFX "%s: ring full when queue awake!\n",
1146                                        dev->name);
1147                 }
1148                 spin_unlock(&sky2->tx_lock);
1149
1150                 return NETDEV_TX_BUSY;
1151         }
1152
1153         if (unlikely(netif_msg_tx_queued(sky2)))
1154                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1155                        dev->name, sky2->tx_prod, skb->len);
1156
1157         len = skb_headlen(skb);
1158         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1159         addr64 = high32(mapping);
1160
1161         re = sky2->tx_ring + sky2->tx_prod;
1162
1163         /* Send high bits if changed or crosses boundary */
1164         if (addr64 != sky2->tx_addr64 || high32(mapping + len) != sky2->tx_addr64) {
1165                 le = get_tx_le(sky2);
1166                 le->tx.addr = cpu_to_le32(addr64);
1167                 le->ctrl = 0;
1168                 le->opcode = OP_ADDR64 | HW_OWNER;
1169                 sky2->tx_addr64 = high32(mapping + len);
1170         }
1171
1172         /* Check for TCP Segmentation Offload */
1173         mss = skb_shinfo(skb)->tso_size;
1174         if (mss != 0) {
1175                 /* just drop the packet if non-linear expansion fails */
1176                 if (skb_header_cloned(skb) &&
1177                     pskb_expand_head(skb, 0, 0, GFP_ATOMIC)) {
1178                         dev_kfree_skb_any(skb);
1179                         goto out_unlock;
1180                 }
1181
1182                 mss += ((skb->h.th->doff - 5) * 4);     /* TCP options */
1183                 mss += (skb->nh.iph->ihl * 4) + sizeof(struct tcphdr);
1184                 mss += ETH_HLEN;
1185         }
1186
1187         if (mss != sky2->tx_last_mss) {
1188                 le = get_tx_le(sky2);
1189                 le->tx.tso.size = cpu_to_le16(mss);
1190                 le->tx.tso.rsvd = 0;
1191                 le->opcode = OP_LRGLEN | HW_OWNER;
1192                 le->ctrl = 0;
1193                 sky2->tx_last_mss = mss;
1194         }
1195
1196         ctrl = 0;
1197 #ifdef SKY2_VLAN_TAG_USED
1198         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1199         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1200                 if (!le) {
1201                         le = get_tx_le(sky2);
1202                         le->tx.addr = 0;
1203                         le->opcode = OP_VLAN|HW_OWNER;
1204                         le->ctrl = 0;
1205                 } else
1206                         le->opcode |= OP_VLAN;
1207                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1208                 ctrl |= INS_VLAN;
1209         }
1210 #endif
1211
1212         /* Handle TCP checksum offload */
1213         if (skb->ip_summed == CHECKSUM_HW) {
1214                 u16 hdr = skb->h.raw - skb->data;
1215                 u16 offset = hdr + skb->csum;
1216
1217                 ctrl = CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1218                 if (skb->nh.iph->protocol == IPPROTO_UDP)
1219                         ctrl |= UDPTCP;
1220
1221                 le = get_tx_le(sky2);
1222                 le->tx.csum.start = cpu_to_le16(hdr);
1223                 le->tx.csum.offset = cpu_to_le16(offset);
1224                 le->length = 0; /* initial checksum value */
1225                 le->ctrl = 1;   /* one packet */
1226                 le->opcode = OP_TCPLISW | HW_OWNER;
1227         }
1228
1229         le = get_tx_le(sky2);
1230         le->tx.addr = cpu_to_le32((u32) mapping);
1231         le->length = cpu_to_le16(len);
1232         le->ctrl = ctrl;
1233         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1234
1235         /* Record the transmit mapping info */
1236         re->skb = skb;
1237         pci_unmap_addr_set(re, mapaddr, mapping);
1238
1239         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1240                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1241                 struct tx_ring_info *fre;
1242
1243                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1244                                        frag->size, PCI_DMA_TODEVICE);
1245                 addr64 = high32(mapping);
1246                 if (addr64 != sky2->tx_addr64) {
1247                         le = get_tx_le(sky2);
1248                         le->tx.addr = cpu_to_le32(addr64);
1249                         le->ctrl = 0;
1250                         le->opcode = OP_ADDR64 | HW_OWNER;
1251                         sky2->tx_addr64 = addr64;
1252                 }
1253
1254                 le = get_tx_le(sky2);
1255                 le->tx.addr = cpu_to_le32((u32) mapping);
1256                 le->length = cpu_to_le16(frag->size);
1257                 le->ctrl = ctrl;
1258                 le->opcode = OP_BUFFER | HW_OWNER;
1259
1260                 fre = sky2->tx_ring
1261                     + ((re - sky2->tx_ring) + i + 1) % TX_RING_SIZE;
1262                 pci_unmap_addr_set(fre, mapaddr, mapping);
1263         }
1264
1265         re->idx = sky2->tx_prod;
1266         le->ctrl |= EOP;
1267
1268         avail = tx_avail(sky2);
1269         if (mss != 0 || avail < TX_MIN_PENDING) {
1270                 le->ctrl |= FRC_STAT;
1271                 if (avail <= MAX_SKB_TX_LE)
1272                         netif_stop_queue(dev);
1273         }
1274
1275         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1276
1277 out_unlock:
1278         spin_unlock(&sky2->tx_lock);
1279
1280         dev->trans_start = jiffies;
1281         return NETDEV_TX_OK;
1282 }
1283
1284 /*
1285  * Free ring elements from starting at tx_cons until "done"
1286  *
1287  * NB: the hardware will tell us about partial completion of multi-part
1288  *     buffers; these are deferred until completion.
1289  */
1290 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1291 {
1292         struct net_device *dev = sky2->netdev;
1293         struct pci_dev *pdev = sky2->hw->pdev;
1294         u16 nxt, put;
1295         unsigned i;
1296
1297         BUG_ON(done >= TX_RING_SIZE);
1298
1299         if (unlikely(netif_msg_tx_done(sky2)))
1300                 printk(KERN_DEBUG "%s: tx done, up to %u\n",
1301                        dev->name, done);
1302
1303         for (put = sky2->tx_cons; put != done; put = nxt) {
1304                 struct tx_ring_info *re = sky2->tx_ring + put;
1305                 struct sk_buff *skb = re->skb;
1306
1307                 nxt = re->idx;
1308                 BUG_ON(nxt >= TX_RING_SIZE);
1309                 prefetch(sky2->tx_ring + nxt);
1310
1311                 /* Check for partial status */
1312                 if (tx_dist(put, done) < tx_dist(put, nxt))
1313                         break;
1314
1315                 skb = re->skb;
1316                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1317                                  skb_headlen(skb), PCI_DMA_TODEVICE);
1318
1319                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1320                         struct tx_ring_info *fre;
1321                         fre = sky2->tx_ring + (put + i + 1) % TX_RING_SIZE;
1322                         pci_unmap_page(pdev, pci_unmap_addr(fre, mapaddr),
1323                                        skb_shinfo(skb)->frags[i].size,
1324                                        PCI_DMA_TODEVICE);
1325                 }
1326
1327                 dev_kfree_skb_any(skb);
1328         }
1329
1330         sky2->tx_cons = put;
1331         if (tx_avail(sky2) > MAX_SKB_TX_LE)
1332                 netif_wake_queue(dev);
1333 }
1334
1335 /* Cleanup all untransmitted buffers, assume transmitter not running */
1336 static void sky2_tx_clean(struct sky2_port *sky2)
1337 {
1338         spin_lock_bh(&sky2->tx_lock);
1339         sky2_tx_complete(sky2, sky2->tx_prod);
1340         spin_unlock_bh(&sky2->tx_lock);
1341 }
1342
1343 /* Network shutdown */
1344 static int sky2_down(struct net_device *dev)
1345 {
1346         struct sky2_port *sky2 = netdev_priv(dev);
1347         struct sky2_hw *hw = sky2->hw;
1348         unsigned port = sky2->port;
1349         u16 ctrl;
1350         u32 imask;
1351
1352         /* Never really got started! */
1353         if (!sky2->tx_le)
1354                 return 0;
1355
1356         if (netif_msg_ifdown(sky2))
1357                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1358
1359         /* Stop more packets from being queued */
1360         netif_stop_queue(dev);
1361
1362         sky2_phy_reset(hw, port);
1363
1364         /* Stop transmitter */
1365         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1366         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1367
1368         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1369                      RB_RST_SET | RB_DIS_OP_MD);
1370
1371         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1372         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1373         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1374
1375         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1376
1377         /* Workaround shared GMAC reset */
1378         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1379               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1380                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1381
1382         /* Disable Force Sync bit and Enable Alloc bit */
1383         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1384                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1385
1386         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1387         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1388         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1389
1390         /* Reset the PCI FIFO of the async Tx queue */
1391         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1392                      BMU_RST_SET | BMU_FIFO_RST);
1393
1394         /* Reset the Tx prefetch units */
1395         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1396                      PREF_UNIT_RST_SET);
1397
1398         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1399
1400         sky2_rx_stop(sky2);
1401
1402         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1403         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1404
1405         /* Disable port IRQ */
1406         imask = sky2_read32(hw, B0_IMSK);
1407         imask &= ~(sky2->port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1408         sky2_write32(hw, B0_IMSK, imask);
1409
1410         /* turn off LED's */
1411         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1412
1413         synchronize_irq(hw->pdev->irq);
1414
1415         sky2_tx_clean(sky2);
1416         sky2_rx_clean(sky2);
1417
1418         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1419                             sky2->rx_le, sky2->rx_le_map);
1420         kfree(sky2->rx_ring);
1421
1422         pci_free_consistent(hw->pdev,
1423                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1424                             sky2->tx_le, sky2->tx_le_map);
1425         kfree(sky2->tx_ring);
1426
1427         sky2->tx_le = NULL;
1428         sky2->rx_le = NULL;
1429
1430         sky2->rx_ring = NULL;
1431         sky2->tx_ring = NULL;
1432
1433         return 0;
1434 }
1435
1436 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1437 {
1438         if (!hw->copper)
1439                 return SPEED_1000;
1440
1441         if (hw->chip_id == CHIP_ID_YUKON_FE)
1442                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1443
1444         switch (aux & PHY_M_PS_SPEED_MSK) {
1445         case PHY_M_PS_SPEED_1000:
1446                 return SPEED_1000;
1447         case PHY_M_PS_SPEED_100:
1448                 return SPEED_100;
1449         default:
1450                 return SPEED_10;
1451         }
1452 }
1453
1454 static void sky2_link_up(struct sky2_port *sky2)
1455 {
1456         struct sky2_hw *hw = sky2->hw;
1457         unsigned port = sky2->port;
1458         u16 reg;
1459
1460         /* Enable Transmit FIFO Underrun */
1461         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
1462
1463         reg = gma_read16(hw, port, GM_GP_CTRL);
1464         if (sky2->autoneg == AUTONEG_DISABLE) {
1465                 reg |= GM_GPCR_AU_ALL_DIS;
1466
1467                 /* Is write/read necessary?  Copied from sky2_mac_init */
1468                 gma_write16(hw, port, GM_GP_CTRL, reg);
1469                 gma_read16(hw, port, GM_GP_CTRL);
1470
1471                 switch (sky2->speed) {
1472                 case SPEED_1000:
1473                         reg &= ~GM_GPCR_SPEED_100;
1474                         reg |= GM_GPCR_SPEED_1000;
1475                         break;
1476                 case SPEED_100:
1477                         reg &= ~GM_GPCR_SPEED_1000;
1478                         reg |= GM_GPCR_SPEED_100;
1479                         break;
1480                 case SPEED_10:
1481                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
1482                         break;
1483                 }
1484         } else
1485                 reg &= ~GM_GPCR_AU_ALL_DIS;
1486
1487         if (sky2->duplex == DUPLEX_FULL || sky2->autoneg == AUTONEG_ENABLE)
1488                 reg |= GM_GPCR_DUP_FULL;
1489
1490         /* enable Rx/Tx */
1491         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1492         gma_write16(hw, port, GM_GP_CTRL, reg);
1493         gma_read16(hw, port, GM_GP_CTRL);
1494
1495         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1496
1497         netif_carrier_on(sky2->netdev);
1498         netif_wake_queue(sky2->netdev);
1499
1500         /* Turn on link LED */
1501         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1502                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1503
1504         if (hw->chip_id == CHIP_ID_YUKON_XL) {
1505                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1506
1507                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1508                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, PHY_M_LEDC_LOS_CTRL(1) |      /* LINK/ACT */
1509                              PHY_M_LEDC_INIT_CTRL(sky2->speed ==
1510                                                   SPEED_10 ? 7 : 0) |
1511                              PHY_M_LEDC_STA1_CTRL(sky2->speed ==
1512                                                   SPEED_100 ? 7 : 0) |
1513                              PHY_M_LEDC_STA0_CTRL(sky2->speed ==
1514                                                   SPEED_1000 ? 7 : 0));
1515                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1516         }
1517
1518         if (netif_msg_link(sky2))
1519                 printk(KERN_INFO PFX
1520                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1521                        sky2->netdev->name, sky2->speed,
1522                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1523                        (sky2->tx_pause && sky2->rx_pause) ? "both" :
1524                        sky2->tx_pause ? "tx" : sky2->rx_pause ? "rx" : "none");
1525 }
1526
1527 static void sky2_link_down(struct sky2_port *sky2)
1528 {
1529         struct sky2_hw *hw = sky2->hw;
1530         unsigned port = sky2->port;
1531         u16 reg;
1532
1533         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1534
1535         reg = gma_read16(hw, port, GM_GP_CTRL);
1536         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1537         gma_write16(hw, port, GM_GP_CTRL, reg);
1538         gma_read16(hw, port, GM_GP_CTRL);       /* PCI post */
1539
1540         if (sky2->rx_pause && !sky2->tx_pause) {
1541                 /* restore Asymmetric Pause bit */
1542                 gm_phy_write(hw, port, PHY_MARV_AUNE_ADV,
1543                              gm_phy_read(hw, port, PHY_MARV_AUNE_ADV)
1544                              | PHY_M_AN_ASP);
1545         }
1546
1547         netif_carrier_off(sky2->netdev);
1548         netif_stop_queue(sky2->netdev);
1549
1550         /* Turn on link LED */
1551         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1552
1553         if (netif_msg_link(sky2))
1554                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1555         sky2_phy_init(hw, port);
1556 }
1557
1558 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1559 {
1560         struct sky2_hw *hw = sky2->hw;
1561         unsigned port = sky2->port;
1562         u16 lpa;
1563
1564         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1565
1566         if (lpa & PHY_M_AN_RF) {
1567                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1568                 return -1;
1569         }
1570
1571         if (hw->chip_id != CHIP_ID_YUKON_FE &&
1572             gm_phy_read(hw, port, PHY_MARV_1000T_STAT) & PHY_B_1000S_MSF) {
1573                 printk(KERN_ERR PFX "%s: master/slave fault",
1574                        sky2->netdev->name);
1575                 return -1;
1576         }
1577
1578         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1579                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1580                        sky2->netdev->name);
1581                 return -1;
1582         }
1583
1584         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1585
1586         sky2->speed = sky2_phy_speed(hw, aux);
1587
1588         /* Pause bits are offset (9..8) */
1589         if (hw->chip_id == CHIP_ID_YUKON_XL)
1590                 aux >>= 6;
1591
1592         sky2->rx_pause = (aux & PHY_M_PS_RX_P_EN) != 0;
1593         sky2->tx_pause = (aux & PHY_M_PS_TX_P_EN) != 0;
1594
1595         if ((sky2->tx_pause || sky2->rx_pause)
1596             && !(sky2->speed < SPEED_1000 && sky2->duplex == DUPLEX_HALF))
1597                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1598         else
1599                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1600
1601         return 0;
1602 }
1603
1604 /* Interrupt from PHY */
1605 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1606 {
1607         struct net_device *dev = hw->dev[port];
1608         struct sky2_port *sky2 = netdev_priv(dev);
1609         u16 istatus, phystat;
1610
1611         spin_lock(&sky2->phy_lock);
1612         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1613         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1614
1615         if (!netif_running(dev))
1616                 goto out;
1617
1618         if (netif_msg_intr(sky2))
1619                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1620                        sky2->netdev->name, istatus, phystat);
1621
1622         if (istatus & PHY_M_IS_AN_COMPL) {
1623                 if (sky2_autoneg_done(sky2, phystat) == 0)
1624                         sky2_link_up(sky2);
1625                 goto out;
1626         }
1627
1628         if (istatus & PHY_M_IS_LSP_CHANGE)
1629                 sky2->speed = sky2_phy_speed(hw, phystat);
1630
1631         if (istatus & PHY_M_IS_DUP_CHANGE)
1632                 sky2->duplex =
1633                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1634
1635         if (istatus & PHY_M_IS_LST_CHANGE) {
1636                 if (phystat & PHY_M_PS_LINK_UP)
1637                         sky2_link_up(sky2);
1638                 else
1639                         sky2_link_down(sky2);
1640         }
1641 out:
1642         spin_unlock(&sky2->phy_lock);
1643 }
1644
1645
1646 /* Transmit timeout is only called if we are running, carries is up
1647  * and tx queue is full (stopped).
1648  */
1649 static void sky2_tx_timeout(struct net_device *dev)
1650 {
1651         struct sky2_port *sky2 = netdev_priv(dev);
1652         struct sky2_hw *hw = sky2->hw;
1653         unsigned txq = txqaddr[sky2->port];
1654         u16 report, done;
1655
1656         if (netif_msg_timer(sky2))
1657                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1658
1659         report = sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX);
1660         done = sky2_read16(hw, Q_ADDR(txq, Q_DONE));
1661
1662         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1663                dev->name,
1664                sky2->tx_cons, sky2->tx_prod, report, done);
1665
1666         if (report != done) {
1667                 printk(KERN_INFO PFX "status burst pending (irq moderation?)\n");
1668
1669                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
1670                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
1671         } else if (report != sky2->tx_cons) {
1672                 printk(KERN_INFO PFX "status report lost?\n");
1673
1674                 spin_lock_bh(&sky2->tx_lock);
1675                 sky2_tx_complete(sky2, report);
1676                 spin_unlock_bh(&sky2->tx_lock);
1677         } else {
1678                 printk(KERN_INFO PFX "hardware hung? flushing\n");
1679
1680                 sky2_write32(hw, Q_ADDR(txq, Q_CSR), BMU_STOP);
1681                 sky2_write32(hw, Y2_QADDR(txq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1682
1683                 sky2_tx_clean(sky2);
1684
1685                 sky2_qset(hw, txq);
1686                 sky2_prefetch_init(hw, txq, sky2->tx_le_map, TX_RING_SIZE - 1);
1687         }
1688 }
1689
1690
1691 #define roundup(x, y)   ((((x)+((y)-1))/(y))*(y))
1692 /* Want receive buffer size to be multiple of 64 bits
1693  * and incl room for vlan and truncation
1694  */
1695 static inline unsigned sky2_buf_size(int mtu)
1696 {
1697         return roundup(mtu + ETH_HLEN + VLAN_HLEN, 8) + 8;
1698 }
1699
1700 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1701 {
1702         struct sky2_port *sky2 = netdev_priv(dev);
1703         struct sky2_hw *hw = sky2->hw;
1704         int err;
1705         u16 ctl, mode;
1706         u32 imask;
1707
1708         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1709                 return -EINVAL;
1710
1711         if (hw->chip_id == CHIP_ID_YUKON_EC_U && new_mtu > ETH_DATA_LEN)
1712                 return -EINVAL;
1713
1714         if (!netif_running(dev)) {
1715                 dev->mtu = new_mtu;
1716                 return 0;
1717         }
1718
1719         imask = sky2_read32(hw, B0_IMSK);
1720         sky2_write32(hw, B0_IMSK, 0);
1721
1722         dev->trans_start = jiffies;     /* prevent tx timeout */
1723         netif_stop_queue(dev);
1724         netif_poll_disable(hw->dev[0]);
1725
1726         synchronize_irq(hw->pdev->irq);
1727
1728         ctl = gma_read16(hw, sky2->port, GM_GP_CTRL);
1729         gma_write16(hw, sky2->port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1730         sky2_rx_stop(sky2);
1731         sky2_rx_clean(sky2);
1732
1733         dev->mtu = new_mtu;
1734         sky2->rx_bufsize = sky2_buf_size(new_mtu);
1735         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1736                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1737
1738         if (dev->mtu > ETH_DATA_LEN)
1739                 mode |= GM_SMOD_JUMBO_ENA;
1740
1741         gma_write16(hw, sky2->port, GM_SERIAL_MODE, mode);
1742
1743         sky2_write8(hw, RB_ADDR(rxqaddr[sky2->port], RB_CTRL), RB_ENA_OP_MD);
1744
1745         err = sky2_rx_start(sky2);
1746         sky2_write32(hw, B0_IMSK, imask);
1747
1748         if (err)
1749                 dev_close(dev);
1750         else {
1751                 gma_write16(hw, sky2->port, GM_GP_CTRL, ctl);
1752
1753                 netif_poll_enable(hw->dev[0]);
1754                 netif_wake_queue(dev);
1755         }
1756
1757         return err;
1758 }
1759
1760 /*
1761  * Receive one packet.
1762  * For small packets or errors, just reuse existing skb.
1763  * For larger packets, get new buffer.
1764  */
1765 static struct sk_buff *sky2_receive(struct sky2_port *sky2,
1766                                     u16 length, u32 status)
1767 {
1768         struct ring_info *re = sky2->rx_ring + sky2->rx_next;
1769         struct sk_buff *skb = NULL;
1770
1771         if (unlikely(netif_msg_rx_status(sky2)))
1772                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
1773                        sky2->netdev->name, sky2->rx_next, status, length);
1774
1775         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
1776         prefetch(sky2->rx_ring + sky2->rx_next);
1777
1778         if (status & GMR_FS_ANY_ERR)
1779                 goto error;
1780
1781         if (!(status & GMR_FS_RX_OK))
1782                 goto resubmit;
1783
1784         if (length > sky2->netdev->mtu + ETH_HLEN)
1785                 goto oversize;
1786
1787         if (length < copybreak) {
1788                 skb = alloc_skb(length + 2, GFP_ATOMIC);
1789                 if (!skb)
1790                         goto resubmit;
1791
1792                 skb_reserve(skb, 2);
1793                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->mapaddr,
1794                                             length, PCI_DMA_FROMDEVICE);
1795                 memcpy(skb->data, re->skb->data, length);
1796                 skb->ip_summed = re->skb->ip_summed;
1797                 skb->csum = re->skb->csum;
1798                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->mapaddr,
1799                                                length, PCI_DMA_FROMDEVICE);
1800         } else {
1801                 struct sk_buff *nskb;
1802
1803                 nskb = sky2_alloc_skb(sky2->rx_bufsize, GFP_ATOMIC);
1804                 if (!nskb)
1805                         goto resubmit;
1806
1807                 skb = re->skb;
1808                 re->skb = nskb;
1809                 pci_unmap_single(sky2->hw->pdev, re->mapaddr,
1810                                  sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1811                 prefetch(skb->data);
1812
1813                 re->mapaddr = pci_map_single(sky2->hw->pdev, nskb->data,
1814                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1815         }
1816
1817         skb_put(skb, length);
1818 resubmit:
1819         re->skb->ip_summed = CHECKSUM_NONE;
1820         sky2_rx_add(sky2, re->mapaddr);
1821
1822         /* Tell receiver about new buffers. */
1823         sky2_put_idx(sky2->hw, rxqaddr[sky2->port], sky2->rx_put);
1824
1825         return skb;
1826
1827 oversize:
1828         ++sky2->net_stats.rx_over_errors;
1829         goto resubmit;
1830
1831 error:
1832         ++sky2->net_stats.rx_errors;
1833
1834         if (netif_msg_rx_err(sky2) && net_ratelimit())
1835                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
1836                        sky2->netdev->name, status, length);
1837
1838         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
1839                 sky2->net_stats.rx_length_errors++;
1840         if (status & GMR_FS_FRAGMENT)
1841                 sky2->net_stats.rx_frame_errors++;
1842         if (status & GMR_FS_CRC_ERR)
1843                 sky2->net_stats.rx_crc_errors++;
1844         if (status & GMR_FS_RX_FF_OV)
1845                 sky2->net_stats.rx_fifo_errors++;
1846
1847         goto resubmit;
1848 }
1849
1850 /* Transmit complete */
1851 static inline void sky2_tx_done(struct net_device *dev, u16 last)
1852 {
1853         struct sky2_port *sky2 = netdev_priv(dev);
1854
1855         if (netif_running(dev)) {
1856                 spin_lock(&sky2->tx_lock);
1857                 sky2_tx_complete(sky2, last);
1858                 spin_unlock(&sky2->tx_lock);
1859         }
1860 }
1861
1862 /* Process status response ring */
1863 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
1864 {
1865         int work_done = 0;
1866
1867         rmb();
1868
1869         for(;;) {
1870                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
1871                 struct net_device *dev;
1872                 struct sky2_port *sky2;
1873                 struct sk_buff *skb;
1874                 u32 status;
1875                 u16 length;
1876                 u8  link, opcode;
1877
1878                 opcode = le->opcode;
1879                 if (!opcode)
1880                         break;
1881                 opcode &= ~HW_OWNER;
1882
1883                 hw->st_idx = (hw->st_idx + 1) % STATUS_RING_SIZE;
1884                 le->opcode = 0;
1885
1886                 link = le->link;
1887                 BUG_ON(link >= 2);
1888                 dev = hw->dev[link];
1889
1890                 sky2 = netdev_priv(dev);
1891                 length = le->length;
1892                 status = le->status;
1893
1894                 switch (opcode) {
1895                 case OP_RXSTAT:
1896                         skb = sky2_receive(sky2, length, status);
1897                         if (!skb)
1898                                 break;
1899
1900                         skb->dev = dev;
1901                         skb->protocol = eth_type_trans(skb, dev);
1902                         dev->last_rx = jiffies;
1903
1904 #ifdef SKY2_VLAN_TAG_USED
1905                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
1906                                 vlan_hwaccel_receive_skb(skb,
1907                                                          sky2->vlgrp,
1908                                                          be16_to_cpu(sky2->rx_tag));
1909                         } else
1910 #endif
1911                                 netif_receive_skb(skb);
1912
1913                         if (++work_done >= to_do)
1914                                 goto exit_loop;
1915                         break;
1916
1917 #ifdef SKY2_VLAN_TAG_USED
1918                 case OP_RXVLAN:
1919                         sky2->rx_tag = length;
1920                         break;
1921
1922                 case OP_RXCHKSVLAN:
1923                         sky2->rx_tag = length;
1924                         /* fall through */
1925 #endif
1926                 case OP_RXCHKS:
1927                         skb = sky2->rx_ring[sky2->rx_next].skb;
1928                         skb->ip_summed = CHECKSUM_HW;
1929                         skb->csum = le16_to_cpu(status);
1930                         break;
1931
1932                 case OP_TXINDEXLE:
1933                         /* TX index reports status for both ports */
1934                         sky2_tx_done(hw->dev[0], status & 0xffff);
1935                         if (hw->dev[1])
1936                                 sky2_tx_done(hw->dev[1],
1937                                      ((status >> 24) & 0xff)
1938                                              | (u16)(length & 0xf) << 8);
1939                         break;
1940
1941                 default:
1942                         if (net_ratelimit())
1943                                 printk(KERN_WARNING PFX
1944                                        "unknown status opcode 0x%x\n", opcode);
1945                         break;
1946                 }
1947         }
1948
1949 exit_loop:
1950         return work_done;
1951 }
1952
1953 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
1954 {
1955         struct net_device *dev = hw->dev[port];
1956
1957         if (net_ratelimit())
1958                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
1959                        dev->name, status);
1960
1961         if (status & Y2_IS_PAR_RD1) {
1962                 if (net_ratelimit())
1963                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
1964                                dev->name);
1965                 /* Clear IRQ */
1966                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
1967         }
1968
1969         if (status & Y2_IS_PAR_WR1) {
1970                 if (net_ratelimit())
1971                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
1972                                dev->name);
1973
1974                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
1975         }
1976
1977         if (status & Y2_IS_PAR_MAC1) {
1978                 if (net_ratelimit())
1979                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
1980                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
1981         }
1982
1983         if (status & Y2_IS_PAR_RX1) {
1984                 if (net_ratelimit())
1985                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
1986                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
1987         }
1988
1989         if (status & Y2_IS_TCP_TXA1) {
1990                 if (net_ratelimit())
1991                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
1992                                dev->name);
1993                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
1994         }
1995 }
1996
1997 static void sky2_hw_intr(struct sky2_hw *hw)
1998 {
1999         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2000
2001         if (status & Y2_IS_TIST_OV)
2002                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2003
2004         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2005                 u16 pci_err;
2006
2007                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2008                 if (net_ratelimit())
2009                         printk(KERN_ERR PFX "%s: pci hw error (0x%x)\n",
2010                                pci_name(hw->pdev), pci_err);
2011
2012                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2013                 sky2_pci_write16(hw, PCI_STATUS,
2014                                       pci_err | PCI_STATUS_ERROR_BITS);
2015                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2016         }
2017
2018         if (status & Y2_IS_PCI_EXP) {
2019                 /* PCI-Express uncorrectable Error occurred */
2020                 u32 pex_err;
2021
2022                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2023
2024                 if (net_ratelimit())
2025                         printk(KERN_ERR PFX "%s: pci express error (0x%x)\n",
2026                                pci_name(hw->pdev), pex_err);
2027
2028                 /* clear the interrupt */
2029                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2030                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2031                                        0xffffffffUL);
2032                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2033
2034                 if (pex_err & PEX_FATAL_ERRORS) {
2035                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2036                         hwmsk &= ~Y2_IS_PCI_EXP;
2037                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2038                 }
2039         }
2040
2041         if (status & Y2_HWE_L1_MASK)
2042                 sky2_hw_error(hw, 0, status);
2043         status >>= 8;
2044         if (status & Y2_HWE_L1_MASK)
2045                 sky2_hw_error(hw, 1, status);
2046 }
2047
2048 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2049 {
2050         struct net_device *dev = hw->dev[port];
2051         struct sky2_port *sky2 = netdev_priv(dev);
2052         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2053
2054         if (netif_msg_intr(sky2))
2055                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2056                        dev->name, status);
2057
2058         if (status & GM_IS_RX_FF_OR) {
2059                 ++sky2->net_stats.rx_fifo_errors;
2060                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2061         }
2062
2063         if (status & GM_IS_TX_FF_UR) {
2064                 ++sky2->net_stats.tx_fifo_errors;
2065                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2066         }
2067 }
2068
2069
2070 static int sky2_poll(struct net_device *dev0, int *budget)
2071 {
2072         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2073         int work_limit = min(dev0->quota, *budget);
2074         int work_done = 0;
2075         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2076
2077         if (status & Y2_IS_HW_ERR)
2078                 sky2_hw_intr(hw);
2079
2080         if (status & Y2_IS_IRQ_PHY1)
2081                 sky2_phy_intr(hw, 0);
2082
2083         if (status & Y2_IS_IRQ_PHY2)
2084                 sky2_phy_intr(hw, 1);
2085
2086         if (status & Y2_IS_IRQ_MAC1)
2087                 sky2_mac_intr(hw, 0);
2088
2089         if (status & Y2_IS_IRQ_MAC2)
2090                 sky2_mac_intr(hw, 1);
2091
2092         if (status & Y2_IS_STAT_BMU) {
2093                 work_done = sky2_status_intr(hw, work_limit);
2094                 *budget -= work_done;
2095                 dev0->quota -= work_done;
2096
2097                 if (work_done >= work_limit)
2098                         return 1;
2099
2100                 sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2101         }
2102
2103         netif_rx_complete(dev0);
2104
2105         status = sky2_read32(hw, B0_Y2_SP_LISR);
2106         return 0;
2107 }
2108
2109 static irqreturn_t sky2_intr(int irq, void *dev_id, struct pt_regs *regs)
2110 {
2111         struct sky2_hw *hw = dev_id;
2112         struct net_device *dev0 = hw->dev[0];
2113         u32 status;
2114
2115         /* Reading this mask interrupts as side effect */
2116         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2117         if (status == 0 || status == ~0)
2118                 return IRQ_NONE;
2119
2120         prefetch(&hw->st_le[hw->st_idx]);
2121         if (likely(__netif_rx_schedule_prep(dev0)))
2122                 __netif_rx_schedule(dev0);
2123         else
2124                 printk(KERN_DEBUG PFX "irq race detected\n");
2125
2126         return IRQ_HANDLED;
2127 }
2128
2129 #ifdef CONFIG_NET_POLL_CONTROLLER
2130 static void sky2_netpoll(struct net_device *dev)
2131 {
2132         struct sky2_port *sky2 = netdev_priv(dev);
2133
2134         sky2_intr(sky2->hw->pdev->irq, sky2->hw, NULL);
2135 }
2136 #endif
2137
2138 /* Chip internal frequency for clock calculations */
2139 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2140 {
2141         switch (hw->chip_id) {
2142         case CHIP_ID_YUKON_EC:
2143         case CHIP_ID_YUKON_EC_U:
2144                 return 125;     /* 125 Mhz */
2145         case CHIP_ID_YUKON_FE:
2146                 return 100;     /* 100 Mhz */
2147         default:                /* YUKON_XL */
2148                 return 156;     /* 156 Mhz */
2149         }
2150 }
2151
2152 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2153 {
2154         return sky2_mhz(hw) * us;
2155 }
2156
2157 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2158 {
2159         return clk / sky2_mhz(hw);
2160 }
2161
2162
2163 static int sky2_reset(struct sky2_hw *hw)
2164 {
2165         u16 status;
2166         u8 t8, pmd_type;
2167         int i;
2168
2169         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2170
2171         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2172         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2173                 printk(KERN_ERR PFX "%s: unsupported chip type 0x%x\n",
2174                        pci_name(hw->pdev), hw->chip_id);
2175                 return -EOPNOTSUPP;
2176         }
2177
2178         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2179
2180         /* This rev is really old, and requires untested workarounds */
2181         if (hw->chip_id == CHIP_ID_YUKON_EC && hw->chip_rev == CHIP_REV_YU_EC_A1) {
2182                 printk(KERN_ERR PFX "%s: unsupported revision Yukon-%s (0x%x) rev %d\n",
2183                        pci_name(hw->pdev), yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
2184                        hw->chip_id, hw->chip_rev);
2185                 return -EOPNOTSUPP;
2186         }
2187
2188         /* This chip is new and not tested yet */
2189         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
2190                 pr_info(PFX "%s: is a version of Yukon 2 chipset that has not been tested yet.\n",
2191                         pci_name(hw->pdev));
2192                 pr_info("Please report success/failure to maintainer <shemminger@osdl.org>\n");
2193         }
2194
2195         /* disable ASF */
2196         if (hw->chip_id <= CHIP_ID_YUKON_EC) {
2197                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2198                 sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2199         }
2200
2201         /* do a SW reset */
2202         sky2_write8(hw, B0_CTST, CS_RST_SET);
2203         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2204
2205         /* clear PCI errors, if any */
2206         status = sky2_pci_read16(hw, PCI_STATUS);
2207
2208         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2209         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2210
2211
2212         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2213
2214         /* clear any PEX errors */
2215         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2216                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2217
2218
2219         pmd_type = sky2_read8(hw, B2_PMD_TYP);
2220         hw->copper = !(pmd_type == 'L' || pmd_type == 'S');
2221
2222         hw->ports = 1;
2223         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2224         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2225                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2226                         ++hw->ports;
2227         }
2228
2229         sky2_set_power_state(hw, PCI_D0);
2230
2231         for (i = 0; i < hw->ports; i++) {
2232                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2233                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2234         }
2235
2236         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2237
2238         /* Clear I2C IRQ noise */
2239         sky2_write32(hw, B2_I2C_IRQ, 1);
2240
2241         /* turn off hardware timer (unused) */
2242         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2243         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2244
2245         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2246
2247         /* Turn off descriptor polling */
2248         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2249
2250         /* Turn off receive timestamp */
2251         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2252         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2253
2254         /* enable the Tx Arbiters */
2255         for (i = 0; i < hw->ports; i++)
2256                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2257
2258         /* Initialize ram interface */
2259         for (i = 0; i < hw->ports; i++) {
2260                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2261
2262                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2263                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2264                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2265                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2266                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2267                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2268                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2269                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2270                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2271                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2272                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2273                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2274         }
2275
2276         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2277
2278         for (i = 0; i < hw->ports; i++)
2279                 sky2_phy_reset(hw, i);
2280
2281         memset(hw->st_le, 0, STATUS_LE_BYTES);
2282         hw->st_idx = 0;
2283
2284         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2285         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2286
2287         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2288         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2289
2290         /* Set the list last index */
2291         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2292
2293         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2294         sky2_write8(hw, STAT_FIFO_WM, 16);
2295
2296         /* set Status-FIFO ISR watermark */
2297         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2298                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2299         else
2300                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2301
2302         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2303         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2304         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2305
2306         /* enable status unit */
2307         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2308
2309         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2310         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2311         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2312
2313         return 0;
2314 }
2315
2316 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2317 {
2318         u32 modes;
2319         if (hw->copper) {
2320                 modes = SUPPORTED_10baseT_Half
2321                     | SUPPORTED_10baseT_Full
2322                     | SUPPORTED_100baseT_Half
2323                     | SUPPORTED_100baseT_Full
2324                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2325
2326                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2327                         modes |= SUPPORTED_1000baseT_Half
2328                             | SUPPORTED_1000baseT_Full;
2329         } else
2330                 modes = SUPPORTED_1000baseT_Full | SUPPORTED_FIBRE
2331                     | SUPPORTED_Autoneg;
2332         return modes;
2333 }
2334
2335 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2336 {
2337         struct sky2_port *sky2 = netdev_priv(dev);
2338         struct sky2_hw *hw = sky2->hw;
2339
2340         ecmd->transceiver = XCVR_INTERNAL;
2341         ecmd->supported = sky2_supported_modes(hw);
2342         ecmd->phy_address = PHY_ADDR_MARV;
2343         if (hw->copper) {
2344                 ecmd->supported = SUPPORTED_10baseT_Half
2345                     | SUPPORTED_10baseT_Full
2346                     | SUPPORTED_100baseT_Half
2347                     | SUPPORTED_100baseT_Full
2348                     | SUPPORTED_1000baseT_Half
2349                     | SUPPORTED_1000baseT_Full
2350                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2351                 ecmd->port = PORT_TP;
2352         } else
2353                 ecmd->port = PORT_FIBRE;
2354
2355         ecmd->advertising = sky2->advertising;
2356         ecmd->autoneg = sky2->autoneg;
2357         ecmd->speed = sky2->speed;
2358         ecmd->duplex = sky2->duplex;
2359         return 0;
2360 }
2361
2362 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2363 {
2364         struct sky2_port *sky2 = netdev_priv(dev);
2365         const struct sky2_hw *hw = sky2->hw;
2366         u32 supported = sky2_supported_modes(hw);
2367
2368         if (ecmd->autoneg == AUTONEG_ENABLE) {
2369                 ecmd->advertising = supported;
2370                 sky2->duplex = -1;
2371                 sky2->speed = -1;
2372         } else {
2373                 u32 setting;
2374
2375                 switch (ecmd->speed) {
2376                 case SPEED_1000:
2377                         if (ecmd->duplex == DUPLEX_FULL)
2378                                 setting = SUPPORTED_1000baseT_Full;
2379                         else if (ecmd->duplex == DUPLEX_HALF)
2380                                 setting = SUPPORTED_1000baseT_Half;
2381                         else
2382                                 return -EINVAL;
2383                         break;
2384                 case SPEED_100:
2385                         if (ecmd->duplex == DUPLEX_FULL)
2386                                 setting = SUPPORTED_100baseT_Full;
2387                         else if (ecmd->duplex == DUPLEX_HALF)
2388                                 setting = SUPPORTED_100baseT_Half;
2389                         else
2390                                 return -EINVAL;
2391                         break;
2392
2393                 case SPEED_10:
2394                         if (ecmd->duplex == DUPLEX_FULL)
2395                                 setting = SUPPORTED_10baseT_Full;
2396                         else if (ecmd->duplex == DUPLEX_HALF)
2397                                 setting = SUPPORTED_10baseT_Half;
2398                         else
2399                                 return -EINVAL;
2400                         break;
2401                 default:
2402                         return -EINVAL;
2403                 }
2404
2405                 if ((setting & supported) == 0)
2406                         return -EINVAL;
2407
2408                 sky2->speed = ecmd->speed;
2409                 sky2->duplex = ecmd->duplex;
2410         }
2411
2412         sky2->autoneg = ecmd->autoneg;
2413         sky2->advertising = ecmd->advertising;
2414
2415         if (netif_running(dev))
2416                 sky2_phy_reinit(sky2);
2417
2418         return 0;
2419 }
2420
2421 static void sky2_get_drvinfo(struct net_device *dev,
2422                              struct ethtool_drvinfo *info)
2423 {
2424         struct sky2_port *sky2 = netdev_priv(dev);
2425
2426         strcpy(info->driver, DRV_NAME);
2427         strcpy(info->version, DRV_VERSION);
2428         strcpy(info->fw_version, "N/A");
2429         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2430 }
2431
2432 static const struct sky2_stat {
2433         char name[ETH_GSTRING_LEN];
2434         u16 offset;
2435 } sky2_stats[] = {
2436         { "tx_bytes",      GM_TXO_OK_HI },
2437         { "rx_bytes",      GM_RXO_OK_HI },
2438         { "tx_broadcast",  GM_TXF_BC_OK },
2439         { "rx_broadcast",  GM_RXF_BC_OK },
2440         { "tx_multicast",  GM_TXF_MC_OK },
2441         { "rx_multicast",  GM_RXF_MC_OK },
2442         { "tx_unicast",    GM_TXF_UC_OK },
2443         { "rx_unicast",    GM_RXF_UC_OK },
2444         { "tx_mac_pause",  GM_TXF_MPAUSE },
2445         { "rx_mac_pause",  GM_RXF_MPAUSE },
2446         { "collisions",    GM_TXF_SNG_COL },
2447         { "late_collision",GM_TXF_LAT_COL },
2448         { "aborted",       GM_TXF_ABO_COL },
2449         { "multi_collisions", GM_TXF_MUL_COL },
2450         { "fifo_underrun", GM_TXE_FIFO_UR },
2451         { "fifo_overflow", GM_RXE_FIFO_OV },
2452         { "rx_toolong",    GM_RXF_LNG_ERR },
2453         { "rx_jabber",     GM_RXF_JAB_PKT },
2454         { "rx_runt",       GM_RXE_FRAG },
2455         { "rx_too_long",   GM_RXF_LNG_ERR },
2456         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2457 };
2458
2459 static u32 sky2_get_rx_csum(struct net_device *dev)
2460 {
2461         struct sky2_port *sky2 = netdev_priv(dev);
2462
2463         return sky2->rx_csum;
2464 }
2465
2466 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2467 {
2468         struct sky2_port *sky2 = netdev_priv(dev);
2469
2470         sky2->rx_csum = data;
2471
2472         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2473                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2474
2475         return 0;
2476 }
2477
2478 static u32 sky2_get_msglevel(struct net_device *netdev)
2479 {
2480         struct sky2_port *sky2 = netdev_priv(netdev);
2481         return sky2->msg_enable;
2482 }
2483
2484 static int sky2_nway_reset(struct net_device *dev)
2485 {
2486         struct sky2_port *sky2 = netdev_priv(dev);
2487
2488         if (sky2->autoneg != AUTONEG_ENABLE)
2489                 return -EINVAL;
2490
2491         sky2_phy_reinit(sky2);
2492
2493         return 0;
2494 }
2495
2496 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
2497 {
2498         struct sky2_hw *hw = sky2->hw;
2499         unsigned port = sky2->port;
2500         int i;
2501
2502         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
2503             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
2504         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
2505             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
2506
2507         for (i = 2; i < count; i++)
2508                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
2509 }
2510
2511 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
2512 {
2513         struct sky2_port *sky2 = netdev_priv(netdev);
2514         sky2->msg_enable = value;
2515 }
2516
2517 static int sky2_get_stats_count(struct net_device *dev)
2518 {
2519         return ARRAY_SIZE(sky2_stats);
2520 }
2521
2522 static void sky2_get_ethtool_stats(struct net_device *dev,
2523                                    struct ethtool_stats *stats, u64 * data)
2524 {
2525         struct sky2_port *sky2 = netdev_priv(dev);
2526
2527         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
2528 }
2529
2530 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
2531 {
2532         int i;
2533
2534         switch (stringset) {
2535         case ETH_SS_STATS:
2536                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
2537                         memcpy(data + i * ETH_GSTRING_LEN,
2538                                sky2_stats[i].name, ETH_GSTRING_LEN);
2539                 break;
2540         }
2541 }
2542
2543 /* Use hardware MIB variables for critical path statistics and
2544  * transmit feedback not reported at interrupt.
2545  * Other errors are accounted for in interrupt handler.
2546  */
2547 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
2548 {
2549         struct sky2_port *sky2 = netdev_priv(dev);
2550         u64 data[13];
2551
2552         sky2_phy_stats(sky2, data, ARRAY_SIZE(data));
2553
2554         sky2->net_stats.tx_bytes = data[0];
2555         sky2->net_stats.rx_bytes = data[1];
2556         sky2->net_stats.tx_packets = data[2] + data[4] + data[6];
2557         sky2->net_stats.rx_packets = data[3] + data[5] + data[7];
2558         sky2->net_stats.multicast = data[5] + data[7];
2559         sky2->net_stats.collisions = data[10];
2560         sky2->net_stats.tx_aborted_errors = data[12];
2561
2562         return &sky2->net_stats;
2563 }
2564
2565 static int sky2_set_mac_address(struct net_device *dev, void *p)
2566 {
2567         struct sky2_port *sky2 = netdev_priv(dev);
2568         struct sky2_hw *hw = sky2->hw;
2569         unsigned port = sky2->port;
2570         const struct sockaddr *addr = p;
2571
2572         if (!is_valid_ether_addr(addr->sa_data))
2573                 return -EADDRNOTAVAIL;
2574
2575         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
2576         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
2577                     dev->dev_addr, ETH_ALEN);
2578         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
2579                     dev->dev_addr, ETH_ALEN);
2580
2581         /* virtual address for data */
2582         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
2583
2584         /* physical address: used for pause frames */
2585         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
2586
2587         return 0;
2588 }
2589
2590 static void sky2_set_multicast(struct net_device *dev)
2591 {
2592         struct sky2_port *sky2 = netdev_priv(dev);
2593         struct sky2_hw *hw = sky2->hw;
2594         unsigned port = sky2->port;
2595         struct dev_mc_list *list = dev->mc_list;
2596         u16 reg;
2597         u8 filter[8];
2598
2599         memset(filter, 0, sizeof(filter));
2600
2601         reg = gma_read16(hw, port, GM_RX_CTRL);
2602         reg |= GM_RXCR_UCF_ENA;
2603
2604         if (dev->flags & IFF_PROMISC)   /* promiscuous */
2605                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
2606         else if ((dev->flags & IFF_ALLMULTI) || dev->mc_count > 16)     /* all multicast */
2607                 memset(filter, 0xff, sizeof(filter));
2608         else if (dev->mc_count == 0)    /* no multicast */
2609                 reg &= ~GM_RXCR_MCF_ENA;
2610         else {
2611                 int i;
2612                 reg |= GM_RXCR_MCF_ENA;
2613
2614                 for (i = 0; list && i < dev->mc_count; i++, list = list->next) {
2615                         u32 bit = ether_crc(ETH_ALEN, list->dmi_addr) & 0x3f;
2616                         filter[bit / 8] |= 1 << (bit % 8);
2617                 }
2618         }
2619
2620         gma_write16(hw, port, GM_MC_ADDR_H1,
2621                     (u16) filter[0] | ((u16) filter[1] << 8));
2622         gma_write16(hw, port, GM_MC_ADDR_H2,
2623                     (u16) filter[2] | ((u16) filter[3] << 8));
2624         gma_write16(hw, port, GM_MC_ADDR_H3,
2625                     (u16) filter[4] | ((u16) filter[5] << 8));
2626         gma_write16(hw, port, GM_MC_ADDR_H4,
2627                     (u16) filter[6] | ((u16) filter[7] << 8));
2628
2629         gma_write16(hw, port, GM_RX_CTRL, reg);
2630 }
2631
2632 /* Can have one global because blinking is controlled by
2633  * ethtool and that is always under RTNL mutex
2634  */
2635 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
2636 {
2637         u16 pg;
2638
2639         switch (hw->chip_id) {
2640         case CHIP_ID_YUKON_XL:
2641                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2642                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2643                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
2644                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
2645                                    PHY_M_LEDC_INIT_CTRL(7) |
2646                                    PHY_M_LEDC_STA1_CTRL(7) |
2647                                    PHY_M_LEDC_STA0_CTRL(7))
2648                              : 0);
2649
2650                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2651                 break;
2652
2653         default:
2654                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
2655                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
2656                              on ? PHY_M_LED_MO_DUP(MO_LED_ON) |
2657                              PHY_M_LED_MO_10(MO_LED_ON) |
2658                              PHY_M_LED_MO_100(MO_LED_ON) |
2659                              PHY_M_LED_MO_1000(MO_LED_ON) |
2660                              PHY_M_LED_MO_RX(MO_LED_ON)
2661                              : PHY_M_LED_MO_DUP(MO_LED_OFF) |
2662                              PHY_M_LED_MO_10(MO_LED_OFF) |
2663                              PHY_M_LED_MO_100(MO_LED_OFF) |
2664                              PHY_M_LED_MO_1000(MO_LED_OFF) |
2665                              PHY_M_LED_MO_RX(MO_LED_OFF));
2666
2667         }
2668 }
2669
2670 /* blink LED's for finding board */
2671 static int sky2_phys_id(struct net_device *dev, u32 data)
2672 {
2673         struct sky2_port *sky2 = netdev_priv(dev);
2674         struct sky2_hw *hw = sky2->hw;
2675         unsigned port = sky2->port;
2676         u16 ledctrl, ledover = 0;
2677         long ms;
2678         int interrupted;
2679         int onoff = 1;
2680
2681         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
2682                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
2683         else
2684                 ms = data * 1000;
2685
2686         /* save initial values */
2687         spin_lock_bh(&sky2->phy_lock);
2688         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2689                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2690                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2691                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
2692                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2693         } else {
2694                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
2695                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
2696         }
2697
2698         interrupted = 0;
2699         while (!interrupted && ms > 0) {
2700                 sky2_led(hw, port, onoff);
2701                 onoff = !onoff;
2702
2703                 spin_unlock_bh(&sky2->phy_lock);
2704                 interrupted = msleep_interruptible(250);
2705                 spin_lock_bh(&sky2->phy_lock);
2706
2707                 ms -= 250;
2708         }
2709
2710         /* resume regularly scheduled programming */
2711         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2712                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2713                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2714                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
2715                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2716         } else {
2717                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
2718                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
2719         }
2720         spin_unlock_bh(&sky2->phy_lock);
2721
2722         return 0;
2723 }
2724
2725 static void sky2_get_pauseparam(struct net_device *dev,
2726                                 struct ethtool_pauseparam *ecmd)
2727 {
2728         struct sky2_port *sky2 = netdev_priv(dev);
2729
2730         ecmd->tx_pause = sky2->tx_pause;
2731         ecmd->rx_pause = sky2->rx_pause;
2732         ecmd->autoneg = sky2->autoneg;
2733 }
2734
2735 static int sky2_set_pauseparam(struct net_device *dev,
2736                                struct ethtool_pauseparam *ecmd)
2737 {
2738         struct sky2_port *sky2 = netdev_priv(dev);
2739         int err = 0;
2740
2741         sky2->autoneg = ecmd->autoneg;
2742         sky2->tx_pause = ecmd->tx_pause != 0;
2743         sky2->rx_pause = ecmd->rx_pause != 0;
2744
2745         sky2_phy_reinit(sky2);
2746
2747         return err;
2748 }
2749
2750 static int sky2_get_coalesce(struct net_device *dev,
2751                              struct ethtool_coalesce *ecmd)
2752 {
2753         struct sky2_port *sky2 = netdev_priv(dev);
2754         struct sky2_hw *hw = sky2->hw;
2755
2756         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
2757                 ecmd->tx_coalesce_usecs = 0;
2758         else {
2759                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
2760                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
2761         }
2762         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
2763
2764         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
2765                 ecmd->rx_coalesce_usecs = 0;
2766         else {
2767                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
2768                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
2769         }
2770         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
2771
2772         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
2773                 ecmd->rx_coalesce_usecs_irq = 0;
2774         else {
2775                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
2776                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
2777         }
2778
2779         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
2780
2781         return 0;
2782 }
2783
2784 /* Note: this affect both ports */
2785 static int sky2_set_coalesce(struct net_device *dev,
2786                              struct ethtool_coalesce *ecmd)
2787 {
2788         struct sky2_port *sky2 = netdev_priv(dev);
2789         struct sky2_hw *hw = sky2->hw;
2790         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
2791
2792         if (ecmd->tx_coalesce_usecs > tmax ||
2793             ecmd->rx_coalesce_usecs > tmax ||
2794             ecmd->rx_coalesce_usecs_irq > tmax)
2795                 return -EINVAL;
2796
2797         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
2798                 return -EINVAL;
2799         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
2800                 return -EINVAL;
2801         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
2802                 return -EINVAL;
2803
2804         if (ecmd->tx_coalesce_usecs == 0)
2805                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2806         else {
2807                 sky2_write32(hw, STAT_TX_TIMER_INI,
2808                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
2809                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2810         }
2811         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
2812
2813         if (ecmd->rx_coalesce_usecs == 0)
2814                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
2815         else {
2816                 sky2_write32(hw, STAT_LEV_TIMER_INI,
2817                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
2818                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2819         }
2820         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
2821
2822         if (ecmd->rx_coalesce_usecs_irq == 0)
2823                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
2824         else {
2825                 sky2_write32(hw, STAT_ISR_TIMER_INI,
2826                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
2827                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2828         }
2829         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
2830         return 0;
2831 }
2832
2833 static void sky2_get_ringparam(struct net_device *dev,
2834                                struct ethtool_ringparam *ering)
2835 {
2836         struct sky2_port *sky2 = netdev_priv(dev);
2837
2838         ering->rx_max_pending = RX_MAX_PENDING;
2839         ering->rx_mini_max_pending = 0;
2840         ering->rx_jumbo_max_pending = 0;
2841         ering->tx_max_pending = TX_RING_SIZE - 1;
2842
2843         ering->rx_pending = sky2->rx_pending;
2844         ering->rx_mini_pending = 0;
2845         ering->rx_jumbo_pending = 0;
2846         ering->tx_pending = sky2->tx_pending;
2847 }
2848
2849 static int sky2_set_ringparam(struct net_device *dev,
2850                               struct ethtool_ringparam *ering)
2851 {
2852         struct sky2_port *sky2 = netdev_priv(dev);
2853         int err = 0;
2854
2855         if (ering->rx_pending > RX_MAX_PENDING ||
2856             ering->rx_pending < 8 ||
2857             ering->tx_pending < MAX_SKB_TX_LE ||
2858             ering->tx_pending > TX_RING_SIZE - 1)
2859                 return -EINVAL;
2860
2861         if (netif_running(dev))
2862                 sky2_down(dev);
2863
2864         sky2->rx_pending = ering->rx_pending;
2865         sky2->tx_pending = ering->tx_pending;
2866
2867         if (netif_running(dev)) {
2868                 err = sky2_up(dev);
2869                 if (err)
2870                         dev_close(dev);
2871                 else
2872                         sky2_set_multicast(dev);
2873         }
2874
2875         return err;
2876 }
2877
2878 static int sky2_get_regs_len(struct net_device *dev)
2879 {
2880         return 0x4000;
2881 }
2882
2883 /*
2884  * Returns copy of control register region
2885  * Note: access to the RAM address register set will cause timeouts.
2886  */
2887 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
2888                           void *p)
2889 {
2890         const struct sky2_port *sky2 = netdev_priv(dev);
2891         const void __iomem *io = sky2->hw->regs;
2892
2893         BUG_ON(regs->len < B3_RI_WTO_R1);
2894         regs->version = 1;
2895         memset(p, 0, regs->len);
2896
2897         memcpy_fromio(p, io, B3_RAM_ADDR);
2898
2899         memcpy_fromio(p + B3_RI_WTO_R1,
2900                       io + B3_RI_WTO_R1,
2901                       regs->len - B3_RI_WTO_R1);
2902 }
2903
2904 static struct ethtool_ops sky2_ethtool_ops = {
2905         .get_settings = sky2_get_settings,
2906         .set_settings = sky2_set_settings,
2907         .get_drvinfo = sky2_get_drvinfo,
2908         .get_msglevel = sky2_get_msglevel,
2909         .set_msglevel = sky2_set_msglevel,
2910         .nway_reset   = sky2_nway_reset,
2911         .get_regs_len = sky2_get_regs_len,
2912         .get_regs = sky2_get_regs,
2913         .get_link = ethtool_op_get_link,
2914         .get_sg = ethtool_op_get_sg,
2915         .set_sg = ethtool_op_set_sg,
2916         .get_tx_csum = ethtool_op_get_tx_csum,
2917         .set_tx_csum = ethtool_op_set_tx_csum,
2918         .get_tso = ethtool_op_get_tso,
2919         .set_tso = ethtool_op_set_tso,
2920         .get_rx_csum = sky2_get_rx_csum,
2921         .set_rx_csum = sky2_set_rx_csum,
2922         .get_strings = sky2_get_strings,
2923         .get_coalesce = sky2_get_coalesce,
2924         .set_coalesce = sky2_set_coalesce,
2925         .get_ringparam = sky2_get_ringparam,
2926         .set_ringparam = sky2_set_ringparam,
2927         .get_pauseparam = sky2_get_pauseparam,
2928         .set_pauseparam = sky2_set_pauseparam,
2929         .phys_id = sky2_phys_id,
2930         .get_stats_count = sky2_get_stats_count,
2931         .get_ethtool_stats = sky2_get_ethtool_stats,
2932         .get_perm_addr  = ethtool_op_get_perm_addr,
2933 };
2934
2935 /* Initialize network device */
2936 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
2937                                                      unsigned port, int highmem)
2938 {
2939         struct sky2_port *sky2;
2940         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
2941
2942         if (!dev) {
2943                 printk(KERN_ERR "sky2 etherdev alloc failed");
2944                 return NULL;
2945         }
2946
2947         SET_MODULE_OWNER(dev);
2948         SET_NETDEV_DEV(dev, &hw->pdev->dev);
2949         dev->irq = hw->pdev->irq;
2950         dev->open = sky2_up;
2951         dev->stop = sky2_down;
2952         dev->do_ioctl = sky2_ioctl;
2953         dev->hard_start_xmit = sky2_xmit_frame;
2954         dev->get_stats = sky2_get_stats;
2955         dev->set_multicast_list = sky2_set_multicast;
2956         dev->set_mac_address = sky2_set_mac_address;
2957         dev->change_mtu = sky2_change_mtu;
2958         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
2959         dev->tx_timeout = sky2_tx_timeout;
2960         dev->watchdog_timeo = TX_WATCHDOG;
2961         if (port == 0)
2962                 dev->poll = sky2_poll;
2963         dev->weight = NAPI_WEIGHT;
2964 #ifdef CONFIG_NET_POLL_CONTROLLER
2965         dev->poll_controller = sky2_netpoll;
2966 #endif
2967
2968         sky2 = netdev_priv(dev);
2969         sky2->netdev = dev;
2970         sky2->hw = hw;
2971         sky2->msg_enable = netif_msg_init(debug, default_msg);
2972
2973         spin_lock_init(&sky2->tx_lock);
2974         /* Auto speed and flow control */
2975         sky2->autoneg = AUTONEG_ENABLE;
2976         sky2->tx_pause = 1;
2977         sky2->rx_pause = 1;
2978         sky2->duplex = -1;
2979         sky2->speed = -1;
2980         sky2->advertising = sky2_supported_modes(hw);
2981
2982         /* Receive checksum disabled for Yukon XL
2983          * because of observed problems with incorrect
2984          * values when multiple packets are received in one interrupt
2985          */
2986         sky2->rx_csum = (hw->chip_id != CHIP_ID_YUKON_XL);
2987
2988         spin_lock_init(&sky2->phy_lock);
2989         sky2->tx_pending = TX_DEF_PENDING;
2990         sky2->rx_pending = RX_DEF_PENDING;
2991         sky2->rx_bufsize = sky2_buf_size(ETH_DATA_LEN);
2992
2993         hw->dev[port] = dev;
2994
2995         sky2->port = port;
2996
2997         dev->features |= NETIF_F_LLTX;
2998         if (hw->chip_id != CHIP_ID_YUKON_EC_U)
2999                 dev->features |= NETIF_F_TSO;
3000         if (highmem)
3001                 dev->features |= NETIF_F_HIGHDMA;
3002         dev->features |= NETIF_F_IP_CSUM | NETIF_F_SG;
3003
3004 #ifdef SKY2_VLAN_TAG_USED
3005         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3006         dev->vlan_rx_register = sky2_vlan_rx_register;
3007         dev->vlan_rx_kill_vid = sky2_vlan_rx_kill_vid;
3008 #endif
3009
3010         /* read the mac address */
3011         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3012         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3013
3014         /* device is off until link detection */
3015         netif_carrier_off(dev);
3016         netif_stop_queue(dev);
3017
3018         return dev;
3019 }
3020
3021 static void __devinit sky2_show_addr(struct net_device *dev)
3022 {
3023         const struct sky2_port *sky2 = netdev_priv(dev);
3024
3025         if (netif_msg_probe(sky2))
3026                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3027                        dev->name,
3028                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3029                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3030 }
3031
3032 /* Handle software interrupt used during MSI test */
3033 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id,
3034                                             struct pt_regs *regs)
3035 {
3036         struct sky2_hw *hw = dev_id;
3037         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3038
3039         if (status == 0)
3040                 return IRQ_NONE;
3041
3042         if (status & Y2_IS_IRQ_SW) {
3043                 hw->msi_detected = 1;
3044                 wake_up(&hw->msi_wait);
3045                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3046         }
3047         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3048
3049         return IRQ_HANDLED;
3050 }
3051
3052 /* Test interrupt path by forcing a a software IRQ */
3053 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3054 {
3055         struct pci_dev *pdev = hw->pdev;
3056         int err;
3057
3058         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3059
3060         err = request_irq(pdev->irq, sky2_test_intr, SA_SHIRQ, DRV_NAME, hw);
3061         if (err) {
3062                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3063                        pci_name(pdev), pdev->irq);
3064                 return err;
3065         }
3066
3067         init_waitqueue_head (&hw->msi_wait);
3068
3069         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3070         wmb();
3071
3072         wait_event_timeout(hw->msi_wait, hw->msi_detected, HZ/10);
3073
3074         if (!hw->msi_detected) {
3075                 /* MSI test failed, go back to INTx mode */
3076                 printk(KERN_WARNING PFX "%s: No interrupt was generated using MSI, "
3077                        "switching to INTx mode. Please report this failure to "
3078                        "the PCI maintainer and include system chipset information.\n",
3079                        pci_name(pdev));
3080
3081                 err = -EOPNOTSUPP;
3082                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3083         }
3084
3085         sky2_write32(hw, B0_IMSK, 0);
3086
3087         free_irq(pdev->irq, hw);
3088
3089         return err;
3090 }
3091
3092 static int __devinit sky2_probe(struct pci_dev *pdev,
3093                                 const struct pci_device_id *ent)
3094 {
3095         struct net_device *dev, *dev1 = NULL;
3096         struct sky2_hw *hw;
3097         int err, pm_cap, using_dac = 0;
3098
3099         err = pci_enable_device(pdev);
3100         if (err) {
3101                 printk(KERN_ERR PFX "%s cannot enable PCI device\n",
3102                        pci_name(pdev));
3103                 goto err_out;
3104         }
3105
3106         err = pci_request_regions(pdev, DRV_NAME);
3107         if (err) {
3108                 printk(KERN_ERR PFX "%s cannot obtain PCI resources\n",
3109                        pci_name(pdev));
3110                 goto err_out;
3111         }
3112
3113         pci_set_master(pdev);
3114
3115         /* Find power-management capability. */
3116         pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
3117         if (pm_cap == 0) {
3118                 printk(KERN_ERR PFX "Cannot find PowerManagement capability, "
3119                        "aborting.\n");
3120                 err = -EIO;
3121                 goto err_out_free_regions;
3122         }
3123
3124         if (sizeof(dma_addr_t) > sizeof(u32) &&
3125             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3126                 using_dac = 1;
3127                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3128                 if (err < 0) {
3129                         printk(KERN_ERR PFX "%s unable to obtain 64 bit DMA "
3130                                "for consistent allocations\n", pci_name(pdev));
3131                         goto err_out_free_regions;
3132                 }
3133
3134         } else {
3135                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3136                 if (err) {
3137                         printk(KERN_ERR PFX "%s no usable DMA configuration\n",
3138                                pci_name(pdev));
3139                         goto err_out_free_regions;
3140                 }
3141         }
3142
3143         err = -ENOMEM;
3144         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3145         if (!hw) {
3146                 printk(KERN_ERR PFX "%s: cannot allocate hardware struct\n",
3147                        pci_name(pdev));
3148                 goto err_out_free_regions;
3149         }
3150
3151         hw->pdev = pdev;
3152
3153         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3154         if (!hw->regs) {
3155                 printk(KERN_ERR PFX "%s: cannot map device registers\n",
3156                        pci_name(pdev));
3157                 goto err_out_free_hw;
3158         }
3159         hw->pm_cap = pm_cap;
3160
3161 #ifdef __BIG_ENDIAN
3162         /* byte swap descriptors in hardware */
3163         {
3164                 u32 reg;
3165
3166                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
3167                 reg |= PCI_REV_DESC;
3168                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
3169         }
3170 #endif
3171
3172         /* ring for status responses */
3173         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3174                                          &hw->st_dma);
3175         if (!hw->st_le)
3176                 goto err_out_iounmap;
3177
3178         err = sky2_reset(hw);
3179         if (err)
3180                 goto err_out_iounmap;
3181
3182         printk(KERN_INFO PFX "v%s addr 0x%lx irq %d Yukon-%s (0x%x) rev %d\n",
3183                DRV_VERSION, pci_resource_start(pdev, 0), pdev->irq,
3184                yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
3185                hw->chip_id, hw->chip_rev);
3186
3187         dev = sky2_init_netdev(hw, 0, using_dac);
3188         if (!dev)
3189                 goto err_out_free_pci;
3190
3191         err = register_netdev(dev);
3192         if (err) {
3193                 printk(KERN_ERR PFX "%s: cannot register net device\n",
3194                        pci_name(pdev));
3195                 goto err_out_free_netdev;
3196         }
3197
3198         sky2_show_addr(dev);
3199
3200         if (hw->ports > 1 && (dev1 = sky2_init_netdev(hw, 1, using_dac))) {
3201                 if (register_netdev(dev1) == 0)
3202                         sky2_show_addr(dev1);
3203                 else {
3204                         /* Failure to register second port need not be fatal */
3205                         printk(KERN_WARNING PFX
3206                                "register of second port failed\n");
3207                         hw->dev[1] = NULL;
3208                         free_netdev(dev1);
3209                 }
3210         }
3211
3212         if (!disable_msi && pci_enable_msi(pdev) == 0) {
3213                 err = sky2_test_msi(hw);
3214                 if (err == -EOPNOTSUPP)
3215                         pci_disable_msi(pdev);
3216                 else if (err)
3217                         goto err_out_unregister;
3218         }
3219
3220         err = request_irq(pdev->irq,  sky2_intr, SA_SHIRQ, DRV_NAME, hw);
3221         if (err) {
3222                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3223                        pci_name(pdev), pdev->irq);
3224                 goto err_out_unregister;
3225         }
3226
3227         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3228
3229         pci_set_drvdata(pdev, hw);
3230
3231         return 0;
3232
3233 err_out_unregister:
3234         pci_disable_msi(pdev);
3235         if (dev1) {
3236                 unregister_netdev(dev1);
3237                 free_netdev(dev1);
3238         }
3239         unregister_netdev(dev);
3240 err_out_free_netdev:
3241         free_netdev(dev);
3242 err_out_free_pci:
3243         sky2_write8(hw, B0_CTST, CS_RST_SET);
3244         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3245 err_out_iounmap:
3246         iounmap(hw->regs);
3247 err_out_free_hw:
3248         kfree(hw);
3249 err_out_free_regions:
3250         pci_release_regions(pdev);
3251         pci_disable_device(pdev);
3252 err_out:
3253         return err;
3254 }
3255
3256 static void __devexit sky2_remove(struct pci_dev *pdev)
3257 {
3258         struct sky2_hw *hw = pci_get_drvdata(pdev);
3259         struct net_device *dev0, *dev1;
3260
3261         if (!hw)
3262                 return;
3263
3264         dev0 = hw->dev[0];
3265         dev1 = hw->dev[1];
3266         if (dev1)
3267                 unregister_netdev(dev1);
3268         unregister_netdev(dev0);
3269
3270         sky2_write32(hw, B0_IMSK, 0);
3271         sky2_set_power_state(hw, PCI_D3hot);
3272         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
3273         sky2_write8(hw, B0_CTST, CS_RST_SET);
3274         sky2_read8(hw, B0_CTST);
3275
3276         free_irq(pdev->irq, hw);
3277         pci_disable_msi(pdev);
3278         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3279         pci_release_regions(pdev);
3280         pci_disable_device(pdev);
3281
3282         if (dev1)
3283                 free_netdev(dev1);
3284         free_netdev(dev0);
3285         iounmap(hw->regs);
3286         kfree(hw);
3287
3288         pci_set_drvdata(pdev, NULL);
3289 }
3290
3291 #ifdef CONFIG_PM
3292 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
3293 {
3294         struct sky2_hw *hw = pci_get_drvdata(pdev);
3295         int i;
3296
3297         for (i = 0; i < 2; i++) {
3298                 struct net_device *dev = hw->dev[i];
3299
3300                 if (dev) {
3301                         if (!netif_running(dev))
3302                                 continue;
3303
3304                         sky2_down(dev);
3305                         netif_device_detach(dev);
3306                 }
3307         }
3308
3309         return sky2_set_power_state(hw, pci_choose_state(pdev, state));
3310 }
3311
3312 static int sky2_resume(struct pci_dev *pdev)
3313 {
3314         struct sky2_hw *hw = pci_get_drvdata(pdev);
3315         int i, err;
3316
3317         pci_restore_state(pdev);
3318         pci_enable_wake(pdev, PCI_D0, 0);
3319         err = sky2_set_power_state(hw, PCI_D0);
3320         if (err)
3321                 goto out;
3322
3323         err = sky2_reset(hw);
3324         if (err)
3325                 goto out;
3326
3327         for (i = 0; i < 2; i++) {
3328                 struct net_device *dev = hw->dev[i];
3329                 if (dev && netif_running(dev)) {
3330                         netif_device_attach(dev);
3331                         err = sky2_up(dev);
3332                         if (err) {
3333                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
3334                                        dev->name, err);
3335                                 dev_close(dev);
3336                                 break;
3337                         }
3338                 }
3339         }
3340 out:
3341         return err;
3342 }
3343 #endif
3344
3345 static struct pci_driver sky2_driver = {
3346         .name = DRV_NAME,
3347         .id_table = sky2_id_table,
3348         .probe = sky2_probe,
3349         .remove = __devexit_p(sky2_remove),
3350 #ifdef CONFIG_PM
3351         .suspend = sky2_suspend,
3352         .resume = sky2_resume,
3353 #endif
3354 };
3355
3356 static int __init sky2_init_module(void)
3357 {
3358         return pci_register_driver(&sky2_driver);
3359 }
3360
3361 static void __exit sky2_cleanup_module(void)
3362 {
3363         pci_unregister_driver(&sky2_driver);
3364 }
3365
3366 module_init(sky2_init_module);
3367 module_exit(sky2_cleanup_module);
3368
3369 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
3370 MODULE_AUTHOR("Stephen Hemminger <shemminger@osdl.org>");
3371 MODULE_LICENSE("GPL");
3372 MODULE_VERSION(DRV_VERSION);