drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/version.h>
  28 #include <linux/module.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/pci.h>
  34 #include <linux/ip.h>
  35 #include <net/ip.h>
  36 #include <linux/tcp.h>
  37 #include <linux/in.h>
  38 #include <linux/delay.h>
  39 #include <linux/workqueue.h>
  40 #include <linux/if_vlan.h>
  41 #include <linux/prefetch.h>
  42 #include <linux/debugfs.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "1.18"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3.
  61  */
  62
  63 #define RX_LE_SIZE              1024
  64 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  65 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  66 #define RX_DEF_PENDING          RX_MAX_PENDING
  67 #define RX_SKB_ALIGN            8
  68
  69 #define TX_RING_SIZE            512
  70 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  71 #define TX_MIN_PENDING          64
  72 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  73
  74 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  75 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  76 #define TX_WATCHDOG             (5 * HZ)
  77 #define NAPI_WEIGHT             64
  78 #define PHY_RETRIES             1000
  79
  80 #define SKY2_EEPROM_MAGIC       0x9955aabb
  81
  82
  83 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  84
  85 static const u32 default_msg =
  86     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  87     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  88     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  89
  90 static int debug = -1;          /* defaults above */
  91 module_param(debug, int, 0);
  92 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  93
  94 static int copybreak __read_mostly = 128;
  95 module_param(copybreak, int, 0);
  96 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  97
  98 static int disable_msi = 0;
  99 module_param(disable_msi, int, 0);
 100 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 101
 102 static const struct pci_device_id sky2_id_table[] = {
 103         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 136         { 0 }
 137 };
 138
 139 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 140
 141 /* Avoid conditionals by using array */
 142 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 143 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 144 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 145
 146 /* This driver supports yukon2 chipset only */
 147 static const char *yukon2_name[] = {
 148         "XL",           /* 0xb3 */
 149         "EC Ultra",     /* 0xb4 */
 150         "Extreme",      /* 0xb5 */
 151         "EC",           /* 0xb6 */
 152         "FE",           /* 0xb7 */
 153         "FE+",          /* 0xb8 */
 154 };
 155
 156 static void sky2_set_multicast(struct net_device *dev);
 157
 158 /* Access to external PHY */
 159 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 160 {
 161         int i;
 162
 163         gma_write16(hw, port, GM_SMI_DATA, val);
 164         gma_write16(hw, port, GM_SMI_CTRL,
 165                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 166
 167         for (i = 0; i < PHY_RETRIES; i++) {
 168                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 169                         return 0;
 170                 udelay(1);
 171         }
 172
 173         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 174         return -ETIMEDOUT;
 175 }
 176
 177 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 178 {
 179         int i;
 180
 181         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 182                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 183
 184         for (i = 0; i < PHY_RETRIES; i++) {
 185                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 186                         *val = gma_read16(hw, port, GM_SMI_DATA);
 187                         return 0;
 188                 }
 189
 190                 udelay(1);
 191         }
 192
 193         return -ETIMEDOUT;
 194 }
 195
 196 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 197 {
 198         u16 v;
 199
 200         if (__gm_phy_read(hw, port, reg, &v) != 0)
 201                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 202         return v;
 203 }
 204
 205
 206 static void sky2_power_on(struct sky2_hw *hw)
 207 {
 208         /* switch power to VCC (WA for VAUX problem) */
 209         sky2_write8(hw, B0_POWER_CTRL,
 210                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 211
 212         /* disable Core Clock Division, */
 213         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 214
 215         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 216                 /* enable bits are inverted */
 217                 sky2_write8(hw, B2_Y2_CLK_GATE,
 218                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 219                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 220                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 221         else
 222                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 223
 224         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 225                 u32 reg;
 226
 227                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 228
 229                 reg = sky2_pci_read32(hw, PCI_DEV_REG4);
 230                 /* set all bits to 0 except bits 15..12 and 8 */
 231                 reg &= P_ASPM_CONTROL_MSK;
 232                 sky2_pci_write32(hw, PCI_DEV_REG4, reg);
 233
 234                 reg = sky2_pci_read32(hw, PCI_DEV_REG5);
 235                 /* set all bits to 0 except bits 28 & 27 */
 236                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 237                 sky2_pci_write32(hw, PCI_DEV_REG5, reg);
 238
 239                 sky2_pci_write32(hw, PCI_CFG_REG_1, 0);
 240
 241                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 242                 reg = sky2_read32(hw, B2_GP_IO);
 243                 reg |= GLB_GPIO_STAT_RACE_DIS;
 244                 sky2_write32(hw, B2_GP_IO, reg);
 245
 246                 sky2_read32(hw, B2_GP_IO);
 247         }
 248 }
 249
 250 static void sky2_power_aux(struct sky2_hw *hw)
 251 {
 252         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 253                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 254         else
 255                 /* enable bits are inverted */
 256                 sky2_write8(hw, B2_Y2_CLK_GATE,
 257                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 258                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 259                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 260
 261         /* switch power to VAUX */
 262         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 263                 sky2_write8(hw, B0_POWER_CTRL,
 264                             (PC_VAUX_ENA | PC_VCC_ENA |
 265                              PC_VAUX_ON | PC_VCC_OFF));
 266 }
 267
 268 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 269 {
 270         u16 reg;
 271
 272         /* disable all GMAC IRQ's */
 273         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 274         /* disable PHY IRQs */
 275         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 276
 277         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 278         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 279         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 280         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 281
 282         reg = gma_read16(hw, port, GM_RX_CTRL);
 283         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 284         gma_write16(hw, port, GM_RX_CTRL, reg);
 285 }
 286
 287 /* flow control to advertise bits */
 288 static const u16 copper_fc_adv[] = {
 289         [FC_NONE]       = 0,
 290         [FC_TX]         = PHY_M_AN_ASP,
 291         [FC_RX]         = PHY_M_AN_PC,
 292         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 293 };
 294
 295 /* flow control to advertise bits when using 1000BaseX */
 296 static const u16 fiber_fc_adv[] = {
 297         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 298         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 299         [FC_RX]   = PHY_M_P_SYM_MD_X,
 300         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 301 };
 302
 303 /* flow control to GMA disable bits */
 304 static const u16 gm_fc_disable[] = {
 305         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 306         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 307         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 308         [FC_BOTH] = 0,
 309 };
 310
 311
 312 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 313 {
 314         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 315         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 316
 317         if (sky2->autoneg == AUTONEG_ENABLE &&
 318             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 319                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 320
 321                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 322                            PHY_M_EC_MAC_S_MSK);
 323                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 324
 325                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 326                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 327                         /* set downshift counter to 3x and enable downshift */
 328                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 329                 else
 330                         /* set master & slave downshift counter to 1x */
 331                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 332
 333                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 334         }
 335
 336         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 337         if (sky2_is_copper(hw)) {
 338                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 339                         /* enable automatic crossover */
 340                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 341
 342                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 343                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 344                                 u16 spec;
 345
 346                                 /* Enable Class A driver for FE+ A0 */
 347                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 348                                 spec |= PHY_M_FESC_SEL_CL_A;
 349                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 350                         }
 351                 } else {
 352                         /* disable energy detect */
 353                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 354
 355                         /* enable automatic crossover */
 356                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 357
 358                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 359                         if (sky2->autoneg == AUTONEG_ENABLE
 360                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 361                                 /* set downshift counter to 3x and enable downshift */
 362                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 363                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 364                         }
 365                 }
 366         } else {
 367                 /* workaround for deviation #4.88 (CRC errors) */
 368                 /* disable Automatic Crossover */
 369
 370                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 371         }
 372
 373         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 374
 375         /* special setup for PHY 88E1112 Fiber */
 376         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 377                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 378
 379                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 380                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 381                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 382                 ctrl &= ~PHY_M_MAC_MD_MSK;
 383                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 384                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 385
 386                 if (hw->pmd_type  == 'P') {
 387                         /* select page 1 to access Fiber registers */
 388                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 389
 390                         /* for SFP-module set SIGDET polarity to low */
 391                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 392                         ctrl |= PHY_M_FIB_SIGD_POL;
 393                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 394                 }
 395
 396                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 397         }
 398
 399         ctrl = PHY_CT_RESET;
 400         ct1000 = 0;
 401         adv = PHY_AN_CSMA;
 402         reg = 0;
 403
 404         if (sky2->autoneg == AUTONEG_ENABLE) {
 405                 if (sky2_is_copper(hw)) {
 406                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 407                                 ct1000 |= PHY_M_1000C_AFD;
 408                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 409                                 ct1000 |= PHY_M_1000C_AHD;
 410                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 411                                 adv |= PHY_M_AN_100_FD;
 412                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 413                                 adv |= PHY_M_AN_100_HD;
 414                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 415                                 adv |= PHY_M_AN_10_FD;
 416                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 417                                 adv |= PHY_M_AN_10_HD;
 418
 419                         adv |= copper_fc_adv[sky2->flow_mode];
 420                 } else {        /* special defines for FIBER (88E1040S only) */
 421                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 422                                 adv |= PHY_M_AN_1000X_AFD;
 423                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 424                                 adv |= PHY_M_AN_1000X_AHD;
 425
 426                         adv |= fiber_fc_adv[sky2->flow_mode];
 427                 }
 428
 429                 /* Restart Auto-negotiation */
 430                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 431         } else {
 432                 /* forced speed/duplex settings */
 433                 ct1000 = PHY_M_1000C_MSE;
 434
 435                 /* Disable auto update for duplex flow control and speed */
 436                 reg |= GM_GPCR_AU_ALL_DIS;
 437
 438                 switch (sky2->speed) {
 439                 case SPEED_1000:
 440                         ctrl |= PHY_CT_SP1000;
 441                         reg |= GM_GPCR_SPEED_1000;
 442                         break;
 443                 case SPEED_100:
 444                         ctrl |= PHY_CT_SP100;
 445                         reg |= GM_GPCR_SPEED_100;
 446                         break;
 447                 }
 448
 449                 if (sky2->duplex == DUPLEX_FULL) {
 450                         reg |= GM_GPCR_DUP_FULL;
 451                         ctrl |= PHY_CT_DUP_MD;
 452                 } else if (sky2->speed < SPEED_1000)
 453                         sky2->flow_mode = FC_NONE;
 454
 455
 456                 reg |= gm_fc_disable[sky2->flow_mode];
 457
 458                 /* Forward pause packets to GMAC? */
 459                 if (sky2->flow_mode & FC_RX)
 460                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 461                 else
 462                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 463         }
 464
 465         gma_write16(hw, port, GM_GP_CTRL, reg);
 466
 467         if (hw->flags & SKY2_HW_GIGABIT)
 468                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 469
 470         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 471         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 472
 473         /* Setup Phy LED's */
 474         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 475         ledover = 0;
 476
 477         switch (hw->chip_id) {
 478         case CHIP_ID_YUKON_FE:
 479                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 480                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 481
 482                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 483
 484                 /* delete ACT LED control bits */
 485                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 486                 /* change ACT LED control to blink mode */
 487                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 488                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 489                 break;
 490
 491         case CHIP_ID_YUKON_FE_P:
 492                 /* Enable Link Partner Next Page */
 493                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 494                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 495
 496                 /* disable Energy Detect and enable scrambler */
 497                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 498                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 499
 500                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 501                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 502                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 503                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 504
 505                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 506                 break;
 507
 508         case CHIP_ID_YUKON_XL:
 509                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 510
 511                 /* select page 3 to access LED control register */
 512                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 513
 514                 /* set LED Function Control register */
 515                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 516                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 517                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 518                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 519                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 520
 521                 /* set Polarity Control register */
 522                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 523                              (PHY_M_POLC_LS1_P_MIX(4) |
 524                               PHY_M_POLC_IS0_P_MIX(4) |
 525                               PHY_M_POLC_LOS_CTRL(2) |
 526                               PHY_M_POLC_INIT_CTRL(2) |
 527                               PHY_M_POLC_STA1_CTRL(2) |
 528                               PHY_M_POLC_STA0_CTRL(2)));
 529
 530                 /* restore page register */
 531                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 532                 break;
 533
 534         case CHIP_ID_YUKON_EC_U:
 535         case CHIP_ID_YUKON_EX:
 536                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 537
 538                 /* select page 3 to access LED control register */
 539                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 540
 541                 /* set LED Function Control register */
 542                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 543                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 544                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 545                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 546                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 547
 548                 /* set Blink Rate in LED Timer Control Register */
 549                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 550                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 551                 /* restore page register */
 552                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 553                 break;
 554
 555         default:
 556                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 557                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 558                 /* turn off the Rx LED (LED_RX) */
 559                 ledover &= ~PHY_M_LED_MO_RX;
 560         }
 561
 562         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
 563             hw->chip_rev == CHIP_REV_YU_EC_U_A1) {
 564                 /* apply fixes in PHY AFE */
 565                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 566
 567                 /* increase differential signal amplitude in 10BASE-T */
 568                 gm_phy_write(hw, port, 0x18, 0xaa99);
 569                 gm_phy_write(hw, port, 0x17, 0x2011);
 570
 571                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 572                 gm_phy_write(hw, port, 0x18, 0xa204);
 573                 gm_phy_write(hw, port, 0x17, 0x2002);
 574
 575                 /* set page register to 0 */
 576                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 577         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 578                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 579                 /* apply workaround for integrated resistors calibration */
 580                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 581                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 582         } else if (hw->chip_id != CHIP_ID_YUKON_EX) {
 583                 /* no effect on Yukon-XL */
 584                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 585
 586                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 587                         /* turn on 100 Mbps LED (LED_LINK100) */
 588                         ledover |= PHY_M_LED_MO_100;
 589                 }
 590
 591                 if (ledover)
 592                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 593
 594         }
 595
 596         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 597         if (sky2->autoneg == AUTONEG_ENABLE)
 598                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 599         else
 600                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 601 }
 602
 603 static void sky2_phy_power(struct sky2_hw *hw, unsigned port, int onoff)
 604 {
 605         u32 reg1;
 606         static const u32 phy_power[]
 607                 = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 608
 609         /* looks like this XL is back asswards .. */
 610         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 611                 onoff = !onoff;
 612
 613         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 614         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 615         if (onoff)
 616                 /* Turn off phy power saving */
 617                 reg1 &= ~phy_power[port];
 618         else
 619                 reg1 |= phy_power[port];
 620
 621         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 622         sky2_pci_read32(hw, PCI_DEV_REG1);
 623         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 624         udelay(100);
 625 }
 626
 627 /* Force a renegotiation */
 628 static void sky2_phy_reinit(struct sky2_port *sky2)
 629 {
 630         spin_lock_bh(&sky2->phy_lock);
 631         sky2_phy_init(sky2->hw, sky2->port);
 632         spin_unlock_bh(&sky2->phy_lock);
 633 }
 634
 635 /* Put device in state to listen for Wake On Lan */
 636 static void sky2_wol_init(struct sky2_port *sky2)
 637 {
 638         struct sky2_hw *hw = sky2->hw;
 639         unsigned port = sky2->port;
 640         enum flow_control save_mode;
 641         u16 ctrl;
 642         u32 reg1;
 643
 644         /* Bring hardware out of reset */
 645         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 646         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 647
 648         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 649         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 650
 651         /* Force to 10/100
 652          * sky2_reset will re-enable on resume
 653          */
 654         save_mode = sky2->flow_mode;
 655         ctrl = sky2->advertising;
 656
 657         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 658         sky2->flow_mode = FC_NONE;
 659         sky2_phy_power(hw, port, 1);
 660         sky2_phy_reinit(sky2);
 661
 662         sky2->flow_mode = save_mode;
 663         sky2->advertising = ctrl;
 664
 665         /* Set GMAC to no flow control and auto update for speed/duplex */
 666         gma_write16(hw, port, GM_GP_CTRL,
 667                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 668                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 669
 670         /* Set WOL address */
 671         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 672                     sky2->netdev->dev_addr, ETH_ALEN);
 673
 674         /* Turn on appropriate WOL control bits */
 675         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 676         ctrl = 0;
 677         if (sky2->wol & WAKE_PHY)
 678                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 679         else
 680                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 681
 682         if (sky2->wol & WAKE_MAGIC)
 683                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 684         else
 685                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 686
 687         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 688         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 689
 690         /* Turn on legacy PCI-Express PME mode */
 691         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 692         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 693         reg1 |= PCI_Y2_PME_LEGACY;
 694         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 695         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 696
 697         /* block receiver */
 698         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 699
 700 }
 701
 702 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 703 {
 704         struct net_device *dev = hw->dev[port];
 705
 706         if (dev->mtu <= ETH_DATA_LEN)
 707                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 708                              TX_JUMBO_DIS | TX_STFW_ENA);
 709
 710         else if (hw->chip_id != CHIP_ID_YUKON_EC_U)
 711                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 712                              TX_STFW_ENA | TX_JUMBO_ENA);
 713         else {
 714                 /* set Tx GMAC FIFO Almost Empty Threshold */
 715                 sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 716                              (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 717
 718                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 719                              TX_JUMBO_ENA | TX_STFW_DIS);
 720
 721                 /* Can't do offload because of lack of store/forward */
 722                 dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 723         }
 724 }
 725
 726 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 727 {
 728         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 729         u16 reg;
 730         u32 rx_reg;
 731         int i;
 732         const u8 *addr = hw->dev[port]->dev_addr;
 733
 734         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 735         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 736
 737         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 738
 739         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 740                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 741                 /* clear GMAC 1 Control reset */
 742                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 743                 do {
 744                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 745                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 746                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 747                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 748                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 749         }
 750
 751         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 752
 753         /* Enable Transmit FIFO Underrun */
 754         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 755
 756         spin_lock_bh(&sky2->phy_lock);
 757         sky2_phy_init(hw, port);
 758         spin_unlock_bh(&sky2->phy_lock);
 759
 760         /* MIB clear */
 761         reg = gma_read16(hw, port, GM_PHY_ADDR);
 762         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 763
 764         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 765                 gma_read16(hw, port, i);
 766         gma_write16(hw, port, GM_PHY_ADDR, reg);
 767
 768         /* transmit control */
 769         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 770
 771         /* receive control reg: unicast + multicast + no FCS  */
 772         gma_write16(hw, port, GM_RX_CTRL,
 773                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 774
 775         /* transmit flow control */
 776         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 777
 778         /* transmit parameter */
 779         gma_write16(hw, port, GM_TX_PARAM,
 780                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 781                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 782                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 783                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 784
 785         /* serial mode register */
 786         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 787                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 788
 789         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 790                 reg |= GM_SMOD_JUMBO_ENA;
 791
 792         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 793
 794         /* virtual address for data */
 795         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 796
 797         /* physical address: used for pause frames */
 798         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 799
 800         /* ignore counter overflows */
 801         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 802         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 803         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 804
 805         /* Configure Rx MAC FIFO */
 806         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 807         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 808         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 809             hw->chip_id == CHIP_ID_YUKON_FE_P)
 810                 rx_reg |= GMF_RX_OVER_ON;
 811
 812         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 813
 814         /* Flush Rx MAC FIFO on any flow control or error */
 815         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 816
 817         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 818         reg = RX_GMF_FL_THR_DEF + 1;
 819         /* Another magic mystery workaround from sk98lin */
 820         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 821             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 822                 reg = 0x178;
 823         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 824
 825         /* Configure Tx MAC FIFO */
 826         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 827         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 828
 829         /* On chips without ram buffer, pause is controled by MAC level */
 830         if (sky2_read8(hw, B2_E_0) == 0) {
 831                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 832                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 833
 834                 sky2_set_tx_stfwd(hw, port);
 835         }
 836
 837 }
 838
 839 /* Assign Ram Buffer allocation to queue */
 840 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 841 {
 842         u32 end;
 843
 844         /* convert from K bytes to qwords used for hw register */
 845         start *= 1024/8;
 846         space *= 1024/8;
 847         end = start + space - 1;
 848
 849         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 850         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 851         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 852         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 853         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 854
 855         if (q == Q_R1 || q == Q_R2) {
 856                 u32 tp = space - space/4;
 857
 858                 /* On receive queue's set the thresholds
 859                  * give receiver priority when > 3/4 full
 860                  * send pause when down to 2K
 861                  */
 862                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 863                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 864
 865                 tp = space - 2048/8;
 866                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 867                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 868         } else {
 869                 /* Enable store & forward on Tx queue's because
 870                  * Tx FIFO is only 1K on Yukon
 871                  */
 872                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 873         }
 874
 875         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 876         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 877 }
 878
 879 /* Setup Bus Memory Interface */
 880 static void sky2_qset(struct sky2_hw *hw, u16 q)
 881 {
 882         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 883         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 884         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 885         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 886 }
 887
 888 /* Setup prefetch unit registers. This is the interface between
 889  * hardware and driver list elements
 890  */
 891 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 892                                       u64 addr, u32 last)
 893 {
 894         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 895         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 896         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 897         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 898         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 899         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 900
 901         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 902 }
 903
 904 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 905 {
 906         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 907
 908         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 909         le->ctrl = 0;
 910         return le;
 911 }
 912
 913 static void tx_init(struct sky2_port *sky2)
 914 {
 915         struct sky2_tx_le *le;
 916
 917         sky2->tx_prod = sky2->tx_cons = 0;
 918         sky2->tx_tcpsum = 0;
 919         sky2->tx_last_mss = 0;
 920
 921         le = get_tx_le(sky2);
 922         le->addr = 0;
 923         le->opcode = OP_ADDR64 | HW_OWNER;
 924         sky2->tx_addr64 = 0;
 925 }
 926
 927 static inline struct tx_ring_info *tx_le_re(struct sky2_port *sky2,
 928                                             struct sky2_tx_le *le)
 929 {
 930         return sky2->tx_ring + (le - sky2->tx_le);
 931 }
 932
 933 /* Update chip's next pointer */
 934 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 935 {
 936         /* Make sure write' to descriptors are complete before we tell hardware */
 937         wmb();
 938         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 939
 940         /* Synchronize I/O on since next processor may write to tail */
 941         mmiowb();
 942 }
 943
 944
 945 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 946 {
 947         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 948         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 949         le->ctrl = 0;
 950         return le;
 951 }
 952
 953 /* Build description to hardware for one receive segment */
 954 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
 955                         dma_addr_t map, unsigned len)
 956 {
 957         struct sky2_rx_le *le;
 958         u32 hi = upper_32_bits(map);
 959
 960         if (sky2->rx_addr64 != hi) {
 961                 le = sky2_next_rx(sky2);
 962                 le->addr = cpu_to_le32(hi);
 963                 le->opcode = OP_ADDR64 | HW_OWNER;
 964                 sky2->rx_addr64 = upper_32_bits(map + len);
 965         }
 966
 967         le = sky2_next_rx(sky2);
 968         le->addr = cpu_to_le32((u32) map);
 969         le->length = cpu_to_le16(len);
 970         le->opcode = op | HW_OWNER;
 971 }
 972
 973 /* Build description to hardware for one possibly fragmented skb */
 974 static void sky2_rx_submit(struct sky2_port *sky2,
 975                            const struct rx_ring_info *re)
 976 {
 977         int i;
 978
 979         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
 980
 981         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
 982                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
 983 }
 984
 985
 986 static void sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
 987                             unsigned size)
 988 {
 989         struct sk_buff *skb = re->skb;
 990         int i;
 991
 992         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
 993         pci_unmap_len_set(re, data_size, size);
 994
 995         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
 996                 re->frag_addr[i] = pci_map_page(pdev,
 997                                                 skb_shinfo(skb)->frags[i].page,
 998                                                 skb_shinfo(skb)->frags[i].page_offset,
 999                                                 skb_shinfo(skb)->frags[i].size,
1000                                                 PCI_DMA_FROMDEVICE);
1001 }
1002
1003 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1004 {
1005         struct sk_buff *skb = re->skb;
1006         int i;
1007
1008         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1009                          PCI_DMA_FROMDEVICE);
1010
1011         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1012                 pci_unmap_page(pdev, re->frag_addr[i],
1013                                skb_shinfo(skb)->frags[i].size,
1014                                PCI_DMA_FROMDEVICE);
1015 }
1016
1017 /* Tell chip where to start receive checksum.
1018  * Actually has two checksums, but set both same to avoid possible byte
1019  * order problems.
1020  */
1021 static void rx_set_checksum(struct sky2_port *sky2)
1022 {
1023         struct sky2_rx_le *le = sky2_next_rx(sky2);
1024
1025         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1026         le->ctrl = 0;
1027         le->opcode = OP_TCPSTART | HW_OWNER;
1028
1029         sky2_write32(sky2->hw,
1030                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1031                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1032 }
1033
1034 /*
1035  * The RX Stop command will not work for Yukon-2 if the BMU does not
1036  * reach the end of packet and since we can't make sure that we have
1037  * incoming data, we must reset the BMU while it is not doing a DMA
1038  * transfer. Since it is possible that the RX path is still active,
1039  * the RX RAM buffer will be stopped first, so any possible incoming
1040  * data will not trigger a DMA. After the RAM buffer is stopped, the
1041  * BMU is polled until any DMA in progress is ended and only then it
1042  * will be reset.
1043  */
1044 static void sky2_rx_stop(struct sky2_port *sky2)
1045 {
1046         struct sky2_hw *hw = sky2->hw;
1047         unsigned rxq = rxqaddr[sky2->port];
1048         int i;
1049
1050         /* disable the RAM Buffer receive queue */
1051         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1052
1053         for (i = 0; i < 0xffff; i++)
1054                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1055                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1056                         goto stopped;
1057
1058         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1059                sky2->netdev->name);
1060 stopped:
1061         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1062
1063         /* reset the Rx prefetch unit */
1064         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1065         mmiowb();
1066 }
1067
1068 /* Clean out receive buffer area, assumes receiver hardware stopped */
1069 static void sky2_rx_clean(struct sky2_port *sky2)
1070 {
1071         unsigned i;
1072
1073         memset(sky2->rx_le, 0, RX_LE_BYTES);
1074         for (i = 0; i < sky2->rx_pending; i++) {
1075                 struct rx_ring_info *re = sky2->rx_ring + i;
1076
1077                 if (re->skb) {
1078                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1079                         kfree_skb(re->skb);
1080                         re->skb = NULL;
1081                 }
1082         }
1083 }
1084
1085 /* Basic MII support */
1086 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1087 {
1088         struct mii_ioctl_data *data = if_mii(ifr);
1089         struct sky2_port *sky2 = netdev_priv(dev);
1090         struct sky2_hw *hw = sky2->hw;
1091         int err = -EOPNOTSUPP;
1092
1093         if (!netif_running(dev))
1094                 return -ENODEV; /* Phy still in reset */
1095
1096         switch (cmd) {
1097         case SIOCGMIIPHY:
1098                 data->phy_id = PHY_ADDR_MARV;
1099
1100                 /* fallthru */
1101         case SIOCGMIIREG: {
1102                 u16 val = 0;
1103
1104                 spin_lock_bh(&sky2->phy_lock);
1105                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1106                 spin_unlock_bh(&sky2->phy_lock);
1107
1108                 data->val_out = val;
1109                 break;
1110         }
1111
1112         case SIOCSMIIREG:
1113                 if (!capable(CAP_NET_ADMIN))
1114                         return -EPERM;
1115
1116                 spin_lock_bh(&sky2->phy_lock);
1117                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1118                                    data->val_in);
1119                 spin_unlock_bh(&sky2->phy_lock);
1120                 break;
1121         }
1122         return err;
1123 }
1124
1125 #ifdef SKY2_VLAN_TAG_USED
1126 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1127 {
1128         struct sky2_port *sky2 = netdev_priv(dev);
1129         struct sky2_hw *hw = sky2->hw;
1130         u16 port = sky2->port;
1131
1132         netif_tx_lock_bh(dev);
1133         netif_poll_disable(sky2->hw->dev[0]);
1134
1135         sky2->vlgrp = grp;
1136         if (grp) {
1137                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1138                              RX_VLAN_STRIP_ON);
1139                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1140                              TX_VLAN_TAG_ON);
1141         } else {
1142                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1143                              RX_VLAN_STRIP_OFF);
1144                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1145                              TX_VLAN_TAG_OFF);
1146         }
1147
1148         netif_poll_enable(sky2->hw->dev[0]);
1149         netif_tx_unlock_bh(dev);
1150 }
1151 #endif
1152
1153 /*
1154  * Allocate an skb for receiving. If the MTU is large enough
1155  * make the skb non-linear with a fragment list of pages.
1156  *
1157  * It appears the hardware has a bug in the FIFO logic that
1158  * cause it to hang if the FIFO gets overrun and the receive buffer
1159  * is not 64 byte aligned. The buffer returned from netdev_alloc_skb is
1160  * aligned except if slab debugging is enabled.
1161  */
1162 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1163 {
1164         struct sk_buff *skb;
1165         unsigned long p;
1166         int i;
1167
1168         skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size + RX_SKB_ALIGN);
1169         if (!skb)
1170                 goto nomem;
1171
1172         p = (unsigned long) skb->data;
1173         skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
1174
1175         for (i = 0; i < sky2->rx_nfrags; i++) {
1176                 struct page *page = alloc_page(GFP_ATOMIC);
1177
1178                 if (!page)
1179                         goto free_partial;
1180                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1181         }
1182
1183         return skb;
1184 free_partial:
1185         kfree_skb(skb);
1186 nomem:
1187         return NULL;
1188 }
1189
1190 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1191 {
1192         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1193 }
1194
1195 /*
1196  * Allocate and setup receiver buffer pool.
1197  * Normal case this ends up creating one list element for skb
1198  * in the receive ring. Worst case if using large MTU and each
1199  * allocation falls on a different 64 bit region, that results
1200  * in 6 list elements per ring entry.
1201  * One element is used for checksum enable/disable, and one
1202  * extra to avoid wrap.
1203  */
1204 static int sky2_rx_start(struct sky2_port *sky2)
1205 {
1206         struct sky2_hw *hw = sky2->hw;
1207         struct rx_ring_info *re;
1208         unsigned rxq = rxqaddr[sky2->port];
1209         unsigned i, size, space, thresh;
1210
1211         sky2->rx_put = sky2->rx_next = 0;
1212         sky2_qset(hw, rxq);
1213
1214         /* On PCI express lowering the watermark gives better performance */
1215         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1216                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1217
1218         /* These chips have no ram buffer?
1219          * MAC Rx RAM Read is controlled by hardware */
1220         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1221             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1222              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1223                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1224
1225         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1226
1227         if (!(hw->flags & SKY2_HW_NEW_LE))
1228                 rx_set_checksum(sky2);
1229
1230         /* Space needed for frame data + headers rounded up */
1231         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1232
1233         /* Stopping point for hardware truncation */
1234         thresh = (size - 8) / sizeof(u32);
1235
1236         /* Account for overhead of skb - to avoid order > 0 allocation */
1237         space = SKB_DATA_ALIGN(size) + NET_SKB_PAD
1238                 + sizeof(struct skb_shared_info);
1239
1240         sky2->rx_nfrags = space >> PAGE_SHIFT;
1241         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1242
1243         if (sky2->rx_nfrags != 0) {
1244                 /* Compute residue after pages */
1245                 space = sky2->rx_nfrags << PAGE_SHIFT;
1246
1247                 if (space < size)
1248                         size -= space;
1249                 else
1250                         size = 0;
1251
1252                 /* Optimize to handle small packets and headers */
1253                 if (size < copybreak)
1254                         size = copybreak;
1255                 if (size < ETH_HLEN)
1256                         size = ETH_HLEN;
1257         }
1258         sky2->rx_data_size = size;
1259
1260         /* Fill Rx ring */
1261         for (i = 0; i < sky2->rx_pending; i++) {
1262                 re = sky2->rx_ring + i;
1263
1264                 re->skb = sky2_rx_alloc(sky2);
1265                 if (!re->skb)
1266                         goto nomem;
1267
1268                 sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size);
1269                 sky2_rx_submit(sky2, re);
1270         }
1271
1272         /*
1273          * The receiver hangs if it receives frames larger than the
1274          * packet buffer. As a workaround, truncate oversize frames, but
1275          * the register is limited to 9 bits, so if you do frames > 2052
1276          * you better get the MTU right!
1277          */
1278         if (thresh > 0x1ff)
1279                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1280         else {
1281                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1282                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1283         }
1284
1285         /* Tell chip about available buffers */
1286         sky2_rx_update(sky2, rxq);
1287         return 0;
1288 nomem:
1289         sky2_rx_clean(sky2);
1290         return -ENOMEM;
1291 }
1292
1293 /* Bring up network interface. */
1294 static int sky2_up(struct net_device *dev)
1295 {
1296         struct sky2_port *sky2 = netdev_priv(dev);
1297         struct sky2_hw *hw = sky2->hw;
1298         unsigned port = sky2->port;
1299         u32 imask, ramsize;
1300         int cap, err = -ENOMEM;
1301         struct net_device *otherdev = hw->dev[sky2->port^1];
1302
1303         /*
1304          * On dual port PCI-X card, there is an problem where status
1305          * can be received out of order due to split transactions
1306          */
1307         if (otherdev && netif_running(otherdev) &&
1308             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1309                 struct sky2_port *osky2 = netdev_priv(otherdev);
1310                 u16 cmd;
1311
1312                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1313                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1314                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1315
1316                 sky2->rx_csum = 0;
1317                 osky2->rx_csum = 0;
1318         }
1319
1320         if (netif_msg_ifup(sky2))
1321                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1322
1323         netif_carrier_off(dev);
1324
1325         /* must be power of 2 */
1326         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1327                                            TX_RING_SIZE *
1328                                            sizeof(struct sky2_tx_le),
1329                                            &sky2->tx_le_map);
1330         if (!sky2->tx_le)
1331                 goto err_out;
1332
1333         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1334                                 GFP_KERNEL);
1335         if (!sky2->tx_ring)
1336                 goto err_out;
1337
1338         tx_init(sky2);
1339
1340         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1341                                            &sky2->rx_le_map);
1342         if (!sky2->rx_le)
1343                 goto err_out;
1344         memset(sky2->rx_le, 0, RX_LE_BYTES);
1345
1346         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1347                                 GFP_KERNEL);
1348         if (!sky2->rx_ring)
1349                 goto err_out;
1350
1351         sky2_phy_power(hw, port, 1);
1352
1353         sky2_mac_init(hw, port);
1354
1355         /* Register is number of 4K blocks on internal RAM buffer. */
1356         ramsize = sky2_read8(hw, B2_E_0) * 4;
1357         if (ramsize > 0) {
1358                 u32 rxspace;
1359
1360                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1361                 if (ramsize < 16)
1362                         rxspace = ramsize / 2;
1363                 else
1364                         rxspace = 8 + (2*(ramsize - 16))/3;
1365
1366                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1367                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1368
1369                 /* Make sure SyncQ is disabled */
1370                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1371                             RB_RST_SET);
1372         }
1373
1374         sky2_qset(hw, txqaddr[port]);
1375
1376         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1377         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1378                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1379
1380         /* Set almost empty threshold */
1381         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1382             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1383                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1384
1385         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1386                            TX_RING_SIZE - 1);
1387
1388         err = sky2_rx_start(sky2);
1389         if (err)
1390                 goto err_out;
1391
1392         /* Enable interrupts from phy/mac for port */
1393         imask = sky2_read32(hw, B0_IMSK);
1394         imask |= portirq_msk[port];
1395         sky2_write32(hw, B0_IMSK, imask);
1396
1397         return 0;
1398
1399 err_out:
1400         if (sky2->rx_le) {
1401                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1402                                     sky2->rx_le, sky2->rx_le_map);
1403                 sky2->rx_le = NULL;
1404         }
1405         if (sky2->tx_le) {
1406                 pci_free_consistent(hw->pdev,
1407                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1408                                     sky2->tx_le, sky2->tx_le_map);
1409                 sky2->tx_le = NULL;
1410         }
1411         kfree(sky2->tx_ring);
1412         kfree(sky2->rx_ring);
1413
1414         sky2->tx_ring = NULL;
1415         sky2->rx_ring = NULL;
1416         return err;
1417 }
1418
1419 /* Modular subtraction in ring */
1420 static inline int tx_dist(unsigned tail, unsigned head)
1421 {
1422         return (head - tail) & (TX_RING_SIZE - 1);
1423 }
1424
1425 /* Number of list elements available for next tx */
1426 static inline int tx_avail(const struct sky2_port *sky2)
1427 {
1428         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1429 }
1430
1431 /* Estimate of number of transmit list elements required */
1432 static unsigned tx_le_req(const struct sk_buff *skb)
1433 {
1434         unsigned count;
1435
1436         count = sizeof(dma_addr_t) / sizeof(u32);
1437         count += skb_shinfo(skb)->nr_frags * count;
1438
1439         if (skb_is_gso(skb))
1440                 ++count;
1441
1442         if (skb->ip_summed == CHECKSUM_PARTIAL)
1443                 ++count;
1444
1445         return count;
1446 }
1447
1448 /*
1449  * Put one packet in ring for transmit.
1450  * A single packet can generate multiple list elements, and
1451  * the number of ring elements will probably be less than the number
1452  * of list elements used.
1453  */
1454 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1455 {
1456         struct sky2_port *sky2 = netdev_priv(dev);
1457         struct sky2_hw *hw = sky2->hw;
1458         struct sky2_tx_le *le = NULL;
1459         struct tx_ring_info *re;
1460         unsigned i, len;
1461         dma_addr_t mapping;
1462         u32 addr64;
1463         u16 mss;
1464         u8 ctrl;
1465
1466         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1467                 return NETDEV_TX_BUSY;
1468
1469         if (unlikely(netif_msg_tx_queued(sky2)))
1470                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1471                        dev->name, sky2->tx_prod, skb->len);
1472
1473         len = skb_headlen(skb);
1474         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1475         addr64 = upper_32_bits(mapping);
1476
1477         /* Send high bits if changed or crosses boundary */
1478         if (addr64 != sky2->tx_addr64 ||
1479             upper_32_bits(mapping + len) != sky2->tx_addr64) {
1480                 le = get_tx_le(sky2);
1481                 le->addr = cpu_to_le32(addr64);
1482                 le->opcode = OP_ADDR64 | HW_OWNER;
1483                 sky2->tx_addr64 = upper_32_bits(mapping + len);
1484         }
1485
1486         /* Check for TCP Segmentation Offload */
1487         mss = skb_shinfo(skb)->gso_size;
1488         if (mss != 0) {
1489
1490                 if (!(hw->flags & SKY2_HW_NEW_LE))
1491                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1492
1493                 if (mss != sky2->tx_last_mss) {
1494                         le = get_tx_le(sky2);
1495                         le->addr = cpu_to_le32(mss);
1496
1497                         if (hw->flags & SKY2_HW_NEW_LE)
1498                                 le->opcode = OP_MSS | HW_OWNER;
1499                         else
1500                                 le->opcode = OP_LRGLEN | HW_OWNER;
1501                         sky2->tx_last_mss = mss;
1502                 }
1503         }
1504
1505         ctrl = 0;
1506 #ifdef SKY2_VLAN_TAG_USED
1507         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1508         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1509                 if (!le) {
1510                         le = get_tx_le(sky2);
1511                         le->addr = 0;
1512                         le->opcode = OP_VLAN|HW_OWNER;
1513                 } else
1514                         le->opcode |= OP_VLAN;
1515                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1516                 ctrl |= INS_VLAN;
1517         }
1518 #endif
1519
1520         /* Handle TCP checksum offload */
1521         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1522                 /* On Yukon EX (some versions) encoding change. */
1523                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1524                         ctrl |= CALSUM; /* auto checksum */
1525                 else {
1526                         const unsigned offset = skb_transport_offset(skb);
1527                         u32 tcpsum;
1528
1529                         tcpsum = offset << 16;                  /* sum start */
1530                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1531
1532                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1533                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1534                                 ctrl |= UDPTCP;
1535
1536                         if (tcpsum != sky2->tx_tcpsum) {
1537                                 sky2->tx_tcpsum = tcpsum;
1538
1539                                 le = get_tx_le(sky2);
1540                                 le->addr = cpu_to_le32(tcpsum);
1541                                 le->length = 0; /* initial checksum value */
1542                                 le->ctrl = 1;   /* one packet */
1543                                 le->opcode = OP_TCPLISW | HW_OWNER;
1544                         }
1545                 }
1546         }
1547
1548         le = get_tx_le(sky2);
1549         le->addr = cpu_to_le32((u32) mapping);
1550         le->length = cpu_to_le16(len);
1551         le->ctrl = ctrl;
1552         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1553
1554         re = tx_le_re(sky2, le);
1555         re->skb = skb;
1556         pci_unmap_addr_set(re, mapaddr, mapping);
1557         pci_unmap_len_set(re, maplen, len);
1558
1559         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1560                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1561
1562                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1563                                        frag->size, PCI_DMA_TODEVICE);
1564                 addr64 = upper_32_bits(mapping);
1565                 if (addr64 != sky2->tx_addr64) {
1566                         le = get_tx_le(sky2);
1567                         le->addr = cpu_to_le32(addr64);
1568                         le->ctrl = 0;
1569                         le->opcode = OP_ADDR64 | HW_OWNER;
1570                         sky2->tx_addr64 = addr64;
1571                 }
1572
1573                 le = get_tx_le(sky2);
1574                 le->addr = cpu_to_le32((u32) mapping);
1575                 le->length = cpu_to_le16(frag->size);
1576                 le->ctrl = ctrl;
1577                 le->opcode = OP_BUFFER | HW_OWNER;
1578
1579                 re = tx_le_re(sky2, le);
1580                 re->skb = skb;
1581                 pci_unmap_addr_set(re, mapaddr, mapping);
1582                 pci_unmap_len_set(re, maplen, frag->size);
1583         }
1584
1585         le->ctrl |= EOP;
1586
1587         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1588                 netif_stop_queue(dev);
1589
1590         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1591
1592         dev->trans_start = jiffies;
1593         return NETDEV_TX_OK;
1594 }
1595
1596 /*
1597  * Free ring elements from starting at tx_cons until "done"
1598  *
1599  * NB: the hardware will tell us about partial completion of multi-part
1600  *     buffers so make sure not to free skb to early.
1601  */
1602 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1603 {
1604         struct net_device *dev = sky2->netdev;
1605         struct pci_dev *pdev = sky2->hw->pdev;
1606         unsigned idx;
1607
1608         BUG_ON(done >= TX_RING_SIZE);
1609
1610         for (idx = sky2->tx_cons; idx != done;
1611              idx = RING_NEXT(idx, TX_RING_SIZE)) {
1612                 struct sky2_tx_le *le = sky2->tx_le + idx;
1613                 struct tx_ring_info *re = sky2->tx_ring + idx;
1614
1615                 switch(le->opcode & ~HW_OWNER) {
1616                 case OP_LARGESEND:
1617                 case OP_PACKET:
1618                         pci_unmap_single(pdev,
1619                                          pci_unmap_addr(re, mapaddr),
1620                                          pci_unmap_len(re, maplen),
1621                                          PCI_DMA_TODEVICE);
1622                         break;
1623                 case OP_BUFFER:
1624                         pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1625                                        pci_unmap_len(re, maplen),
1626                                        PCI_DMA_TODEVICE);
1627                         break;
1628                 }
1629
1630                 if (le->ctrl & EOP) {
1631                         if (unlikely(netif_msg_tx_done(sky2)))
1632                                 printk(KERN_DEBUG "%s: tx done %u\n",
1633                                        dev->name, idx);
1634
1635                         sky2->net_stats.tx_packets++;
1636                         sky2->net_stats.tx_bytes += re->skb->len;
1637
1638                         dev_kfree_skb_any(re->skb);
1639                         sky2->tx_next = RING_NEXT(idx, TX_RING_SIZE);
1640                 }
1641         }
1642
1643         sky2->tx_cons = idx;
1644         smp_mb();
1645
1646         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1647                 netif_wake_queue(dev);
1648 }
1649
1650 /* Cleanup all untransmitted buffers, assume transmitter not running */
1651 static void sky2_tx_clean(struct net_device *dev)
1652 {
1653         struct sky2_port *sky2 = netdev_priv(dev);
1654
1655         netif_tx_lock_bh(dev);
1656         sky2_tx_complete(sky2, sky2->tx_prod);
1657         netif_tx_unlock_bh(dev);
1658 }
1659
1660 /* Network shutdown */
1661 static int sky2_down(struct net_device *dev)
1662 {
1663         struct sky2_port *sky2 = netdev_priv(dev);
1664         struct sky2_hw *hw = sky2->hw;
1665         unsigned port = sky2->port;
1666         u16 ctrl;
1667         u32 imask;
1668
1669         /* Never really got started! */
1670         if (!sky2->tx_le)
1671                 return 0;
1672
1673         if (netif_msg_ifdown(sky2))
1674                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1675
1676         /* Stop more packets from being queued */
1677         netif_stop_queue(dev);
1678
1679         /* Disable port IRQ */
1680         imask = sky2_read32(hw, B0_IMSK);
1681         imask &= ~portirq_msk[port];
1682         sky2_write32(hw, B0_IMSK, imask);
1683
1684         sky2_gmac_reset(hw, port);
1685
1686         /* Stop transmitter */
1687         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1688         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1689
1690         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1691                      RB_RST_SET | RB_DIS_OP_MD);
1692
1693         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1694         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1695         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1696
1697         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1698
1699         /* Workaround shared GMAC reset */
1700         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1701               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1702                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1703
1704         /* Disable Force Sync bit and Enable Alloc bit */
1705         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1706                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1707
1708         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1709         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1710         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1711
1712         /* Reset the PCI FIFO of the async Tx queue */
1713         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1714                      BMU_RST_SET | BMU_FIFO_RST);
1715
1716         /* Reset the Tx prefetch units */
1717         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1718                      PREF_UNIT_RST_SET);
1719
1720         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1721
1722         sky2_rx_stop(sky2);
1723
1724         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1725         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1726
1727         sky2_phy_power(hw, port, 0);
1728
1729         netif_carrier_off(dev);
1730
1731         /* turn off LED's */
1732         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1733
1734         synchronize_irq(hw->pdev->irq);
1735
1736         sky2_tx_clean(dev);
1737         sky2_rx_clean(sky2);
1738
1739         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1740                             sky2->rx_le, sky2->rx_le_map);
1741         kfree(sky2->rx_ring);
1742
1743         pci_free_consistent(hw->pdev,
1744                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1745                             sky2->tx_le, sky2->tx_le_map);
1746         kfree(sky2->tx_ring);
1747
1748         sky2->tx_le = NULL;
1749         sky2->rx_le = NULL;
1750
1751         sky2->rx_ring = NULL;
1752         sky2->tx_ring = NULL;
1753
1754         return 0;
1755 }
1756
1757 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1758 {
1759         if (hw->flags & SKY2_HW_FIBRE_PHY)
1760                 return SPEED_1000;
1761
1762         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1763                 if (aux & PHY_M_PS_SPEED_100)
1764                         return SPEED_100;
1765                 else
1766                         return SPEED_10;
1767         }
1768
1769         switch (aux & PHY_M_PS_SPEED_MSK) {
1770         case PHY_M_PS_SPEED_1000:
1771                 return SPEED_1000;
1772         case PHY_M_PS_SPEED_100:
1773                 return SPEED_100;
1774         default:
1775                 return SPEED_10;
1776         }
1777 }
1778
1779 static void sky2_link_up(struct sky2_port *sky2)
1780 {
1781         struct sky2_hw *hw = sky2->hw;
1782         unsigned port = sky2->port;
1783         u16 reg;
1784         static const char *fc_name[] = {
1785                 [FC_NONE]       = "none",
1786                 [FC_TX]         = "tx",
1787                 [FC_RX]         = "rx",
1788                 [FC_BOTH]       = "both",
1789         };
1790
1791         /* enable Rx/Tx */
1792         reg = gma_read16(hw, port, GM_GP_CTRL);
1793         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1794         gma_write16(hw, port, GM_GP_CTRL, reg);
1795
1796         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1797
1798         netif_carrier_on(sky2->netdev);
1799
1800         mod_timer(&hw->watchdog_timer, jiffies + 1);
1801
1802         /* Turn on link LED */
1803         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1804                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1805
1806         if (hw->flags & SKY2_HW_NEWER_PHY) {
1807                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1808                 u16 led = PHY_M_LEDC_LOS_CTRL(1);       /* link active */
1809
1810                 switch(sky2->speed) {
1811                 case SPEED_10:
1812                         led |= PHY_M_LEDC_INIT_CTRL(7);
1813                         break;
1814
1815                 case SPEED_100:
1816                         led |= PHY_M_LEDC_STA1_CTRL(7);
1817                         break;
1818
1819                 case SPEED_1000:
1820                         led |= PHY_M_LEDC_STA0_CTRL(7);
1821                         break;
1822                 }
1823
1824                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1825                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, led);
1826                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1827         }
1828
1829         if (netif_msg_link(sky2))
1830                 printk(KERN_INFO PFX
1831                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1832                        sky2->netdev->name, sky2->speed,
1833                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1834                        fc_name[sky2->flow_status]);
1835 }
1836
1837 static void sky2_link_down(struct sky2_port *sky2)
1838 {
1839         struct sky2_hw *hw = sky2->hw;
1840         unsigned port = sky2->port;
1841         u16 reg;
1842
1843         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1844
1845         reg = gma_read16(hw, port, GM_GP_CTRL);
1846         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1847         gma_write16(hw, port, GM_GP_CTRL, reg);
1848
1849         netif_carrier_off(sky2->netdev);
1850
1851         /* Turn on link LED */
1852         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1853
1854         if (netif_msg_link(sky2))
1855                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1856
1857         sky2_phy_init(hw, port);
1858 }
1859
1860 static enum flow_control sky2_flow(int rx, int tx)
1861 {
1862         if (rx)
1863                 return tx ? FC_BOTH : FC_RX;
1864         else
1865                 return tx ? FC_TX : FC_NONE;
1866 }
1867
1868 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1869 {
1870         struct sky2_hw *hw = sky2->hw;
1871         unsigned port = sky2->port;
1872         u16 advert, lpa;
1873
1874         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
1875         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1876         if (lpa & PHY_M_AN_RF) {
1877                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1878                 return -1;
1879         }
1880
1881         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1882                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1883                        sky2->netdev->name);
1884                 return -1;
1885         }
1886
1887         sky2->speed = sky2_phy_speed(hw, aux);
1888         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1889
1890         /* Since the pause result bits seem to in different positions on
1891          * different chips. look at registers.
1892          */
1893         if (hw->flags & SKY2_HW_FIBRE_PHY) {
1894                 /* Shift for bits in fiber PHY */
1895                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
1896                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
1897
1898                 if (advert & ADVERTISE_1000XPAUSE)
1899                         advert |= ADVERTISE_PAUSE_CAP;
1900                 if (advert & ADVERTISE_1000XPSE_ASYM)
1901                         advert |= ADVERTISE_PAUSE_ASYM;
1902                 if (lpa & LPA_1000XPAUSE)
1903                         lpa |= LPA_PAUSE_CAP;
1904                 if (lpa & LPA_1000XPAUSE_ASYM)
1905                         lpa |= LPA_PAUSE_ASYM;
1906         }
1907
1908         sky2->flow_status = FC_NONE;
1909         if (advert & ADVERTISE_PAUSE_CAP) {
1910                 if (lpa & LPA_PAUSE_CAP)
1911                         sky2->flow_status = FC_BOTH;
1912                 else if (advert & ADVERTISE_PAUSE_ASYM)
1913                         sky2->flow_status = FC_RX;
1914         } else if (advert & ADVERTISE_PAUSE_ASYM) {
1915                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
1916                         sky2->flow_status = FC_TX;
1917         }
1918
1919         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
1920             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
1921                 sky2->flow_status = FC_NONE;
1922
1923         if (sky2->flow_status & FC_TX)
1924                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1925         else
1926                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1927
1928         return 0;
1929 }
1930
1931 /* Interrupt from PHY */
1932 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1933 {
1934         struct net_device *dev = hw->dev[port];
1935         struct sky2_port *sky2 = netdev_priv(dev);
1936         u16 istatus, phystat;
1937
1938         if (!netif_running(dev))
1939                 return;
1940
1941         spin_lock(&sky2->phy_lock);
1942         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1943         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1944
1945         if (netif_msg_intr(sky2))
1946                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1947                        sky2->netdev->name, istatus, phystat);
1948
1949         if (sky2->autoneg == AUTONEG_ENABLE && (istatus & PHY_M_IS_AN_COMPL)) {
1950                 if (sky2_autoneg_done(sky2, phystat) == 0)
1951                         sky2_link_up(sky2);
1952                 goto out;
1953         }
1954
1955         if (istatus & PHY_M_IS_LSP_CHANGE)
1956                 sky2->speed = sky2_phy_speed(hw, phystat);
1957
1958         if (istatus & PHY_M_IS_DUP_CHANGE)
1959                 sky2->duplex =
1960                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1961
1962         if (istatus & PHY_M_IS_LST_CHANGE) {
1963                 if (phystat & PHY_M_PS_LINK_UP)
1964                         sky2_link_up(sky2);
1965                 else
1966                         sky2_link_down(sky2);
1967         }
1968 out:
1969         spin_unlock(&sky2->phy_lock);
1970 }
1971
1972 /* Transmit timeout is only called if we are running, carrier is up
1973  * and tx queue is full (stopped).
1974  */
1975 static void sky2_tx_timeout(struct net_device *dev)
1976 {
1977         struct sky2_port *sky2 = netdev_priv(dev);
1978         struct sky2_hw *hw = sky2->hw;
1979
1980         if (netif_msg_timer(sky2))
1981                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1982
1983         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1984                dev->name, sky2->tx_cons, sky2->tx_prod,
1985                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
1986                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
1987
1988         /* can't restart safely under softirq */
1989         schedule_work(&hw->restart_work);
1990 }
1991
1992 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1993 {
1994         struct sky2_port *sky2 = netdev_priv(dev);
1995         struct sky2_hw *hw = sky2->hw;
1996         unsigned port = sky2->port;
1997         int err;
1998         u16 ctl, mode;
1999         u32 imask;
2000
2001         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
2002                 return -EINVAL;
2003
2004         if (new_mtu > ETH_DATA_LEN &&
2005             (hw->chip_id == CHIP_ID_YUKON_FE ||
2006              hw->chip_id == CHIP_ID_YUKON_FE_P))
2007                 return -EINVAL;
2008
2009         if (!netif_running(dev)) {
2010                 dev->mtu = new_mtu;
2011                 return 0;
2012         }
2013
2014         imask = sky2_read32(hw, B0_IMSK);
2015         sky2_write32(hw, B0_IMSK, 0);
2016
2017         dev->trans_start = jiffies;     /* prevent tx timeout */
2018         netif_stop_queue(dev);
2019         netif_poll_disable(hw->dev[0]);
2020
2021         synchronize_irq(hw->pdev->irq);
2022
2023         if (sky2_read8(hw, B2_E_0) == 0)
2024                 sky2_set_tx_stfwd(hw, port);
2025
2026         ctl = gma_read16(hw, port, GM_GP_CTRL);
2027         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2028         sky2_rx_stop(sky2);
2029         sky2_rx_clean(sky2);
2030
2031         dev->mtu = new_mtu;
2032
2033         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2034                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2035
2036         if (dev->mtu > ETH_DATA_LEN)
2037                 mode |= GM_SMOD_JUMBO_ENA;
2038
2039         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2040
2041         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2042
2043         err = sky2_rx_start(sky2);
2044         sky2_write32(hw, B0_IMSK, imask);
2045
2046         if (err)
2047                 dev_close(dev);
2048         else {
2049                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2050
2051                 netif_poll_enable(hw->dev[0]);
2052                 netif_wake_queue(dev);
2053         }
2054
2055         return err;
2056 }
2057
2058 /* For small just reuse existing skb for next receive */
2059 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2060                                     const struct rx_ring_info *re,
2061                                     unsigned length)
2062 {
2063         struct sk_buff *skb;
2064
2065         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2066         if (likely(skb)) {
2067                 skb_reserve(skb, 2);
2068                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2069                                             length, PCI_DMA_FROMDEVICE);
2070                 skb_copy_from_linear_data(re->skb, skb->data, length);
2071                 skb->ip_summed = re->skb->ip_summed;
2072                 skb->csum = re->skb->csum;
2073                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2074                                                length, PCI_DMA_FROMDEVICE);
2075                 re->skb->ip_summed = CHECKSUM_NONE;
2076                 skb_put(skb, length);
2077         }
2078         return skb;
2079 }
2080
2081 /* Adjust length of skb with fragments to match received data */
2082 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2083                           unsigned int length)
2084 {
2085         int i, num_frags;
2086         unsigned int size;
2087
2088         /* put header into skb */
2089         size = min(length, hdr_space);
2090         skb->tail += size;
2091         skb->len += size;
2092         length -= size;
2093
2094         num_frags = skb_shinfo(skb)->nr_frags;
2095         for (i = 0; i < num_frags; i++) {
2096                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2097
2098                 if (length == 0) {
2099                         /* don't need this page */
2100                         __free_page(frag->page);
2101                         --skb_shinfo(skb)->nr_frags;
2102                 } else {
2103                         size = min(length, (unsigned) PAGE_SIZE);
2104
2105                         frag->size = size;
2106                         skb->data_len += size;
2107                         skb->truesize += size;
2108                         skb->len += size;
2109                         length -= size;
2110                 }
2111         }
2112 }
2113
2114 /* Normal packet - take skb from ring element and put in a new one  */
2115 static struct sk_buff *receive_new(struct sky2_port *sky2,
2116                                    struct rx_ring_info *re,
2117                                    unsigned int length)
2118 {
2119         struct sk_buff *skb, *nskb;
2120         unsigned hdr_space = sky2->rx_data_size;
2121
2122         /* Don't be tricky about reusing pages (yet) */
2123         nskb = sky2_rx_alloc(sky2);
2124         if (unlikely(!nskb))
2125                 return NULL;
2126
2127         skb = re->skb;
2128         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2129
2130         prefetch(skb->data);
2131         re->skb = nskb;
2132         sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space);
2133
2134         if (skb_shinfo(skb)->nr_frags)
2135                 skb_put_frags(skb, hdr_space, length);
2136         else
2137                 skb_put(skb, length);
2138         return skb;
2139 }
2140
2141 /*
2142  * Receive one packet.
2143  * For larger packets, get new buffer.
2144  */
2145 static struct sk_buff *sky2_receive(struct net_device *dev,
2146                                     u16 length, u32 status)
2147 {
2148         struct sky2_port *sky2 = netdev_priv(dev);
2149         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2150         struct sk_buff *skb = NULL;
2151         u16 count = (status & GMR_FS_LEN) >> 16;
2152
2153 #ifdef SKY2_VLAN_TAG_USED
2154         /* Account for vlan tag */
2155         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2156                 count -= VLAN_HLEN;
2157 #endif
2158
2159         if (unlikely(netif_msg_rx_status(sky2)))
2160                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2161                        dev->name, sky2->rx_next, status, length);
2162
2163         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2164         prefetch(sky2->rx_ring + sky2->rx_next);
2165
2166         if (length < ETH_ZLEN || length > sky2->rx_data_size)
2167                 goto len_error;
2168
2169         /* This chip has hardware problems that generates bogus status.
2170          * So do only marginal checking and expect higher level protocols
2171          * to handle crap frames.
2172          */
2173         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2174             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2175             length != count)
2176                 goto okay;
2177
2178         if (status & GMR_FS_ANY_ERR)
2179                 goto error;
2180
2181         if (!(status & GMR_FS_RX_OK))
2182                 goto resubmit;
2183
2184         /* if length reported by DMA does not match PHY, packet was truncated */
2185         if (length != count)
2186                 goto len_error;
2187
2188 okay:
2189         if (length < copybreak)
2190                 skb = receive_copy(sky2, re, length);
2191         else
2192                 skb = receive_new(sky2, re, length);
2193 resubmit:
2194         sky2_rx_submit(sky2, re);
2195
2196         return skb;
2197
2198 len_error:
2199         /* Truncation of overlength packets
2200            causes PHY length to not match MAC length */
2201         ++sky2->net_stats.rx_length_errors;
2202         if (netif_msg_rx_err(sky2) && net_ratelimit())
2203                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2204                         dev->name, status, length);
2205         goto resubmit;
2206
2207 error:
2208         ++sky2->net_stats.rx_errors;
2209         if (status & GMR_FS_RX_FF_OV) {
2210                 sky2->net_stats.rx_over_errors++;
2211                 goto resubmit;
2212         }
2213
2214         if (netif_msg_rx_err(sky2) && net_ratelimit())
2215                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2216                        dev->name, status, length);
2217
2218         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2219                 sky2->net_stats.rx_length_errors++;
2220         if (status & GMR_FS_FRAGMENT)
2221                 sky2->net_stats.rx_frame_errors++;
2222         if (status & GMR_FS_CRC_ERR)
2223                 sky2->net_stats.rx_crc_errors++;
2224
2225         goto resubmit;
2226 }
2227
2228 /* Transmit complete */
2229 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2230 {
2231         struct sky2_port *sky2 = netdev_priv(dev);
2232
2233         if (netif_running(dev)) {
2234                 netif_tx_lock(dev);
2235                 sky2_tx_complete(sky2, last);
2236                 netif_tx_unlock(dev);
2237         }
2238 }
2239
2240 /* Process status response ring */
2241 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
2242 {
2243         int work_done = 0;
2244         unsigned rx[2] = { 0, 0 };
2245         u16 hwidx = sky2_read16(hw, STAT_PUT_IDX);
2246
2247         rmb();
2248
2249         while (hw->st_idx != hwidx) {
2250                 struct sky2_port *sky2;
2251                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2252                 unsigned port = le->css & CSS_LINK_BIT;
2253                 struct net_device *dev;
2254                 struct sk_buff *skb;
2255                 u32 status;
2256                 u16 length;
2257
2258                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2259
2260                 dev = hw->dev[port];
2261                 sky2 = netdev_priv(dev);
2262                 length = le16_to_cpu(le->length);
2263                 status = le32_to_cpu(le->status);
2264
2265                 switch (le->opcode & ~HW_OWNER) {
2266                 case OP_RXSTAT:
2267                         ++rx[port];
2268                         skb = sky2_receive(dev, length, status);
2269                         if (unlikely(!skb)) {
2270                                 sky2->net_stats.rx_dropped++;
2271                                 break;
2272                         }
2273
2274                         /* This chip reports checksum status differently */
2275                         if (hw->flags & SKY2_HW_NEW_LE) {
2276                                 if (sky2->rx_csum &&
2277                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2278                                     (le->css & CSS_TCPUDPCSOK))
2279                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2280                                 else
2281                                         skb->ip_summed = CHECKSUM_NONE;
2282                         }
2283
2284                         skb->protocol = eth_type_trans(skb, dev);
2285                         sky2->net_stats.rx_packets++;
2286                         sky2->net_stats.rx_bytes += skb->len;
2287                         dev->last_rx = jiffies;
2288
2289 #ifdef SKY2_VLAN_TAG_USED
2290                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2291                                 vlan_hwaccel_receive_skb(skb,
2292                                                          sky2->vlgrp,
2293                                                          be16_to_cpu(sky2->rx_tag));
2294                         } else
2295 #endif
2296                                 netif_receive_skb(skb);
2297
2298                         /* Stop after net poll weight */
2299                         if (++work_done >= to_do)
2300                                 goto exit_loop;
2301                         break;
2302
2303 #ifdef SKY2_VLAN_TAG_USED
2304                 case OP_RXVLAN:
2305                         sky2->rx_tag = length;
2306                         break;
2307
2308                 case OP_RXCHKSVLAN:
2309                         sky2->rx_tag = length;
2310                         /* fall through */
2311 #endif
2312                 case OP_RXCHKS:
2313                         if (!sky2->rx_csum)
2314                                 break;
2315
2316                         /* If this happens then driver assuming wrong format */
2317                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2318                                 if (net_ratelimit())
2319                                         printk(KERN_NOTICE "%s: unexpected"
2320                                                " checksum status\n",
2321                                                dev->name);
2322                                 break;
2323                         }
2324
2325                         /* Both checksum counters are programmed to start at
2326                          * the same offset, so unless there is a problem they
2327                          * should match. This failure is an early indication that
2328                          * hardware receive checksumming won't work.
2329                          */
2330                         if (likely(status >> 16 == (status & 0xffff))) {
2331                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2332                                 skb->ip_summed = CHECKSUM_COMPLETE;
2333                                 skb->csum = status & 0xffff;
2334                         } else {
2335                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2336                                        "checksum problem (status = %#x)\n",
2337                                        dev->name, status);
2338                                 sky2->rx_csum = 0;
2339                                 sky2_write32(sky2->hw,
2340                                              Q_ADDR(rxqaddr[port], Q_CSR),
2341                                              BMU_DIS_RX_CHKSUM);
2342                         }
2343                         break;
2344
2345                 case OP_TXINDEXLE:
2346                         /* TX index reports status for both ports */
2347                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2348                         sky2_tx_done(hw->dev[0], status & 0xfff);
2349                         if (hw->dev[1])
2350                                 sky2_tx_done(hw->dev[1],
2351                                      ((status >> 24) & 0xff)
2352                                              | (u16)(length & 0xf) << 8);
2353                         break;
2354
2355                 default:
2356                         if (net_ratelimit())
2357                                 printk(KERN_WARNING PFX
2358                                        "unknown status opcode 0x%x\n", le->opcode);
2359                 }
2360         }
2361
2362         /* Fully processed status ring so clear irq */
2363         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2364
2365 exit_loop:
2366         if (rx[0])
2367                 sky2_rx_update(netdev_priv(hw->dev[0]), Q_R1);
2368
2369         if (rx[1])
2370                 sky2_rx_update(netdev_priv(hw->dev[1]), Q_R2);
2371
2372         return work_done;
2373 }
2374
2375 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2376 {
2377         struct net_device *dev = hw->dev[port];
2378
2379         if (net_ratelimit())
2380                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2381                        dev->name, status);
2382
2383         if (status & Y2_IS_PAR_RD1) {
2384                 if (net_ratelimit())
2385                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2386                                dev->name);
2387                 /* Clear IRQ */
2388                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2389         }
2390
2391         if (status & Y2_IS_PAR_WR1) {
2392                 if (net_ratelimit())
2393                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2394                                dev->name);
2395
2396                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2397         }
2398
2399         if (status & Y2_IS_PAR_MAC1) {
2400                 if (net_ratelimit())
2401                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2402                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2403         }
2404
2405         if (status & Y2_IS_PAR_RX1) {
2406                 if (net_ratelimit())
2407                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2408                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2409         }
2410
2411         if (status & Y2_IS_TCP_TXA1) {
2412                 if (net_ratelimit())
2413                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2414                                dev->name);
2415                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2416         }
2417 }
2418
2419 static void sky2_hw_intr(struct sky2_hw *hw)
2420 {
2421         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2422
2423         if (status & Y2_IS_TIST_OV)
2424                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2425
2426         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2427                 u16 pci_err;
2428
2429                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2430                 if (net_ratelimit())
2431                         dev_err(&hw->pdev->dev, "PCI hardware error (0x%x)\n",
2432                                 pci_err);
2433
2434                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2435                 sky2_pci_write16(hw, PCI_STATUS,
2436                                  pci_err | PCI_STATUS_ERROR_BITS);
2437                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2438         }
2439
2440         if (status & Y2_IS_PCI_EXP) {
2441                 /* PCI-Express uncorrectable Error occurred */
2442                 u32 pex_err;
2443
2444                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2445
2446                 if (net_ratelimit())
2447                         dev_err(&hw->pdev->dev, "PCI Express error (0x%x)\n",
2448                                 pex_err);
2449
2450                 /* clear the interrupt */
2451                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2452                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2453                                        0xffffffffUL);
2454                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2455
2456                 if (pex_err & PEX_FATAL_ERRORS) {
2457                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2458                         hwmsk &= ~Y2_IS_PCI_EXP;
2459                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2460                 }
2461         }
2462
2463         if (status & Y2_HWE_L1_MASK)
2464                 sky2_hw_error(hw, 0, status);
2465         status >>= 8;
2466         if (status & Y2_HWE_L1_MASK)
2467                 sky2_hw_error(hw, 1, status);
2468 }
2469
2470 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2471 {
2472         struct net_device *dev = hw->dev[port];
2473         struct sky2_port *sky2 = netdev_priv(dev);
2474         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2475
2476         if (netif_msg_intr(sky2))
2477                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2478                        dev->name, status);
2479
2480         if (status & GM_IS_RX_CO_OV)
2481                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2482
2483         if (status & GM_IS_TX_CO_OV)
2484                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2485
2486         if (status & GM_IS_RX_FF_OR) {
2487                 ++sky2->net_stats.rx_fifo_errors;
2488                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2489         }
2490
2491         if (status & GM_IS_TX_FF_UR) {
2492                 ++sky2->net_stats.tx_fifo_errors;
2493                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2494         }
2495 }
2496
2497 /* This should never happen it is a bug. */
2498 static void sky2_le_error(struct sky2_hw *hw, unsigned port,
2499                           u16 q, unsigned ring_size)
2500 {
2501         struct net_device *dev = hw->dev[port];
2502         struct sky2_port *sky2 = netdev_priv(dev);
2503         unsigned idx;
2504         const u64 *le = (q == Q_R1 || q == Q_R2)
2505                 ? (u64 *) sky2->rx_le : (u64 *) sky2->tx_le;
2506
2507         idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2508         printk(KERN_ERR PFX "%s: descriptor error q=%#x get=%u [%llx] put=%u\n",
2509                dev->name, (unsigned) q, idx, (unsigned long long) le[idx],
2510                (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2511
2512         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2513 }
2514
2515 static int sky2_rx_hung(struct net_device *dev)
2516 {
2517         struct sky2_port *sky2 = netdev_priv(dev);
2518         struct sky2_hw *hw = sky2->hw;
2519         unsigned port = sky2->port;
2520         unsigned rxq = rxqaddr[port];
2521         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2522         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2523         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2524         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2525
2526         /* If idle and MAC or PCI is stuck */
2527         if (sky2->check.last == dev->last_rx &&
2528             ((mac_rp == sky2->check.mac_rp &&
2529               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2530              /* Check if the PCI RX hang */
2531              (fifo_rp == sky2->check.fifo_rp &&
2532               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2533                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2534                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2535                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2536                 return 1;
2537         } else {
2538                 sky2->check.last = dev->last_rx;
2539                 sky2->check.mac_rp = mac_rp;
2540                 sky2->check.mac_lev = mac_lev;
2541                 sky2->check.fifo_rp = fifo_rp;
2542                 sky2->check.fifo_lev = fifo_lev;
2543                 return 0;
2544         }
2545 }
2546
2547 static void sky2_watchdog(unsigned long arg)
2548 {
2549         struct sky2_hw *hw = (struct sky2_hw *) arg;
2550         struct net_device *dev;
2551
2552         /* Check for lost IRQ once a second */
2553         if (sky2_read32(hw, B0_ISRC)) {
2554                 dev = hw->dev[0];
2555                 if (__netif_rx_schedule_prep(dev))
2556                         __netif_rx_schedule(dev);
2557         } else {
2558                 int i, active = 0;
2559
2560                 for (i = 0; i < hw->ports; i++) {
2561                         dev = hw->dev[i];
2562                         if (!netif_running(dev))
2563                                 continue;
2564                         ++active;
2565
2566                         /* For chips with Rx FIFO, check if stuck */
2567                         if ((hw->flags & SKY2_HW_FIFO_HANG_CHECK) &&
2568                              sky2_rx_hung(dev)) {
2569                                 pr_info(PFX "%s: receiver hang detected\n",
2570                                         dev->name);
2571                                 schedule_work(&hw->restart_work);
2572                                 return;
2573                         }
2574                 }
2575
2576                 if (active == 0)
2577                         return;
2578         }
2579
2580         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2581 }
2582
2583 /* Hardware/software error handling */
2584 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2585 {
2586         if (net_ratelimit())
2587                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2588
2589         if (status & Y2_IS_HW_ERR)
2590                 sky2_hw_intr(hw);
2591
2592         if (status & Y2_IS_IRQ_MAC1)
2593                 sky2_mac_intr(hw, 0);
2594
2595         if (status & Y2_IS_IRQ_MAC2)
2596                 sky2_mac_intr(hw, 1);
2597
2598         if (status & Y2_IS_CHK_RX1)
2599                 sky2_le_error(hw, 0, Q_R1, RX_LE_SIZE);
2600
2601         if (status & Y2_IS_CHK_RX2)
2602                 sky2_le_error(hw, 1, Q_R2, RX_LE_SIZE);
2603
2604         if (status & Y2_IS_CHK_TXA1)
2605                 sky2_le_error(hw, 0, Q_XA1, TX_RING_SIZE);
2606
2607         if (status & Y2_IS_CHK_TXA2)
2608                 sky2_le_error(hw, 1, Q_XA2, TX_RING_SIZE);
2609 }
2610
2611 static int sky2_poll(struct net_device *dev0, int *budget)
2612 {
2613         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2614         int work_done;
2615         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2616
2617         if (unlikely(status & Y2_IS_ERROR))
2618                 sky2_err_intr(hw, status);
2619
2620         if (status & Y2_IS_IRQ_PHY1)
2621                 sky2_phy_intr(hw, 0);
2622
2623         if (status & Y2_IS_IRQ_PHY2)
2624                 sky2_phy_intr(hw, 1);
2625
2626         work_done = sky2_status_intr(hw, min(dev0->quota, *budget));
2627         *budget -= work_done;
2628         dev0->quota -= work_done;
2629
2630         /* More work? */
2631         if (hw->st_idx != sky2_read16(hw, STAT_PUT_IDX))
2632                 return 1;
2633
2634         /* Bug/Errata workaround?
2635          * Need to kick the TX irq moderation timer.
2636          */
2637         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_START) {
2638                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2639                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2640         }
2641         netif_rx_complete(dev0);
2642
2643         sky2_read32(hw, B0_Y2_SP_LISR);
2644         return 0;
2645 }
2646
2647 static irqreturn_t sky2_intr(int irq, void *dev_id)
2648 {
2649         struct sky2_hw *hw = dev_id;
2650         struct net_device *dev0 = hw->dev[0];
2651         u32 status;
2652
2653         /* Reading this mask interrupts as side effect */
2654         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2655         if (status == 0 || status == ~0)
2656                 return IRQ_NONE;
2657
2658         prefetch(&hw->st_le[hw->st_idx]);
2659         if (likely(__netif_rx_schedule_prep(dev0)))
2660                 __netif_rx_schedule(dev0);
2661
2662         return IRQ_HANDLED;
2663 }
2664
2665 #ifdef CONFIG_NET_POLL_CONTROLLER
2666 static void sky2_netpoll(struct net_device *dev)
2667 {
2668         struct sky2_port *sky2 = netdev_priv(dev);
2669         struct net_device *dev0 = sky2->hw->dev[0];
2670
2671         if (netif_running(dev) && __netif_rx_schedule_prep(dev0))
2672                 __netif_rx_schedule(dev0);
2673 }
2674 #endif
2675
2676 /* Chip internal frequency for clock calculations */
2677 static u32 sky2_mhz(const struct sky2_hw *hw)
2678 {
2679         switch (hw->chip_id) {
2680         case CHIP_ID_YUKON_EC:
2681         case CHIP_ID_YUKON_EC_U:
2682         case CHIP_ID_YUKON_EX:
2683                 return 125;
2684
2685         case CHIP_ID_YUKON_FE:
2686                 return 100;
2687
2688         case CHIP_ID_YUKON_FE_P:
2689                 return 50;
2690
2691         case CHIP_ID_YUKON_XL:
2692                 return 156;
2693
2694         default:
2695                 BUG();
2696         }
2697 }
2698
2699 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2700 {
2701         return sky2_mhz(hw) * us;
2702 }
2703
2704 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2705 {
2706         return clk / sky2_mhz(hw);
2707 }
2708
2709
2710 static int __devinit sky2_init(struct sky2_hw *hw)
2711 {
2712         u8 t8;
2713
2714         /* Enable all clocks */
2715         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
2716
2717         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2718
2719         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2720         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2721
2722         switch(hw->chip_id) {
2723         case CHIP_ID_YUKON_XL:
2724                 hw->flags = SKY2_HW_GIGABIT
2725                         | SKY2_HW_NEWER_PHY;
2726                 if (hw->chip_rev < 3)
2727                         hw->flags |= SKY2_HW_FIFO_HANG_CHECK;
2728
2729                 break;
2730
2731         case CHIP_ID_YUKON_EC_U:
2732                 hw->flags = SKY2_HW_GIGABIT
2733                         | SKY2_HW_NEWER_PHY
2734                         | SKY2_HW_ADV_POWER_CTL;
2735                 break;
2736
2737         case CHIP_ID_YUKON_EX:
2738                 hw->flags = SKY2_HW_GIGABIT
2739                         | SKY2_HW_NEWER_PHY
2740                         | SKY2_HW_NEW_LE
2741                         | SKY2_HW_ADV_POWER_CTL;
2742
2743                 /* New transmit checksum */
2744                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2745                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2746                 break;
2747
2748         case CHIP_ID_YUKON_EC:
2749                 /* This rev is really old, and requires untested workarounds */
2750                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2751                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2752                         return -EOPNOTSUPP;
2753                 }
2754                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_FIFO_HANG_CHECK;
2755                 break;
2756
2757         case CHIP_ID_YUKON_FE:
2758                 break;
2759
2760         case CHIP_ID_YUKON_FE_P:
2761                 hw->flags = SKY2_HW_NEWER_PHY
2762                         | SKY2_HW_NEW_LE
2763                         | SKY2_HW_AUTO_TX_SUM
2764                         | SKY2_HW_ADV_POWER_CTL;
2765                 break;
2766         default:
2767                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2768                         hw->chip_id);
2769                 return -EOPNOTSUPP;
2770         }
2771
2772         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2773         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2774                 hw->flags |= SKY2_HW_FIBRE_PHY;
2775
2776
2777         hw->ports = 1;
2778         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2779         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2780                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2781                         ++hw->ports;
2782         }
2783
2784         return 0;
2785 }
2786
2787 static void sky2_reset(struct sky2_hw *hw)
2788 {
2789         u16 status;
2790         int i;
2791
2792         /* disable ASF */
2793         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2794                 status = sky2_read16(hw, HCU_CCSR);
2795                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2796                             HCU_CCSR_UC_STATE_MSK);
2797                 sky2_write16(hw, HCU_CCSR, status);
2798         } else
2799                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2800         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2801
2802         /* do a SW reset */
2803         sky2_write8(hw, B0_CTST, CS_RST_SET);
2804         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2805
2806         /* clear PCI errors, if any */
2807         status = sky2_pci_read16(hw, PCI_STATUS);
2808
2809         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2810         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2811
2812
2813         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2814
2815         /* clear any PEX errors */
2816         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2817                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2818
2819
2820         sky2_power_on(hw);
2821
2822         for (i = 0; i < hw->ports; i++) {
2823                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2824                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2825
2826                 if (hw->chip_id == CHIP_ID_YUKON_EX)
2827                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2828                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2829                                      | GMC_BYP_RETR_ON);
2830         }
2831
2832         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2833
2834         /* Clear I2C IRQ noise */
2835         sky2_write32(hw, B2_I2C_IRQ, 1);
2836
2837         /* turn off hardware timer (unused) */
2838         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2839         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2840
2841         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2842
2843         /* Turn off descriptor polling */
2844         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2845
2846         /* Turn off receive timestamp */
2847         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2848         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2849
2850         /* enable the Tx Arbiters */
2851         for (i = 0; i < hw->ports; i++)
2852                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2853
2854         /* Initialize ram interface */
2855         for (i = 0; i < hw->ports; i++) {
2856                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2857
2858                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2859                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2860                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2861                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2862                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2863                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2864                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2865                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2866                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2867                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2868                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2869                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2870         }
2871
2872         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2873
2874         for (i = 0; i < hw->ports; i++)
2875                 sky2_gmac_reset(hw, i);
2876
2877         memset(hw->st_le, 0, STATUS_LE_BYTES);
2878         hw->st_idx = 0;
2879
2880         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2881         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2882
2883         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2884         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2885
2886         /* Set the list last index */
2887         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2888
2889         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2890         sky2_write8(hw, STAT_FIFO_WM, 16);
2891
2892         /* set Status-FIFO ISR watermark */
2893         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2894                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2895         else
2896                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2897
2898         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2899         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2900         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2901
2902         /* enable status unit */
2903         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2904
2905         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2906         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2907         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2908 }
2909
2910 static void sky2_restart(struct work_struct *work)
2911 {
2912         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
2913         struct net_device *dev;
2914         int i, err;
2915
2916         rtnl_lock();
2917         sky2_write32(hw, B0_IMSK, 0);
2918         sky2_read32(hw, B0_IMSK);
2919
2920         netif_poll_disable(hw->dev[0]);
2921
2922         for (i = 0; i < hw->ports; i++) {
2923                 dev = hw->dev[i];
2924                 if (netif_running(dev))
2925                         sky2_down(dev);
2926         }
2927
2928         sky2_reset(hw);
2929         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
2930         netif_poll_enable(hw->dev[0]);
2931
2932         for (i = 0; i < hw->ports; i++) {
2933                 dev = hw->dev[i];
2934                 if (netif_running(dev)) {
2935                         err = sky2_up(dev);
2936                         if (err) {
2937                                 printk(KERN_INFO PFX "%s: could not restart %d\n",
2938                                        dev->name, err);
2939                                 dev_close(dev);
2940                         }
2941                 }
2942         }
2943
2944         rtnl_unlock();
2945 }
2946
2947 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
2948 {
2949         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
2950 }
2951
2952 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2953 {
2954         const struct sky2_port *sky2 = netdev_priv(dev);
2955
2956         wol->supported = sky2_wol_supported(sky2->hw);
2957         wol->wolopts = sky2->wol;
2958 }
2959
2960 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2961 {
2962         struct sky2_port *sky2 = netdev_priv(dev);
2963         struct sky2_hw *hw = sky2->hw;
2964
2965         if (wol->wolopts & ~sky2_wol_supported(sky2->hw))
2966                 return -EOPNOTSUPP;
2967
2968         sky2->wol = wol->wolopts;
2969
2970         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
2971             hw->chip_id == CHIP_ID_YUKON_EX ||
2972             hw->chip_id == CHIP_ID_YUKON_FE_P)
2973                 sky2_write32(hw, B0_CTST, sky2->wol
2974                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
2975
2976         if (!netif_running(dev))
2977                 sky2_wol_init(sky2);
2978         return 0;
2979 }
2980
2981 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2982 {
2983         if (sky2_is_copper(hw)) {
2984                 u32 modes = SUPPORTED_10baseT_Half
2985                         | SUPPORTED_10baseT_Full
2986                         | SUPPORTED_100baseT_Half
2987                         | SUPPORTED_100baseT_Full
2988                         | SUPPORTED_Autoneg | SUPPORTED_TP;
2989
2990                 if (hw->flags & SKY2_HW_GIGABIT)
2991                         modes |= SUPPORTED_1000baseT_Half
2992                                 | SUPPORTED_1000baseT_Full;
2993                 return modes;
2994         } else
2995                 return  SUPPORTED_1000baseT_Half
2996                         | SUPPORTED_1000baseT_Full
2997                         | SUPPORTED_Autoneg
2998                         | SUPPORTED_FIBRE;
2999 }
3000
3001 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3002 {
3003         struct sky2_port *sky2 = netdev_priv(dev);
3004         struct sky2_hw *hw = sky2->hw;
3005
3006         ecmd->transceiver = XCVR_INTERNAL;
3007         ecmd->supported = sky2_supported_modes(hw);
3008         ecmd->phy_address = PHY_ADDR_MARV;
3009         if (sky2_is_copper(hw)) {
3010                 ecmd->port = PORT_TP;
3011                 ecmd->speed = sky2->speed;
3012         } else {
3013                 ecmd->speed = SPEED_1000;
3014                 ecmd->port = PORT_FIBRE;
3015         }
3016
3017         ecmd->advertising = sky2->advertising;
3018         ecmd->autoneg = sky2->autoneg;
3019         ecmd->duplex = sky2->duplex;
3020         return 0;
3021 }
3022
3023 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3024 {
3025         struct sky2_port *sky2 = netdev_priv(dev);
3026         const struct sky2_hw *hw = sky2->hw;
3027         u32 supported = sky2_supported_modes(hw);
3028
3029         if (ecmd->autoneg == AUTONEG_ENABLE) {
3030                 ecmd->advertising = supported;
3031                 sky2->duplex = -1;
3032                 sky2->speed = -1;
3033         } else {
3034                 u32 setting;
3035
3036                 switch (ecmd->speed) {
3037                 case SPEED_1000:
3038                         if (ecmd->duplex == DUPLEX_FULL)
3039                                 setting = SUPPORTED_1000baseT_Full;
3040                         else if (ecmd->duplex == DUPLEX_HALF)
3041                                 setting = SUPPORTED_1000baseT_Half;
3042                         else
3043                                 return -EINVAL;
3044                         break;
3045                 case SPEED_100:
3046                         if (ecmd->duplex == DUPLEX_FULL)
3047                                 setting = SUPPORTED_100baseT_Full;
3048                         else if (ecmd->duplex == DUPLEX_HALF)
3049                                 setting = SUPPORTED_100baseT_Half;
3050                         else
3051                                 return -EINVAL;
3052                         break;
3053
3054                 case SPEED_10:
3055                         if (ecmd->duplex == DUPLEX_FULL)
3056                                 setting = SUPPORTED_10baseT_Full;
3057                         else if (ecmd->duplex == DUPLEX_HALF)
3058                                 setting = SUPPORTED_10baseT_Half;
3059                         else
3060                                 return -EINVAL;
3061                         break;
3062                 default:
3063                         return -EINVAL;
3064                 }
3065
3066                 if ((setting & supported) == 0)
3067                         return -EINVAL;
3068
3069                 sky2->speed = ecmd->speed;
3070                 sky2->duplex = ecmd->duplex;
3071         }
3072
3073         sky2->autoneg = ecmd->autoneg;
3074         sky2->advertising = ecmd->advertising;
3075
3076         if (netif_running(dev)) {
3077                 sky2_phy_reinit(sky2);
3078                 sky2_set_multicast(dev);
3079         }
3080
3081         return 0;
3082 }
3083
3084 static void sky2_get_drvinfo(struct net_device *dev,
3085                              struct ethtool_drvinfo *info)
3086 {
3087         struct sky2_port *sky2 = netdev_priv(dev);
3088
3089         strcpy(info->driver, DRV_NAME);
3090         strcpy(info->version, DRV_VERSION);
3091         strcpy(info->fw_version, "N/A");
3092         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3093 }
3094
3095 static const struct sky2_stat {
3096         char name[ETH_GSTRING_LEN];
3097         u16 offset;
3098 } sky2_stats[] = {
3099         { "tx_bytes",      GM_TXO_OK_HI },
3100         { "rx_bytes",      GM_RXO_OK_HI },
3101         { "tx_broadcast",  GM_TXF_BC_OK },
3102         { "rx_broadcast",  GM_RXF_BC_OK },
3103         { "tx_multicast",  GM_TXF_MC_OK },
3104         { "rx_multicast",  GM_RXF_MC_OK },
3105         { "tx_unicast",    GM_TXF_UC_OK },
3106         { "rx_unicast",    GM_RXF_UC_OK },
3107         { "tx_mac_pause",  GM_TXF_MPAUSE },
3108         { "rx_mac_pause",  GM_RXF_MPAUSE },
3109         { "collisions",    GM_TXF_COL },
3110         { "late_collision",GM_TXF_LAT_COL },
3111         { "aborted",       GM_TXF_ABO_COL },
3112         { "single_collisions", GM_TXF_SNG_COL },
3113         { "multi_collisions", GM_TXF_MUL_COL },
3114
3115         { "rx_short",      GM_RXF_SHT },
3116         { "rx_runt",       GM_RXE_FRAG },
3117         { "rx_64_byte_packets", GM_RXF_64B },
3118         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3119         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3120         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3121         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3122         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3123         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3124         { "rx_too_long",   GM_RXF_LNG_ERR },
3125         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3126         { "rx_jabber",     GM_RXF_JAB_PKT },
3127         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3128
3129         { "tx_64_byte_packets", GM_TXF_64B },
3130         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3131         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3132         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3133         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3134         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3135         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3136         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3137 };
3138
3139 static u32 sky2_get_rx_csum(struct net_device *dev)
3140 {
3141         struct sky2_port *sky2 = netdev_priv(dev);
3142
3143         return sky2->rx_csum;
3144 }
3145
3146 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3147 {
3148         struct sky2_port *sky2 = netdev_priv(dev);
3149
3150         sky2->rx_csum = data;
3151
3152         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3153                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3154
3155         return 0;
3156 }
3157
3158 static u32 sky2_get_msglevel(struct net_device *netdev)
3159 {
3160         struct sky2_port *sky2 = netdev_priv(netdev);
3161         return sky2->msg_enable;
3162 }
3163
3164 static int sky2_nway_reset(struct net_device *dev)
3165 {
3166         struct sky2_port *sky2 = netdev_priv(dev);
3167
3168         if (!netif_running(dev) || sky2->autoneg != AUTONEG_ENABLE)
3169                 return -EINVAL;
3170
3171         sky2_phy_reinit(sky2);
3172         sky2_set_multicast(dev);
3173
3174         return 0;
3175 }
3176
3177 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3178 {
3179         struct sky2_hw *hw = sky2->hw;
3180         unsigned port = sky2->port;
3181         int i;
3182
3183         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3184             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3185         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3186             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3187
3188         for (i = 2; i < count; i++)
3189                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3190 }
3191
3192 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3193 {
3194         struct sky2_port *sky2 = netdev_priv(netdev);
3195         sky2->msg_enable = value;
3196 }
3197
3198 static int sky2_get_stats_count(struct net_device *dev)
3199 {
3200         return ARRAY_SIZE(sky2_stats);
3201 }
3202
3203 static void sky2_get_ethtool_stats(struct net_device *dev,
3204                                    struct ethtool_stats *stats, u64 * data)
3205 {
3206         struct sky2_port *sky2 = netdev_priv(dev);
3207
3208         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3209 }
3210
3211 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3212 {
3213         int i;
3214
3215         switch (stringset) {
3216         case ETH_SS_STATS:
3217                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3218                         memcpy(data + i * ETH_GSTRING_LEN,
3219                                sky2_stats[i].name, ETH_GSTRING_LEN);
3220                 break;
3221         }
3222 }
3223
3224 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
3225 {
3226         struct sky2_port *sky2 = netdev_priv(dev);
3227         return &sky2->net_stats;
3228 }
3229
3230 static int sky2_set_mac_address(struct net_device *dev, void *p)
3231 {
3232         struct sky2_port *sky2 = netdev_priv(dev);
3233         struct sky2_hw *hw = sky2->hw;
3234         unsigned port = sky2->port;
3235         const struct sockaddr *addr = p;
3236
3237         if (!is_valid_ether_addr(addr->sa_data))
3238                 return -EADDRNOTAVAIL;
3239
3240         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3241         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3242                     dev->dev_addr, ETH_ALEN);
3243         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3244                     dev->dev_addr, ETH_ALEN);
3245
3246         /* virtual address for data */
3247         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3248
3249         /* physical address: used for pause frames */
3250         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3251
3252         return 0;
3253 }
3254
3255 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3256 {
3257         u32 bit;
3258
3259         bit = ether_crc(ETH_ALEN, addr) & 63;
3260         filter[bit >> 3] |= 1 << (bit & 7);
3261 }
3262
3263 static void sky2_set_multicast(struct net_device *dev)
3264 {
3265         struct sky2_port *sky2 = netdev_priv(dev);
3266         struct sky2_hw *hw = sky2->hw;
3267         unsigned port = sky2->port;
3268         struct dev_mc_list *list = dev->mc_list;
3269         u16 reg;
3270         u8 filter[8];
3271         int rx_pause;
3272         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3273
3274         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3275         memset(filter, 0, sizeof(filter));
3276
3277         reg = gma_read16(hw, port, GM_RX_CTRL);
3278         reg |= GM_RXCR_UCF_ENA;
3279
3280         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3281                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3282         else if (dev->flags & IFF_ALLMULTI)
3283                 memset(filter, 0xff, sizeof(filter));
3284         else if (dev->mc_count == 0 && !rx_pause)
3285                 reg &= ~GM_RXCR_MCF_ENA;
3286         else {
3287                 int i;
3288                 reg |= GM_RXCR_MCF_ENA;
3289
3290                 if (rx_pause)
3291                         sky2_add_filter(filter, pause_mc_addr);
3292
3293                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3294                         sky2_add_filter(filter, list->dmi_addr);
3295         }
3296
3297         gma_write16(hw, port, GM_MC_ADDR_H1,
3298                     (u16) filter[0] | ((u16) filter[1] << 8));
3299         gma_write16(hw, port, GM_MC_ADDR_H2,
3300                     (u16) filter[2] | ((u16) filter[3] << 8));
3301         gma_write16(hw, port, GM_MC_ADDR_H3,
3302                     (u16) filter[4] | ((u16) filter[5] << 8));
3303         gma_write16(hw, port, GM_MC_ADDR_H4,
3304                     (u16) filter[6] | ((u16) filter[7] << 8));
3305
3306         gma_write16(hw, port, GM_RX_CTRL, reg);
3307 }
3308
3309 /* Can have one global because blinking is controlled by
3310  * ethtool and that is always under RTNL mutex
3311  */
3312 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
3313 {
3314         u16 pg;
3315
3316         switch (hw->chip_id) {
3317         case CHIP_ID_YUKON_XL:
3318                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3319                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3320                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3321                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
3322                                    PHY_M_LEDC_INIT_CTRL(7) |
3323                                    PHY_M_LEDC_STA1_CTRL(7) |
3324                                    PHY_M_LEDC_STA0_CTRL(7))
3325                              : 0);
3326
3327                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3328                 break;
3329
3330         default:
3331                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
3332                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3333                              on ? PHY_M_LED_ALL : 0);
3334         }
3335 }
3336
3337 /* blink LED's for finding board */
3338 static int sky2_phys_id(struct net_device *dev, u32 data)
3339 {
3340         struct sky2_port *sky2 = netdev_priv(dev);
3341         struct sky2_hw *hw = sky2->hw;
3342         unsigned port = sky2->port;
3343         u16 ledctrl, ledover = 0;
3344         long ms;
3345         int interrupted;
3346         int onoff = 1;
3347
3348         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
3349                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
3350         else
3351                 ms = data * 1000;
3352
3353         /* save initial values */
3354         spin_lock_bh(&sky2->phy_lock);
3355         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3356                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3357                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3358                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
3359                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3360         } else {
3361                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
3362                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
3363         }
3364
3365         interrupted = 0;
3366         while (!interrupted && ms > 0) {
3367                 sky2_led(hw, port, onoff);
3368                 onoff = !onoff;
3369
3370                 spin_unlock_bh(&sky2->phy_lock);
3371                 interrupted = msleep_interruptible(250);
3372                 spin_lock_bh(&sky2->phy_lock);
3373
3374                 ms -= 250;
3375         }
3376
3377         /* resume regularly scheduled programming */
3378         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3379                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3380                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3381                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
3382                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3383         } else {
3384                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
3385                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
3386         }
3387         spin_unlock_bh(&sky2->phy_lock);
3388
3389         return 0;
3390 }
3391
3392 static void sky2_get_pauseparam(struct net_device *dev,
3393                                 struct ethtool_pauseparam *ecmd)
3394 {
3395         struct sky2_port *sky2 = netdev_priv(dev);
3396
3397         switch (sky2->flow_mode) {
3398         case FC_NONE:
3399                 ecmd->tx_pause = ecmd->rx_pause = 0;
3400                 break;
3401         case FC_TX:
3402                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3403                 break;
3404         case FC_RX:
3405                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3406                 break;
3407         case FC_BOTH:
3408                 ecmd->tx_pause = ecmd->rx_pause = 1;
3409         }
3410
3411         ecmd->autoneg = sky2->autoneg;
3412 }
3413
3414 static int sky2_set_pauseparam(struct net_device *dev,
3415                                struct ethtool_pauseparam *ecmd)
3416 {
3417         struct sky2_port *sky2 = netdev_priv(dev);
3418
3419         sky2->autoneg = ecmd->autoneg;
3420         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3421
3422         if (netif_running(dev))
3423                 sky2_phy_reinit(sky2);
3424
3425         return 0;
3426 }
3427
3428 static int sky2_get_coalesce(struct net_device *dev,
3429                              struct ethtool_coalesce *ecmd)
3430 {
3431         struct sky2_port *sky2 = netdev_priv(dev);
3432         struct sky2_hw *hw = sky2->hw;
3433
3434         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3435                 ecmd->tx_coalesce_usecs = 0;
3436         else {
3437                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3438                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3439         }
3440         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3441
3442         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3443                 ecmd->rx_coalesce_usecs = 0;
3444         else {
3445                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3446                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3447         }
3448         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3449
3450         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3451                 ecmd->rx_coalesce_usecs_irq = 0;
3452         else {
3453                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3454                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3455         }
3456
3457         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3458
3459         return 0;
3460 }
3461
3462 /* Note: this affect both ports */
3463 static int sky2_set_coalesce(struct net_device *dev,
3464                              struct ethtool_coalesce *ecmd)
3465 {
3466         struct sky2_port *sky2 = netdev_priv(dev);
3467         struct sky2_hw *hw = sky2->hw;
3468         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3469
3470         if (ecmd->tx_coalesce_usecs > tmax ||
3471             ecmd->rx_coalesce_usecs > tmax ||
3472             ecmd->rx_coalesce_usecs_irq > tmax)
3473                 return -EINVAL;
3474
3475         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
3476                 return -EINVAL;
3477         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3478                 return -EINVAL;
3479         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3480                 return -EINVAL;
3481
3482         if (ecmd->tx_coalesce_usecs == 0)
3483                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3484         else {
3485                 sky2_write32(hw, STAT_TX_TIMER_INI,
3486                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3487                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3488         }
3489         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3490
3491         if (ecmd->rx_coalesce_usecs == 0)
3492                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3493         else {
3494                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3495                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3496                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3497         }
3498         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3499
3500         if (ecmd->rx_coalesce_usecs_irq == 0)
3501                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3502         else {
3503                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3504                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3505                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3506         }
3507         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3508         return 0;
3509 }
3510
3511 static void sky2_get_ringparam(struct net_device *dev,
3512                                struct ethtool_ringparam *ering)
3513 {
3514         struct sky2_port *sky2 = netdev_priv(dev);
3515
3516         ering->rx_max_pending = RX_MAX_PENDING;
3517         ering->rx_mini_max_pending = 0;
3518         ering->rx_jumbo_max_pending = 0;
3519         ering->tx_max_pending = TX_RING_SIZE - 1;
3520
3521         ering->rx_pending = sky2->rx_pending;
3522         ering->rx_mini_pending = 0;
3523         ering->rx_jumbo_pending = 0;
3524         ering->tx_pending = sky2->tx_pending;
3525 }
3526
3527 static int sky2_set_ringparam(struct net_device *dev,
3528                               struct ethtool_ringparam *ering)
3529 {
3530         struct sky2_port *sky2 = netdev_priv(dev);
3531         int err = 0;
3532
3533         if (ering->rx_pending > RX_MAX_PENDING ||
3534             ering->rx_pending < 8 ||
3535             ering->tx_pending < MAX_SKB_TX_LE ||
3536             ering->tx_pending > TX_RING_SIZE - 1)
3537                 return -EINVAL;
3538
3539         if (netif_running(dev))
3540                 sky2_down(dev);
3541
3542         sky2->rx_pending = ering->rx_pending;
3543         sky2->tx_pending = ering->tx_pending;
3544
3545         if (netif_running(dev)) {
3546                 err = sky2_up(dev);
3547                 if (err)
3548                         dev_close(dev);
3549                 else
3550                         sky2_set_multicast(dev);
3551         }
3552
3553         return err;
3554 }
3555
3556 static int sky2_get_regs_len(struct net_device *dev)
3557 {
3558         return 0x4000;
3559 }
3560
3561 /*
3562  * Returns copy of control register region
3563  * Note: ethtool_get_regs always provides full size (16k) buffer
3564  */
3565 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3566                           void *p)
3567 {
3568         const struct sky2_port *sky2 = netdev_priv(dev);
3569         const void __iomem *io = sky2->hw->regs;
3570
3571         regs->version = 1;
3572         memset(p, 0, regs->len);
3573
3574         memcpy_fromio(p, io, B3_RAM_ADDR);
3575
3576         /* skip diagnostic ram region */
3577         memcpy_fromio(p + B3_RI_WTO_R1, io + B3_RI_WTO_R1, 0x2000 - B3_RI_WTO_R1);
3578
3579         /* copy GMAC registers */
3580         memcpy_fromio(p + BASE_GMAC_1, io + BASE_GMAC_1, 0x1000);
3581         if (sky2->hw->ports > 1)
3582                 memcpy_fromio(p + BASE_GMAC_2, io + BASE_GMAC_2, 0x1000);
3583
3584 }
3585
3586 /* In order to do Jumbo packets on these chips, need to turn off the
3587  * transmit store/forward. Therefore checksum offload won't work.
3588  */
3589 static int no_tx_offload(struct net_device *dev)
3590 {
3591         const struct sky2_port *sky2 = netdev_priv(dev);
3592         const struct sky2_hw *hw = sky2->hw;
3593
3594         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3595 }
3596
3597 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3598 {
3599         if (data && no_tx_offload(dev))
3600                 return -EINVAL;
3601
3602         return ethtool_op_set_tx_csum(dev, data);
3603 }
3604
3605
3606 static int sky2_set_tso(struct net_device *dev, u32 data)
3607 {
3608         if (data && no_tx_offload(dev))
3609                 return -EINVAL;
3610
3611         return ethtool_op_set_tso(dev, data);
3612 }
3613
3614 static int sky2_get_eeprom_len(struct net_device *dev)
3615 {
3616         struct sky2_port *sky2 = netdev_priv(dev);
3617         u16 reg2;
3618
3619         reg2 = sky2_pci_read32(sky2->hw, PCI_DEV_REG2);
3620         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3621 }
3622
3623 static u32 sky2_vpd_read(struct sky2_hw *hw, int cap, u16 offset)
3624 {
3625         sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset);
3626
3627         while (!(sky2_pci_read16(hw, cap + PCI_VPD_ADDR) & PCI_VPD_ADDR_F))
3628                         cpu_relax();
3629         return sky2_pci_read32(hw, cap + PCI_VPD_DATA);
3630 }
3631
3632 static void sky2_vpd_write(struct sky2_hw *hw, int cap, u16 offset, u32 val)
3633 {
3634         sky2_pci_write32(hw, cap + PCI_VPD_DATA, val);
3635         sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3636         do {
3637                 cpu_relax();
3638         } while (sky2_pci_read16(hw, cap + PCI_VPD_ADDR) & PCI_VPD_ADDR_F);
3639 }
3640
3641 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3642                            u8 *data)
3643 {
3644         struct sky2_port *sky2 = netdev_priv(dev);
3645         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3646         int length = eeprom->len;
3647         u16 offset = eeprom->offset;
3648
3649         if (!cap)
3650                 return -EINVAL;
3651
3652         eeprom->magic = SKY2_EEPROM_MAGIC;
3653
3654         while (length > 0) {
3655                 u32 val = sky2_vpd_read(sky2->hw, cap, offset);
3656                 int n = min_t(int, length, sizeof(val));
3657
3658                 memcpy(data, &val, n);
3659                 length -= n;
3660                 data += n;
3661                 offset += n;
3662         }
3663         return 0;
3664 }
3665
3666 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3667                            u8 *data)
3668 {
3669         struct sky2_port *sky2 = netdev_priv(dev);
3670         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3671         int length = eeprom->len;
3672         u16 offset = eeprom->offset;
3673
3674         if (!cap)
3675                 return -EINVAL;
3676
3677         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3678                 return -EINVAL;
3679
3680         while (length > 0) {
3681                 u32 val;
3682                 int n = min_t(int, length, sizeof(val));
3683
3684                 if (n < sizeof(val))
3685                         val = sky2_vpd_read(sky2->hw, cap, offset);
3686                 memcpy(&val, data, n);
3687
3688                 sky2_vpd_write(sky2->hw, cap, offset, val);
3689
3690                 length -= n;
3691                 data += n;
3692                 offset += n;
3693         }
3694         return 0;
3695 }
3696
3697
3698 static const struct ethtool_ops sky2_ethtool_ops = {
3699         .get_settings   = sky2_get_settings,
3700         .set_settings   = sky2_set_settings,
3701         .get_drvinfo    = sky2_get_drvinfo,
3702         .get_wol        = sky2_get_wol,
3703         .set_wol        = sky2_set_wol,
3704         .get_msglevel   = sky2_get_msglevel,
3705         .set_msglevel   = sky2_set_msglevel,
3706         .nway_reset     = sky2_nway_reset,
3707         .get_regs_len   = sky2_get_regs_len,
3708         .get_regs       = sky2_get_regs,
3709         .get_link       = ethtool_op_get_link,
3710         .get_eeprom_len = sky2_get_eeprom_len,
3711         .get_eeprom     = sky2_get_eeprom,
3712         .set_eeprom     = sky2_set_eeprom,
3713         .get_sg         = ethtool_op_get_sg,
3714         .set_sg         = ethtool_op_set_sg,
3715         .get_tx_csum    = ethtool_op_get_tx_csum,
3716         .set_tx_csum    = sky2_set_tx_csum,
3717         .get_tso        = ethtool_op_get_tso,
3718         .set_tso        = sky2_set_tso,
3719         .get_rx_csum    = sky2_get_rx_csum,
3720         .set_rx_csum    = sky2_set_rx_csum,
3721         .get_strings    = sky2_get_strings,
3722         .get_coalesce   = sky2_get_coalesce,
3723         .set_coalesce   = sky2_set_coalesce,
3724         .get_ringparam  = sky2_get_ringparam,
3725         .set_ringparam  = sky2_set_ringparam,
3726         .get_pauseparam = sky2_get_pauseparam,
3727         .set_pauseparam = sky2_set_pauseparam,
3728         .phys_id        = sky2_phys_id,
3729         .get_stats_count = sky2_get_stats_count,
3730         .get_ethtool_stats = sky2_get_ethtool_stats,
3731 };
3732
3733 #ifdef CONFIG_SKY2_DEBUG
3734
3735 static struct dentry *sky2_debug;
3736
3737 static int sky2_debug_show(struct seq_file *seq, void *v)
3738 {
3739         struct net_device *dev = seq->private;
3740         const struct sky2_port *sky2 = netdev_priv(dev);
3741         const struct sky2_hw *hw = sky2->hw;
3742         unsigned port = sky2->port;
3743         unsigned idx, last;
3744         int sop;
3745
3746         if (!netif_running(dev))
3747                 return -ENETDOWN;
3748
3749         seq_printf(seq, "IRQ src=%x mask=%x control=%x\n",
3750                    sky2_read32(hw, B0_ISRC),
3751                    sky2_read32(hw, B0_IMSK),
3752                    sky2_read32(hw, B0_Y2_SP_ICR));
3753
3754         netif_poll_disable(hw->dev[0]);
3755         last = sky2_read16(hw, STAT_PUT_IDX);
3756
3757         if (hw->st_idx == last)
3758                 seq_puts(seq, "Status ring (empty)\n");
3759         else {
3760                 seq_puts(seq, "Status ring\n");
3761                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
3762                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
3763                         const struct sky2_status_le *le = hw->st_le + idx;
3764                         seq_printf(seq, "[%d] %#x %d %#x\n",
3765                                    idx, le->opcode, le->length, le->status);
3766                 }
3767                 seq_puts(seq, "\n");
3768         }
3769
3770         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
3771                    sky2->tx_cons, sky2->tx_prod,
3772                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
3773                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
3774
3775         /* Dump contents of tx ring */
3776         sop = 1;
3777         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < TX_RING_SIZE;
3778              idx = RING_NEXT(idx, TX_RING_SIZE)) {
3779                 const struct sky2_tx_le *le = sky2->tx_le + idx;
3780                 u32 a = le32_to_cpu(le->addr);
3781
3782                 if (sop)
3783                         seq_printf(seq, "%u:", idx);
3784                 sop = 0;
3785
3786                 switch(le->opcode & ~HW_OWNER) {
3787                 case OP_ADDR64:
3788                         seq_printf(seq, " %#x:", a);
3789                         break;
3790                 case OP_LRGLEN:
3791                         seq_printf(seq, " mtu=%d", a);
3792                         break;
3793                 case OP_VLAN:
3794                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
3795                         break;
3796                 case OP_TCPLISW:
3797                         seq_printf(seq, " csum=%#x", a);
3798                         break;
3799                 case OP_LARGESEND:
3800                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
3801                         break;
3802                 case OP_PACKET:
3803                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
3804                         break;
3805                 case OP_BUFFER:
3806                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
3807                         break;
3808                 default:
3809                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
3810                                    a, le16_to_cpu(le->length));
3811                 }
3812
3813                 if (le->ctrl & EOP) {
3814                         seq_putc(seq, '\n');
3815                         sop = 1;
3816                 }
3817         }
3818
3819         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
3820                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
3821                    last = sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
3822                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
3823
3824         netif_poll_enable(hw->dev[0]);
3825         return 0;
3826 }
3827
3828 static int sky2_debug_open(struct inode *inode, struct file *file)
3829 {
3830         return single_open(file, sky2_debug_show, inode->i_private);
3831 }
3832
3833 static const struct file_operations sky2_debug_fops = {
3834         .owner          = THIS_MODULE,
3835         .open           = sky2_debug_open,
3836         .read           = seq_read,
3837         .llseek         = seq_lseek,
3838         .release        = single_release,
3839 };
3840
3841 /*
3842  * Use network device events to create/remove/rename
3843  * debugfs file entries
3844  */
3845 static int sky2_device_event(struct notifier_block *unused,
3846                              unsigned long event, void *ptr)
3847 {
3848         struct net_device *dev = ptr;
3849
3850         if (dev->open == sky2_up) {
3851                 struct sky2_port *sky2 = netdev_priv(dev);
3852
3853                 switch(event) {
3854                 case NETDEV_CHANGENAME:
3855                         if (!netif_running(dev))
3856                                 break;
3857                         /* fallthrough */
3858                 case NETDEV_DOWN:
3859                 case NETDEV_GOING_DOWN:
3860                         if (sky2->debugfs) {
3861                                 printk(KERN_DEBUG PFX "%s: remove debugfs\n",
3862                                        dev->name);
3863                                 debugfs_remove(sky2->debugfs);
3864                                 sky2->debugfs = NULL;
3865                         }
3866
3867                         if (event != NETDEV_CHANGENAME)
3868                                 break;
3869                         /* fallthrough for changename */
3870                 case NETDEV_UP:
3871                         if (sky2_debug) {
3872                                 struct dentry *d;
3873                                 d = debugfs_create_file(dev->name, S_IRUGO,
3874                                                         sky2_debug, dev,
3875                                                         &sky2_debug_fops);
3876                                 if (d == NULL || IS_ERR(d))
3877                                         printk(KERN_INFO PFX
3878                                                "%s: debugfs create failed\n",
3879                                                dev->name);
3880                                 else
3881                                         sky2->debugfs = d;
3882                         }
3883                         break;
3884                 }
3885         }
3886
3887         return NOTIFY_DONE;
3888 }
3889
3890 static struct notifier_block sky2_notifier = {
3891         .notifier_call = sky2_device_event,
3892 };
3893
3894
3895 static __init void sky2_debug_init(void)
3896 {
3897         struct dentry *ent;
3898
3899         ent = debugfs_create_dir("sky2", NULL);
3900         if (!ent || IS_ERR(ent))
3901                 return;
3902
3903         sky2_debug = ent;
3904         register_netdevice_notifier(&sky2_notifier);
3905 }
3906
3907 static __exit void sky2_debug_cleanup(void)
3908 {
3909         if (sky2_debug) {
3910                 unregister_netdevice_notifier(&sky2_notifier);
3911                 debugfs_remove(sky2_debug);
3912                 sky2_debug = NULL;
3913         }
3914 }
3915
3916 #else
3917 #define sky2_debug_init()
3918 #define sky2_debug_cleanup()
3919 #endif
3920
3921
3922 /* Initialize network device */
3923 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3924                                                      unsigned port,
3925                                                      int highmem, int wol)
3926 {
3927         struct sky2_port *sky2;
3928         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3929
3930         if (!dev) {
3931                 dev_err(&hw->pdev->dev, "etherdev alloc failed");
3932                 return NULL;
3933         }
3934
3935         SET_MODULE_OWNER(dev);
3936         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3937         dev->irq = hw->pdev->irq;
3938         dev->open = sky2_up;
3939         dev->stop = sky2_down;
3940         dev->do_ioctl = sky2_ioctl;
3941         dev->hard_start_xmit = sky2_xmit_frame;
3942         dev->get_stats = sky2_get_stats;
3943         dev->set_multicast_list = sky2_set_multicast;
3944         dev->set_mac_address = sky2_set_mac_address;
3945         dev->change_mtu = sky2_change_mtu;
3946         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3947         dev->tx_timeout = sky2_tx_timeout;
3948         dev->watchdog_timeo = TX_WATCHDOG;
3949         if (port == 0)
3950                 dev->poll = sky2_poll;
3951         dev->weight = NAPI_WEIGHT;
3952 #ifdef CONFIG_NET_POLL_CONTROLLER
3953         /* Network console (only works on port 0)
3954          * because netpoll makes assumptions about NAPI
3955          */
3956         if (port == 0)
3957                 dev->poll_controller = sky2_netpoll;
3958 #endif
3959
3960         sky2 = netdev_priv(dev);
3961         sky2->netdev = dev;
3962         sky2->hw = hw;
3963         sky2->msg_enable = netif_msg_init(debug, default_msg);
3964
3965         /* Auto speed and flow control */
3966         sky2->autoneg = AUTONEG_ENABLE;
3967         sky2->flow_mode = FC_BOTH;
3968
3969         sky2->duplex = -1;
3970         sky2->speed = -1;
3971         sky2->advertising = sky2_supported_modes(hw);
3972         sky2->rx_csum = 1;
3973         sky2->wol = wol;
3974
3975         spin_lock_init(&sky2->phy_lock);
3976         sky2->tx_pending = TX_DEF_PENDING;
3977         sky2->rx_pending = RX_DEF_PENDING;
3978
3979         hw->dev[port] = dev;
3980
3981         sky2->port = port;
3982
3983         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
3984         if (highmem)
3985                 dev->features |= NETIF_F_HIGHDMA;
3986
3987 #ifdef SKY2_VLAN_TAG_USED
3988         /* The workaround for FE+ status conflicts with VLAN tag detection. */
3989         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
3990               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
3991                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3992                 dev->vlan_rx_register = sky2_vlan_rx_register;
3993         }
3994 #endif
3995
3996         /* read the mac address */
3997         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3998         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3999
4000         return dev;
4001 }
4002
4003 static void __devinit sky2_show_addr(struct net_device *dev)
4004 {
4005         const struct sky2_port *sky2 = netdev_priv(dev);
4006
4007         if (netif_msg_probe(sky2))
4008                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
4009                        dev->name,
4010                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
4011                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
4012 }
4013
4014 /* Handle software interrupt used during MSI test */
4015 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4016 {
4017         struct sky2_hw *hw = dev_id;
4018         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4019
4020         if (status == 0)
4021                 return IRQ_NONE;
4022
4023         if (status & Y2_IS_IRQ_SW) {
4024                 hw->flags |= SKY2_HW_USE_MSI;
4025                 wake_up(&hw->msi_wait);
4026                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4027         }
4028         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4029
4030         return IRQ_HANDLED;
4031 }
4032
4033 /* Test interrupt path by forcing a a software IRQ */
4034 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4035 {
4036         struct pci_dev *pdev = hw->pdev;
4037         int err;
4038
4039         init_waitqueue_head (&hw->msi_wait);
4040
4041         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4042
4043         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4044         if (err) {
4045                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4046                 return err;
4047         }
4048
4049         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4050         sky2_read8(hw, B0_CTST);
4051
4052         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4053
4054         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4055                 /* MSI test failed, go back to INTx mode */
4056                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4057                          "switching to INTx mode.\n");
4058
4059                 err = -EOPNOTSUPP;
4060                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4061         }
4062
4063         sky2_write32(hw, B0_IMSK, 0);
4064         sky2_read32(hw, B0_IMSK);
4065
4066         free_irq(pdev->irq, hw);
4067
4068         return err;
4069 }
4070
4071 static int __devinit pci_wake_enabled(struct pci_dev *dev)
4072 {
4073         int pm  = pci_find_capability(dev, PCI_CAP_ID_PM);
4074         u16 value;
4075
4076         if (!pm)
4077                 return 0;
4078         if (pci_read_config_word(dev, pm + PCI_PM_CTRL, &value))
4079                 return 0;
4080         return value & PCI_PM_CTRL_PME_ENABLE;
4081 }
4082
4083 static int __devinit sky2_probe(struct pci_dev *pdev,
4084                                 const struct pci_device_id *ent)
4085 {
4086         struct net_device *dev;
4087         struct sky2_hw *hw;
4088         int err, using_dac = 0, wol_default;
4089
4090         err = pci_enable_device(pdev);
4091         if (err) {
4092                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4093                 goto err_out;
4094         }
4095
4096         err = pci_request_regions(pdev, DRV_NAME);
4097         if (err) {
4098                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4099                 goto err_out_disable;
4100         }
4101
4102         pci_set_master(pdev);
4103
4104         if (sizeof(dma_addr_t) > sizeof(u32) &&
4105             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
4106                 using_dac = 1;
4107                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
4108                 if (err < 0) {
4109                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4110                                 "for consistent allocations\n");
4111                         goto err_out_free_regions;
4112                 }
4113         } else {
4114                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
4115                 if (err) {
4116                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4117                         goto err_out_free_regions;
4118                 }
4119         }
4120
4121         wol_default = pci_wake_enabled(pdev) ? WAKE_MAGIC : 0;
4122
4123         err = -ENOMEM;
4124         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4125         if (!hw) {
4126                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4127                 goto err_out_free_regions;
4128         }
4129
4130         hw->pdev = pdev;
4131
4132         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4133         if (!hw->regs) {
4134                 dev_err(&pdev->dev, "cannot map device registers\n");
4135                 goto err_out_free_hw;
4136         }
4137
4138 #ifdef __BIG_ENDIAN
4139         /* The sk98lin vendor driver uses hardware byte swapping but
4140          * this driver uses software swapping.
4141          */
4142         {
4143                 u32 reg;
4144                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
4145                 reg &= ~PCI_REV_DESC;
4146                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
4147         }
4148 #endif
4149
4150         /* ring for status responses */
4151         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
4152                                          &hw->st_dma);
4153         if (!hw->st_le)
4154                 goto err_out_iounmap;
4155
4156         err = sky2_init(hw);
4157         if (err)
4158                 goto err_out_iounmap;
4159
4160         dev_info(&pdev->dev, "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
4161                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
4162                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
4163                hw->chip_id, hw->chip_rev);
4164
4165         sky2_reset(hw);
4166
4167         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4168         if (!dev) {
4169                 err = -ENOMEM;
4170                 goto err_out_free_pci;
4171         }
4172
4173         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4174                 err = sky2_test_msi(hw);
4175                 if (err == -EOPNOTSUPP)
4176                         pci_disable_msi(pdev);
4177                 else if (err)
4178                         goto err_out_free_netdev;
4179         }
4180
4181         err = register_netdev(dev);
4182         if (err) {
4183                 dev_err(&pdev->dev, "cannot register net device\n");
4184                 goto err_out_free_netdev;
4185         }
4186
4187         err = request_irq(pdev->irq, sky2_intr,
4188                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4189                           dev->name, hw);
4190         if (err) {
4191                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4192                 goto err_out_unregister;
4193         }
4194         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4195
4196         sky2_show_addr(dev);
4197
4198         if (hw->ports > 1) {
4199                 struct net_device *dev1;
4200
4201                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4202                 if (!dev1)
4203                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4204                 else if ((err = register_netdev(dev1))) {
4205                         dev_warn(&pdev->dev,
4206                                  "register of second port failed (%d)\n", err);
4207                         hw->dev[1] = NULL;
4208                         free_netdev(dev1);
4209                 } else
4210                         sky2_show_addr(dev1);
4211         }
4212
4213         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4214         INIT_WORK(&hw->restart_work, sky2_restart);
4215
4216         pci_set_drvdata(pdev, hw);
4217
4218         return 0;
4219
4220 err_out_unregister:
4221         if (hw->flags & SKY2_HW_USE_MSI)
4222                 pci_disable_msi(pdev);
4223         unregister_netdev(dev);
4224 err_out_free_netdev:
4225         free_netdev(dev);
4226 err_out_free_pci:
4227         sky2_write8(hw, B0_CTST, CS_RST_SET);
4228         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4229 err_out_iounmap:
4230         iounmap(hw->regs);
4231 err_out_free_hw:
4232         kfree(hw);
4233 err_out_free_regions:
4234         pci_release_regions(pdev);
4235 err_out_disable:
4236         pci_disable_device(pdev);
4237 err_out:
4238         pci_set_drvdata(pdev, NULL);
4239         return err;
4240 }
4241
4242 static void __devexit sky2_remove(struct pci_dev *pdev)
4243 {
4244         struct sky2_hw *hw = pci_get_drvdata(pdev);
4245         struct net_device *dev0, *dev1;
4246
4247         if (!hw)
4248                 return;
4249
4250         del_timer_sync(&hw->watchdog_timer);
4251
4252         flush_scheduled_work();
4253
4254         sky2_write32(hw, B0_IMSK, 0);
4255         synchronize_irq(hw->pdev->irq);
4256
4257         dev0 = hw->dev[0];
4258         dev1 = hw->dev[1];
4259         if (dev1)
4260                 unregister_netdev(dev1);
4261         unregister_netdev(dev0);
4262
4263         sky2_power_aux(hw);
4264
4265         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4266         sky2_write8(hw, B0_CTST, CS_RST_SET);
4267         sky2_read8(hw, B0_CTST);
4268
4269         free_irq(pdev->irq, hw);
4270         if (hw->flags & SKY2_HW_USE_MSI)
4271                 pci_disable_msi(pdev);
4272         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4273         pci_release_regions(pdev);
4274         pci_disable_device(pdev);
4275
4276         if (dev1)
4277                 free_netdev(dev1);
4278         free_netdev(dev0);
4279         iounmap(hw->regs);
4280         kfree(hw);
4281
4282         pci_set_drvdata(pdev, NULL);
4283 }
4284
4285 #ifdef CONFIG_PM
4286 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4287 {
4288         struct sky2_hw *hw = pci_get_drvdata(pdev);
4289         int i, wol = 0;
4290
4291         if (!hw)
4292                 return 0;
4293
4294         netif_poll_disable(hw->dev[0]);
4295
4296         for (i = 0; i < hw->ports; i++) {
4297                 struct net_device *dev = hw->dev[i];
4298                 struct sky2_port *sky2 = netdev_priv(dev);
4299
4300                 if (netif_running(dev))
4301                         sky2_down(dev);
4302
4303                 if (sky2->wol)
4304                         sky2_wol_init(sky2);
4305
4306                 wol |= sky2->wol;
4307         }
4308
4309         sky2_write32(hw, B0_IMSK, 0);
4310         sky2_power_aux(hw);
4311
4312         pci_save_state(pdev);
4313         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4314         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4315
4316         return 0;
4317 }
4318
4319 static int sky2_resume(struct pci_dev *pdev)
4320 {
4321         struct sky2_hw *hw = pci_get_drvdata(pdev);
4322         int i, err;
4323
4324         if (!hw)
4325                 return 0;
4326
4327         err = pci_set_power_state(pdev, PCI_D0);
4328         if (err)
4329                 goto out;
4330
4331         err = pci_restore_state(pdev);
4332         if (err)
4333                 goto out;
4334
4335         pci_enable_wake(pdev, PCI_D0, 0);
4336
4337         /* Re-enable all clocks */
4338         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4339             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4340             hw->chip_id == CHIP_ID_YUKON_FE_P)
4341                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
4342
4343         sky2_reset(hw);
4344
4345         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4346
4347         for (i = 0; i < hw->ports; i++) {
4348                 struct net_device *dev = hw->dev[i];
4349                 if (netif_running(dev)) {
4350                         err = sky2_up(dev);
4351                         if (err) {
4352                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
4353                                        dev->name, err);
4354                                 dev_close(dev);
4355                                 goto out;
4356                         }
4357
4358                         sky2_set_multicast(dev);
4359                 }
4360         }
4361
4362         netif_poll_enable(hw->dev[0]);
4363
4364         return 0;
4365 out:
4366         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4367         pci_disable_device(pdev);
4368         return err;
4369 }
4370 #endif
4371
4372 static void sky2_shutdown(struct pci_dev *pdev)
4373 {
4374         struct sky2_hw *hw = pci_get_drvdata(pdev);
4375         int i, wol = 0;
4376
4377         if (!hw)
4378                 return;
4379
4380         netif_poll_disable(hw->dev[0]);
4381
4382         for (i = 0; i < hw->ports; i++) {
4383                 struct net_device *dev = hw->dev[i];
4384                 struct sky2_port *sky2 = netdev_priv(dev);
4385
4386                 if (sky2->wol) {
4387                         wol = 1;
4388                         sky2_wol_init(sky2);
4389                 }
4390         }
4391
4392         if (wol)
4393                 sky2_power_aux(hw);
4394
4395         pci_enable_wake(pdev, PCI_D3hot, wol);
4396         pci_enable_wake(pdev, PCI_D3cold, wol);
4397
4398         pci_disable_device(pdev);
4399         pci_set_power_state(pdev, PCI_D3hot);
4400
4401 }
4402
4403 static struct pci_driver sky2_driver = {
4404         .name = DRV_NAME,
4405         .id_table = sky2_id_table,
4406         .probe = sky2_probe,
4407         .remove = __devexit_p(sky2_remove),
4408 #ifdef CONFIG_PM
4409         .suspend = sky2_suspend,
4410         .resume = sky2_resume,
4411 #endif
4412         .shutdown = sky2_shutdown,
4413 };
4414
4415 static int __init sky2_init_module(void)
4416 {
4417         sky2_debug_init();
4418         return pci_register_driver(&sky2_driver);
4419 }
4420
4421 static void __exit sky2_cleanup_module(void)
4422 {
4423         pci_unregister_driver(&sky2_driver);
4424         sky2_debug_cleanup();
4425 }
4426
4427 module_init(sky2_init_module);
4428 module_exit(sky2_cleanup_module);
4429
4430 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4431 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4432 MODULE_LICENSE("GPL");
4433 MODULE_VERSION(DRV_VERSION);