drivers/net/netxen/netxen_nic.h

   1 /*
   2  * Copyright (C) 2003 - 2006 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen,
  26  * 3965 Freedom Circle, Fourth floor,
  27  * Santa Clara, CA 95054
  28  */
  29
  30 #ifndef _NETXEN_NIC_H_
  31 #define _NETXEN_NIC_H_
  32
  33 #include <linux/module.h>
  34 #include <linux/kernel.h>
  35 #include <linux/types.h>
  36 #include <linux/compiler.h>
  37 #include <linux/slab.h>
  38 #include <linux/delay.h>
  39 #include <linux/init.h>
  40 #include <linux/ioport.h>
  41 #include <linux/pci.h>
  42 #include <linux/netdevice.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/ip.h>
  45 #include <linux/in.h>
  46 #include <linux/tcp.h>
  47 #include <linux/skbuff.h>
  48 #include <linux/version.h>
  49
  50 #include <linux/ethtool.h>
  51 #include <linux/mii.h>
  52 #include <linux/interrupt.h>
  53 #include <linux/timer.h>
  54
  55 #include <linux/mm.h>
  56 #include <linux/mman.h>
  57
  58 #include <asm/system.h>
  59 #include <asm/io.h>
  60 #include <asm/byteorder.h>
  61 #include <asm/uaccess.h>
  62 #include <asm/pgtable.h>
  63
  64 #include "netxen_nic_hw.h"
  65
  66 #define _NETXEN_NIC_LINUX_MAJOR 3
  67 #define _NETXEN_NIC_LINUX_MINOR 4
  68 #define _NETXEN_NIC_LINUX_SUBVERSION 2
  69 #define NETXEN_NIC_LINUX_VERSIONID  "3.4.2"
  70
  71 #define NUM_FLASH_SECTORS (64)
  72 #define FLASH_SECTOR_SIZE (64 * 1024)
  73 #define FLASH_TOTAL_SIZE  (NUM_FLASH_SECTORS * FLASH_SECTOR_SIZE)
  74
  75 #define PHAN_VENDOR_ID 0x4040
  76
  77 #define RCV_DESC_RINGSIZE       \
  78         (sizeof(struct rcv_desc) * adapter->max_rx_desc_count)
  79 #define STATUS_DESC_RINGSIZE    \
  80         (sizeof(struct status_desc)* adapter->max_rx_desc_count)
  81 #define LRO_DESC_RINGSIZE       \
  82         (sizeof(rcvDesc_t) * adapter->max_lro_rx_desc_count)
  83 #define TX_RINGSIZE     \
  84         (sizeof(struct netxen_cmd_buffer) * adapter->max_tx_desc_count)
  85 #define RCV_BUFFSIZE    \
  86         (sizeof(struct netxen_rx_buffer) * rcv_desc->max_rx_desc_count)
  87 #define find_diff_among(a,b,range) ((a)<=(b)?((b)-(a)):((b)+(range)-(a)))
  88
  89 #define NETXEN_NETDEV_STATUS            0x1
  90 #define NETXEN_RCV_PRODUCER_OFFSET      0
  91 #define NETXEN_RCV_PEG_DB_ID            2
  92 #define NETXEN_HOST_DUMMY_DMA_SIZE 1024
  93 #define FLASH_SUCCESS 0
  94
  95 #define ADDR_IN_WINDOW1(off)    \
  96         ((off > NETXEN_CRB_PCIX_HOST2) && (off < NETXEN_CRB_MAX)) ? 1 : 0
  97 /*
  98  * In netxen_nic_down(), we must wait for any pending callback requests into
  99  * netxen_watchdog_task() to complete; eg otherwise the watchdog_timer could be
 100  * reenabled right after it is deleted in netxen_nic_down(). FLUSH_SCHEDULED_WORK()
 101  * does this synchronization.
 102  *
 103  * Normally, schedule_work()/flush_scheduled_work() could have worked, but
 104  * netxen_nic_close() is invoked with kernel rtnl lock held. netif_carrier_off()
 105  * call in netxen_nic_close() triggers a schedule_work(&linkwatch_work), and a
 106  * subsequent call to flush_scheduled_work() in netxen_nic_down() would cause
 107  * linkwatch_event() to be executed which also attempts to acquire the rtnl
 108  * lock thus causing a deadlock.
 109  */
 110
 111 #define SCHEDULE_WORK(tp)       queue_work(netxen_workq, tp)
 112 #define FLUSH_SCHEDULED_WORK()  flush_workqueue(netxen_workq)
 113 extern struct workqueue_struct *netxen_workq;
 114
 115 /*
 116  * normalize a 64MB crb address to 32MB PCI window
 117  * To use NETXEN_CRB_NORMALIZE, window _must_ be set to 1
 118  */
 119 #define NETXEN_CRB_NORMAL(reg)  \
 120         ((reg) - NETXEN_CRB_PCIX_HOST2 + NETXEN_CRB_PCIX_HOST)
 121
 122 #define NETXEN_CRB_NORMALIZE(adapter, reg) \
 123         pci_base_offset(adapter, NETXEN_CRB_NORMAL(reg))
 124
 125 #define DB_NORMALIZE(adapter, off) \
 126         (adapter->ahw.db_base + (off))
 127
 128 #define NX_P2_C0                0x24
 129 #define NX_P2_C1                0x25
 130
 131 #define FIRST_PAGE_GROUP_START  0
 132 #define FIRST_PAGE_GROUP_END    0x100000
 133
 134 #define SECOND_PAGE_GROUP_START 0x6000000
 135 #define SECOND_PAGE_GROUP_END   0x68BC000
 136
 137 #define THIRD_PAGE_GROUP_START  0x70E4000
 138 #define THIRD_PAGE_GROUP_END    0x8000000
 139
 140 #define FIRST_PAGE_GROUP_SIZE  FIRST_PAGE_GROUP_END - FIRST_PAGE_GROUP_START
 141 #define SECOND_PAGE_GROUP_SIZE SECOND_PAGE_GROUP_END - SECOND_PAGE_GROUP_START
 142 #define THIRD_PAGE_GROUP_SIZE  THIRD_PAGE_GROUP_END - THIRD_PAGE_GROUP_START
 143
 144 #define MAX_RX_BUFFER_LENGTH            1760
 145 #define MAX_RX_JUMBO_BUFFER_LENGTH      8062
 146 #define MAX_RX_LRO_BUFFER_LENGTH        ((48*1024)-512)
 147 #define RX_DMA_MAP_LEN                  (MAX_RX_BUFFER_LENGTH - 2)
 148 #define RX_JUMBO_DMA_MAP_LEN    \
 149         (MAX_RX_JUMBO_BUFFER_LENGTH - 2)
 150 #define RX_LRO_DMA_MAP_LEN              (MAX_RX_LRO_BUFFER_LENGTH - 2)
 151 #define NETXEN_ROM_ROUNDUP              0x80000000ULL
 152
 153 /*
 154  * Maximum number of ring contexts
 155  */
 156 #define MAX_RING_CTX 1
 157
 158 /* Opcodes to be used with the commands */
 159 enum {
 160         TX_ETHER_PKT = 0x01,
 161 /* The following opcodes are for IP checksum    */
 162         TX_TCP_PKT,
 163         TX_UDP_PKT,
 164         TX_IP_PKT,
 165         TX_TCP_LSO,
 166         TX_IPSEC,
 167         TX_IPSEC_CMD
 168 };
 169
 170 /* The following opcodes are for internal consumption. */
 171 #define NETXEN_CONTROL_OP       0x10
 172 #define PEGNET_REQUEST          0x11
 173
 174 #define MAX_NUM_CARDS           4
 175
 176 #define MAX_BUFFERS_PER_CMD     32
 177
 178 /*
 179  * Following are the states of the Phantom. Phantom will set them and
 180  * Host will read to check if the fields are correct.
 181  */
 182 #define PHAN_INITIALIZE_START           0xff00
 183 #define PHAN_INITIALIZE_FAILED          0xffff
 184 #define PHAN_INITIALIZE_COMPLETE        0xff01
 185
 186 /* Host writes the following to notify that it has done the init-handshake */
 187 #define PHAN_INITIALIZE_ACK     0xf00f
 188
 189 #define NUM_RCV_DESC_RINGS      3       /* No of Rcv Descriptor contexts */
 190
 191 /* descriptor types */
 192 #define RCV_DESC_NORMAL         0x01
 193 #define RCV_DESC_JUMBO          0x02
 194 #define RCV_DESC_LRO            0x04
 195 #define RCV_DESC_NORMAL_CTXID   0
 196 #define RCV_DESC_JUMBO_CTXID    1
 197 #define RCV_DESC_LRO_CTXID      2
 198
 199 #define RCV_DESC_TYPE(ID) \
 200         ((ID == RCV_DESC_JUMBO_CTXID)   \
 201                 ? RCV_DESC_JUMBO        \
 202                 : ((ID == RCV_DESC_LRO_CTXID)   \
 203                         ? RCV_DESC_LRO :        \
 204                         (RCV_DESC_NORMAL)))
 205
 206 #define MAX_CMD_DESCRIPTORS             1024
 207 #define MAX_RCV_DESCRIPTORS             16384
 208 #define MAX_CMD_DESCRIPTORS_HOST        (MAX_CMD_DESCRIPTORS / 4)
 209 #define MAX_RCV_DESCRIPTORS_1G          (MAX_RCV_DESCRIPTORS / 4)
 210 #define MAX_JUMBO_RCV_DESCRIPTORS       1024
 211 #define MAX_LRO_RCV_DESCRIPTORS         64
 212 #define MAX_RCVSTATUS_DESCRIPTORS       MAX_RCV_DESCRIPTORS
 213 #define MAX_JUMBO_RCV_DESC      MAX_JUMBO_RCV_DESCRIPTORS
 214 #define MAX_RCV_DESC            MAX_RCV_DESCRIPTORS
 215 #define MAX_RCVSTATUS_DESC      MAX_RCV_DESCRIPTORS
 216 #define MAX_EPG_DESCRIPTORS     (MAX_CMD_DESCRIPTORS * 8)
 217 #define NUM_RCV_DESC            (MAX_RCV_DESC + MAX_JUMBO_RCV_DESCRIPTORS + \
 218                                  MAX_LRO_RCV_DESCRIPTORS)
 219 #define MIN_TX_COUNT    4096
 220 #define MIN_RX_COUNT    4096
 221 #define NETXEN_CTX_SIGNATURE    0xdee0
 222 #define NETXEN_RCV_PRODUCER(ringid)     (ringid)
 223 #define MAX_FRAME_SIZE  0x10000 /* 64K MAX size for LSO */
 224
 225 #define PHAN_PEG_RCV_INITIALIZED        0xff01
 226 #define PHAN_PEG_RCV_START_INITIALIZE   0xff00
 227
 228 #define get_next_index(index, length)   \
 229         (((index) + 1) & ((length) - 1))
 230
 231 #define get_index_range(index,length,count)     \
 232         (((index) + (count)) & ((length) - 1))
 233
 234 #define MPORT_SINGLE_FUNCTION_MODE 0x1111
 235 #define MPORT_MULTI_FUNCTION_MODE 0x2222
 236
 237 #include "netxen_nic_phan_reg.h"
 238 extern unsigned long long netxen_dma_mask;
 239 extern unsigned long last_schedule_time;
 240
 241 /*
 242  * NetXen host-peg signal message structure
 243  *
 244  *      Bit 0-1         : peg_id => 0x2 for tx and 01 for rx
 245  *      Bit 2           : priv_id => must be 1
 246  *      Bit 3-17        : count => for doorbell
 247  *      Bit 18-27       : ctx_id => Context id
 248  *      Bit 28-31       : opcode
 249  */
 250
 251 typedef u32 netxen_ctx_msg;
 252
 253 #define netxen_set_msg_peg_id(config_word, val) \
 254         ((config_word) &= ~3, (config_word) |= val & 3)
 255 #define netxen_set_msg_privid(config_word)      \
 256         ((config_word) |= 1 << 2)
 257 #define netxen_set_msg_count(config_word, val)  \
 258         ((config_word) &= ~(0x7fff<<3), (config_word) |= (val & 0x7fff) << 3)
 259 #define netxen_set_msg_ctxid(config_word, val)  \
 260         ((config_word) &= ~(0x3ff<<18), (config_word) |= (val & 0x3ff) << 18)
 261 #define netxen_set_msg_opcode(config_word, val) \
 262         ((config_word) &= ~(0xf<<28), (config_word) |= (val & 0xf) << 28)
 263
 264 struct netxen_rcv_context {
 265         __le64 rcv_ring_addr;
 266         __le32 rcv_ring_size;
 267         __le32 rsrvd;
 268 };
 269
 270 struct netxen_ring_ctx {
 271
 272         /* one command ring */
 273         __le64 cmd_consumer_offset;
 274         __le64 cmd_ring_addr;
 275         __le32 cmd_ring_size;
 276         __le32 rsrvd;
 277
 278         /* three receive rings */
 279         struct netxen_rcv_context rcv_ctx[3];
 280
 281         /* one status ring */
 282         __le64 sts_ring_addr;
 283         __le32 sts_ring_size;
 284
 285         __le32 ctx_id;
 286 } __attribute__ ((aligned(64)));
 287
 288 /*
 289  * Following data structures describe the descriptors that will be used.
 290  * Added fileds of tcpHdrSize and ipHdrSize, The driver needs to do it only when
 291  * we are doing LSO (above the 1500 size packet) only.
 292  */
 293
 294 /*
 295  * The size of reference handle been changed to 16 bits to pass the MSS fields
 296  * for the LSO packet
 297  */
 298
 299 #define FLAGS_CHECKSUM_ENABLED  0x01
 300 #define FLAGS_LSO_ENABLED       0x02
 301 #define FLAGS_IPSEC_SA_ADD      0x04
 302 #define FLAGS_IPSEC_SA_DELETE   0x08
 303 #define FLAGS_VLAN_TAGGED       0x10
 304
 305 #define netxen_set_cmd_desc_port(cmd_desc, var) \
 306         ((cmd_desc)->port_ctxid |= ((var) & 0x0F))
 307 #define netxen_set_cmd_desc_ctxid(cmd_desc, var)        \
 308         ((cmd_desc)->port_ctxid |= ((var) & 0xF0))
 309
 310 #define netxen_set_cmd_desc_flags(cmd_desc, val)        \
 311         ((cmd_desc)->flags_opcode &= ~cpu_to_le16(0x7f), \
 312         (cmd_desc)->flags_opcode |= cpu_to_le16((val) & 0x7f))
 313 #define netxen_set_cmd_desc_opcode(cmd_desc, val)       \
 314         ((cmd_desc)->flags_opcode &= ~cpu_to_le16(0x3f<<7), \
 315         (cmd_desc)->flags_opcode |= cpu_to_le16(((val & 0x3f)<<7)))
 316
 317 #define netxen_set_cmd_desc_num_of_buff(cmd_desc, val)  \
 318         ((cmd_desc)->num_of_buffers_total_length &= ~cpu_to_le32(0xff), \
 319         (cmd_desc)->num_of_buffers_total_length |= cpu_to_le32((val) & 0xff))
 320 #define netxen_set_cmd_desc_totallength(cmd_desc, val)  \
 321         ((cmd_desc)->num_of_buffers_total_length &= ~cpu_to_le32(0xffffff00), \
 322         (cmd_desc)->num_of_buffers_total_length |= cpu_to_le32(val << 8))
 323
 324 #define netxen_get_cmd_desc_opcode(cmd_desc)    \
 325         ((le16_to_cpu((cmd_desc)->flags_opcode) >> 7) & 0x003F)
 326 #define netxen_get_cmd_desc_totallength(cmd_desc)       \
 327         (le32_to_cpu((cmd_desc)->num_of_buffers_total_length) >> 8)
 328
 329 struct cmd_desc_type0 {
 330         u8 tcp_hdr_offset;      /* For LSO only */
 331         u8 ip_hdr_offset;       /* For LSO only */
 332         /* Bit pattern: 0-6 flags, 7-12 opcode, 13-15 unused */
 333         __le16 flags_opcode;
 334         /* Bit pattern: 0-7 total number of segments,
 335            8-31 Total size of the packet */
 336         __le32 num_of_buffers_total_length;
 337         union {
 338                 struct {
 339                         __le32 addr_low_part2;
 340                         __le32 addr_high_part2;
 341                 };
 342                 __le64 addr_buffer2;
 343         };
 344
 345         __le16 reference_handle;        /* changed to u16 to add mss */
 346         __le16 mss;             /* passed by NDIS_PACKET for LSO */
 347         /* Bit pattern 0-3 port, 0-3 ctx id */
 348         u8 port_ctxid;
 349         u8 total_hdr_length;    /* LSO only : MAC+IP+TCP Hdr size */
 350         __le16 conn_id;         /* IPSec offoad only */
 351
 352         union {
 353                 struct {
 354                         __le32 addr_low_part3;
 355                         __le32 addr_high_part3;
 356                 };
 357                 __le64 addr_buffer3;
 358         };
 359         union {
 360                 struct {
 361                         __le32 addr_low_part1;
 362                         __le32 addr_high_part1;
 363                 };
 364                 __le64 addr_buffer1;
 365         };
 366
 367         __le16 buffer1_length;
 368         __le16 buffer2_length;
 369         __le16 buffer3_length;
 370         __le16 buffer4_length;
 371
 372         union {
 373                 struct {
 374                         __le32 addr_low_part4;
 375                         __le32 addr_high_part4;
 376                 };
 377                 __le64 addr_buffer4;
 378         };
 379
 380         __le64 unused;
 381
 382 } __attribute__ ((aligned(64)));
 383
 384 /* Note: sizeof(rcv_desc) should always be a mutliple of 2 */
 385 struct rcv_desc {
 386         __le16 reference_handle;
 387         __le16 reserved;
 388         __le32 buffer_length;   /* allocated buffer length (usually 2K) */
 389         __le64 addr_buffer;
 390 };
 391
 392 /* opcode field in status_desc */
 393 #define RCV_NIC_PKT     (0xA)
 394 #define STATUS_NIC_PKT  ((RCV_NIC_PKT) << 12)
 395
 396 /* for status field in status_desc */
 397 #define STATUS_NEED_CKSUM       (1)
 398 #define STATUS_CKSUM_OK         (2)
 399
 400 /* owner bits of status_desc */
 401 #define STATUS_OWNER_HOST       (0x1)
 402 #define STATUS_OWNER_PHANTOM    (0x2)
 403
 404 #define NETXEN_PROT_IP          (1)
 405 #define NETXEN_PROT_UNKNOWN     (0)
 406
 407 /* Note: sizeof(status_desc) should always be a mutliple of 2 */
 408
 409 #define netxen_get_sts_desc_lro_cnt(status_desc)        \
 410         ((status_desc)->lro & 0x7F)
 411 #define netxen_get_sts_desc_lro_last_frag(status_desc)  \
 412         (((status_desc)->lro & 0x80) >> 7)
 413
 414 #define netxen_get_sts_port(status_desc)        \
 415         (le64_to_cpu((status_desc)->status_desc_data) & 0x0F)
 416 #define netxen_get_sts_status(status_desc)      \
 417         ((le64_to_cpu((status_desc)->status_desc_data) >> 4) & 0x0F)
 418 #define netxen_get_sts_type(status_desc)        \
 419         ((le64_to_cpu((status_desc)->status_desc_data) >> 8) & 0x0F)
 420 #define netxen_get_sts_totallength(status_desc) \
 421         ((le64_to_cpu((status_desc)->status_desc_data) >> 12) & 0xFFFF)
 422 #define netxen_get_sts_refhandle(status_desc)   \
 423         ((le64_to_cpu((status_desc)->status_desc_data) >> 28) & 0xFFFF)
 424 #define netxen_get_sts_prot(status_desc)        \
 425         ((le64_to_cpu((status_desc)->status_desc_data) >> 44) & 0x0F)
 426 #define netxen_get_sts_owner(status_desc)       \
 427         ((le64_to_cpu((status_desc)->status_desc_data) >> 56) & 0x03)
 428 #define netxen_get_sts_opcode(status_desc)      \
 429         ((le64_to_cpu((status_desc)->status_desc_data) >> 58) & 0x03F)
 430
 431 #define netxen_clear_sts_owner(status_desc)     \
 432         ((status_desc)->status_desc_data &=     \
 433         ~cpu_to_le64(((unsigned long long)3) << 56 ))
 434 #define netxen_set_sts_owner(status_desc, val)  \
 435         ((status_desc)->status_desc_data |=     \
 436         cpu_to_le64(((unsigned long long)((val) & 0x3)) << 56 ))
 437
 438 struct status_desc {
 439         /* Bit pattern: 0-3 port, 4-7 status, 8-11 type, 12-27 total_length
 440            28-43 reference_handle, 44-47 protocol, 48-52 unused
 441            53-55 desc_cnt, 56-57 owner, 58-63 opcode
 442          */
 443         __le64 status_desc_data;
 444         __le32 hash_value;
 445         u8 hash_type;
 446         u8 msg_type;
 447         u8 unused;
 448         /* Bit pattern: 0-6 lro_count indicates frag sequence,
 449            7 last_frag indicates last frag */
 450         u8 lro;
 451 } __attribute__ ((aligned(16)));
 452
 453 enum {
 454         NETXEN_RCV_PEG_0 = 0,
 455         NETXEN_RCV_PEG_1
 456 };
 457 /* The version of the main data structure */
 458 #define NETXEN_BDINFO_VERSION 1
 459
 460 /* Magic number to let user know flash is programmed */
 461 #define NETXEN_BDINFO_MAGIC 0x12345678
 462
 463 /* Max number of Gig ports on a Phantom board */
 464 #define NETXEN_MAX_PORTS 4
 465
 466 typedef enum {
 467         NETXEN_BRDTYPE_P1_BD = 0x0000,
 468         NETXEN_BRDTYPE_P1_SB = 0x0001,
 469         NETXEN_BRDTYPE_P1_SMAX = 0x0002,
 470         NETXEN_BRDTYPE_P1_SOCK = 0x0003,
 471
 472         NETXEN_BRDTYPE_P2_SOCK_31 = 0x0008,
 473         NETXEN_BRDTYPE_P2_SOCK_35 = 0x0009,
 474         NETXEN_BRDTYPE_P2_SB35_4G = 0x000a,
 475         NETXEN_BRDTYPE_P2_SB31_10G = 0x000b,
 476         NETXEN_BRDTYPE_P2_SB31_2G = 0x000c,
 477
 478         NETXEN_BRDTYPE_P2_SB31_10G_IMEZ = 0x000d,
 479         NETXEN_BRDTYPE_P2_SB31_10G_HMEZ = 0x000e,
 480         NETXEN_BRDTYPE_P2_SB31_10G_CX4 = 0x000f
 481 } netxen_brdtype_t;
 482
 483 typedef enum {
 484         NETXEN_BRDMFG_INVENTEC = 1
 485 } netxen_brdmfg;
 486
 487 typedef enum {
 488         MEM_ORG_128Mbx4 = 0x0,  /* DDR1 only */
 489         MEM_ORG_128Mbx8 = 0x1,  /* DDR1 only */
 490         MEM_ORG_128Mbx16 = 0x2, /* DDR1 only */
 491         MEM_ORG_256Mbx4 = 0x3,
 492         MEM_ORG_256Mbx8 = 0x4,
 493         MEM_ORG_256Mbx16 = 0x5,
 494         MEM_ORG_512Mbx4 = 0x6,
 495         MEM_ORG_512Mbx8 = 0x7,
 496         MEM_ORG_512Mbx16 = 0x8,
 497         MEM_ORG_1Gbx4 = 0x9,
 498         MEM_ORG_1Gbx8 = 0xa,
 499         MEM_ORG_1Gbx16 = 0xb,
 500         MEM_ORG_2Gbx4 = 0xc,
 501         MEM_ORG_2Gbx8 = 0xd,
 502         MEM_ORG_2Gbx16 = 0xe,
 503         MEM_ORG_128Mbx32 = 0x10002,     /* GDDR only */
 504         MEM_ORG_256Mbx32 = 0x10005      /* GDDR only */
 505 } netxen_mn_mem_org_t;
 506
 507 typedef enum {
 508         MEM_ORG_512Kx36 = 0x0,
 509         MEM_ORG_1Mx36 = 0x1,
 510         MEM_ORG_2Mx36 = 0x2
 511 } netxen_sn_mem_org_t;
 512
 513 typedef enum {
 514         MEM_DEPTH_4MB = 0x1,
 515         MEM_DEPTH_8MB = 0x2,
 516         MEM_DEPTH_16MB = 0x3,
 517         MEM_DEPTH_32MB = 0x4,
 518         MEM_DEPTH_64MB = 0x5,
 519         MEM_DEPTH_128MB = 0x6,
 520         MEM_DEPTH_256MB = 0x7,
 521         MEM_DEPTH_512MB = 0x8,
 522         MEM_DEPTH_1GB = 0x9,
 523         MEM_DEPTH_2GB = 0xa,
 524         MEM_DEPTH_4GB = 0xb,
 525         MEM_DEPTH_8GB = 0xc,
 526         MEM_DEPTH_16GB = 0xd,
 527         MEM_DEPTH_32GB = 0xe
 528 } netxen_mem_depth_t;
 529
 530 struct netxen_board_info {
 531         u32 header_version;
 532
 533         u32 board_mfg;
 534         u32 board_type;
 535         u32 board_num;
 536         u32 chip_id;
 537         u32 chip_minor;
 538         u32 chip_major;
 539         u32 chip_pkg;
 540         u32 chip_lot;
 541
 542         u32 port_mask;          /* available niu ports */
 543         u32 peg_mask;           /* available pegs */
 544         u32 icache_ok;          /* can we run with icache? */
 545         u32 dcache_ok;          /* can we run with dcache? */
 546         u32 casper_ok;
 547
 548         u32 mac_addr_lo_0;
 549         u32 mac_addr_lo_1;
 550         u32 mac_addr_lo_2;
 551         u32 mac_addr_lo_3;
 552
 553         /* MN-related config */
 554         u32 mn_sync_mode;       /* enable/ sync shift cclk/ sync shift mclk */
 555         u32 mn_sync_shift_cclk;
 556         u32 mn_sync_shift_mclk;
 557         u32 mn_wb_en;
 558         u32 mn_crystal_freq;    /* in MHz */
 559         u32 mn_speed;           /* in MHz */
 560         u32 mn_org;
 561         u32 mn_depth;
 562         u32 mn_ranks_0;         /* ranks per slot */
 563         u32 mn_ranks_1;         /* ranks per slot */
 564         u32 mn_rd_latency_0;
 565         u32 mn_rd_latency_1;
 566         u32 mn_rd_latency_2;
 567         u32 mn_rd_latency_3;
 568         u32 mn_rd_latency_4;
 569         u32 mn_rd_latency_5;
 570         u32 mn_rd_latency_6;
 571         u32 mn_rd_latency_7;
 572         u32 mn_rd_latency_8;
 573         u32 mn_dll_val[18];
 574         u32 mn_mode_reg;        /* MIU DDR Mode Register */
 575         u32 mn_ext_mode_reg;    /* MIU DDR Extended Mode Register */
 576         u32 mn_timing_0;        /* MIU Memory Control Timing Rgister */
 577         u32 mn_timing_1;        /* MIU Extended Memory Ctrl Timing Register */
 578         u32 mn_timing_2;        /* MIU Extended Memory Ctrl Timing2 Register */
 579
 580         /* SN-related config */
 581         u32 sn_sync_mode;       /* enable/ sync shift cclk / sync shift mclk */
 582         u32 sn_pt_mode;         /* pass through mode */
 583         u32 sn_ecc_en;
 584         u32 sn_wb_en;
 585         u32 sn_crystal_freq;
 586         u32 sn_speed;
 587         u32 sn_org;
 588         u32 sn_depth;
 589         u32 sn_dll_tap;
 590         u32 sn_rd_latency;
 591
 592         u32 mac_addr_hi_0;
 593         u32 mac_addr_hi_1;
 594         u32 mac_addr_hi_2;
 595         u32 mac_addr_hi_3;
 596
 597         u32 magic;              /* indicates flash has been initialized */
 598
 599         u32 mn_rdimm;
 600         u32 mn_dll_override;
 601
 602 };
 603
 604 #define FLASH_NUM_PORTS         (4)
 605
 606 struct netxen_flash_mac_addr {
 607         u32 flash_addr[32];
 608 };
 609
 610 struct netxen_user_old_info {
 611         u8 flash_md5[16];
 612         u8 crbinit_md5[16];
 613         u8 brdcfg_md5[16];
 614         /* bootloader */
 615         u32 bootld_version;
 616         u32 bootld_size;
 617         u8 bootld_md5[16];
 618         /* image */
 619         u32 image_version;
 620         u32 image_size;
 621         u8 image_md5[16];
 622         /* primary image status */
 623         u32 primary_status;
 624         u32 secondary_present;
 625
 626         /* MAC address , 4 ports */
 627         struct netxen_flash_mac_addr mac_addr[FLASH_NUM_PORTS];
 628 };
 629 #define FLASH_NUM_MAC_PER_PORT  32
 630 struct netxen_user_info {
 631         u8 flash_md5[16 * 64];
 632         /* bootloader */
 633         u32 bootld_version;
 634         u32 bootld_size;
 635         /* image */
 636         u32 image_version;
 637         u32 image_size;
 638         /* primary image status */
 639         u32 primary_status;
 640         u32 secondary_present;
 641
 642         /* MAC address , 4 ports, 32 address per port */
 643         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
 644         u32 sub_sys_id;
 645         u8 serial_num[32];
 646
 647         /* Any user defined data */
 648 };
 649
 650 /*
 651  * Flash Layout - new format.
 652  */
 653 struct netxen_new_user_info {
 654         u8 flash_md5[16 * 64];
 655         /* bootloader */
 656         u32 bootld_version;
 657         u32 bootld_size;
 658         /* image */
 659         u32 image_version;
 660         u32 image_size;
 661         /* primary image status */
 662         u32 primary_status;
 663         u32 secondary_present;
 664
 665         /* MAC address , 4 ports, 32 address per port */
 666         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
 667         u32 sub_sys_id;
 668         u8 serial_num[32];
 669
 670         /* Any user defined data */
 671 };
 672
 673 #define SECONDARY_IMAGE_PRESENT 0xb3b4b5b6
 674 #define SECONDARY_IMAGE_ABSENT  0xffffffff
 675 #define PRIMARY_IMAGE_GOOD      0x5a5a5a5a
 676 #define PRIMARY_IMAGE_BAD       0xffffffff
 677
 678 /* Flash memory map */
 679 typedef enum {
 680         CRBINIT_START = 0,      /* Crbinit section */
 681         BRDCFG_START = 0x4000,  /* board config */
 682         INITCODE_START = 0x6000,        /* pegtune code */
 683         BOOTLD_START = 0x10000, /* bootld */
 684         IMAGE_START = 0x43000,  /* compressed image */
 685         SECONDARY_START = 0x200000,     /* backup images */
 686         PXE_START = 0x3E0000,   /* user defined region */
 687         USER_START = 0x3E8000,  /* User defined region for new boards */
 688         FIXED_START = 0x3F0000  /* backup of crbinit */
 689 } netxen_flash_map_t;
 690
 691 #define USER_START_OLD PXE_START        /* for backward compatibility */
 692
 693 #define FLASH_START             (CRBINIT_START)
 694 #define INIT_SECTOR             (0)
 695 #define PRIMARY_START           (BOOTLD_START)
 696 #define FLASH_CRBINIT_SIZE      (0x4000)
 697 #define FLASH_BRDCFG_SIZE       (sizeof(struct netxen_board_info))
 698 #define FLASH_USER_SIZE         (sizeof(struct netxen_user_info)/sizeof(u32))
 699 #define FLASH_SECONDARY_SIZE    (USER_START-SECONDARY_START)
 700 #define NUM_PRIMARY_SECTORS     (0x20)
 701 #define NUM_CONFIG_SECTORS      (1)
 702 #define PFX "NetXen: "
 703 extern char netxen_nic_driver_name[];
 704
 705 /* Note: Make sure to not call this before adapter->port is valid */
 706 #if !defined(NETXEN_DEBUG)
 707 #define DPRINTK(klevel, fmt, args...)   do { \
 708         } while (0)
 709 #else
 710 #define DPRINTK(klevel, fmt, args...)   do { \
 711         printk(KERN_##klevel PFX "%s: %s: " fmt, __FUNCTION__,\
 712                 (adapter != NULL && adapter->netdev != NULL) ? \
 713                 adapter->netdev->name : NULL, \
 714                 ## args); } while(0)
 715 #endif
 716
 717 /* Number of status descriptors to handle per interrupt */
 718 #define MAX_STATUS_HANDLE       (128)
 719
 720 /*
 721  * netxen_skb_frag{} is to contain mapping info for each SG list. This
 722  * has to be freed when DMA is complete. This is part of netxen_tx_buffer{}.
 723  */
 724 struct netxen_skb_frag {
 725         u64 dma;
 726         u32 length;
 727 };
 728
 729 #define _netxen_set_bits(config_word, start, bits, val) {\
 730         unsigned long long __tmask = (((1ULL << (bits)) - 1) << (start));\
 731         unsigned long long __tvalue = (val);    \
 732         (config_word) &= ~__tmask;      \
 733         (config_word) |= (((__tvalue) << (start)) & __tmask); \
 734 }
 735
 736 #define _netxen_clear_bits(config_word, start, bits) {\
 737         unsigned long long __tmask = (((1ULL << (bits)) - 1) << (start));  \
 738         (config_word) &= ~__tmask; \
 739 }
 740
 741 /*    Following defines are for the state of the buffers    */
 742 #define NETXEN_BUFFER_FREE      0
 743 #define NETXEN_BUFFER_BUSY      1
 744
 745 /*
 746  * There will be one netxen_buffer per skb packet.    These will be
 747  * used to save the dma info for pci_unmap_page()
 748  */
 749 struct netxen_cmd_buffer {
 750         struct sk_buff *skb;
 751         struct netxen_skb_frag frag_array[MAX_BUFFERS_PER_CMD + 1];
 752         u32 total_length;
 753         u32 mss;
 754         u16 port;
 755         u8 cmd;
 756         u8 frag_count;
 757         unsigned long time_stamp;
 758         u32 state;
 759 };
 760
 761 /* In rx_buffer, we do not need multiple fragments as is a single buffer */
 762 struct netxen_rx_buffer {
 763         struct sk_buff *skb;
 764         u64 dma;
 765         u16 ref_handle;
 766         u16 state;
 767         u32 lro_expected_frags;
 768         u32 lro_current_frags;
 769         u32 lro_length;
 770 };
 771
 772 /* Board types */
 773 #define NETXEN_NIC_GBE  0x01
 774 #define NETXEN_NIC_XGBE 0x02
 775
 776 /*
 777  * One hardware_context{} per adapter
 778  * contains interrupt info as well shared hardware info.
 779  */
 780 struct netxen_hardware_context {
 781         struct pci_dev *pdev;
 782         void __iomem *pci_base0;
 783         void __iomem *pci_base1;
 784         void __iomem *pci_base2;
 785         unsigned long first_page_group_end;
 786         unsigned long first_page_group_start;
 787         void __iomem *db_base;
 788         unsigned long db_len;
 789
 790         u8 revision_id;
 791         u16 board_type;
 792         u16 max_ports;
 793         struct netxen_board_info boardcfg;
 794         u32 xg_linkup;
 795         u32 qg_linksup;
 796         /* Address of cmd ring in Phantom */
 797         struct cmd_desc_type0 *cmd_desc_head;
 798         struct pci_dev *cmd_desc_pdev;
 799         dma_addr_t cmd_desc_phys_addr;
 800         struct netxen_adapter *adapter;
 801         int pci_func;
 802 };
 803
 804 #define RCV_RING_LRO    RCV_DESC_LRO
 805
 806 #define MINIMUM_ETHERNET_FRAME_SIZE     64      /* With FCS */
 807 #define ETHERNET_FCS_SIZE               4
 808
 809 struct netxen_adapter_stats {
 810         u64  rcvdbadskb;
 811         u64  xmitcalled;
 812         u64  xmitedframes;
 813         u64  xmitfinished;
 814         u64  badskblen;
 815         u64  nocmddescriptor;
 816         u64  polled;
 817         u64  uphappy;
 818         u64  updropped;
 819         u64  uplcong;
 820         u64  uphcong;
 821         u64  upmcong;
 822         u64  updunno;
 823         u64  skbfreed;
 824         u64  txdropped;
 825         u64  txnullskb;
 826         u64  csummed;
 827         u64  no_rcv;
 828         u64  rxbytes;
 829         u64  txbytes;
 830         u64  ints;
 831 };
 832
 833 /*
 834  * Rcv Descriptor Context. One such per Rcv Descriptor. There may
 835  * be one Rcv Descriptor for normal packets, one for jumbo and may be others.
 836  */
 837 struct netxen_rcv_desc_ctx {
 838         u32 flags;
 839         u32 producer;
 840         u32 rcv_pending;        /* Num of bufs posted in phantom */
 841         u32 rcv_free;           /* Num of bufs in free list */
 842         dma_addr_t phys_addr;
 843         struct pci_dev *phys_pdev;
 844         struct rcv_desc *desc_head;     /* address of rx ring in Phantom */
 845         u32 max_rx_desc_count;
 846         u32 dma_size;
 847         u32 skb_size;
 848         struct netxen_rx_buffer *rx_buf_arr;    /* rx buffers for receive   */
 849         int begin_alloc;
 850 };
 851
 852 /*
 853  * Receive context. There is one such structure per instance of the
 854  * receive processing. Any state information that is relevant to
 855  * the receive, and is must be in this structure. The global data may be
 856  * present elsewhere.
 857  */
 858 struct netxen_recv_context {
 859         struct netxen_rcv_desc_ctx rcv_desc[NUM_RCV_DESC_RINGS];
 860         u32 status_rx_producer;
 861         u32 status_rx_consumer;
 862         dma_addr_t rcv_status_desc_phys_addr;
 863         struct pci_dev *rcv_status_desc_pdev;
 864         struct status_desc *rcv_status_desc_head;
 865 };
 866
 867 #define NETXEN_NIC_MSI_ENABLED 0x02
 868 #define NETXEN_DMA_MASK 0xfffffffe
 869 #define NETXEN_DB_MAPSIZE_BYTES    0x1000
 870
 871 struct netxen_dummy_dma {
 872         void *addr;
 873         dma_addr_t phys_addr;
 874 };
 875
 876 struct netxen_adapter {
 877         struct netxen_hardware_context ahw;
 878
 879         struct netxen_adapter *master;
 880         struct net_device *netdev;
 881         struct pci_dev *pdev;
 882         struct net_device_stats net_stats;
 883         unsigned char mac_addr[ETH_ALEN];
 884         int mtu;
 885         int portnum;
 886
 887         spinlock_t tx_lock;
 888         spinlock_t lock;
 889         struct work_struct watchdog_task;
 890         struct timer_list watchdog_timer;
 891         struct work_struct  tx_timeout_task;
 892
 893         u32 curr_window;
 894
 895         u32 cmd_producer;
 896         u32 *cmd_consumer;
 897
 898         u32 last_cmd_consumer;
 899         u32 max_tx_desc_count;
 900         u32 max_rx_desc_count;
 901         u32 max_jumbo_rx_desc_count;
 902         u32 max_lro_rx_desc_count;
 903         /* Num of instances active on cmd buffer ring */
 904         u32 proc_cmd_buf_counter;
 905
 906         u32 num_threads, total_threads; /*Use to keep track of xmit threads */
 907
 908         u32 flags;
 909         u32 irq;
 910         int driver_mismatch;
 911         u32 temp;
 912
 913         struct netxen_adapter_stats stats;
 914
 915         u16 portno;
 916         u16 link_speed;
 917         u16 link_duplex;
 918         u16 state;
 919         u16 link_autoneg;
 920         int rcsum;
 921         int status;
 922         spinlock_t stats_lock;
 923
 924         struct netxen_cmd_buffer *cmd_buf_arr;  /* Command buffers for xmit */
 925
 926         /*
 927          * Receive instances. These can be either one per port,
 928          * or one per peg, etc.
 929          */
 930         struct netxen_recv_context recv_ctx[MAX_RCV_CTX];
 931
 932         int is_up;
 933         struct netxen_dummy_dma dummy_dma;
 934
 935         /* Context interface shared between card and host */
 936         struct netxen_ring_ctx *ctx_desc;
 937         struct pci_dev *ctx_desc_pdev;
 938         dma_addr_t ctx_desc_phys_addr;
 939         int (*enable_phy_interrupts) (struct netxen_adapter *);
 940         int (*disable_phy_interrupts) (struct netxen_adapter *);
 941         void (*handle_phy_intr) (struct netxen_adapter *);
 942         int (*macaddr_set) (struct netxen_adapter *, netxen_ethernet_macaddr_t);
 943         int (*set_mtu) (struct netxen_adapter *, int);
 944         int (*set_promisc) (struct netxen_adapter *, netxen_niu_prom_mode_t);
 945         int (*unset_promisc) (struct netxen_adapter *, netxen_niu_prom_mode_t);
 946         int (*phy_read) (struct netxen_adapter *, long reg, u32 *);
 947         int (*phy_write) (struct netxen_adapter *, long reg, u32 val);
 948         int (*init_port) (struct netxen_adapter *, int);
 949         void (*init_niu) (struct netxen_adapter *);
 950         int (*stop_port) (struct netxen_adapter *);
 951 };                              /* netxen_adapter structure */
 952
 953 /* Max number of xmit producer threads that can run simultaneously */
 954 #define MAX_XMIT_PRODUCERS              16
 955
 956 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
 957         ((adapter)->ahw.pci_base0 + (off))
 958 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
 959         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
 960 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
 961         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
 962
 963 static inline void __iomem *pci_base_offset(struct netxen_adapter *adapter,
 964                                             unsigned long off)
 965 {
 966         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
 967                 return (adapter->ahw.pci_base0 + off);
 968         } else if ((off < SECOND_PAGE_GROUP_END) &&
 969                    (off >= SECOND_PAGE_GROUP_START)) {
 970                 return (adapter->ahw.pci_base1 + off - SECOND_PAGE_GROUP_START);
 971         } else if ((off < THIRD_PAGE_GROUP_END) &&
 972                    (off >= THIRD_PAGE_GROUP_START)) {
 973                 return (adapter->ahw.pci_base2 + off - THIRD_PAGE_GROUP_START);
 974         }
 975         return NULL;
 976 }
 977
 978 static inline void __iomem *pci_base(struct netxen_adapter *adapter,
 979                                      unsigned long off)
 980 {
 981         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
 982                 return adapter->ahw.pci_base0;
 983         } else if ((off < SECOND_PAGE_GROUP_END) &&
 984                    (off >= SECOND_PAGE_GROUP_START)) {
 985                 return adapter->ahw.pci_base1;
 986         } else if ((off < THIRD_PAGE_GROUP_END) &&
 987                    (off >= THIRD_PAGE_GROUP_START)) {
 988                 return adapter->ahw.pci_base2;
 989         }
 990         return NULL;
 991 }
 992
 993 int netxen_niu_xgbe_enable_phy_interrupts(struct netxen_adapter *adapter);
 994 int netxen_niu_gbe_enable_phy_interrupts(struct netxen_adapter *adapter);
 995 int netxen_niu_xgbe_disable_phy_interrupts(struct netxen_adapter *adapter);
 996 int netxen_niu_gbe_disable_phy_interrupts(struct netxen_adapter *adapter);
 997 int netxen_niu_xgbe_clear_phy_interrupts(struct netxen_adapter *adapter);
 998 int netxen_niu_gbe_clear_phy_interrupts(struct netxen_adapter *adapter);
 999 void netxen_nic_xgbe_handle_phy_intr(struct netxen_adapter *adapter);
1000 void netxen_nic_gbe_handle_phy_intr(struct netxen_adapter *adapter);
1001 void netxen_niu_gbe_set_mii_mode(struct netxen_adapter *adapter, int port,
1002                                  long enable);
1003 void netxen_niu_gbe_set_gmii_mode(struct netxen_adapter *adapter, int port,
1004                                   long enable);
1005 int netxen_niu_gbe_phy_read(struct netxen_adapter *adapter, long reg,
1006                             __u32 * readval);
1007 int netxen_niu_gbe_phy_write(struct netxen_adapter *adapter,
1008                              long reg, __u32 val);
1009
1010 /* Functions available from netxen_nic_hw.c */
1011 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu);
1012 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu);
1013 void netxen_nic_init_niu_gb(struct netxen_adapter *adapter);
1014 void netxen_nic_pci_change_crbwindow(struct netxen_adapter *adapter, u32 wndw);
1015 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val);
1016 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off);
1017 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value);
1018 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 * value);
1019
1020 int netxen_nic_get_board_info(struct netxen_adapter *adapter);
1021 int netxen_nic_hw_read_wx(struct netxen_adapter *adapter, u64 off, void *data,
1022                           int len);
1023 int netxen_nic_hw_write_wx(struct netxen_adapter *adapter, u64 off, void *data,
1024                            int len);
1025 void netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
1026                                  unsigned long off, int data);
1027 int netxen_nic_erase_pxe(struct netxen_adapter *adapter);
1028
1029 /* Functions from netxen_nic_init.c */
1030 void netxen_free_adapter_offload(struct netxen_adapter *adapter);
1031 int netxen_initialize_adapter_offload(struct netxen_adapter *adapter);
1032 void netxen_phantom_init(struct netxen_adapter *adapter, int pegtune_val);
1033 void netxen_load_firmware(struct netxen_adapter *adapter);
1034 int netxen_pinit_from_rom(struct netxen_adapter *adapter, int verbose);
1035 int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr, int *valp);
1036 int netxen_rom_fast_read_words(struct netxen_adapter *adapter, int addr,
1037                                 u8 *bytes, size_t size);
1038 int netxen_rom_fast_write_words(struct netxen_adapter *adapter, int addr,
1039                                 u8 *bytes, size_t size);
1040 int netxen_flash_unlock(struct netxen_adapter *adapter);
1041 int netxen_backup_crbinit(struct netxen_adapter *adapter);
1042 int netxen_flash_erase_secondary(struct netxen_adapter *adapter);
1043 int netxen_flash_erase_primary(struct netxen_adapter *adapter);
1044 void netxen_halt_pegs(struct netxen_adapter *adapter);
1045
1046 int netxen_rom_fast_write(struct netxen_adapter *adapter, int addr, int data);
1047 int netxen_rom_se(struct netxen_adapter *adapter, int addr);
1048 int netxen_do_rom_se(struct netxen_adapter *adapter, int addr);
1049
1050 /* Functions from netxen_nic_isr.c */
1051 void netxen_nic_isr_other(struct netxen_adapter *adapter);
1052 void netxen_indicate_link_status(struct netxen_adapter *adapter, u32 link);
1053 void netxen_handle_port_int(struct netxen_adapter *adapter, u32 enable);
1054 void netxen_initialize_adapter_sw(struct netxen_adapter *adapter);
1055 void netxen_initialize_adapter_hw(struct netxen_adapter *adapter);
1056 void *netxen_alloc(struct pci_dev *pdev, size_t sz, dma_addr_t * ptr,
1057                    struct pci_dev **used_dev);
1058 void netxen_initialize_adapter_ops(struct netxen_adapter *adapter);
1059 int netxen_init_firmware(struct netxen_adapter *adapter);
1060 void netxen_free_hw_resources(struct netxen_adapter *adapter);
1061 void netxen_tso_check(struct netxen_adapter *adapter,
1062                       struct cmd_desc_type0 *desc, struct sk_buff *skb);
1063 int netxen_nic_hw_resources(struct netxen_adapter *adapter);
1064 void netxen_nic_clear_stats(struct netxen_adapter *adapter);
1065 int netxen_nic_rx_has_work(struct netxen_adapter *adapter);
1066 int netxen_nic_tx_has_work(struct netxen_adapter *adapter);
1067 void netxen_watchdog_task(struct work_struct *work);
1068 void netxen_post_rx_buffers(struct netxen_adapter *adapter, u32 ctx,
1069                             u32 ringid);
1070 void netxen_post_rx_buffers_nodb(struct netxen_adapter *adapter, u32 ctx,
1071                                  u32 ringid);
1072 int netxen_process_cmd_ring(unsigned long data);
1073 u32 netxen_process_rcv_ring(struct netxen_adapter *adapter, int ctx, int max);
1074 void netxen_nic_set_multi(struct net_device *netdev);
1075 int netxen_nic_change_mtu(struct net_device *netdev, int new_mtu);
1076 int netxen_nic_set_mac(struct net_device *netdev, void *p);
1077 struct net_device_stats *netxen_nic_get_stats(struct net_device *netdev);
1078
1079 static inline void netxen_nic_disable_int(struct netxen_adapter *adapter)
1080 {
1081         /*
1082          * ISR_INT_MASK: Can be read from window 0 or 1.
1083          */
1084         writel(0x7ff, PCI_OFFSET_SECOND_RANGE(adapter, ISR_INT_MASK));
1085
1086 }
1087
1088 static inline void netxen_nic_enable_int(struct netxen_adapter *adapter)
1089 {
1090         u32 mask;
1091
1092         switch (adapter->ahw.board_type) {
1093         case NETXEN_NIC_GBE:
1094                 mask = 0x77b;
1095                 break;
1096         case NETXEN_NIC_XGBE:
1097                 mask = 0x77f;
1098                 break;
1099         default:
1100                 mask = 0x7ff;
1101                 break;
1102         }
1103
1104         writel(mask, PCI_OFFSET_SECOND_RANGE(adapter, ISR_INT_MASK));
1105
1106         if (!(adapter->flags & NETXEN_NIC_MSI_ENABLED)) {
1107                 mask = 0xbff;
1108                 writel(0X0, NETXEN_CRB_NORMALIZE(adapter, CRB_INT_VECTOR));
1109                 writel(mask, PCI_OFFSET_SECOND_RANGE(adapter,
1110                                                      ISR_INT_TARGET_MASK));
1111         }
1112 }
1113
1114 /*
1115  * NetXen Board information
1116  */
1117
1118 #define NETXEN_MAX_SHORT_NAME 16
1119 struct netxen_brdinfo {
1120         netxen_brdtype_t brdtype;       /* type of board */
1121         long ports;             /* max no of physical ports */
1122         char short_name[NETXEN_MAX_SHORT_NAME];
1123 };
1124
1125 static const struct netxen_brdinfo netxen_boards[] = {
1126         {NETXEN_BRDTYPE_P2_SB31_10G_CX4, 1, "XGb CX4"},
1127         {NETXEN_BRDTYPE_P2_SB31_10G_HMEZ, 1, "XGb HMEZ"},
1128         {NETXEN_BRDTYPE_P2_SB31_10G_IMEZ, 2, "XGb IMEZ"},
1129         {NETXEN_BRDTYPE_P2_SB31_10G, 1, "XGb XFP"},
1130         {NETXEN_BRDTYPE_P2_SB35_4G, 4, "Quad Gb"},
1131         {NETXEN_BRDTYPE_P2_SB31_2G, 2, "Dual Gb"},
1132 };
1133
1134 #define NUM_SUPPORTED_BOARDS (sizeof(netxen_boards)/sizeof(struct netxen_brdinfo))
1135
1136 static inline void get_brd_port_by_type(u32 type, int *ports)
1137 {
1138         int i, found = 0;
1139         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1140                 if (netxen_boards[i].brdtype == type) {
1141                         *ports = netxen_boards[i].ports;
1142                         found = 1;
1143                         break;
1144                 }
1145         }
1146         if (!found)
1147                 *ports = 0;
1148 }
1149
1150 static inline void get_brd_name_by_type(u32 type, char *name)
1151 {
1152         int i, found = 0;
1153         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1154                 if (netxen_boards[i].brdtype == type) {
1155                         strcpy(name, netxen_boards[i].short_name);
1156                         found = 1;
1157                         break;
1158                 }
1159
1160         }
1161         if (!found)
1162                 name = "Unknown";
1163 }
1164
1165 int netxen_is_flash_supported(struct netxen_adapter *adapter);
1166 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, u64 mac[]);
1167 extern void netxen_change_ringparam(struct netxen_adapter *adapter);
1168 extern int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr,
1169                                 int *valp);
1170
1171 extern struct ethtool_ops netxen_nic_ethtool_ops;
1172
1173 extern int physical_port[];     /* physical port # from virtual port.*/
1174 #endif                          /* __NETXEN_NIC_H_ */