drivers/net/netxen/netxen_nic.h

   1 /*
   2  * Copyright (C) 2003 - 2006 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen,
  26  * 3965 Freedom Circle, Fourth floor,
  27  * Santa Clara, CA 95054
  28  */
  29
  30 #ifndef _NETXEN_NIC_H_
  31 #define _NETXEN_NIC_H_
  32
  33 #include <linux/module.h>
  34 #include <linux/kernel.h>
  35 #include <linux/types.h>
  36 #include <linux/compiler.h>
  37 #include <linux/slab.h>
  38 #include <linux/delay.h>
  39 #include <linux/init.h>
  40 #include <linux/ioport.h>
  41 #include <linux/pci.h>
  42 #include <linux/netdevice.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/ip.h>
  45 #include <linux/in.h>
  46 #include <linux/tcp.h>
  47 #include <linux/skbuff.h>
  48 #include <linux/version.h>
  49
  50 #include <linux/ethtool.h>
  51 #include <linux/mii.h>
  52 #include <linux/interrupt.h>
  53 #include <linux/timer.h>
  54
  55 #include <linux/mm.h>
  56 #include <linux/mman.h>
  57
  58 #include <asm/system.h>
  59 #include <asm/io.h>
  60 #include <asm/byteorder.h>
  61 #include <asm/uaccess.h>
  62 #include <asm/pgtable.h>
  63
  64 #include "netxen_nic_hw.h"
  65
  66 #define NETXEN_NIC_BUILD_NO     "2"
  67 #define _NETXEN_NIC_LINUX_MAJOR 3
  68 #define _NETXEN_NIC_LINUX_MINOR 3
  69 #define _NETXEN_NIC_LINUX_SUBVERSION 3
  70 #define NETXEN_NIC_LINUX_VERSIONID  "3.3.3" "-" NETXEN_NIC_BUILD_NO
  71
  72 #define RCV_DESC_RINGSIZE       \
  73         (sizeof(struct rcv_desc) * adapter->max_rx_desc_count)
  74 #define STATUS_DESC_RINGSIZE    \
  75         (sizeof(struct status_desc)* adapter->max_rx_desc_count)
  76 #define LRO_DESC_RINGSIZE       \
  77         (sizeof(rcvDesc_t) * adapter->max_lro_rx_desc_count)
  78 #define TX_RINGSIZE     \
  79         (sizeof(struct netxen_cmd_buffer) * adapter->max_tx_desc_count)
  80 #define RCV_BUFFSIZE    \
  81         (sizeof(struct netxen_rx_buffer) * rcv_desc->max_rx_desc_count)
  82 #define find_diff_among(a,b,range) ((a)<(b)?((b)-(a)):((b)+(range)-(a)))
  83
  84 #define NETXEN_NETDEV_STATUS            0x1
  85 #define NETXEN_RCV_PRODUCER_OFFSET      0
  86 #define NETXEN_RCV_PEG_DB_ID            2
  87 #define NETXEN_HOST_DUMMY_DMA_SIZE 1024
  88
  89 #define ADDR_IN_WINDOW1(off)    \
  90         ((off > NETXEN_CRB_PCIX_HOST2) && (off < NETXEN_CRB_MAX)) ? 1 : 0
  91 /*
  92  * In netxen_nic_down(), we must wait for any pending callback requests into
  93  * netxen_watchdog_task() to complete; eg otherwise the watchdog_timer could be
  94  * reenabled right after it is deleted in netxen_nic_down(). FLUSH_SCHEDULED_WORK()
  95  * does this synchronization.
  96  *
  97  * Normally, schedule_work()/flush_scheduled_work() could have worked, but
  98  * netxen_nic_close() is invoked with kernel rtnl lock held. netif_carrier_off()
  99  * call in netxen_nic_close() triggers a schedule_work(&linkwatch_work), and a
 100  * subsequent call to flush_scheduled_work() in netxen_nic_down() would cause
 101  * linkwatch_event() to be executed which also attempts to acquire the rtnl
 102  * lock thus causing a deadlock.
 103  */
 104
 105 #define SCHEDULE_WORK(tp)       queue_work(netxen_workq, tp)
 106 #define FLUSH_SCHEDULED_WORK()  flush_workqueue(netxen_workq)
 107 extern struct workqueue_struct *netxen_workq;
 108
 109 /*
 110  * normalize a 64MB crb address to 32MB PCI window
 111  * To use NETXEN_CRB_NORMALIZE, window _must_ be set to 1
 112  */
 113 #define NETXEN_CRB_NORMAL(reg)  \
 114         ((reg) - NETXEN_CRB_PCIX_HOST2 + NETXEN_CRB_PCIX_HOST)
 115
 116 #define NETXEN_CRB_NORMALIZE(adapter, reg) \
 117         pci_base_offset(adapter, NETXEN_CRB_NORMAL(reg))
 118
 119 #define DB_NORMALIZE(adapter, off) \
 120         (adapter->ahw.db_base + (off))
 121
 122 #define NX_P2_C0                0x24
 123 #define NX_P2_C1                0x25
 124
 125 #define FIRST_PAGE_GROUP_START  0
 126 #define FIRST_PAGE_GROUP_END    0x100000
 127
 128 #define SECOND_PAGE_GROUP_START 0x4000000
 129 #define SECOND_PAGE_GROUP_END   0x66BC000
 130
 131 #define THIRD_PAGE_GROUP_START  0x70E4000
 132 #define THIRD_PAGE_GROUP_END    0x8000000
 133
 134 #define FIRST_PAGE_GROUP_SIZE  FIRST_PAGE_GROUP_END - FIRST_PAGE_GROUP_START
 135 #define SECOND_PAGE_GROUP_SIZE SECOND_PAGE_GROUP_END - SECOND_PAGE_GROUP_START
 136 #define THIRD_PAGE_GROUP_SIZE  THIRD_PAGE_GROUP_END - THIRD_PAGE_GROUP_START
 137
 138 #define MAX_RX_BUFFER_LENGTH            1760
 139 #define MAX_RX_JUMBO_BUFFER_LENGTH      8062
 140 #define MAX_RX_LRO_BUFFER_LENGTH        ((48*1024)-512)
 141 #define RX_DMA_MAP_LEN                  (MAX_RX_BUFFER_LENGTH - 2)
 142 #define RX_JUMBO_DMA_MAP_LEN    \
 143         (MAX_RX_JUMBO_BUFFER_LENGTH - 2)
 144 #define RX_LRO_DMA_MAP_LEN              (MAX_RX_LRO_BUFFER_LENGTH - 2)
 145 #define NETXEN_ROM_ROUNDUP              0x80000000ULL
 146
 147 /*
 148  * Maximum number of ring contexts
 149  */
 150 #define MAX_RING_CTX 1
 151
 152 /* Opcodes to be used with the commands */
 153 enum {
 154         TX_ETHER_PKT = 0x01,
 155 /* The following opcodes are for IP checksum    */
 156         TX_TCP_PKT,
 157         TX_UDP_PKT,
 158         TX_IP_PKT,
 159         TX_TCP_LSO,
 160         TX_IPSEC,
 161         TX_IPSEC_CMD
 162 };
 163
 164 /* The following opcodes are for internal consumption. */
 165 #define NETXEN_CONTROL_OP       0x10
 166 #define PEGNET_REQUEST          0x11
 167
 168 #define MAX_NUM_CARDS           4
 169
 170 #define MAX_BUFFERS_PER_CMD     32
 171
 172 /*
 173  * Following are the states of the Phantom. Phantom will set them and
 174  * Host will read to check if the fields are correct.
 175  */
 176 #define PHAN_INITIALIZE_START           0xff00
 177 #define PHAN_INITIALIZE_FAILED          0xffff
 178 #define PHAN_INITIALIZE_COMPLETE        0xff01
 179
 180 /* Host writes the following to notify that it has done the init-handshake */
 181 #define PHAN_INITIALIZE_ACK     0xf00f
 182
 183 #define NUM_RCV_DESC_RINGS      3       /* No of Rcv Descriptor contexts */
 184
 185 /* descriptor types */
 186 #define RCV_DESC_NORMAL         0x01
 187 #define RCV_DESC_JUMBO          0x02
 188 #define RCV_DESC_LRO            0x04
 189 #define RCV_DESC_NORMAL_CTXID   0
 190 #define RCV_DESC_JUMBO_CTXID    1
 191 #define RCV_DESC_LRO_CTXID      2
 192
 193 #define RCV_DESC_TYPE(ID) \
 194         ((ID == RCV_DESC_JUMBO_CTXID)   \
 195                 ? RCV_DESC_JUMBO        \
 196                 : ((ID == RCV_DESC_LRO_CTXID)   \
 197                         ? RCV_DESC_LRO :        \
 198                         (RCV_DESC_NORMAL)))
 199
 200 #define MAX_CMD_DESCRIPTORS             1024
 201 #define MAX_RCV_DESCRIPTORS             16384
 202 #define MAX_JUMBO_RCV_DESCRIPTORS       1024
 203 #define MAX_LRO_RCV_DESCRIPTORS         64
 204 #define MAX_RCVSTATUS_DESCRIPTORS       MAX_RCV_DESCRIPTORS
 205 #define MAX_JUMBO_RCV_DESC      MAX_JUMBO_RCV_DESCRIPTORS
 206 #define MAX_RCV_DESC            MAX_RCV_DESCRIPTORS
 207 #define MAX_RCVSTATUS_DESC      MAX_RCV_DESCRIPTORS
 208 #define MAX_EPG_DESCRIPTORS     (MAX_CMD_DESCRIPTORS * 8)
 209 #define NUM_RCV_DESC            (MAX_RCV_DESC + MAX_JUMBO_RCV_DESCRIPTORS + \
 210                                  MAX_LRO_RCV_DESCRIPTORS)
 211 #define MIN_TX_COUNT    4096
 212 #define MIN_RX_COUNT    4096
 213 #define NETXEN_CTX_SIGNATURE    0xdee0
 214 #define NETXEN_RCV_PRODUCER(ringid)     (ringid)
 215 #define MAX_FRAME_SIZE  0x10000 /* 64K MAX size for LSO */
 216
 217 #define PHAN_PEG_RCV_INITIALIZED        0xff01
 218 #define PHAN_PEG_RCV_START_INITIALIZE   0xff00
 219
 220 #define get_next_index(index, length)   \
 221         (((index) + 1) & ((length) - 1))
 222
 223 #define get_index_range(index,length,count)     \
 224         (((index) + (count)) & ((length) - 1))
 225
 226 #define MPORT_SINGLE_FUNCTION_MODE 0x1111
 227
 228 extern unsigned long long netxen_dma_mask;
 229
 230 /*
 231  * NetXen host-peg signal message structure
 232  *
 233  *      Bit 0-1         : peg_id => 0x2 for tx and 01 for rx
 234  *      Bit 2           : priv_id => must be 1
 235  *      Bit 3-17        : count => for doorbell
 236  *      Bit 18-27       : ctx_id => Context id
 237  *      Bit 28-31       : opcode
 238  */
 239
 240 typedef u32 netxen_ctx_msg;
 241
 242 #define _netxen_set_bits(config_word, start, bits, val) {\
 243         unsigned long long mask = (((1ULL << (bits)) - 1) << (start));  \
 244         unsigned long long value = (val);       \
 245         (config_word) &= ~mask; \
 246         (config_word) |= (((value) << (start)) & mask); \
 247 }
 248
 249 #define netxen_set_msg_peg_id(config_word, val) \
 250         _netxen_set_bits(config_word, 0, 2, val)
 251 #define netxen_set_msg_privid(config_word)      \
 252         set_bit(2, (unsigned long*)&config_word)
 253 #define netxen_set_msg_count(config_word, val)  \
 254         _netxen_set_bits(config_word, 3, 15, val)
 255 #define netxen_set_msg_ctxid(config_word, val)  \
 256         _netxen_set_bits(config_word, 18, 10, val)
 257 #define netxen_set_msg_opcode(config_word, val) \
 258         _netxen_set_bits(config_word, 28, 4, val)
 259
 260 struct netxen_rcv_context {
 261         u32 rcv_ring_addr_lo;
 262         u32 rcv_ring_addr_hi;
 263         u32 rcv_ring_size;
 264         u32 rsrvd;
 265 };
 266
 267 struct netxen_ring_ctx {
 268
 269         /* one command ring */
 270         u64 cmd_consumer_offset;
 271         u32 cmd_ring_addr_lo;
 272         u32 cmd_ring_addr_hi;
 273         u32 cmd_ring_size;
 274         u32 rsrvd;
 275
 276         /* three receive rings */
 277         struct netxen_rcv_context rcv_ctx[3];
 278
 279         /* one status ring */
 280         u32 sts_ring_addr_lo;
 281         u32 sts_ring_addr_hi;
 282         u32 sts_ring_size;
 283
 284         u32 ctx_id;
 285 } __attribute__ ((aligned(64)));
 286
 287 /*
 288  * Following data structures describe the descriptors that will be used.
 289  * Added fileds of tcpHdrSize and ipHdrSize, The driver needs to do it only when
 290  * we are doing LSO (above the 1500 size packet) only.
 291  */
 292
 293 /*
 294  * The size of reference handle been changed to 16 bits to pass the MSS fields
 295  * for the LSO packet
 296  */
 297
 298 #define FLAGS_CHECKSUM_ENABLED  0x01
 299 #define FLAGS_LSO_ENABLED       0x02
 300 #define FLAGS_IPSEC_SA_ADD      0x04
 301 #define FLAGS_IPSEC_SA_DELETE   0x08
 302 #define FLAGS_VLAN_TAGGED       0x10
 303
 304 #define netxen_set_cmd_desc_port(cmd_desc, var) \
 305         ((cmd_desc)->port_ctxid |= ((var) & 0x0F))
 306
 307 #define netxen_set_cmd_desc_flags(cmd_desc, val)        \
 308         _netxen_set_bits((cmd_desc)->flags_opcode, 0, 7, val)
 309 #define netxen_set_cmd_desc_opcode(cmd_desc, val)       \
 310         _netxen_set_bits((cmd_desc)->flags_opcode, 7, 6, val)
 311
 312 #define netxen_set_cmd_desc_num_of_buff(cmd_desc, val)  \
 313         _netxen_set_bits((cmd_desc)->num_of_buffers_total_length, 0, 8, val);
 314 #define netxen_set_cmd_desc_totallength(cmd_desc, val)  \
 315         _netxen_set_bits((cmd_desc)->num_of_buffers_total_length, 8, 24, val);
 316
 317 #define netxen_get_cmd_desc_opcode(cmd_desc)    \
 318         (((cmd_desc)->flags_opcode >> 7) & 0x003F)
 319 #define netxen_get_cmd_desc_totallength(cmd_desc)       \
 320         (((cmd_desc)->num_of_buffers_total_length >> 8) & 0x0FFFFFF)
 321
 322 struct cmd_desc_type0 {
 323         u8 tcp_hdr_offset;      /* For LSO only */
 324         u8 ip_hdr_offset;       /* For LSO only */
 325         /* Bit pattern: 0-6 flags, 7-12 opcode, 13-15 unused */
 326         u16 flags_opcode;
 327         /* Bit pattern: 0-7 total number of segments,
 328            8-31 Total size of the packet */
 329         u32 num_of_buffers_total_length;
 330         union {
 331                 struct {
 332                         u32 addr_low_part2;
 333                         u32 addr_high_part2;
 334                 };
 335                 u64 addr_buffer2;
 336         };
 337
 338         u16 reference_handle;   /* changed to u16 to add mss */
 339         u16 mss;                /* passed by NDIS_PACKET for LSO */
 340         /* Bit pattern 0-3 port, 0-3 ctx id */
 341         u8 port_ctxid;
 342         u8 total_hdr_length;    /* LSO only : MAC+IP+TCP Hdr size */
 343         u16 conn_id;            /* IPSec offoad only */
 344
 345         union {
 346                 struct {
 347                         u32 addr_low_part3;
 348                         u32 addr_high_part3;
 349                 };
 350                 u64 addr_buffer3;
 351         };
 352         union {
 353                 struct {
 354                         u32 addr_low_part1;
 355                         u32 addr_high_part1;
 356                 };
 357                 u64 addr_buffer1;
 358         };
 359
 360         u16 buffer1_length;
 361         u16 buffer2_length;
 362         u16 buffer3_length;
 363         u16 buffer4_length;
 364
 365         union {
 366                 struct {
 367                         u32 addr_low_part4;
 368                         u32 addr_high_part4;
 369                 };
 370                 u64 addr_buffer4;
 371         };
 372
 373         u64 unused;
 374
 375 } __attribute__ ((aligned(64)));
 376
 377 /* Note: sizeof(rcv_desc) should always be a mutliple of 2 */
 378 struct rcv_desc {
 379         u16 reference_handle;
 380         u16 reserved;
 381         u32 buffer_length;      /* allocated buffer length (usually 2K) */
 382         u64 addr_buffer;
 383 };
 384
 385 /* opcode field in status_desc */
 386 #define RCV_NIC_PKT     (0xA)
 387 #define STATUS_NIC_PKT  ((RCV_NIC_PKT) << 12)
 388
 389 /* for status field in status_desc */
 390 #define STATUS_NEED_CKSUM       (1)
 391 #define STATUS_CKSUM_OK         (2)
 392
 393 /* owner bits of status_desc */
 394 #define STATUS_OWNER_HOST       (0x1)
 395 #define STATUS_OWNER_PHANTOM    (0x2)
 396
 397 #define NETXEN_PROT_IP          (1)
 398 #define NETXEN_PROT_UNKNOWN     (0)
 399
 400 /* Note: sizeof(status_desc) should always be a mutliple of 2 */
 401
 402 #define netxen_get_sts_desc_lro_cnt(status_desc)        \
 403         ((status_desc)->lro & 0x7F)
 404 #define netxen_get_sts_desc_lro_last_frag(status_desc)  \
 405         (((status_desc)->lro & 0x80) >> 7)
 406
 407 #define netxen_get_sts_port(status_desc)        \
 408         ((status_desc)->status_desc_data & 0x0F)
 409 #define netxen_get_sts_status(status_desc)      \
 410         (((status_desc)->status_desc_data >> 4) & 0x0F)
 411 #define netxen_get_sts_type(status_desc)        \
 412         (((status_desc)->status_desc_data >> 8) & 0x0F)
 413 #define netxen_get_sts_totallength(status_desc) \
 414         (((status_desc)->status_desc_data >> 12) & 0xFFFF)
 415 #define netxen_get_sts_refhandle(status_desc)   \
 416         (((status_desc)->status_desc_data >> 28) & 0xFFFF)
 417 #define netxen_get_sts_prot(status_desc)        \
 418         (((status_desc)->status_desc_data >> 44) & 0x0F)
 419 #define netxen_get_sts_owner(status_desc)       \
 420         (((status_desc)->status_desc_data >> 56) & 0x03)
 421 #define netxen_get_sts_opcode(status_desc)      \
 422         (((status_desc)->status_desc_data >> 58) & 0x03F)
 423
 424 #define netxen_clear_sts_owner(status_desc)     \
 425         ((status_desc)->status_desc_data &=     \
 426         ~(((unsigned long long)3) << 56 ))
 427 #define netxen_set_sts_owner(status_desc, val)  \
 428         ((status_desc)->status_desc_data |=     \
 429         (((unsigned long long)((val) & 0x3)) << 56 ))
 430
 431 struct status_desc {
 432         /* Bit pattern: 0-3 port, 4-7 status, 8-11 type, 12-27 total_length
 433            28-43 reference_handle, 44-47 protocol, 48-52 unused
 434            53-55 desc_cnt, 56-57 owner, 58-63 opcode
 435          */
 436         u64 status_desc_data;
 437         u32 hash_value;
 438         u8 hash_type;
 439         u8 msg_type;
 440         u8 unused;
 441         /* Bit pattern: 0-6 lro_count indicates frag sequence,
 442            7 last_frag indicates last frag */
 443         u8 lro;
 444 } __attribute__ ((aligned(8)));
 445
 446 enum {
 447         NETXEN_RCV_PEG_0 = 0,
 448         NETXEN_RCV_PEG_1
 449 };
 450 /* The version of the main data structure */
 451 #define NETXEN_BDINFO_VERSION 1
 452
 453 /* Magic number to let user know flash is programmed */
 454 #define NETXEN_BDINFO_MAGIC 0x12345678
 455
 456 /* Max number of Gig ports on a Phantom board */
 457 #define NETXEN_MAX_PORTS 4
 458
 459 typedef enum {
 460         NETXEN_BRDTYPE_P1_BD = 0x0000,
 461         NETXEN_BRDTYPE_P1_SB = 0x0001,
 462         NETXEN_BRDTYPE_P1_SMAX = 0x0002,
 463         NETXEN_BRDTYPE_P1_SOCK = 0x0003,
 464
 465         NETXEN_BRDTYPE_P2_SOCK_31 = 0x0008,
 466         NETXEN_BRDTYPE_P2_SOCK_35 = 0x0009,
 467         NETXEN_BRDTYPE_P2_SB35_4G = 0x000a,
 468         NETXEN_BRDTYPE_P2_SB31_10G = 0x000b,
 469         NETXEN_BRDTYPE_P2_SB31_2G = 0x000c,
 470
 471         NETXEN_BRDTYPE_P2_SB31_10G_IMEZ = 0x000d,
 472         NETXEN_BRDTYPE_P2_SB31_10G_HMEZ = 0x000e,
 473         NETXEN_BRDTYPE_P2_SB31_10G_CX4 = 0x000f
 474 } netxen_brdtype_t;
 475
 476 typedef enum {
 477         NETXEN_BRDMFG_INVENTEC = 1
 478 } netxen_brdmfg;
 479
 480 typedef enum {
 481         MEM_ORG_128Mbx4 = 0x0,  /* DDR1 only */
 482         MEM_ORG_128Mbx8 = 0x1,  /* DDR1 only */
 483         MEM_ORG_128Mbx16 = 0x2, /* DDR1 only */
 484         MEM_ORG_256Mbx4 = 0x3,
 485         MEM_ORG_256Mbx8 = 0x4,
 486         MEM_ORG_256Mbx16 = 0x5,
 487         MEM_ORG_512Mbx4 = 0x6,
 488         MEM_ORG_512Mbx8 = 0x7,
 489         MEM_ORG_512Mbx16 = 0x8,
 490         MEM_ORG_1Gbx4 = 0x9,
 491         MEM_ORG_1Gbx8 = 0xa,
 492         MEM_ORG_1Gbx16 = 0xb,
 493         MEM_ORG_2Gbx4 = 0xc,
 494         MEM_ORG_2Gbx8 = 0xd,
 495         MEM_ORG_2Gbx16 = 0xe,
 496         MEM_ORG_128Mbx32 = 0x10002,     /* GDDR only */
 497         MEM_ORG_256Mbx32 = 0x10005      /* GDDR only */
 498 } netxen_mn_mem_org_t;
 499
 500 typedef enum {
 501         MEM_ORG_512Kx36 = 0x0,
 502         MEM_ORG_1Mx36 = 0x1,
 503         MEM_ORG_2Mx36 = 0x2
 504 } netxen_sn_mem_org_t;
 505
 506 typedef enum {
 507         MEM_DEPTH_4MB = 0x1,
 508         MEM_DEPTH_8MB = 0x2,
 509         MEM_DEPTH_16MB = 0x3,
 510         MEM_DEPTH_32MB = 0x4,
 511         MEM_DEPTH_64MB = 0x5,
 512         MEM_DEPTH_128MB = 0x6,
 513         MEM_DEPTH_256MB = 0x7,
 514         MEM_DEPTH_512MB = 0x8,
 515         MEM_DEPTH_1GB = 0x9,
 516         MEM_DEPTH_2GB = 0xa,
 517         MEM_DEPTH_4GB = 0xb,
 518         MEM_DEPTH_8GB = 0xc,
 519         MEM_DEPTH_16GB = 0xd,
 520         MEM_DEPTH_32GB = 0xe
 521 } netxen_mem_depth_t;
 522
 523 struct netxen_board_info {
 524         u32 header_version;
 525
 526         u32 board_mfg;
 527         u32 board_type;
 528         u32 board_num;
 529         u32 chip_id;
 530         u32 chip_minor;
 531         u32 chip_major;
 532         u32 chip_pkg;
 533         u32 chip_lot;
 534
 535         u32 port_mask;          /* available niu ports */
 536         u32 peg_mask;           /* available pegs */
 537         u32 icache_ok;          /* can we run with icache? */
 538         u32 dcache_ok;          /* can we run with dcache? */
 539         u32 casper_ok;
 540
 541         u32 mac_addr_lo_0;
 542         u32 mac_addr_lo_1;
 543         u32 mac_addr_lo_2;
 544         u32 mac_addr_lo_3;
 545
 546         /* MN-related config */
 547         u32 mn_sync_mode;       /* enable/ sync shift cclk/ sync shift mclk */
 548         u32 mn_sync_shift_cclk;
 549         u32 mn_sync_shift_mclk;
 550         u32 mn_wb_en;
 551         u32 mn_crystal_freq;    /* in MHz */
 552         u32 mn_speed;           /* in MHz */
 553         u32 mn_org;
 554         u32 mn_depth;
 555         u32 mn_ranks_0;         /* ranks per slot */
 556         u32 mn_ranks_1;         /* ranks per slot */
 557         u32 mn_rd_latency_0;
 558         u32 mn_rd_latency_1;
 559         u32 mn_rd_latency_2;
 560         u32 mn_rd_latency_3;
 561         u32 mn_rd_latency_4;
 562         u32 mn_rd_latency_5;
 563         u32 mn_rd_latency_6;
 564         u32 mn_rd_latency_7;
 565         u32 mn_rd_latency_8;
 566         u32 mn_dll_val[18];
 567         u32 mn_mode_reg;        /* MIU DDR Mode Register */
 568         u32 mn_ext_mode_reg;    /* MIU DDR Extended Mode Register */
 569         u32 mn_timing_0;        /* MIU Memory Control Timing Rgister */
 570         u32 mn_timing_1;        /* MIU Extended Memory Ctrl Timing Register */
 571         u32 mn_timing_2;        /* MIU Extended Memory Ctrl Timing2 Register */
 572
 573         /* SN-related config */
 574         u32 sn_sync_mode;       /* enable/ sync shift cclk / sync shift mclk */
 575         u32 sn_pt_mode;         /* pass through mode */
 576         u32 sn_ecc_en;
 577         u32 sn_wb_en;
 578         u32 sn_crystal_freq;
 579         u32 sn_speed;
 580         u32 sn_org;
 581         u32 sn_depth;
 582         u32 sn_dll_tap;
 583         u32 sn_rd_latency;
 584
 585         u32 mac_addr_hi_0;
 586         u32 mac_addr_hi_1;
 587         u32 mac_addr_hi_2;
 588         u32 mac_addr_hi_3;
 589
 590         u32 magic;              /* indicates flash has been initialized */
 591
 592         u32 mn_rdimm;
 593         u32 mn_dll_override;
 594
 595 };
 596
 597 #define FLASH_NUM_PORTS         (4)
 598
 599 struct netxen_flash_mac_addr {
 600         u32 flash_addr[32];
 601 };
 602
 603 struct netxen_user_old_info {
 604         u8 flash_md5[16];
 605         u8 crbinit_md5[16];
 606         u8 brdcfg_md5[16];
 607         /* bootloader */
 608         u32 bootld_version;
 609         u32 bootld_size;
 610         u8 bootld_md5[16];
 611         /* image */
 612         u32 image_version;
 613         u32 image_size;
 614         u8 image_md5[16];
 615         /* primary image status */
 616         u32 primary_status;
 617         u32 secondary_present;
 618
 619         /* MAC address , 4 ports */
 620         struct netxen_flash_mac_addr mac_addr[FLASH_NUM_PORTS];
 621 };
 622 #define FLASH_NUM_MAC_PER_PORT  32
 623 struct netxen_user_info {
 624         u8 flash_md5[16 * 64];
 625         /* bootloader */
 626         u32 bootld_version;
 627         u32 bootld_size;
 628         /* image */
 629         u32 image_version;
 630         u32 image_size;
 631         /* primary image status */
 632         u32 primary_status;
 633         u32 secondary_present;
 634
 635         /* MAC address , 4 ports, 32 address per port */
 636         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
 637         u32 sub_sys_id;
 638         u8 serial_num[32];
 639
 640         /* Any user defined data */
 641 };
 642
 643 /*
 644  * Flash Layout - new format.
 645  */
 646 struct netxen_new_user_info {
 647         u8 flash_md5[16 * 64];
 648         /* bootloader */
 649         u32 bootld_version;
 650         u32 bootld_size;
 651         /* image */
 652         u32 image_version;
 653         u32 image_size;
 654         /* primary image status */
 655         u32 primary_status;
 656         u32 secondary_present;
 657
 658         /* MAC address , 4 ports, 32 address per port */
 659         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
 660         u32 sub_sys_id;
 661         u8 serial_num[32];
 662
 663         /* Any user defined data */
 664 };
 665
 666 #define SECONDARY_IMAGE_PRESENT 0xb3b4b5b6
 667 #define SECONDARY_IMAGE_ABSENT  0xffffffff
 668 #define PRIMARY_IMAGE_GOOD      0x5a5a5a5a
 669 #define PRIMARY_IMAGE_BAD       0xffffffff
 670
 671 /* Flash memory map */
 672 typedef enum {
 673         CRBINIT_START = 0,      /* Crbinit section */
 674         BRDCFG_START = 0x4000,  /* board config */
 675         INITCODE_START = 0x6000,        /* pegtune code */
 676         BOOTLD_START = 0x10000, /* bootld */
 677         IMAGE_START = 0x43000,  /* compressed image */
 678         SECONDARY_START = 0x200000,     /* backup images */
 679         PXE_START = 0x3E0000,   /* user defined region */
 680         USER_START = 0x3E8000,  /* User defined region for new boards */
 681         FIXED_START = 0x3F0000  /* backup of crbinit */
 682 } netxen_flash_map_t;
 683
 684 #define USER_START_OLD PXE_START        /* for backward compatibility */
 685
 686 #define FLASH_START             (CRBINIT_START)
 687 #define INIT_SECTOR             (0)
 688 #define PRIMARY_START           (BOOTLD_START)
 689 #define FLASH_CRBINIT_SIZE      (0x4000)
 690 #define FLASH_BRDCFG_SIZE       (sizeof(struct netxen_board_info))
 691 #define FLASH_USER_SIZE         (sizeof(struct netxen_user_info)/sizeof(u32))
 692 #define FLASH_SECONDARY_SIZE    (USER_START-SECONDARY_START)
 693 #define NUM_PRIMARY_SECTORS     (0x20)
 694 #define NUM_CONFIG_SECTORS      (1)
 695 #define PFX "NetXen: "
 696 extern char netxen_nic_driver_name[];
 697
 698 /* Note: Make sure to not call this before adapter->port is valid */
 699 #if !defined(NETXEN_DEBUG)
 700 #define DPRINTK(klevel, fmt, args...)   do { \
 701         } while (0)
 702 #else
 703 #define DPRINTK(klevel, fmt, args...)   do { \
 704         printk(KERN_##klevel PFX "%s: %s: " fmt, __FUNCTION__,\
 705                 (adapter != NULL && \
 706                 adapter->port[0] != NULL && \
 707                 adapter->port[0]->netdev != NULL) ? \
 708                 adapter->port[0]->netdev->name : NULL, \
 709                 ## args); } while(0)
 710 #endif
 711
 712 /* Number of status descriptors to handle per interrupt */
 713 #define MAX_STATUS_HANDLE       (128)
 714
 715 /*
 716  * netxen_skb_frag{} is to contain mapping info for each SG list. This
 717  * has to be freed when DMA is complete. This is part of netxen_tx_buffer{}.
 718  */
 719 struct netxen_skb_frag {
 720         u64 dma;
 721         u32 length;
 722 };
 723
 724 /*    Following defines are for the state of the buffers    */
 725 #define NETXEN_BUFFER_FREE      0
 726 #define NETXEN_BUFFER_BUSY      1
 727
 728 /*
 729  * There will be one netxen_buffer per skb packet.    These will be
 730  * used to save the dma info for pci_unmap_page()
 731  */
 732 struct netxen_cmd_buffer {
 733         struct sk_buff *skb;
 734         struct netxen_skb_frag frag_array[MAX_BUFFERS_PER_CMD + 1];
 735         u32 total_length;
 736         u32 mss;
 737         u16 port;
 738         u8 cmd;
 739         u8 frag_count;
 740         unsigned long time_stamp;
 741         u32 state;
 742 };
 743
 744 /* In rx_buffer, we do not need multiple fragments as is a single buffer */
 745 struct netxen_rx_buffer {
 746         struct sk_buff *skb;
 747         u64 dma;
 748         u16 ref_handle;
 749         u16 state;
 750         u32 lro_expected_frags;
 751         u32 lro_current_frags;
 752         u32 lro_length;
 753 };
 754
 755 /* Board types */
 756 #define NETXEN_NIC_GBE  0x01
 757 #define NETXEN_NIC_XGBE 0x02
 758
 759 /*
 760  * One hardware_context{} per adapter
 761  * contains interrupt info as well shared hardware info.
 762  */
 763 struct netxen_hardware_context {
 764         struct pci_dev *pdev;
 765         void __iomem *pci_base0;
 766         void __iomem *pci_base1;
 767         void __iomem *pci_base2;
 768         void __iomem *db_base;
 769         unsigned long db_len;
 770
 771         u8 revision_id;
 772         u16 board_type;
 773         u16 max_ports;
 774         struct netxen_board_info boardcfg;
 775         u32 xg_linkup;
 776         u32 qg_linksup;
 777         /* Address of cmd ring in Phantom */
 778         struct cmd_desc_type0 *cmd_desc_head;
 779         struct pci_dev *cmd_desc_pdev;
 780         dma_addr_t cmd_desc_phys_addr;
 781         struct netxen_adapter *adapter;
 782 };
 783
 784 #define RCV_RING_LRO    RCV_DESC_LRO
 785
 786 #define MINIMUM_ETHERNET_FRAME_SIZE     64      /* With FCS */
 787 #define ETHERNET_FCS_SIZE               4
 788
 789 struct netxen_adapter_stats {
 790         u64 ints;
 791         u64 hostints;
 792         u64 otherints;
 793         u64 process_rcv;
 794         u64 process_xmit;
 795         u64 noxmitdone;
 796         u64 xmitcsummed;
 797         u64 post_called;
 798         u64 posted;
 799         u64 lastposted;
 800         u64 goodskbposts;
 801 };
 802
 803 /*
 804  * Rcv Descriptor Context. One such per Rcv Descriptor. There may
 805  * be one Rcv Descriptor for normal packets, one for jumbo and may be others.
 806  */
 807 struct netxen_rcv_desc_ctx {
 808         u32 flags;
 809         u32 producer;
 810         u32 rcv_pending;        /* Num of bufs posted in phantom */
 811         u32 rcv_free;           /* Num of bufs in free list */
 812         dma_addr_t phys_addr;
 813         struct pci_dev *phys_pdev;
 814         struct rcv_desc *desc_head;     /* address of rx ring in Phantom */
 815         u32 max_rx_desc_count;
 816         u32 dma_size;
 817         u32 skb_size;
 818         struct netxen_rx_buffer *rx_buf_arr;    /* rx buffers for receive   */
 819         int begin_alloc;
 820 };
 821
 822 /*
 823  * Receive context. There is one such structure per instance of the
 824  * receive processing. Any state information that is relevant to
 825  * the receive, and is must be in this structure. The global data may be
 826  * present elsewhere.
 827  */
 828 struct netxen_recv_context {
 829         struct netxen_rcv_desc_ctx rcv_desc[NUM_RCV_DESC_RINGS];
 830         u32 status_rx_producer;
 831         u32 status_rx_consumer;
 832         dma_addr_t rcv_status_desc_phys_addr;
 833         struct pci_dev *rcv_status_desc_pdev;
 834         struct status_desc *rcv_status_desc_head;
 835 };
 836
 837 #define NETXEN_NIC_MSI_ENABLED 0x02
 838 #define NETXEN_DMA_MASK 0xfffffffe
 839 #define NETXEN_DB_MAPSIZE_BYTES    0x1000
 840
 841 struct netxen_dummy_dma {
 842         void *addr;
 843         dma_addr_t phys_addr;
 844 };
 845
 846 struct netxen_adapter {
 847         struct netxen_hardware_context ahw;
 848         int port_count;         /* Number of configured ports  */
 849         int active_ports;       /* Number of open ports */
 850         struct netxen_port *port[NETXEN_MAX_PORTS];     /* ptr to each port  */
 851         spinlock_t tx_lock;
 852         spinlock_t lock;
 853         struct work_struct watchdog_task;
 854         struct timer_list watchdog_timer;
 855
 856         u32 curr_window;
 857
 858         u32 cmd_producer;
 859         u32 *cmd_consumer;
 860
 861         u32 last_cmd_consumer;
 862         u32 max_tx_desc_count;
 863         u32 max_rx_desc_count;
 864         u32 max_jumbo_rx_desc_count;
 865         u32 max_lro_rx_desc_count;
 866         /* Num of instances active on cmd buffer ring */
 867         u32 proc_cmd_buf_counter;
 868
 869         u32 num_threads, total_threads; /*Use to keep track of xmit threads */
 870
 871         u32 flags;
 872         u32 irq;
 873         int driver_mismatch;
 874         u32 temp;
 875
 876         struct netxen_adapter_stats stats;
 877
 878         struct netxen_cmd_buffer *cmd_buf_arr;  /* Command buffers for xmit */
 879
 880         /*
 881          * Receive instances. These can be either one per port,
 882          * or one per peg, etc.
 883          */
 884         struct netxen_recv_context recv_ctx[MAX_RCV_CTX];
 885
 886         int is_up;
 887         struct netxen_dummy_dma dummy_dma;
 888
 889         /* Context interface shared between card and host */
 890         struct netxen_ring_ctx *ctx_desc;
 891         struct pci_dev *ctx_desc_pdev;
 892         dma_addr_t ctx_desc_phys_addr;
 893         int (*enable_phy_interrupts) (struct netxen_adapter *, int);
 894         int (*disable_phy_interrupts) (struct netxen_adapter *, int);
 895         void (*handle_phy_intr) (struct netxen_adapter *);
 896         int (*macaddr_set) (struct netxen_port *, netxen_ethernet_macaddr_t);
 897         int (*set_mtu) (struct netxen_port *, int);
 898         int (*set_promisc) (struct netxen_adapter *, int,
 899                             netxen_niu_prom_mode_t);
 900         int (*unset_promisc) (struct netxen_adapter *, int,
 901                               netxen_niu_prom_mode_t);
 902         int (*phy_read) (struct netxen_adapter *, long phy, long reg, u32 *);
 903         int (*phy_write) (struct netxen_adapter *, long phy, long reg, u32 val);
 904         int (*init_port) (struct netxen_adapter *, int);
 905         void (*init_niu) (struct netxen_adapter *);
 906         int (*stop_port) (struct netxen_adapter *, int);
 907 };                              /* netxen_adapter structure */
 908
 909 /* Max number of xmit producer threads that can run simultaneously */
 910 #define MAX_XMIT_PRODUCERS              16
 911
 912 struct netxen_port_stats {
 913         u64 rcvdbadskb;
 914         u64 xmitcalled;
 915         u64 xmitedframes;
 916         u64 xmitfinished;
 917         u64 badskblen;
 918         u64 nocmddescriptor;
 919         u64 polled;
 920         u64 uphappy;
 921         u64 updropped;
 922         u64 uplcong;
 923         u64 uphcong;
 924         u64 upmcong;
 925         u64 updunno;
 926         u64 skbfreed;
 927         u64 txdropped;
 928         u64 txnullskb;
 929         u64 csummed;
 930         u64 no_rcv;
 931         u64 rxbytes;
 932         u64 txbytes;
 933 };
 934
 935 struct netxen_port {
 936         struct netxen_adapter *adapter;
 937
 938         u16 portnum;            /* GBE port number */
 939         u16 link_speed;
 940         u16 link_duplex;
 941         u16 link_autoneg;
 942
 943         int flags;
 944
 945         struct net_device *netdev;
 946         struct pci_dev *pdev;
 947         struct net_device_stats net_stats;
 948         struct netxen_port_stats stats;
 949         struct work_struct tx_timeout_task;
 950 };
 951
 952 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
 953         ((adapter)->ahw.pci_base0 + (off))
 954 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
 955         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
 956 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
 957         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
 958
 959 static inline void __iomem *pci_base_offset(struct netxen_adapter *adapter,
 960                                             unsigned long off)
 961 {
 962         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
 963                 return (adapter->ahw.pci_base0 + off);
 964         } else if ((off < SECOND_PAGE_GROUP_END) &&
 965                    (off >= SECOND_PAGE_GROUP_START)) {
 966                 return (adapter->ahw.pci_base1 + off - SECOND_PAGE_GROUP_START);
 967         } else if ((off < THIRD_PAGE_GROUP_END) &&
 968                    (off >= THIRD_PAGE_GROUP_START)) {
 969                 return (adapter->ahw.pci_base2 + off - THIRD_PAGE_GROUP_START);
 970         }
 971         return NULL;
 972 }
 973
 974 static inline void __iomem *pci_base(struct netxen_adapter *adapter,
 975                                      unsigned long off)
 976 {
 977         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
 978                 return adapter->ahw.pci_base0;
 979         } else if ((off < SECOND_PAGE_GROUP_END) &&
 980                    (off >= SECOND_PAGE_GROUP_START)) {
 981                 return adapter->ahw.pci_base1;
 982         } else if ((off < THIRD_PAGE_GROUP_END) &&
 983                    (off >= THIRD_PAGE_GROUP_START)) {
 984                 return adapter->ahw.pci_base2;
 985         }
 986         return NULL;
 987 }
 988
 989 int netxen_niu_xgbe_enable_phy_interrupts(struct netxen_adapter *adapter,
 990                                           int port);
 991 int netxen_niu_gbe_enable_phy_interrupts(struct netxen_adapter *adapter,
 992                                          int port);
 993 int netxen_niu_xgbe_disable_phy_interrupts(struct netxen_adapter *adapter,
 994                                            int port);
 995 int netxen_niu_gbe_disable_phy_interrupts(struct netxen_adapter *adapter,
 996                                           int port);
 997 int netxen_niu_xgbe_clear_phy_interrupts(struct netxen_adapter *adapter,
 998                                          int port);
 999 int netxen_niu_gbe_clear_phy_interrupts(struct netxen_adapter *adapter,
1000                                         int port);
1001 void netxen_nic_xgbe_handle_phy_intr(struct netxen_adapter *adapter);
1002 void netxen_nic_gbe_handle_phy_intr(struct netxen_adapter *adapter);
1003 void netxen_niu_gbe_set_mii_mode(struct netxen_adapter *adapter, int port,
1004                                  long enable);
1005 void netxen_niu_gbe_set_gmii_mode(struct netxen_adapter *adapter, int port,
1006                                   long enable);
1007 int netxen_niu_gbe_phy_read(struct netxen_adapter *adapter, long phy, long reg,
1008                             __le32 * readval);
1009 int netxen_niu_gbe_phy_write(struct netxen_adapter *adapter, long phy,
1010                              long reg, __le32 val);
1011
1012 /* Functions available from netxen_nic_hw.c */
1013 int netxen_nic_set_mtu_xgb(struct netxen_port *port, int new_mtu);
1014 int netxen_nic_set_mtu_gb(struct netxen_port *port, int new_mtu);
1015 void netxen_nic_init_niu_gb(struct netxen_adapter *adapter);
1016 void netxen_nic_pci_change_crbwindow(struct netxen_adapter *adapter, u32 wndw);
1017 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val);
1018 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off);
1019 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value);
1020 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 * value);
1021
1022 int netxen_nic_get_board_info(struct netxen_adapter *adapter);
1023 int netxen_nic_hw_read_wx(struct netxen_adapter *adapter, u64 off, void *data,
1024                           int len);
1025 int netxen_nic_hw_write_wx(struct netxen_adapter *adapter, u64 off, void *data,
1026                            int len);
1027 void netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
1028                                  unsigned long off, int data);
1029
1030 /* Functions from netxen_nic_init.c */
1031 void netxen_free_adapter_offload(struct netxen_adapter *adapter);
1032 int netxen_initialize_adapter_offload(struct netxen_adapter *adapter);
1033 void netxen_phantom_init(struct netxen_adapter *adapter, int pegtune_val);
1034 void netxen_load_firmware(struct netxen_adapter *adapter);
1035 int netxen_pinit_from_rom(struct netxen_adapter *adapter, int verbose);
1036 int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr, int *valp);
1037 int netxen_rom_fast_write(struct netxen_adapter *adapter, int addr, int data);
1038 int netxen_rom_se(struct netxen_adapter *adapter, int addr);
1039 int netxen_do_rom_se(struct netxen_adapter *adapter, int addr);
1040
1041 /* Functions from netxen_nic_isr.c */
1042 void netxen_nic_isr_other(struct netxen_adapter *adapter);
1043 void netxen_indicate_link_status(struct netxen_adapter *adapter, u32 port,
1044                                  u32 link);
1045 void netxen_handle_port_int(struct netxen_adapter *adapter, u32 port,
1046                             u32 enable);
1047 void netxen_nic_stop_all_ports(struct netxen_adapter *adapter);
1048 void netxen_initialize_adapter_sw(struct netxen_adapter *adapter);
1049 void netxen_initialize_adapter_hw(struct netxen_adapter *adapter);
1050 void *netxen_alloc(struct pci_dev *pdev, size_t sz, dma_addr_t * ptr,
1051                    struct pci_dev **used_dev);
1052 void netxen_initialize_adapter_ops(struct netxen_adapter *adapter);
1053 int netxen_init_firmware(struct netxen_adapter *adapter);
1054 void netxen_free_hw_resources(struct netxen_adapter *adapter);
1055 void netxen_tso_check(struct netxen_adapter *adapter,
1056                       struct cmd_desc_type0 *desc, struct sk_buff *skb);
1057 int netxen_nic_hw_resources(struct netxen_adapter *adapter);
1058 void netxen_nic_clear_stats(struct netxen_adapter *adapter);
1059 int netxen_nic_rx_has_work(struct netxen_adapter *adapter);
1060 int netxen_nic_tx_has_work(struct netxen_adapter *adapter);
1061 void netxen_watchdog_task(struct work_struct *work);
1062 void netxen_post_rx_buffers(struct netxen_adapter *adapter, u32 ctx,
1063                             u32 ringid);
1064 void netxen_post_rx_buffers_nodb(struct netxen_adapter *adapter, u32 ctx,
1065                                  u32 ringid);
1066 int netxen_process_cmd_ring(unsigned long data);
1067 u32 netxen_process_rcv_ring(struct netxen_adapter *adapter, int ctx, int max);
1068 void netxen_nic_set_multi(struct net_device *netdev);
1069 int netxen_nic_change_mtu(struct net_device *netdev, int new_mtu);
1070 int netxen_nic_set_mac(struct net_device *netdev, void *p);
1071 struct net_device_stats *netxen_nic_get_stats(struct net_device *netdev);
1072
1073 static inline void netxen_nic_disable_int(struct netxen_adapter *adapter)
1074 {
1075         /*
1076          * ISR_INT_MASK: Can be read from window 0 or 1.
1077          */
1078         writel(0x7ff, PCI_OFFSET_SECOND_RANGE(adapter, ISR_INT_MASK));
1079
1080 }
1081
1082 static inline void netxen_nic_enable_int(struct netxen_adapter *adapter)
1083 {
1084         u32 mask;
1085
1086         switch (adapter->ahw.board_type) {
1087         case NETXEN_NIC_GBE:
1088                 mask = 0x77b;
1089                 break;
1090         case NETXEN_NIC_XGBE:
1091                 mask = 0x77f;
1092                 break;
1093         default:
1094                 mask = 0x7ff;
1095                 break;
1096         }
1097
1098         writel(mask, PCI_OFFSET_SECOND_RANGE(adapter, ISR_INT_MASK));
1099
1100         if (!(adapter->flags & NETXEN_NIC_MSI_ENABLED)) {
1101                 mask = 0xbff;
1102                 writel(mask, PCI_OFFSET_SECOND_RANGE(adapter,
1103                                                      ISR_INT_TARGET_MASK));
1104         }
1105 }
1106
1107 /*
1108  * NetXen Board information
1109  */
1110
1111 #define NETXEN_MAX_SHORT_NAME 16
1112 struct netxen_brdinfo {
1113         netxen_brdtype_t brdtype;       /* type of board */
1114         long ports;             /* max no of physical ports */
1115         char short_name[NETXEN_MAX_SHORT_NAME];
1116 };
1117
1118 static const struct netxen_brdinfo netxen_boards[] = {
1119         {NETXEN_BRDTYPE_P2_SB31_10G_CX4, 1, "XGb CX4"},
1120         {NETXEN_BRDTYPE_P2_SB31_10G_HMEZ, 1, "XGb HMEZ"},
1121         {NETXEN_BRDTYPE_P2_SB31_10G_IMEZ, 2, "XGb IMEZ"},
1122         {NETXEN_BRDTYPE_P2_SB31_10G, 1, "XGb XFP"},
1123         {NETXEN_BRDTYPE_P2_SB35_4G, 4, "Quad Gb"},
1124         {NETXEN_BRDTYPE_P2_SB31_2G, 2, "Dual Gb"},
1125 };
1126
1127 #define NUM_SUPPORTED_BOARDS (sizeof(netxen_boards)/sizeof(struct netxen_brdinfo))
1128
1129 static inline void get_brd_port_by_type(u32 type, int *ports)
1130 {
1131         int i, found = 0;
1132         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1133                 if (netxen_boards[i].brdtype == type) {
1134                         *ports = netxen_boards[i].ports;
1135                         found = 1;
1136                         break;
1137                 }
1138         }
1139         if (!found)
1140                 *ports = 0;
1141 }
1142
1143 static inline void get_brd_name_by_type(u32 type, char *name)
1144 {
1145         int i, found = 0;
1146         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1147                 if (netxen_boards[i].brdtype == type) {
1148                         strcpy(name, netxen_boards[i].short_name);
1149                         found = 1;
1150                         break;
1151                 }
1152
1153         }
1154         if (!found)
1155                 name = "Unknown";
1156 }
1157
1158 int netxen_is_flash_supported(struct netxen_adapter *adapter);
1159 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, u64 mac[]);
1160 extern void netxen_change_ringparam(struct netxen_adapter *adapter);
1161 extern int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr,
1162                                 int *valp);
1163
1164 extern struct ethtool_ops netxen_nic_ethtool_ops;
1165
1166 #endif                          /* __NETXEN_NIC_H_ */