drivers/net/ixgbe/ixgbe_82598.c

   1 /*******************************************************************************
   2
   3   Intel 10 Gigabit PCI Express Linux driver
   4   Copyright(c) 1999 - 2010 Intel Corporation.
   5
   6   This program is free software; you can redistribute it and/or modify it
   7   under the terms and conditions of the GNU General Public License,
   8   version 2, as published by the Free Software Foundation.
   9
  10   This program is distributed in the hope it will be useful, but WITHOUT
  11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13   more details.
  14
  15   You should have received a copy of the GNU General Public License along with
  16   this program; if not, write to the Free Software Foundation, Inc.,
  17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18
  19   The full GNU General Public License is included in this distribution in
  20   the file called "COPYING".
  21
  22   Contact Information:
  23   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  24   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  25
  26 *******************************************************************************/
  27
  28 #include <linux/pci.h>
  29 #include <linux/delay.h>
  30 #include <linux/sched.h>
  31
  32 #include "ixgbe.h"
  33 #include "ixgbe_phy.h"
  34
  35 #define IXGBE_82598_MAX_TX_QUEUES 32
  36 #define IXGBE_82598_MAX_RX_QUEUES 64
  37 #define IXGBE_82598_RAR_ENTRIES   16
  38 #define IXGBE_82598_MC_TBL_SIZE  128
  39 #define IXGBE_82598_VFT_TBL_SIZE 128
  40
  41 static s32 ixgbe_get_copper_link_capabilities_82598(struct ixgbe_hw *hw,
  42                                              ixgbe_link_speed *speed,
  43                                              bool *autoneg);
  44 static s32 ixgbe_setup_copper_link_82598(struct ixgbe_hw *hw,
  45                                                ixgbe_link_speed speed,
  46                                                bool autoneg,
  47                                                bool autoneg_wait_to_complete);
  48 static s32 ixgbe_read_i2c_eeprom_82598(struct ixgbe_hw *hw, u8 byte_offset,
  49                                        u8 *eeprom_data);
  50
  51 /**
  52  *  ixgbe_set_pcie_completion_timeout - set pci-e completion timeout
  53  *  @hw: pointer to the HW structure
  54  *
  55  *  The defaults for 82598 should be in the range of 50us to 50ms,
  56  *  however the hardware default for these parts is 500us to 1ms which is less
  57  *  than the 10ms recommended by the pci-e spec.  To address this we need to
  58  *  increase the value to either 10ms to 250ms for capability version 1 config,
  59  *  or 16ms to 55ms for version 2.
  60  **/
  61 static void ixgbe_set_pcie_completion_timeout(struct ixgbe_hw *hw)
  62 {
  63         struct ixgbe_adapter *adapter = hw->back;
  64         u32 gcr = IXGBE_READ_REG(hw, IXGBE_GCR);
  65         u16 pcie_devctl2;
  66
  67         /* only take action if timeout value is defaulted to 0 */
  68         if (gcr & IXGBE_GCR_CMPL_TMOUT_MASK)
  69                 goto out;
  70
  71         /*
  72          * if capababilities version is type 1 we can write the
  73          * timeout of 10ms to 250ms through the GCR register
  74          */
  75         if (!(gcr & IXGBE_GCR_CAP_VER2)) {
  76                 gcr |= IXGBE_GCR_CMPL_TMOUT_10ms;
  77                 goto out;
  78         }
  79
  80         /*
  81          * for version 2 capabilities we need to write the config space
  82          * directly in order to set the completion timeout value for
  83          * 16ms to 55ms
  84          */
  85         pci_read_config_word(adapter->pdev,
  86                              IXGBE_PCI_DEVICE_CONTROL2, &pcie_devctl2);
  87         pcie_devctl2 |= IXGBE_PCI_DEVICE_CONTROL2_16ms;
  88         pci_write_config_word(adapter->pdev,
  89                               IXGBE_PCI_DEVICE_CONTROL2, pcie_devctl2);
  90 out:
  91         /* disable completion timeout resend */
  92         gcr &= ~IXGBE_GCR_CMPL_TMOUT_RESEND;
  93         IXGBE_WRITE_REG(hw, IXGBE_GCR, gcr);
  94 }
  95
  96 /**
  97  *  ixgbe_get_pcie_msix_count_82598 - Gets MSI-X vector count
  98  *  @hw: pointer to hardware structure
  99  *
 100  *  Read PCIe configuration space, and get the MSI-X vector count from
 101  *  the capabilities table.
 102  **/
 103 static u16 ixgbe_get_pcie_msix_count_82598(struct ixgbe_hw *hw)
 104 {
 105         struct ixgbe_adapter *adapter = hw->back;
 106         u16 msix_count;
 107         pci_read_config_word(adapter->pdev, IXGBE_PCIE_MSIX_82598_CAPS,
 108                              &msix_count);
 109         msix_count &= IXGBE_PCIE_MSIX_TBL_SZ_MASK;
 110
 111         /* MSI-X count is zero-based in HW, so increment to give proper value */
 112         msix_count++;
 113
 114         return msix_count;
 115 }
 116
 117 /**
 118  */
 119 static s32 ixgbe_get_invariants_82598(struct ixgbe_hw *hw)
 120 {
 121         struct ixgbe_mac_info *mac = &hw->mac;
 122
 123         /* Call PHY identify routine to get the phy type */
 124         ixgbe_identify_phy_generic(hw);
 125
 126         mac->mcft_size = IXGBE_82598_MC_TBL_SIZE;
 127         mac->vft_size = IXGBE_82598_VFT_TBL_SIZE;
 128         mac->num_rar_entries = IXGBE_82598_RAR_ENTRIES;
 129         mac->max_rx_queues = IXGBE_82598_MAX_RX_QUEUES;
 130         mac->max_tx_queues = IXGBE_82598_MAX_TX_QUEUES;
 131         mac->max_msix_vectors = ixgbe_get_pcie_msix_count_82598(hw);
 132
 133         return 0;
 134 }
 135
 136 /**
 137  *  ixgbe_init_phy_ops_82598 - PHY/SFP specific init
 138  *  @hw: pointer to hardware structure
 139  *
 140  *  Initialize any function pointers that were not able to be
 141  *  set during get_invariants because the PHY/SFP type was
 142  *  not known.  Perform the SFP init if necessary.
 143  *
 144  **/
 145 static s32 ixgbe_init_phy_ops_82598(struct ixgbe_hw *hw)
 146 {
 147         struct ixgbe_mac_info *mac = &hw->mac;
 148         struct ixgbe_phy_info *phy = &hw->phy;
 149         s32 ret_val = 0;
 150         u16 list_offset, data_offset;
 151
 152         /* Identify the PHY */
 153         phy->ops.identify(hw);
 154
 155         /* Overwrite the link function pointers if copper PHY */
 156         if (mac->ops.get_media_type(hw) == ixgbe_media_type_copper) {
 157                 mac->ops.setup_link = &ixgbe_setup_copper_link_82598;
 158                 mac->ops.get_link_capabilities =
 159                                   &ixgbe_get_copper_link_capabilities_82598;
 160         }
 161
 162         switch (hw->phy.type) {
 163         case ixgbe_phy_tn:
 164                 phy->ops.check_link = &ixgbe_check_phy_link_tnx;
 165                 phy->ops.get_firmware_version =
 166                              &ixgbe_get_phy_firmware_version_tnx;
 167                 break;
 168         case ixgbe_phy_nl:
 169                 phy->ops.reset = &ixgbe_reset_phy_nl;
 170
 171                 /* Call SFP+ identify routine to get the SFP+ module type */
 172                 ret_val = phy->ops.identify_sfp(hw);
 173                 if (ret_val != 0)
 174                         goto out;
 175                 else if (hw->phy.sfp_type == ixgbe_sfp_type_unknown) {
 176                         ret_val = IXGBE_ERR_SFP_NOT_SUPPORTED;
 177                         goto out;
 178                 }
 179
 180                 /* Check to see if SFP+ module is supported */
 181                 ret_val = ixgbe_get_sfp_init_sequence_offsets(hw,
 182                                                             &list_offset,
 183                                                             &data_offset);
 184                 if (ret_val != 0) {
 185                         ret_val = IXGBE_ERR_SFP_NOT_SUPPORTED;
 186                         goto out;
 187                 }
 188                 break;
 189         default:
 190                 break;
 191         }
 192
 193 out:
 194         return ret_val;
 195 }
 196
 197 /**
 198  *  ixgbe_start_hw_82598 - Prepare hardware for Tx/Rx
 199  *  @hw: pointer to hardware structure
 200  *
 201  *  Starts the hardware using the generic start_hw function.
 202  *  Then set pcie completion timeout
 203  **/
 204 static s32 ixgbe_start_hw_82598(struct ixgbe_hw *hw)
 205 {
 206         s32 ret_val = 0;
 207
 208         ret_val = ixgbe_start_hw_generic(hw);
 209
 210         /* set the completion timeout for interface */
 211         if (ret_val == 0)
 212                 ixgbe_set_pcie_completion_timeout(hw);
 213
 214         return ret_val;
 215 }
 216
 217 /**
 218  *  ixgbe_get_link_capabilities_82598 - Determines link capabilities
 219  *  @hw: pointer to hardware structure
 220  *  @speed: pointer to link speed
 221  *  @autoneg: boolean auto-negotiation value
 222  *
 223  *  Determines the link capabilities by reading the AUTOC register.
 224  **/
 225 static s32 ixgbe_get_link_capabilities_82598(struct ixgbe_hw *hw,
 226                                              ixgbe_link_speed *speed,
 227                                              bool *autoneg)
 228 {
 229         s32 status = 0;
 230         u32 autoc = 0;
 231
 232         /*
 233          * Determine link capabilities based on the stored value of AUTOC,
 234          * which represents EEPROM defaults.  If AUTOC value has not been
 235          * stored, use the current register value.
 236          */
 237         if (hw->mac.orig_link_settings_stored)
 238                 autoc = hw->mac.orig_autoc;
 239         else
 240                 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 241
 242         switch (autoc & IXGBE_AUTOC_LMS_MASK) {
 243         case IXGBE_AUTOC_LMS_1G_LINK_NO_AN:
 244                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 245                 *autoneg = false;
 246                 break;
 247
 248         case IXGBE_AUTOC_LMS_10G_LINK_NO_AN:
 249                 *speed = IXGBE_LINK_SPEED_10GB_FULL;
 250                 *autoneg = false;
 251                 break;
 252
 253         case IXGBE_AUTOC_LMS_1G_AN:
 254                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 255                 *autoneg = true;
 256                 break;
 257
 258         case IXGBE_AUTOC_LMS_KX4_AN:
 259         case IXGBE_AUTOC_LMS_KX4_AN_1G_AN:
 260                 *speed = IXGBE_LINK_SPEED_UNKNOWN;
 261                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
 262                         *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 263                 if (autoc & IXGBE_AUTOC_KX_SUPP)
 264                         *speed |= IXGBE_LINK_SPEED_1GB_FULL;
 265                 *autoneg = true;
 266                 break;
 267
 268         default:
 269                 status = IXGBE_ERR_LINK_SETUP;
 270                 break;
 271         }
 272
 273         return status;
 274 }
 275
 276 /**
 277  *  ixgbe_get_copper_link_capabilities_82598 - Determines link capabilities
 278  *  @hw: pointer to hardware structure
 279  *  @speed: pointer to link speed
 280  *  @autoneg: boolean auto-negotiation value
 281  *
 282  *  Determines the link capabilities by reading the AUTOC register.
 283  **/
 284 static s32 ixgbe_get_copper_link_capabilities_82598(struct ixgbe_hw *hw,
 285                                                     ixgbe_link_speed *speed,
 286                                                     bool *autoneg)
 287 {
 288         s32 status = IXGBE_ERR_LINK_SETUP;
 289         u16 speed_ability;
 290
 291         *speed = 0;
 292         *autoneg = true;
 293
 294         status = hw->phy.ops.read_reg(hw, MDIO_SPEED, MDIO_MMD_PMAPMD,
 295                                       &speed_ability);
 296
 297         if (status == 0) {
 298                 if (speed_ability & MDIO_SPEED_10G)
 299                     *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 300                 if (speed_ability & MDIO_PMA_SPEED_1000)
 301                     *speed |= IXGBE_LINK_SPEED_1GB_FULL;
 302         }
 303
 304         return status;
 305 }
 306
 307 /**
 308  *  ixgbe_get_media_type_82598 - Determines media type
 309  *  @hw: pointer to hardware structure
 310  *
 311  *  Returns the media type (fiber, copper, backplane)
 312  **/
 313 static enum ixgbe_media_type ixgbe_get_media_type_82598(struct ixgbe_hw *hw)
 314 {
 315         enum ixgbe_media_type media_type;
 316
 317         /* Media type for I82598 is based on device ID */
 318         switch (hw->device_id) {
 319         case IXGBE_DEV_ID_82598:
 320         case IXGBE_DEV_ID_82598_BX:
 321                 media_type = ixgbe_media_type_backplane;
 322                 break;
 323         case IXGBE_DEV_ID_82598AF_DUAL_PORT:
 324         case IXGBE_DEV_ID_82598AF_SINGLE_PORT:
 325         case IXGBE_DEV_ID_82598_DA_DUAL_PORT:
 326         case IXGBE_DEV_ID_82598_SR_DUAL_PORT_EM:
 327         case IXGBE_DEV_ID_82598EB_XF_LR:
 328         case IXGBE_DEV_ID_82598EB_SFP_LOM:
 329                 media_type = ixgbe_media_type_fiber;
 330                 break;
 331         case IXGBE_DEV_ID_82598EB_CX4:
 332         case IXGBE_DEV_ID_82598_CX4_DUAL_PORT:
 333                 media_type = ixgbe_media_type_cx4;
 334                 break;
 335         case IXGBE_DEV_ID_82598AT:
 336         case IXGBE_DEV_ID_82598AT2:
 337                 media_type = ixgbe_media_type_copper;
 338                 break;
 339         default:
 340                 media_type = ixgbe_media_type_unknown;
 341                 break;
 342         }
 343
 344         return media_type;
 345 }
 346
 347 /**
 348  *  ixgbe_fc_enable_82598 - Enable flow control
 349  *  @hw: pointer to hardware structure
 350  *  @packetbuf_num: packet buffer number (0-7)
 351  *
 352  *  Enable flow control according to the current settings.
 353  **/
 354 static s32 ixgbe_fc_enable_82598(struct ixgbe_hw *hw, s32 packetbuf_num)
 355 {
 356         s32 ret_val = 0;
 357         u32 fctrl_reg;
 358         u32 rmcs_reg;
 359         u32 reg;
 360
 361 #ifdef CONFIG_DCB
 362         if (hw->fc.requested_mode == ixgbe_fc_pfc)
 363                 goto out;
 364
 365 #endif /* CONFIG_DCB */
 366         /* Negotiate the fc mode to use */
 367         ret_val = ixgbe_fc_autoneg(hw);
 368         if (ret_val)
 369                 goto out;
 370
 371         /* Disable any previous flow control settings */
 372         fctrl_reg = IXGBE_READ_REG(hw, IXGBE_FCTRL);
 373         fctrl_reg &= ~(IXGBE_FCTRL_RFCE | IXGBE_FCTRL_RPFCE);
 374
 375         rmcs_reg = IXGBE_READ_REG(hw, IXGBE_RMCS);
 376         rmcs_reg &= ~(IXGBE_RMCS_TFCE_PRIORITY | IXGBE_RMCS_TFCE_802_3X);
 377
 378         /*
 379          * The possible values of fc.current_mode are:
 380          * 0: Flow control is completely disabled
 381          * 1: Rx flow control is enabled (we can receive pause frames,
 382          *    but not send pause frames).
 383          * 2: Tx flow control is enabled (we can send pause frames but
 384          *     we do not support receiving pause frames).
 385          * 3: Both Rx and Tx flow control (symmetric) are enabled.
 386          * other: Invalid.
 387 #ifdef CONFIG_DCB
 388          * 4: Priority Flow Control is enabled.
 389 #endif
 390          */
 391         switch (hw->fc.current_mode) {
 392         case ixgbe_fc_none:
 393                 /*
 394                  * Flow control is disabled by software override or autoneg.
 395                  * The code below will actually disable it in the HW.
 396                  */
 397                 break;
 398         case ixgbe_fc_rx_pause:
 399                 /*
 400                  * Rx Flow control is enabled and Tx Flow control is
 401                  * disabled by software override. Since there really
 402                  * isn't a way to advertise that we are capable of RX
 403                  * Pause ONLY, we will advertise that we support both
 404                  * symmetric and asymmetric Rx PAUSE.  Later, we will
 405                  * disable the adapter's ability to send PAUSE frames.
 406                  */
 407                 fctrl_reg |= IXGBE_FCTRL_RFCE;
 408                 break;
 409         case ixgbe_fc_tx_pause:
 410                 /*
 411                  * Tx Flow control is enabled, and Rx Flow control is
 412                  * disabled by software override.
 413                  */
 414                 rmcs_reg |= IXGBE_RMCS_TFCE_802_3X;
 415                 break;
 416         case ixgbe_fc_full:
 417                 /* Flow control (both Rx and Tx) is enabled by SW override. */
 418                 fctrl_reg |= IXGBE_FCTRL_RFCE;
 419                 rmcs_reg |= IXGBE_RMCS_TFCE_802_3X;
 420                 break;
 421 #ifdef CONFIG_DCB
 422         case ixgbe_fc_pfc:
 423                 goto out;
 424                 break;
 425 #endif /* CONFIG_DCB */
 426         default:
 427                 hw_dbg(hw, "Flow control param set incorrectly\n");
 428                 ret_val = IXGBE_ERR_CONFIG;
 429                 goto out;
 430                 break;
 431         }
 432
 433         /* Set 802.3x based flow control settings. */
 434         fctrl_reg |= IXGBE_FCTRL_DPF;
 435         IXGBE_WRITE_REG(hw, IXGBE_FCTRL, fctrl_reg);
 436         IXGBE_WRITE_REG(hw, IXGBE_RMCS, rmcs_reg);
 437
 438         /* Set up and enable Rx high/low water mark thresholds, enable XON. */
 439         if (hw->fc.current_mode & ixgbe_fc_tx_pause) {
 440                 if (hw->fc.send_xon) {
 441                         IXGBE_WRITE_REG(hw, IXGBE_FCRTL(packetbuf_num),
 442                                         (hw->fc.low_water | IXGBE_FCRTL_XONE));
 443                 } else {
 444                         IXGBE_WRITE_REG(hw, IXGBE_FCRTL(packetbuf_num),
 445                                         hw->fc.low_water);
 446                 }
 447
 448                 IXGBE_WRITE_REG(hw, IXGBE_FCRTH(packetbuf_num),
 449                                 (hw->fc.high_water | IXGBE_FCRTH_FCEN));
 450         }
 451
 452         /* Configure pause time (2 TCs per register) */
 453         reg = IXGBE_READ_REG(hw, IXGBE_FCTTV(packetbuf_num / 2));
 454         if ((packetbuf_num & 1) == 0)
 455                 reg = (reg & 0xFFFF0000) | hw->fc.pause_time;
 456         else
 457                 reg = (reg & 0x0000FFFF) | (hw->fc.pause_time << 16);
 458         IXGBE_WRITE_REG(hw, IXGBE_FCTTV(packetbuf_num / 2), reg);
 459
 460         IXGBE_WRITE_REG(hw, IXGBE_FCRTV, (hw->fc.pause_time >> 1));
 461
 462 out:
 463         return ret_val;
 464 }
 465
 466 /**
 467  *  ixgbe_start_mac_link_82598 - Configures MAC link settings
 468  *  @hw: pointer to hardware structure
 469  *
 470  *  Configures link settings based on values in the ixgbe_hw struct.
 471  *  Restarts the link.  Performs autonegotiation if needed.
 472  **/
 473 static s32 ixgbe_start_mac_link_82598(struct ixgbe_hw *hw,
 474                                       bool autoneg_wait_to_complete)
 475 {
 476         u32 autoc_reg;
 477         u32 links_reg;
 478         u32 i;
 479         s32 status = 0;
 480
 481         /* Restart link */
 482         autoc_reg = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 483         autoc_reg |= IXGBE_AUTOC_AN_RESTART;
 484         IXGBE_WRITE_REG(hw, IXGBE_AUTOC, autoc_reg);
 485
 486         /* Only poll for autoneg to complete if specified to do so */
 487         if (autoneg_wait_to_complete) {
 488                 if ((autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 489                      IXGBE_AUTOC_LMS_KX4_AN ||
 490                     (autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 491                      IXGBE_AUTOC_LMS_KX4_AN_1G_AN) {
 492                         links_reg = 0; /* Just in case Autoneg time = 0 */
 493                         for (i = 0; i < IXGBE_AUTO_NEG_TIME; i++) {
 494                                 links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 495                                 if (links_reg & IXGBE_LINKS_KX_AN_COMP)
 496                                         break;
 497                                 msleep(100);
 498                         }
 499                         if (!(links_reg & IXGBE_LINKS_KX_AN_COMP)) {
 500                                 status = IXGBE_ERR_AUTONEG_NOT_COMPLETE;
 501                                 hw_dbg(hw, "Autonegotiation did not complete.\n");
 502                         }
 503                 }
 504         }
 505
 506         /* Add delay to filter out noises during initial link setup */
 507         msleep(50);
 508
 509         return status;
 510 }
 511
 512 /**
 513  *  ixgbe_validate_link_ready - Function looks for phy link
 514  *  @hw: pointer to hardware structure
 515  *
 516  *  Function indicates success when phy link is available. If phy is not ready
 517  *  within 5 seconds of MAC indicating link, the function returns error.
 518  **/
 519 static s32 ixgbe_validate_link_ready(struct ixgbe_hw *hw)
 520 {
 521         u32 timeout;
 522         u16 an_reg;
 523
 524         if (hw->device_id != IXGBE_DEV_ID_82598AT2)
 525                 return 0;
 526
 527         for (timeout = 0;
 528              timeout < IXGBE_VALIDATE_LINK_READY_TIMEOUT; timeout++) {
 529                 hw->phy.ops.read_reg(hw, MDIO_STAT1, MDIO_MMD_AN, &an_reg);
 530
 531                 if ((an_reg & MDIO_AN_STAT1_COMPLETE) &&
 532                     (an_reg & MDIO_STAT1_LSTATUS))
 533                         break;
 534
 535                 msleep(100);
 536         }
 537
 538         if (timeout == IXGBE_VALIDATE_LINK_READY_TIMEOUT) {
 539                 hw_dbg(hw, "Link was indicated but link is down\n");
 540                 return IXGBE_ERR_LINK_SETUP;
 541         }
 542
 543         return 0;
 544 }
 545
 546 /**
 547  *  ixgbe_check_mac_link_82598 - Get link/speed status
 548  *  @hw: pointer to hardware structure
 549  *  @speed: pointer to link speed
 550  *  @link_up: true is link is up, false otherwise
 551  *  @link_up_wait_to_complete: bool used to wait for link up or not
 552  *
 553  *  Reads the links register to determine if link is up and the current speed
 554  **/
 555 static s32 ixgbe_check_mac_link_82598(struct ixgbe_hw *hw,
 556                                       ixgbe_link_speed *speed, bool *link_up,
 557                                       bool link_up_wait_to_complete)
 558 {
 559         u32 links_reg;
 560         u32 i;
 561         u16 link_reg, adapt_comp_reg;
 562
 563         /*
 564          * SERDES PHY requires us to read link status from register 0xC79F.
 565          * Bit 0 set indicates link is up/ready; clear indicates link down.
 566          * 0xC00C is read to check that the XAUI lanes are active.  Bit 0
 567          * clear indicates active; set indicates inactive.
 568          */
 569         if (hw->phy.type == ixgbe_phy_nl) {
 570                 hw->phy.ops.read_reg(hw, 0xC79F, MDIO_MMD_PMAPMD, &link_reg);
 571                 hw->phy.ops.read_reg(hw, 0xC79F, MDIO_MMD_PMAPMD, &link_reg);
 572                 hw->phy.ops.read_reg(hw, 0xC00C, MDIO_MMD_PMAPMD,
 573                                      &adapt_comp_reg);
 574                 if (link_up_wait_to_complete) {
 575                         for (i = 0; i < IXGBE_LINK_UP_TIME; i++) {
 576                                 if ((link_reg & 1) &&
 577                                     ((adapt_comp_reg & 1) == 0)) {
 578                                         *link_up = true;
 579                                         break;
 580                                 } else {
 581                                         *link_up = false;
 582                                 }
 583                                 msleep(100);
 584                                 hw->phy.ops.read_reg(hw, 0xC79F,
 585                                                      MDIO_MMD_PMAPMD,
 586                                                      &link_reg);
 587                                 hw->phy.ops.read_reg(hw, 0xC00C,
 588                                                      MDIO_MMD_PMAPMD,
 589                                                      &adapt_comp_reg);
 590                         }
 591                 } else {
 592                         if ((link_reg & 1) && ((adapt_comp_reg & 1) == 0))
 593                                 *link_up = true;
 594                         else
 595                                 *link_up = false;
 596                 }
 597
 598                 if (*link_up == false)
 599                         goto out;
 600         }
 601
 602         links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 603         if (link_up_wait_to_complete) {
 604                 for (i = 0; i < IXGBE_LINK_UP_TIME; i++) {
 605                         if (links_reg & IXGBE_LINKS_UP) {
 606                                 *link_up = true;
 607                                 break;
 608                         } else {
 609                                 *link_up = false;
 610                         }
 611                         msleep(100);
 612                         links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 613                 }
 614         } else {
 615                 if (links_reg & IXGBE_LINKS_UP)
 616                         *link_up = true;
 617                 else
 618                         *link_up = false;
 619         }
 620
 621         if (links_reg & IXGBE_LINKS_SPEED)
 622                 *speed = IXGBE_LINK_SPEED_10GB_FULL;
 623         else
 624                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 625
 626         if ((hw->device_id == IXGBE_DEV_ID_82598AT2) && (*link_up == true) &&
 627             (ixgbe_validate_link_ready(hw) != 0))
 628                 *link_up = false;
 629
 630         /* if link is down, zero out the current_mode */
 631         if (*link_up == false) {
 632                 hw->fc.current_mode = ixgbe_fc_none;
 633                 hw->fc.fc_was_autonegged = false;
 634         }
 635 out:
 636         return 0;
 637 }
 638
 639
 640 /**
 641  *  ixgbe_setup_mac_link_82598 - Set MAC link speed
 642  *  @hw: pointer to hardware structure
 643  *  @speed: new link speed
 644  *  @autoneg: true if auto-negotiation enabled
 645  *  @autoneg_wait_to_complete: true if waiting is needed to complete
 646  *
 647  *  Set the link speed in the AUTOC register and restarts link.
 648  **/
 649 static s32 ixgbe_setup_mac_link_82598(struct ixgbe_hw *hw,
 650                                            ixgbe_link_speed speed, bool autoneg,
 651                                            bool autoneg_wait_to_complete)
 652 {
 653         s32              status            = 0;
 654         ixgbe_link_speed link_capabilities = IXGBE_LINK_SPEED_UNKNOWN;
 655         u32              curr_autoc        = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 656         u32              autoc             = curr_autoc;
 657         u32              link_mode         = autoc & IXGBE_AUTOC_LMS_MASK;
 658
 659         /* Check to see if speed passed in is supported. */
 660         ixgbe_get_link_capabilities_82598(hw, &link_capabilities, &autoneg);
 661         speed &= link_capabilities;
 662
 663         if (speed == IXGBE_LINK_SPEED_UNKNOWN)
 664                 status = IXGBE_ERR_LINK_SETUP;
 665
 666         /* Set KX4/KX support according to speed requested */
 667         else if (link_mode == IXGBE_AUTOC_LMS_KX4_AN ||
 668                  link_mode == IXGBE_AUTOC_LMS_KX4_AN_1G_AN) {
 669                 autoc &= ~IXGBE_AUTOC_KX4_KX_SUPP_MASK;
 670                 if (speed & IXGBE_LINK_SPEED_10GB_FULL)
 671                         autoc |= IXGBE_AUTOC_KX4_SUPP;
 672                 if (speed & IXGBE_LINK_SPEED_1GB_FULL)
 673                         autoc |= IXGBE_AUTOC_KX_SUPP;
 674                 if (autoc != curr_autoc)
 675                         IXGBE_WRITE_REG(hw, IXGBE_AUTOC, autoc);
 676         }
 677
 678         if (status == 0) {
 679                 /*
 680                  * Setup and restart the link based on the new values in
 681                  * ixgbe_hw This will write the AUTOC register based on the new
 682                  * stored values
 683                  */
 684                 status = ixgbe_start_mac_link_82598(hw, autoneg_wait_to_complete);
 685         }
 686
 687         return status;
 688 }
 689
 690
 691 /**
 692  *  ixgbe_setup_copper_link_82598 - Set the PHY autoneg advertised field
 693  *  @hw: pointer to hardware structure
 694  *  @speed: new link speed
 695  *  @autoneg: true if autonegotiation enabled
 696  *  @autoneg_wait_to_complete: true if waiting is needed to complete
 697  *
 698  *  Sets the link speed in the AUTOC register in the MAC and restarts link.
 699  **/
 700 static s32 ixgbe_setup_copper_link_82598(struct ixgbe_hw *hw,
 701                                                ixgbe_link_speed speed,
 702                                                bool autoneg,
 703                                                bool autoneg_wait_to_complete)
 704 {
 705         s32 status;
 706
 707         /* Setup the PHY according to input speed */
 708         status = hw->phy.ops.setup_link_speed(hw, speed, autoneg,
 709                                               autoneg_wait_to_complete);
 710
 711         /* Set up MAC */
 712         ixgbe_start_mac_link_82598(hw, autoneg_wait_to_complete);
 713
 714         return status;
 715 }
 716
 717 /**
 718  *  ixgbe_reset_hw_82598 - Performs hardware reset
 719  *  @hw: pointer to hardware structure
 720  *
 721  *  Resets the hardware by resetting the transmit and receive units, masks and
 722  *  clears all interrupts, performing a PHY reset, and performing a link (MAC)
 723  *  reset.
 724  **/
 725 static s32 ixgbe_reset_hw_82598(struct ixgbe_hw *hw)
 726 {
 727         s32 status = 0;
 728         s32 phy_status = 0;
 729         u32 ctrl;
 730         u32 gheccr;
 731         u32 i;
 732         u32 autoc;
 733         u8  analog_val;
 734
 735         /* Call adapter stop to disable tx/rx and clear interrupts */
 736         hw->mac.ops.stop_adapter(hw);
 737
 738         /*
 739          * Power up the Atlas Tx lanes if they are currently powered down.
 740          * Atlas Tx lanes are powered down for MAC loopback tests, but
 741          * they are not automatically restored on reset.
 742          */
 743         hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_LPBK, &analog_val);
 744         if (analog_val & IXGBE_ATLAS_PDN_TX_REG_EN) {
 745                 /* Enable Tx Atlas so packets can be transmitted again */
 746                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_LPBK,
 747                                              &analog_val);
 748                 analog_val &= ~IXGBE_ATLAS_PDN_TX_REG_EN;
 749                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_LPBK,
 750                                               analog_val);
 751
 752                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_10G,
 753                                              &analog_val);
 754                 analog_val &= ~IXGBE_ATLAS_PDN_TX_10G_QL_ALL;
 755                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_10G,
 756                                               analog_val);
 757
 758                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_1G,
 759                                              &analog_val);
 760                 analog_val &= ~IXGBE_ATLAS_PDN_TX_1G_QL_ALL;
 761                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_1G,
 762                                               analog_val);
 763
 764                 hw->mac.ops.read_analog_reg8(hw, IXGBE_ATLAS_PDN_AN,
 765                                              &analog_val);
 766                 analog_val &= ~IXGBE_ATLAS_PDN_TX_AN_QL_ALL;
 767                 hw->mac.ops.write_analog_reg8(hw, IXGBE_ATLAS_PDN_AN,
 768                                               analog_val);
 769         }
 770
 771         /* Reset PHY */
 772         if (hw->phy.reset_disable == false) {
 773                 /* PHY ops must be identified and initialized prior to reset */
 774
 775                 /* Init PHY and function pointers, perform SFP setup */
 776                 phy_status = hw->phy.ops.init(hw);
 777                 if (phy_status == IXGBE_ERR_SFP_NOT_SUPPORTED)
 778                         goto reset_hw_out;
 779                 else if (phy_status == IXGBE_ERR_SFP_NOT_PRESENT)
 780                         goto no_phy_reset;
 781
 782
 783                 hw->phy.ops.reset(hw);
 784         }
 785
 786 no_phy_reset:
 787         /*
 788          * Prevent the PCI-E bus from from hanging by disabling PCI-E master
 789          * access and verify no pending requests before reset
 790          */
 791         status = ixgbe_disable_pcie_master(hw);
 792         if (status != 0) {
 793                 status = IXGBE_ERR_MASTER_REQUESTS_PENDING;
 794                 hw_dbg(hw, "PCI-E Master disable polling has failed.\n");
 795         }
 796
 797         /*
 798          * Issue global reset to the MAC.  This needs to be a SW reset.
 799          * If link reset is used, it might reset the MAC when mng is using it
 800          */
 801         ctrl = IXGBE_READ_REG(hw, IXGBE_CTRL);
 802         IXGBE_WRITE_REG(hw, IXGBE_CTRL, (ctrl | IXGBE_CTRL_RST));
 803         IXGBE_WRITE_FLUSH(hw);
 804
 805         /* Poll for reset bit to self-clear indicating reset is complete */
 806         for (i = 0; i < 10; i++) {
 807                 udelay(1);
 808                 ctrl = IXGBE_READ_REG(hw, IXGBE_CTRL);
 809                 if (!(ctrl & IXGBE_CTRL_RST))
 810                         break;
 811         }
 812         if (ctrl & IXGBE_CTRL_RST) {
 813                 status = IXGBE_ERR_RESET_FAILED;
 814                 hw_dbg(hw, "Reset polling failed to complete.\n");
 815         }
 816
 817         msleep(50);
 818
 819         gheccr = IXGBE_READ_REG(hw, IXGBE_GHECCR);
 820         gheccr &= ~((1 << 21) | (1 << 18) | (1 << 9) | (1 << 6));
 821         IXGBE_WRITE_REG(hw, IXGBE_GHECCR, gheccr);
 822
 823         /*
 824          * Store the original AUTOC value if it has not been
 825          * stored off yet.  Otherwise restore the stored original
 826          * AUTOC value since the reset operation sets back to deaults.
 827          */
 828         autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 829         if (hw->mac.orig_link_settings_stored == false) {
 830                 hw->mac.orig_autoc = autoc;
 831                 hw->mac.orig_link_settings_stored = true;
 832         } else if (autoc != hw->mac.orig_autoc) {
 833                 IXGBE_WRITE_REG(hw, IXGBE_AUTOC, hw->mac.orig_autoc);
 834         }
 835
 836         /*
 837          * Store MAC address from RAR0, clear receive address registers, and
 838          * clear the multicast table
 839          */
 840         hw->mac.ops.init_rx_addrs(hw);
 841
 842         /* Store the permanent mac address */
 843         hw->mac.ops.get_mac_addr(hw, hw->mac.perm_addr);
 844
 845 reset_hw_out:
 846         if (phy_status)
 847                 status = phy_status;
 848
 849         return status;
 850 }
 851
 852 /**
 853  *  ixgbe_set_vmdq_82598 - Associate a VMDq set index with a rx address
 854  *  @hw: pointer to hardware struct
 855  *  @rar: receive address register index to associate with a VMDq index
 856  *  @vmdq: VMDq set index
 857  **/
 858 static s32 ixgbe_set_vmdq_82598(struct ixgbe_hw *hw, u32 rar, u32 vmdq)
 859 {
 860         u32 rar_high;
 861
 862         rar_high = IXGBE_READ_REG(hw, IXGBE_RAH(rar));
 863         rar_high &= ~IXGBE_RAH_VIND_MASK;
 864         rar_high |= ((vmdq << IXGBE_RAH_VIND_SHIFT) & IXGBE_RAH_VIND_MASK);
 865         IXGBE_WRITE_REG(hw, IXGBE_RAH(rar), rar_high);
 866         return 0;
 867 }
 868
 869 /**
 870  *  ixgbe_clear_vmdq_82598 - Disassociate a VMDq set index from an rx address
 871  *  @hw: pointer to hardware struct
 872  *  @rar: receive address register index to associate with a VMDq index
 873  *  @vmdq: VMDq clear index (not used in 82598, but elsewhere)
 874  **/
 875 static s32 ixgbe_clear_vmdq_82598(struct ixgbe_hw *hw, u32 rar, u32 vmdq)
 876 {
 877         u32 rar_high;
 878         u32 rar_entries = hw->mac.num_rar_entries;
 879
 880         if (rar < rar_entries) {
 881                 rar_high = IXGBE_READ_REG(hw, IXGBE_RAH(rar));
 882                 if (rar_high & IXGBE_RAH_VIND_MASK) {
 883                         rar_high &= ~IXGBE_RAH_VIND_MASK;
 884                         IXGBE_WRITE_REG(hw, IXGBE_RAH(rar), rar_high);
 885                 }
 886         } else {
 887                 hw_dbg(hw, "RAR index %d is out of range.\n", rar);
 888         }
 889
 890         return 0;
 891 }
 892
 893 /**
 894  *  ixgbe_set_vfta_82598 - Set VLAN filter table
 895  *  @hw: pointer to hardware structure
 896  *  @vlan: VLAN id to write to VLAN filter
 897  *  @vind: VMDq output index that maps queue to VLAN id in VFTA
 898  *  @vlan_on: boolean flag to turn on/off VLAN in VFTA
 899  *
 900  *  Turn on/off specified VLAN in the VLAN filter table.
 901  **/
 902 static s32 ixgbe_set_vfta_82598(struct ixgbe_hw *hw, u32 vlan, u32 vind,
 903                                 bool vlan_on)
 904 {
 905         u32 regindex;
 906         u32 bitindex;
 907         u32 bits;
 908         u32 vftabyte;
 909
 910         if (vlan > 4095)
 911                 return IXGBE_ERR_PARAM;
 912
 913         /* Determine 32-bit word position in array */
 914         regindex = (vlan >> 5) & 0x7F;   /* upper seven bits */
 915
 916         /* Determine the location of the (VMD) queue index */
 917         vftabyte =  ((vlan >> 3) & 0x03); /* bits (4:3) indicating byte array */
 918         bitindex = (vlan & 0x7) << 2;    /* lower 3 bits indicate nibble */
 919
 920         /* Set the nibble for VMD queue index */
 921         bits = IXGBE_READ_REG(hw, IXGBE_VFTAVIND(vftabyte, regindex));
 922         bits &= (~(0x0F << bitindex));
 923         bits |= (vind << bitindex);
 924         IXGBE_WRITE_REG(hw, IXGBE_VFTAVIND(vftabyte, regindex), bits);
 925
 926         /* Determine the location of the bit for this VLAN id */
 927         bitindex = vlan & 0x1F;   /* lower five bits */
 928
 929         bits = IXGBE_READ_REG(hw, IXGBE_VFTA(regindex));
 930         if (vlan_on)
 931                 /* Turn on this VLAN id */
 932                 bits |= (1 << bitindex);
 933         else
 934                 /* Turn off this VLAN id */
 935                 bits &= ~(1 << bitindex);
 936         IXGBE_WRITE_REG(hw, IXGBE_VFTA(regindex), bits);
 937
 938         return 0;
 939 }
 940
 941 /**
 942  *  ixgbe_clear_vfta_82598 - Clear VLAN filter table
 943  *  @hw: pointer to hardware structure
 944  *
 945  *  Clears the VLAN filer table, and the VMDq index associated with the filter
 946  **/
 947 static s32 ixgbe_clear_vfta_82598(struct ixgbe_hw *hw)
 948 {
 949         u32 offset;
 950         u32 vlanbyte;
 951
 952         for (offset = 0; offset < hw->mac.vft_size; offset++)
 953                 IXGBE_WRITE_REG(hw, IXGBE_VFTA(offset), 0);
 954
 955         for (vlanbyte = 0; vlanbyte < 4; vlanbyte++)
 956                 for (offset = 0; offset < hw->mac.vft_size; offset++)
 957                         IXGBE_WRITE_REG(hw, IXGBE_VFTAVIND(vlanbyte, offset),
 958                                         0);
 959
 960         return 0;
 961 }
 962
 963 /**
 964  *  ixgbe_read_analog_reg8_82598 - Reads 8 bit Atlas analog register
 965  *  @hw: pointer to hardware structure
 966  *  @reg: analog register to read
 967  *  @val: read value
 968  *
 969  *  Performs read operation to Atlas analog register specified.
 970  **/
 971 static s32 ixgbe_read_analog_reg8_82598(struct ixgbe_hw *hw, u32 reg, u8 *val)
 972 {
 973         u32  atlas_ctl;
 974
 975         IXGBE_WRITE_REG(hw, IXGBE_ATLASCTL,
 976                         IXGBE_ATLASCTL_WRITE_CMD | (reg << 8));
 977         IXGBE_WRITE_FLUSH(hw);
 978         udelay(10);
 979         atlas_ctl = IXGBE_READ_REG(hw, IXGBE_ATLASCTL);
 980         *val = (u8)atlas_ctl;
 981
 982         return 0;
 983 }
 984
 985 /**
 986  *  ixgbe_write_analog_reg8_82598 - Writes 8 bit Atlas analog register
 987  *  @hw: pointer to hardware structure
 988  *  @reg: atlas register to write
 989  *  @val: value to write
 990  *
 991  *  Performs write operation to Atlas analog register specified.
 992  **/
 993 static s32 ixgbe_write_analog_reg8_82598(struct ixgbe_hw *hw, u32 reg, u8 val)
 994 {
 995         u32  atlas_ctl;
 996
 997         atlas_ctl = (reg << 8) | val;
 998         IXGBE_WRITE_REG(hw, IXGBE_ATLASCTL, atlas_ctl);
 999         IXGBE_WRITE_FLUSH(hw);
1000         udelay(10);
1001
1002         return 0;
1003 }
1004
1005 /**
1006  *  ixgbe_read_i2c_eeprom_82598 - Read 8 bit EEPROM word of an SFP+ module
1007  *  over I2C interface through an intermediate phy.
1008  *  @hw: pointer to hardware structure
1009  *  @byte_offset: EEPROM byte offset to read
1010  *  @eeprom_data: value read
1011  *
1012  *  Performs byte read operation to SFP module's EEPROM over I2C interface.
1013  **/
1014 static s32 ixgbe_read_i2c_eeprom_82598(struct ixgbe_hw *hw, u8 byte_offset,
1015                                        u8 *eeprom_data)
1016 {
1017         s32 status = 0;
1018         u16 sfp_addr = 0;
1019         u16 sfp_data = 0;
1020         u16 sfp_stat = 0;
1021         u32 i;
1022
1023         if (hw->phy.type == ixgbe_phy_nl) {
1024                 /*
1025                  * phy SDA/SCL registers are at addresses 0xC30A to
1026                  * 0xC30D.  These registers are used to talk to the SFP+
1027                  * module's EEPROM through the SDA/SCL (I2C) interface.
1028                  */
1029                 sfp_addr = (IXGBE_I2C_EEPROM_DEV_ADDR << 8) + byte_offset;
1030                 sfp_addr = (sfp_addr | IXGBE_I2C_EEPROM_READ_MASK);
1031                 hw->phy.ops.write_reg(hw,
1032                                       IXGBE_MDIO_PMA_PMD_SDA_SCL_ADDR,
1033                                       MDIO_MMD_PMAPMD,
1034                                       sfp_addr);
1035
1036                 /* Poll status */
1037                 for (i = 0; i < 100; i++) {
1038                         hw->phy.ops.read_reg(hw,
1039                                              IXGBE_MDIO_PMA_PMD_SDA_SCL_STAT,
1040                                              MDIO_MMD_PMAPMD,
1041                                              &sfp_stat);
1042                         sfp_stat = sfp_stat & IXGBE_I2C_EEPROM_STATUS_MASK;
1043                         if (sfp_stat != IXGBE_I2C_EEPROM_STATUS_IN_PROGRESS)
1044                                 break;
1045                         msleep(10);
1046                 }
1047
1048                 if (sfp_stat != IXGBE_I2C_EEPROM_STATUS_PASS) {
1049                         hw_dbg(hw, "EEPROM read did not pass.\n");
1050                         status = IXGBE_ERR_SFP_NOT_PRESENT;
1051                         goto out;
1052                 }
1053
1054                 /* Read data */
1055                 hw->phy.ops.read_reg(hw, IXGBE_MDIO_PMA_PMD_SDA_SCL_DATA,
1056                                      MDIO_MMD_PMAPMD, &sfp_data);
1057
1058                 *eeprom_data = (u8)(sfp_data >> 8);
1059         } else {
1060                 status = IXGBE_ERR_PHY;
1061                 goto out;
1062         }
1063
1064 out:
1065         return status;
1066 }
1067
1068 /**
1069  *  ixgbe_get_supported_physical_layer_82598 - Returns physical layer type
1070  *  @hw: pointer to hardware structure
1071  *
1072  *  Determines physical layer capabilities of the current configuration.
1073  **/
1074 static u32 ixgbe_get_supported_physical_layer_82598(struct ixgbe_hw *hw)
1075 {
1076         u32 physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1077         u32 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
1078         u32 pma_pmd_10g = autoc & IXGBE_AUTOC_10G_PMA_PMD_MASK;
1079         u32 pma_pmd_1g = autoc & IXGBE_AUTOC_1G_PMA_PMD_MASK;
1080         u16 ext_ability = 0;
1081
1082         hw->phy.ops.identify(hw);
1083
1084         /* Copper PHY must be checked before AUTOC LMS to determine correct
1085          * physical layer because 10GBase-T PHYs use LMS = KX4/KX */
1086         if (hw->phy.type == ixgbe_phy_tn ||
1087             hw->phy.type == ixgbe_phy_cu_unknown) {
1088                 hw->phy.ops.read_reg(hw, MDIO_PMA_EXTABLE, MDIO_MMD_PMAPMD,
1089                                      &ext_ability);
1090                 if (ext_ability & MDIO_PMA_EXTABLE_10GBT)
1091                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_T;
1092                 if (ext_ability & MDIO_PMA_EXTABLE_1000BT)
1093                         physical_layer |= IXGBE_PHYSICAL_LAYER_1000BASE_T;
1094                 if (ext_ability & MDIO_PMA_EXTABLE_100BTX)
1095                         physical_layer |= IXGBE_PHYSICAL_LAYER_100BASE_TX;
1096                 goto out;
1097         }
1098
1099         switch (autoc & IXGBE_AUTOC_LMS_MASK) {
1100         case IXGBE_AUTOC_LMS_1G_AN:
1101         case IXGBE_AUTOC_LMS_1G_LINK_NO_AN:
1102                 if (pma_pmd_1g == IXGBE_AUTOC_1G_KX)
1103                         physical_layer = IXGBE_PHYSICAL_LAYER_1000BASE_KX;
1104                 else
1105                         physical_layer = IXGBE_PHYSICAL_LAYER_1000BASE_BX;
1106                 break;
1107         case IXGBE_AUTOC_LMS_10G_LINK_NO_AN:
1108                 if (pma_pmd_10g == IXGBE_AUTOC_10G_CX4)
1109                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_CX4;
1110                 else if (pma_pmd_10g == IXGBE_AUTOC_10G_KX4)
1111                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_KX4;
1112                 else /* XAUI */
1113                         physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1114                 break;
1115         case IXGBE_AUTOC_LMS_KX4_AN:
1116         case IXGBE_AUTOC_LMS_KX4_AN_1G_AN:
1117                 if (autoc & IXGBE_AUTOC_KX_SUPP)
1118                         physical_layer |= IXGBE_PHYSICAL_LAYER_1000BASE_KX;
1119                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
1120                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_KX4;
1121                 break;
1122         default:
1123                 break;
1124         }
1125
1126         if (hw->phy.type == ixgbe_phy_nl) {
1127                 hw->phy.ops.identify_sfp(hw);
1128
1129                 switch (hw->phy.sfp_type) {
1130                 case ixgbe_sfp_type_da_cu:
1131                         physical_layer = IXGBE_PHYSICAL_LAYER_SFP_PLUS_CU;
1132                         break;
1133                 case ixgbe_sfp_type_sr:
1134                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_SR;
1135                         break;
1136                 case ixgbe_sfp_type_lr:
1137                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_LR;
1138                         break;
1139                 default:
1140                         physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1141                         break;
1142                 }
1143         }
1144
1145         switch (hw->device_id) {
1146         case IXGBE_DEV_ID_82598_DA_DUAL_PORT:
1147                 physical_layer = IXGBE_PHYSICAL_LAYER_SFP_PLUS_CU;
1148                 break;
1149         case IXGBE_DEV_ID_82598AF_DUAL_PORT:
1150         case IXGBE_DEV_ID_82598AF_SINGLE_PORT:
1151         case IXGBE_DEV_ID_82598_SR_DUAL_PORT_EM:
1152                 physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_SR;
1153                 break;
1154         case IXGBE_DEV_ID_82598EB_XF_LR:
1155                 physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_LR;
1156                 break;
1157         default:
1158                 break;
1159         }
1160
1161 out:
1162         return physical_layer;
1163 }
1164
1165 static struct ixgbe_mac_operations mac_ops_82598 = {
1166         .init_hw                = &ixgbe_init_hw_generic,
1167         .reset_hw               = &ixgbe_reset_hw_82598,
1168         .start_hw               = &ixgbe_start_hw_82598,
1169         .clear_hw_cntrs         = &ixgbe_clear_hw_cntrs_generic,
1170         .get_media_type         = &ixgbe_get_media_type_82598,
1171         .get_supported_physical_layer = &ixgbe_get_supported_physical_layer_82598,
1172         .enable_rx_dma          = &ixgbe_enable_rx_dma_generic,
1173         .get_mac_addr           = &ixgbe_get_mac_addr_generic,
1174         .stop_adapter           = &ixgbe_stop_adapter_generic,
1175         .get_bus_info           = &ixgbe_get_bus_info_generic,
1176         .set_lan_id             = &ixgbe_set_lan_id_multi_port_pcie,
1177         .read_analog_reg8       = &ixgbe_read_analog_reg8_82598,
1178         .write_analog_reg8      = &ixgbe_write_analog_reg8_82598,
1179         .setup_link             = &ixgbe_setup_mac_link_82598,
1180         .check_link             = &ixgbe_check_mac_link_82598,
1181         .get_link_capabilities  = &ixgbe_get_link_capabilities_82598,
1182         .led_on                 = &ixgbe_led_on_generic,
1183         .led_off                = &ixgbe_led_off_generic,
1184         .blink_led_start        = &ixgbe_blink_led_start_generic,
1185         .blink_led_stop         = &ixgbe_blink_led_stop_generic,
1186         .set_rar                = &ixgbe_set_rar_generic,
1187         .clear_rar              = &ixgbe_clear_rar_generic,
1188         .set_vmdq               = &ixgbe_set_vmdq_82598,
1189         .clear_vmdq             = &ixgbe_clear_vmdq_82598,
1190         .init_rx_addrs          = &ixgbe_init_rx_addrs_generic,
1191         .update_uc_addr_list    = &ixgbe_update_uc_addr_list_generic,
1192         .update_mc_addr_list    = &ixgbe_update_mc_addr_list_generic,
1193         .enable_mc              = &ixgbe_enable_mc_generic,
1194         .disable_mc             = &ixgbe_disable_mc_generic,
1195         .clear_vfta             = &ixgbe_clear_vfta_82598,
1196         .set_vfta               = &ixgbe_set_vfta_82598,
1197         .fc_enable              = &ixgbe_fc_enable_82598,
1198 };
1199
1200 static struct ixgbe_eeprom_operations eeprom_ops_82598 = {
1201         .init_params            = &ixgbe_init_eeprom_params_generic,
1202         .read                   = &ixgbe_read_eeprom_generic,
1203         .validate_checksum      = &ixgbe_validate_eeprom_checksum_generic,
1204         .update_checksum        = &ixgbe_update_eeprom_checksum_generic,
1205 };
1206
1207 static struct ixgbe_phy_operations phy_ops_82598 = {
1208         .identify               = &ixgbe_identify_phy_generic,
1209         .identify_sfp           = &ixgbe_identify_sfp_module_generic,
1210         .init                   = &ixgbe_init_phy_ops_82598,
1211         .reset                  = &ixgbe_reset_phy_generic,
1212         .read_reg               = &ixgbe_read_phy_reg_generic,
1213         .write_reg              = &ixgbe_write_phy_reg_generic,
1214         .setup_link             = &ixgbe_setup_phy_link_generic,
1215         .setup_link_speed       = &ixgbe_setup_phy_link_speed_generic,
1216         .read_i2c_eeprom        = &ixgbe_read_i2c_eeprom_82598,
1217 };
1218
1219 struct ixgbe_info ixgbe_82598_info = {
1220         .mac                    = ixgbe_mac_82598EB,
1221         .get_invariants         = &ixgbe_get_invariants_82598,
1222         .mac_ops                = &mac_ops_82598,
1223         .eeprom_ops             = &eeprom_ops_82598,
1224         .phy_ops                = &phy_ops_82598,
1225 };
1226