6dc9de3454ba7c0975cd727c408a8c4b74460733
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mscc / ocelot.c
1 // SPDX-License-Identifier: (GPL-2.0 OR MIT)
2 /*
3  * Microsemi Ocelot Switch driver
4  *
5  * Copyright (c) 2017 Microsemi Corporation
6  */
7 #include <linux/etherdevice.h>
8 #include <linux/ethtool.h>
9 #include <linux/if_bridge.h>
10 #include <linux/if_ether.h>
11 #include <linux/if_vlan.h>
12 #include <linux/interrupt.h>
13 #include <linux/kernel.h>
14 #include <linux/module.h>
15 #include <linux/netdevice.h>
16 #include <linux/phy.h>
17 #include <linux/ptp_clock_kernel.h>
18 #include <linux/skbuff.h>
19 #include <linux/iopoll.h>
20 #include <net/arp.h>
21 #include <net/netevent.h>
22 #include <net/rtnetlink.h>
23 #include <net/switchdev.h>
24
25 #include "ocelot.h"
26 #include "ocelot_ace.h"
27
28 #define TABLE_UPDATE_SLEEP_US 10
29 #define TABLE_UPDATE_TIMEOUT_US 100000
30
31 /* MAC table entry types.
32  * ENTRYTYPE_NORMAL is subject to aging.
33  * ENTRYTYPE_LOCKED is not subject to aging.
34  * ENTRYTYPE_MACv4 is not subject to aging. For IPv4 multicast.
35  * ENTRYTYPE_MACv6 is not subject to aging. For IPv6 multicast.
36  */
37 enum macaccess_entry_type {
38         ENTRYTYPE_NORMAL = 0,
39         ENTRYTYPE_LOCKED,
40         ENTRYTYPE_MACv4,
41         ENTRYTYPE_MACv6,
42 };
43
44 struct ocelot_mact_entry {
45         u8 mac[ETH_ALEN];
46         u16 vid;
47         enum macaccess_entry_type type;
48 };
49
50 static inline u32 ocelot_mact_read_macaccess(struct ocelot *ocelot)
51 {
52         return ocelot_read(ocelot, ANA_TABLES_MACACCESS);
53 }
54
55 static inline int ocelot_mact_wait_for_completion(struct ocelot *ocelot)
56 {
57         u32 val;
58
59         return readx_poll_timeout(ocelot_mact_read_macaccess,
60                 ocelot, val,
61                 (val & ANA_TABLES_MACACCESS_MAC_TABLE_CMD_M) ==
62                 MACACCESS_CMD_IDLE,
63                 TABLE_UPDATE_SLEEP_US, TABLE_UPDATE_TIMEOUT_US);
64 }
65
66 static void ocelot_mact_select(struct ocelot *ocelot,
67                                const unsigned char mac[ETH_ALEN],
68                                unsigned int vid)
69 {
70         u32 macl = 0, mach = 0;
71
72         /* Set the MAC address to handle and the vlan associated in a format
73          * understood by the hardware.
74          */
75         mach |= vid    << 16;
76         mach |= mac[0] << 8;
77         mach |= mac[1] << 0;
78         macl |= mac[2] << 24;
79         macl |= mac[3] << 16;
80         macl |= mac[4] << 8;
81         macl |= mac[5] << 0;
82
83         ocelot_write(ocelot, macl, ANA_TABLES_MACLDATA);
84         ocelot_write(ocelot, mach, ANA_TABLES_MACHDATA);
85
86 }
87
88 static int ocelot_mact_learn(struct ocelot *ocelot, int port,
89                              const unsigned char mac[ETH_ALEN],
90                              unsigned int vid,
91                              enum macaccess_entry_type type)
92 {
93         ocelot_mact_select(ocelot, mac, vid);
94
95         /* Issue a write command */
96         ocelot_write(ocelot, ANA_TABLES_MACACCESS_VALID |
97                              ANA_TABLES_MACACCESS_DEST_IDX(port) |
98                              ANA_TABLES_MACACCESS_ENTRYTYPE(type) |
99                              ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_LEARN),
100                              ANA_TABLES_MACACCESS);
101
102         return ocelot_mact_wait_for_completion(ocelot);
103 }
104
105 static int ocelot_mact_forget(struct ocelot *ocelot,
106                               const unsigned char mac[ETH_ALEN],
107                               unsigned int vid)
108 {
109         ocelot_mact_select(ocelot, mac, vid);
110
111         /* Issue a forget command */
112         ocelot_write(ocelot,
113                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_FORGET),
114                      ANA_TABLES_MACACCESS);
115
116         return ocelot_mact_wait_for_completion(ocelot);
117 }
118
119 static void ocelot_mact_init(struct ocelot *ocelot)
120 {
121         /* Configure the learning mode entries attributes:
122          * - Do not copy the frame to the CPU extraction queues.
123          * - Use the vlan and mac_cpoy for dmac lookup.
124          */
125         ocelot_rmw(ocelot, 0,
126                    ANA_AGENCTRL_LEARN_CPU_COPY | ANA_AGENCTRL_IGNORE_DMAC_FLAGS
127                    | ANA_AGENCTRL_LEARN_FWD_KILL
128                    | ANA_AGENCTRL_LEARN_IGNORE_VLAN,
129                    ANA_AGENCTRL);
130
131         /* Clear the MAC table */
132         ocelot_write(ocelot, MACACCESS_CMD_INIT, ANA_TABLES_MACACCESS);
133 }
134
135 static void ocelot_vcap_enable(struct ocelot *ocelot, int port)
136 {
137         ocelot_write_gix(ocelot, ANA_PORT_VCAP_S2_CFG_S2_ENA |
138                          ANA_PORT_VCAP_S2_CFG_S2_IP6_CFG(0xa),
139                          ANA_PORT_VCAP_S2_CFG, port);
140 }
141
142 static inline u32 ocelot_vlant_read_vlanaccess(struct ocelot *ocelot)
143 {
144         return ocelot_read(ocelot, ANA_TABLES_VLANACCESS);
145 }
146
147 static inline int ocelot_vlant_wait_for_completion(struct ocelot *ocelot)
148 {
149         u32 val;
150
151         return readx_poll_timeout(ocelot_vlant_read_vlanaccess,
152                 ocelot,
153                 val,
154                 (val & ANA_TABLES_VLANACCESS_VLAN_TBL_CMD_M) ==
155                 ANA_TABLES_VLANACCESS_CMD_IDLE,
156                 TABLE_UPDATE_SLEEP_US, TABLE_UPDATE_TIMEOUT_US);
157 }
158
159 static int ocelot_vlant_set_mask(struct ocelot *ocelot, u16 vid, u32 mask)
160 {
161         /* Select the VID to configure */
162         ocelot_write(ocelot, ANA_TABLES_VLANTIDX_V_INDEX(vid),
163                      ANA_TABLES_VLANTIDX);
164         /* Set the vlan port members mask and issue a write command */
165         ocelot_write(ocelot, ANA_TABLES_VLANACCESS_VLAN_PORT_MASK(mask) |
166                              ANA_TABLES_VLANACCESS_CMD_WRITE,
167                      ANA_TABLES_VLANACCESS);
168
169         return ocelot_vlant_wait_for_completion(ocelot);
170 }
171
172 static void ocelot_vlan_mode(struct ocelot *ocelot, int port,
173                              netdev_features_t features)
174 {
175         u32 val;
176
177         /* Filtering */
178         val = ocelot_read(ocelot, ANA_VLANMASK);
179         if (features & NETIF_F_HW_VLAN_CTAG_FILTER)
180                 val |= BIT(port);
181         else
182                 val &= ~BIT(port);
183         ocelot_write(ocelot, val, ANA_VLANMASK);
184 }
185
186 void ocelot_port_vlan_filtering(struct ocelot *ocelot, int port,
187                                 bool vlan_aware)
188 {
189         struct ocelot_port *ocelot_port = ocelot->ports[port];
190         u32 val;
191
192         if (vlan_aware)
193                 val = ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
194                       ANA_PORT_VLAN_CFG_VLAN_POP_CNT(1);
195         else
196                 val = 0;
197         ocelot_rmw_gix(ocelot, val,
198                        ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
199                        ANA_PORT_VLAN_CFG_VLAN_POP_CNT_M,
200                        ANA_PORT_VLAN_CFG, port);
201
202         if (vlan_aware && !ocelot_port->vid)
203                 /* If port is vlan-aware and tagged, drop untagged and priority
204                  * tagged frames.
205                  */
206                 val = ANA_PORT_DROP_CFG_DROP_UNTAGGED_ENA |
207                       ANA_PORT_DROP_CFG_DROP_PRIO_S_TAGGED_ENA |
208                       ANA_PORT_DROP_CFG_DROP_PRIO_C_TAGGED_ENA;
209         else
210                 val = 0;
211         ocelot_rmw_gix(ocelot, val,
212                        ANA_PORT_DROP_CFG_DROP_UNTAGGED_ENA |
213                        ANA_PORT_DROP_CFG_DROP_PRIO_S_TAGGED_ENA |
214                        ANA_PORT_DROP_CFG_DROP_PRIO_C_TAGGED_ENA,
215                        ANA_PORT_DROP_CFG, port);
216
217         if (vlan_aware) {
218                 if (ocelot_port->vid)
219                         /* Tag all frames except when VID == DEFAULT_VLAN */
220                         val |= REW_TAG_CFG_TAG_CFG(1);
221                 else
222                         /* Tag all frames */
223                         val |= REW_TAG_CFG_TAG_CFG(3);
224         } else {
225                 /* Port tagging disabled. */
226                 val = REW_TAG_CFG_TAG_CFG(0);
227         }
228         ocelot_rmw_gix(ocelot, val,
229                        REW_TAG_CFG_TAG_CFG_M,
230                        REW_TAG_CFG, port);
231 }
232 EXPORT_SYMBOL(ocelot_port_vlan_filtering);
233
234 static int ocelot_port_set_native_vlan(struct ocelot *ocelot, int port,
235                                        u16 vid)
236 {
237         struct ocelot_port *ocelot_port = ocelot->ports[port];
238
239         if (ocelot_port->vid != vid) {
240                 /* Always permit deleting the native VLAN (vid = 0) */
241                 if (ocelot_port->vid && vid) {
242                         dev_err(ocelot->dev,
243                                 "Port already has a native VLAN: %d\n",
244                                 ocelot_port->vid);
245                         return -EBUSY;
246                 }
247                 ocelot_port->vid = vid;
248         }
249
250         ocelot_rmw_gix(ocelot, REW_PORT_VLAN_CFG_PORT_VID(vid),
251                        REW_PORT_VLAN_CFG_PORT_VID_M,
252                        REW_PORT_VLAN_CFG, port);
253
254         return 0;
255 }
256
257 /* Default vlan to clasify for untagged frames (may be zero) */
258 static void ocelot_port_set_pvid(struct ocelot *ocelot, int port, u16 pvid)
259 {
260         struct ocelot_port *ocelot_port = ocelot->ports[port];
261
262         ocelot_rmw_gix(ocelot,
263                        ANA_PORT_VLAN_CFG_VLAN_VID(pvid),
264                        ANA_PORT_VLAN_CFG_VLAN_VID_M,
265                        ANA_PORT_VLAN_CFG, port);
266
267         ocelot_port->pvid = pvid;
268 }
269
270 int ocelot_vlan_add(struct ocelot *ocelot, int port, u16 vid, bool pvid,
271                     bool untagged)
272 {
273         int ret;
274
275         /* Make the port a member of the VLAN */
276         ocelot->vlan_mask[vid] |= BIT(port);
277         ret = ocelot_vlant_set_mask(ocelot, vid, ocelot->vlan_mask[vid]);
278         if (ret)
279                 return ret;
280
281         /* Default ingress vlan classification */
282         if (pvid)
283                 ocelot_port_set_pvid(ocelot, port, vid);
284
285         /* Untagged egress vlan clasification */
286         if (untagged) {
287                 ret = ocelot_port_set_native_vlan(ocelot, port, vid);
288                 if (ret)
289                         return ret;
290         }
291
292         return 0;
293 }
294 EXPORT_SYMBOL(ocelot_vlan_add);
295
296 static int ocelot_vlan_vid_add(struct net_device *dev, u16 vid, bool pvid,
297                                bool untagged)
298 {
299         struct ocelot_port_private *priv = netdev_priv(dev);
300         struct ocelot_port *ocelot_port = &priv->port;
301         struct ocelot *ocelot = ocelot_port->ocelot;
302         int port = priv->chip_port;
303         int ret;
304
305         ret = ocelot_vlan_add(ocelot, port, vid, pvid, untagged);
306         if (ret)
307                 return ret;
308
309         /* Add the port MAC address to with the right VLAN information */
310         ocelot_mact_learn(ocelot, PGID_CPU, dev->dev_addr, vid,
311                           ENTRYTYPE_LOCKED);
312
313         return 0;
314 }
315
316 int ocelot_vlan_del(struct ocelot *ocelot, int port, u16 vid)
317 {
318         struct ocelot_port *ocelot_port = ocelot->ports[port];
319         int ret;
320
321         /* Stop the port from being a member of the vlan */
322         ocelot->vlan_mask[vid] &= ~BIT(port);
323         ret = ocelot_vlant_set_mask(ocelot, vid, ocelot->vlan_mask[vid]);
324         if (ret)
325                 return ret;
326
327         /* Ingress */
328         if (ocelot_port->pvid == vid)
329                 ocelot_port_set_pvid(ocelot, port, 0);
330
331         /* Egress */
332         if (ocelot_port->vid == vid)
333                 ocelot_port_set_native_vlan(ocelot, port, 0);
334
335         return 0;
336 }
337 EXPORT_SYMBOL(ocelot_vlan_del);
338
339 static int ocelot_vlan_vid_del(struct net_device *dev, u16 vid)
340 {
341         struct ocelot_port_private *priv = netdev_priv(dev);
342         struct ocelot *ocelot = priv->port.ocelot;
343         int port = priv->chip_port;
344         int ret;
345
346         /* 8021q removes VID 0 on module unload for all interfaces
347          * with VLAN filtering feature. We need to keep it to receive
348          * untagged traffic.
349          */
350         if (vid == 0)
351                 return 0;
352
353         ret = ocelot_vlan_del(ocelot, port, vid);
354         if (ret)
355                 return ret;
356
357         /* Del the port MAC address to with the right VLAN information */
358         ocelot_mact_forget(ocelot, dev->dev_addr, vid);
359
360         return 0;
361 }
362
363 static void ocelot_vlan_init(struct ocelot *ocelot)
364 {
365         u16 port, vid;
366
367         /* Clear VLAN table, by default all ports are members of all VLANs */
368         ocelot_write(ocelot, ANA_TABLES_VLANACCESS_CMD_INIT,
369                      ANA_TABLES_VLANACCESS);
370         ocelot_vlant_wait_for_completion(ocelot);
371
372         /* Configure the port VLAN memberships */
373         for (vid = 1; vid < VLAN_N_VID; vid++) {
374                 ocelot->vlan_mask[vid] = 0;
375                 ocelot_vlant_set_mask(ocelot, vid, ocelot->vlan_mask[vid]);
376         }
377
378         /* Because VLAN filtering is enabled, we need VID 0 to get untagged
379          * traffic.  It is added automatically if 8021q module is loaded, but
380          * we can't rely on it since module may be not loaded.
381          */
382         ocelot->vlan_mask[0] = GENMASK(ocelot->num_phys_ports - 1, 0);
383         ocelot_vlant_set_mask(ocelot, 0, ocelot->vlan_mask[0]);
384
385         /* Set vlan ingress filter mask to all ports but the CPU port by
386          * default.
387          */
388         ocelot_write(ocelot, GENMASK(ocelot->num_phys_ports - 1, 0),
389                      ANA_VLANMASK);
390
391         for (port = 0; port < ocelot->num_phys_ports; port++) {
392                 ocelot_write_gix(ocelot, 0, REW_PORT_VLAN_CFG, port);
393                 ocelot_write_gix(ocelot, 0, REW_TAG_CFG, port);
394         }
395 }
396
397 /* Watermark encode
398  * Bit 8:   Unit; 0:1, 1:16
399  * Bit 7-0: Value to be multiplied with unit
400  */
401 static u16 ocelot_wm_enc(u16 value)
402 {
403         if (value >= BIT(8))
404                 return BIT(8) | (value / 16);
405
406         return value;
407 }
408
409 void ocelot_adjust_link(struct ocelot *ocelot, int port,
410                         struct phy_device *phydev)
411 {
412         struct ocelot_port *ocelot_port = ocelot->ports[port];
413         int speed, mode = 0;
414
415         switch (phydev->speed) {
416         case SPEED_10:
417                 speed = OCELOT_SPEED_10;
418                 break;
419         case SPEED_100:
420                 speed = OCELOT_SPEED_100;
421                 break;
422         case SPEED_1000:
423                 speed = OCELOT_SPEED_1000;
424                 mode = DEV_MAC_MODE_CFG_GIGA_MODE_ENA;
425                 break;
426         case SPEED_2500:
427                 speed = OCELOT_SPEED_2500;
428                 mode = DEV_MAC_MODE_CFG_GIGA_MODE_ENA;
429                 break;
430         default:
431                 dev_err(ocelot->dev, "Unsupported PHY speed on port %d: %d\n",
432                         port, phydev->speed);
433                 return;
434         }
435
436         phy_print_status(phydev);
437
438         if (!phydev->link)
439                 return;
440
441         /* Only full duplex supported for now */
442         ocelot_port_writel(ocelot_port, DEV_MAC_MODE_CFG_FDX_ENA |
443                            mode, DEV_MAC_MODE_CFG);
444
445         if (ocelot->ops->pcs_init)
446                 ocelot->ops->pcs_init(ocelot, port);
447
448         /* Enable MAC module */
449         ocelot_port_writel(ocelot_port, DEV_MAC_ENA_CFG_RX_ENA |
450                            DEV_MAC_ENA_CFG_TX_ENA, DEV_MAC_ENA_CFG);
451
452         /* Take MAC, Port, Phy (intern) and PCS (SGMII/Serdes) clock out of
453          * reset */
454         ocelot_port_writel(ocelot_port, DEV_CLOCK_CFG_LINK_SPEED(speed),
455                            DEV_CLOCK_CFG);
456
457         /* No PFC */
458         ocelot_write_gix(ocelot, ANA_PFC_PFC_CFG_FC_LINK_SPEED(speed),
459                          ANA_PFC_PFC_CFG, port);
460
461         /* Core: Enable port for frame transfer */
462         ocelot_write_rix(ocelot, QSYS_SWITCH_PORT_MODE_INGRESS_DROP_MODE |
463                          QSYS_SWITCH_PORT_MODE_SCH_NEXT_CFG(1) |
464                          QSYS_SWITCH_PORT_MODE_PORT_ENA,
465                          QSYS_SWITCH_PORT_MODE, port);
466
467         /* Flow control */
468         ocelot_write_rix(ocelot, SYS_MAC_FC_CFG_PAUSE_VAL_CFG(0xffff) |
469                          SYS_MAC_FC_CFG_RX_FC_ENA | SYS_MAC_FC_CFG_TX_FC_ENA |
470                          SYS_MAC_FC_CFG_ZERO_PAUSE_ENA |
471                          SYS_MAC_FC_CFG_FC_LATENCY_CFG(0x7) |
472                          SYS_MAC_FC_CFG_FC_LINK_SPEED(speed),
473                          SYS_MAC_FC_CFG, port);
474         ocelot_write_rix(ocelot, 0, ANA_POL_FLOWC, port);
475 }
476 EXPORT_SYMBOL(ocelot_adjust_link);
477
478 static void ocelot_port_adjust_link(struct net_device *dev)
479 {
480         struct ocelot_port_private *priv = netdev_priv(dev);
481         struct ocelot *ocelot = priv->port.ocelot;
482         int port = priv->chip_port;
483
484         ocelot_adjust_link(ocelot, port, dev->phydev);
485 }
486
487 void ocelot_port_enable(struct ocelot *ocelot, int port,
488                         struct phy_device *phy)
489 {
490         /* Enable receiving frames on the port, and activate auto-learning of
491          * MAC addresses.
492          */
493         ocelot_write_gix(ocelot, ANA_PORT_PORT_CFG_LEARNAUTO |
494                          ANA_PORT_PORT_CFG_RECV_ENA |
495                          ANA_PORT_PORT_CFG_PORTID_VAL(port),
496                          ANA_PORT_PORT_CFG, port);
497 }
498 EXPORT_SYMBOL(ocelot_port_enable);
499
500 static int ocelot_port_open(struct net_device *dev)
501 {
502         struct ocelot_port_private *priv = netdev_priv(dev);
503         struct ocelot *ocelot = priv->port.ocelot;
504         int port = priv->chip_port;
505         int err;
506
507         if (priv->serdes) {
508                 err = phy_set_mode_ext(priv->serdes, PHY_MODE_ETHERNET,
509                                        priv->phy_mode);
510                 if (err) {
511                         netdev_err(dev, "Could not set mode of SerDes\n");
512                         return err;
513                 }
514         }
515
516         err = phy_connect_direct(dev, priv->phy, &ocelot_port_adjust_link,
517                                  priv->phy_mode);
518         if (err) {
519                 netdev_err(dev, "Could not attach to PHY\n");
520                 return err;
521         }
522
523         dev->phydev = priv->phy;
524
525         phy_attached_info(priv->phy);
526         phy_start(priv->phy);
527
528         ocelot_port_enable(ocelot, port, priv->phy);
529
530         return 0;
531 }
532
533 void ocelot_port_disable(struct ocelot *ocelot, int port)
534 {
535         struct ocelot_port *ocelot_port = ocelot->ports[port];
536
537         ocelot_port_writel(ocelot_port, 0, DEV_MAC_ENA_CFG);
538         ocelot_rmw_rix(ocelot, 0, QSYS_SWITCH_PORT_MODE_PORT_ENA,
539                        QSYS_SWITCH_PORT_MODE, port);
540 }
541 EXPORT_SYMBOL(ocelot_port_disable);
542
543 static int ocelot_port_stop(struct net_device *dev)
544 {
545         struct ocelot_port_private *priv = netdev_priv(dev);
546         struct ocelot *ocelot = priv->port.ocelot;
547         int port = priv->chip_port;
548
549         phy_disconnect(priv->phy);
550
551         dev->phydev = NULL;
552
553         ocelot_port_disable(ocelot, port);
554
555         return 0;
556 }
557
558 /* Generate the IFH for frame injection
559  *
560  * The IFH is a 128bit-value
561  * bit 127: bypass the analyzer processing
562  * bit 56-67: destination mask
563  * bit 28-29: pop_cnt: 3 disables all rewriting of the frame
564  * bit 20-27: cpu extraction queue mask
565  * bit 16: tag type 0: C-tag, 1: S-tag
566  * bit 0-11: VID
567  */
568 static int ocelot_gen_ifh(u32 *ifh, struct frame_info *info)
569 {
570         ifh[0] = IFH_INJ_BYPASS | ((0x1ff & info->rew_op) << 21);
571         ifh[1] = (0xf00 & info->port) >> 8;
572         ifh[2] = (0xff & info->port) << 24;
573         ifh[3] = (info->tag_type << 16) | info->vid;
574
575         return 0;
576 }
577
578 int ocelot_port_add_txtstamp_skb(struct ocelot_port *ocelot_port,
579                                  struct sk_buff *skb)
580 {
581         struct skb_shared_info *shinfo = skb_shinfo(skb);
582         struct ocelot *ocelot = ocelot_port->ocelot;
583
584         if (ocelot->ptp && shinfo->tx_flags & SKBTX_HW_TSTAMP &&
585             ocelot_port->ptp_cmd == IFH_REW_OP_TWO_STEP_PTP) {
586                 struct ocelot_skb *oskb =
587                         kzalloc(sizeof(struct ocelot_skb), GFP_ATOMIC);
588
589                 if (unlikely(!oskb))
590                         return -ENOMEM;
591
592                 shinfo->tx_flags |= SKBTX_IN_PROGRESS;
593
594                 oskb->skb = skb;
595                 oskb->id = ocelot_port->ts_id % 4;
596
597                 list_add_tail(&oskb->head, &ocelot_port->skbs);
598                 return 0;
599         }
600         return -ENODATA;
601 }
602 EXPORT_SYMBOL(ocelot_port_add_txtstamp_skb);
603
604 static int ocelot_port_xmit(struct sk_buff *skb, struct net_device *dev)
605 {
606         struct ocelot_port_private *priv = netdev_priv(dev);
607         struct skb_shared_info *shinfo = skb_shinfo(skb);
608         struct ocelot_port *ocelot_port = &priv->port;
609         struct ocelot *ocelot = ocelot_port->ocelot;
610         u32 val, ifh[OCELOT_TAG_LEN / 4];
611         struct frame_info info = {};
612         u8 grp = 0; /* Send everything on CPU group 0 */
613         unsigned int i, count, last;
614         int port = priv->chip_port;
615
616         val = ocelot_read(ocelot, QS_INJ_STATUS);
617         if (!(val & QS_INJ_STATUS_FIFO_RDY(BIT(grp))) ||
618             (val & QS_INJ_STATUS_WMARK_REACHED(BIT(grp))))
619                 return NETDEV_TX_BUSY;
620
621         ocelot_write_rix(ocelot, QS_INJ_CTRL_GAP_SIZE(1) |
622                          QS_INJ_CTRL_SOF, QS_INJ_CTRL, grp);
623
624         info.port = BIT(port);
625         info.tag_type = IFH_TAG_TYPE_C;
626         info.vid = skb_vlan_tag_get(skb);
627
628         /* Check if timestamping is needed */
629         if (ocelot->ptp && shinfo->tx_flags & SKBTX_HW_TSTAMP) {
630                 info.rew_op = ocelot_port->ptp_cmd;
631                 if (ocelot_port->ptp_cmd == IFH_REW_OP_TWO_STEP_PTP)
632                         info.rew_op |= (ocelot_port->ts_id  % 4) << 3;
633         }
634
635         ocelot_gen_ifh(ifh, &info);
636
637         for (i = 0; i < OCELOT_TAG_LEN / 4; i++)
638                 ocelot_write_rix(ocelot, (__force u32)cpu_to_be32(ifh[i]),
639                                  QS_INJ_WR, grp);
640
641         count = (skb->len + 3) / 4;
642         last = skb->len % 4;
643         for (i = 0; i < count; i++) {
644                 ocelot_write_rix(ocelot, ((u32 *)skb->data)[i], QS_INJ_WR, grp);
645         }
646
647         /* Add padding */
648         while (i < (OCELOT_BUFFER_CELL_SZ / 4)) {
649                 ocelot_write_rix(ocelot, 0, QS_INJ_WR, grp);
650                 i++;
651         }
652
653         /* Indicate EOF and valid bytes in last word */
654         ocelot_write_rix(ocelot, QS_INJ_CTRL_GAP_SIZE(1) |
655                          QS_INJ_CTRL_VLD_BYTES(skb->len < OCELOT_BUFFER_CELL_SZ ? 0 : last) |
656                          QS_INJ_CTRL_EOF,
657                          QS_INJ_CTRL, grp);
658
659         /* Add dummy CRC */
660         ocelot_write_rix(ocelot, 0, QS_INJ_WR, grp);
661         skb_tx_timestamp(skb);
662
663         dev->stats.tx_packets++;
664         dev->stats.tx_bytes += skb->len;
665
666         if (!ocelot_port_add_txtstamp_skb(ocelot_port, skb)) {
667                 ocelot_port->ts_id++;
668                 return NETDEV_TX_OK;
669         }
670
671         dev_kfree_skb_any(skb);
672         return NETDEV_TX_OK;
673 }
674
675 static void ocelot_get_hwtimestamp(struct ocelot *ocelot,
676                                    struct timespec64 *ts)
677 {
678         unsigned long flags;
679         u32 val;
680
681         spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
682
683         /* Read current PTP time to get seconds */
684         val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
685
686         val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
687         val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_SAVE);
688         ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
689         ts->tv_sec = ocelot_read_rix(ocelot, PTP_PIN_TOD_SEC_LSB, TOD_ACC_PIN);
690
691         /* Read packet HW timestamp from FIFO */
692         val = ocelot_read(ocelot, SYS_PTP_TXSTAMP);
693         ts->tv_nsec = SYS_PTP_TXSTAMP_PTP_TXSTAMP(val);
694
695         /* Sec has incremented since the ts was registered */
696         if ((ts->tv_sec & 0x1) != !!(val & SYS_PTP_TXSTAMP_PTP_TXSTAMP_SEC))
697                 ts->tv_sec--;
698
699         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
700 }
701
702 void ocelot_get_txtstamp(struct ocelot *ocelot)
703 {
704         int budget = OCELOT_PTP_QUEUE_SZ;
705
706         while (budget--) {
707                 struct skb_shared_hwtstamps shhwtstamps;
708                 struct list_head *pos, *tmp;
709                 struct sk_buff *skb = NULL;
710                 struct ocelot_skb *entry;
711                 struct ocelot_port *port;
712                 struct timespec64 ts;
713                 u32 val, id, txport;
714
715                 val = ocelot_read(ocelot, SYS_PTP_STATUS);
716
717                 /* Check if a timestamp can be retrieved */
718                 if (!(val & SYS_PTP_STATUS_PTP_MESS_VLD))
719                         break;
720
721                 WARN_ON(val & SYS_PTP_STATUS_PTP_OVFL);
722
723                 /* Retrieve the ts ID and Tx port */
724                 id = SYS_PTP_STATUS_PTP_MESS_ID_X(val);
725                 txport = SYS_PTP_STATUS_PTP_MESS_TXPORT_X(val);
726
727                 /* Retrieve its associated skb */
728                 port = ocelot->ports[txport];
729
730                 list_for_each_safe(pos, tmp, &port->skbs) {
731                         entry = list_entry(pos, struct ocelot_skb, head);
732                         if (entry->id != id)
733                                 continue;
734
735                         skb = entry->skb;
736
737                         list_del(pos);
738                         kfree(entry);
739                         break;
740                 }
741
742                 /* Next ts */
743                 ocelot_write(ocelot, SYS_PTP_NXT_PTP_NXT, SYS_PTP_NXT);
744
745                 if (unlikely(!skb))
746                         continue;
747
748                 /* Get the h/w timestamp */
749                 ocelot_get_hwtimestamp(ocelot, &ts);
750
751                 /* Set the timestamp into the skb */
752                 memset(&shhwtstamps, 0, sizeof(shhwtstamps));
753                 shhwtstamps.hwtstamp = ktime_set(ts.tv_sec, ts.tv_nsec);
754                 skb_tstamp_tx(skb, &shhwtstamps);
755
756                 dev_kfree_skb_any(skb);
757         }
758 }
759 EXPORT_SYMBOL(ocelot_get_txtstamp);
760
761 static int ocelot_mc_unsync(struct net_device *dev, const unsigned char *addr)
762 {
763         struct ocelot_port_private *priv = netdev_priv(dev);
764         struct ocelot_port *ocelot_port = &priv->port;
765         struct ocelot *ocelot = ocelot_port->ocelot;
766
767         return ocelot_mact_forget(ocelot, addr, ocelot_port->pvid);
768 }
769
770 static int ocelot_mc_sync(struct net_device *dev, const unsigned char *addr)
771 {
772         struct ocelot_port_private *priv = netdev_priv(dev);
773         struct ocelot_port *ocelot_port = &priv->port;
774         struct ocelot *ocelot = ocelot_port->ocelot;
775
776         return ocelot_mact_learn(ocelot, PGID_CPU, addr, ocelot_port->pvid,
777                                  ENTRYTYPE_LOCKED);
778 }
779
780 static void ocelot_set_rx_mode(struct net_device *dev)
781 {
782         struct ocelot_port_private *priv = netdev_priv(dev);
783         struct ocelot *ocelot = priv->port.ocelot;
784         u32 val;
785         int i;
786
787         /* This doesn't handle promiscuous mode because the bridge core is
788          * setting IFF_PROMISC on all slave interfaces and all frames would be
789          * forwarded to the CPU port.
790          */
791         val = GENMASK(ocelot->num_phys_ports - 1, 0);
792         for (i = ocelot->num_phys_ports + 1; i < PGID_CPU; i++)
793                 ocelot_write_rix(ocelot, val, ANA_PGID_PGID, i);
794
795         __dev_mc_sync(dev, ocelot_mc_sync, ocelot_mc_unsync);
796 }
797
798 static int ocelot_port_get_phys_port_name(struct net_device *dev,
799                                           char *buf, size_t len)
800 {
801         struct ocelot_port_private *priv = netdev_priv(dev);
802         int port = priv->chip_port;
803         int ret;
804
805         ret = snprintf(buf, len, "p%d", port);
806         if (ret >= len)
807                 return -EINVAL;
808
809         return 0;
810 }
811
812 static int ocelot_port_set_mac_address(struct net_device *dev, void *p)
813 {
814         struct ocelot_port_private *priv = netdev_priv(dev);
815         struct ocelot_port *ocelot_port = &priv->port;
816         struct ocelot *ocelot = ocelot_port->ocelot;
817         const struct sockaddr *addr = p;
818
819         /* Learn the new net device MAC address in the mac table. */
820         ocelot_mact_learn(ocelot, PGID_CPU, addr->sa_data, ocelot_port->pvid,
821                           ENTRYTYPE_LOCKED);
822         /* Then forget the previous one. */
823         ocelot_mact_forget(ocelot, dev->dev_addr, ocelot_port->pvid);
824
825         ether_addr_copy(dev->dev_addr, addr->sa_data);
826         return 0;
827 }
828
829 static void ocelot_get_stats64(struct net_device *dev,
830                                struct rtnl_link_stats64 *stats)
831 {
832         struct ocelot_port_private *priv = netdev_priv(dev);
833         struct ocelot *ocelot = priv->port.ocelot;
834         int port = priv->chip_port;
835
836         /* Configure the port to read the stats from */
837         ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(port),
838                      SYS_STAT_CFG);
839
840         /* Get Rx stats */
841         stats->rx_bytes = ocelot_read(ocelot, SYS_COUNT_RX_OCTETS);
842         stats->rx_packets = ocelot_read(ocelot, SYS_COUNT_RX_SHORTS) +
843                             ocelot_read(ocelot, SYS_COUNT_RX_FRAGMENTS) +
844                             ocelot_read(ocelot, SYS_COUNT_RX_JABBERS) +
845                             ocelot_read(ocelot, SYS_COUNT_RX_LONGS) +
846                             ocelot_read(ocelot, SYS_COUNT_RX_64) +
847                             ocelot_read(ocelot, SYS_COUNT_RX_65_127) +
848                             ocelot_read(ocelot, SYS_COUNT_RX_128_255) +
849                             ocelot_read(ocelot, SYS_COUNT_RX_256_1023) +
850                             ocelot_read(ocelot, SYS_COUNT_RX_1024_1526) +
851                             ocelot_read(ocelot, SYS_COUNT_RX_1527_MAX);
852         stats->multicast = ocelot_read(ocelot, SYS_COUNT_RX_MULTICAST);
853         stats->rx_dropped = dev->stats.rx_dropped;
854
855         /* Get Tx stats */
856         stats->tx_bytes = ocelot_read(ocelot, SYS_COUNT_TX_OCTETS);
857         stats->tx_packets = ocelot_read(ocelot, SYS_COUNT_TX_64) +
858                             ocelot_read(ocelot, SYS_COUNT_TX_65_127) +
859                             ocelot_read(ocelot, SYS_COUNT_TX_128_511) +
860                             ocelot_read(ocelot, SYS_COUNT_TX_512_1023) +
861                             ocelot_read(ocelot, SYS_COUNT_TX_1024_1526) +
862                             ocelot_read(ocelot, SYS_COUNT_TX_1527_MAX);
863         stats->tx_dropped = ocelot_read(ocelot, SYS_COUNT_TX_DROPS) +
864                             ocelot_read(ocelot, SYS_COUNT_TX_AGING);
865         stats->collisions = ocelot_read(ocelot, SYS_COUNT_TX_COLLISION);
866 }
867
868 int ocelot_fdb_add(struct ocelot *ocelot, int port,
869                    const unsigned char *addr, u16 vid, bool vlan_aware)
870 {
871         struct ocelot_port *ocelot_port = ocelot->ports[port];
872
873         if (!vid) {
874                 if (!vlan_aware)
875                         /* If the bridge is not VLAN aware and no VID was
876                          * provided, set it to pvid to ensure the MAC entry
877                          * matches incoming untagged packets
878                          */
879                         vid = ocelot_port->pvid;
880                 else
881                         /* If the bridge is VLAN aware a VID must be provided as
882                          * otherwise the learnt entry wouldn't match any frame.
883                          */
884                         return -EINVAL;
885         }
886
887         return ocelot_mact_learn(ocelot, port, addr, vid, ENTRYTYPE_LOCKED);
888 }
889 EXPORT_SYMBOL(ocelot_fdb_add);
890
891 static int ocelot_port_fdb_add(struct ndmsg *ndm, struct nlattr *tb[],
892                                struct net_device *dev,
893                                const unsigned char *addr,
894                                u16 vid, u16 flags,
895                                struct netlink_ext_ack *extack)
896 {
897         struct ocelot_port_private *priv = netdev_priv(dev);
898         struct ocelot *ocelot = priv->port.ocelot;
899         int port = priv->chip_port;
900
901         return ocelot_fdb_add(ocelot, port, addr, vid, priv->vlan_aware);
902 }
903
904 int ocelot_fdb_del(struct ocelot *ocelot, int port,
905                    const unsigned char *addr, u16 vid)
906 {
907         return ocelot_mact_forget(ocelot, addr, vid);
908 }
909 EXPORT_SYMBOL(ocelot_fdb_del);
910
911 static int ocelot_port_fdb_del(struct ndmsg *ndm, struct nlattr *tb[],
912                                struct net_device *dev,
913                                const unsigned char *addr, u16 vid)
914 {
915         struct ocelot_port_private *priv = netdev_priv(dev);
916         struct ocelot *ocelot = priv->port.ocelot;
917         int port = priv->chip_port;
918
919         return ocelot_fdb_del(ocelot, port, addr, vid);
920 }
921
922 struct ocelot_dump_ctx {
923         struct net_device *dev;
924         struct sk_buff *skb;
925         struct netlink_callback *cb;
926         int idx;
927 };
928
929 static int ocelot_port_fdb_do_dump(const unsigned char *addr, u16 vid,
930                                    bool is_static, void *data)
931 {
932         struct ocelot_dump_ctx *dump = data;
933         u32 portid = NETLINK_CB(dump->cb->skb).portid;
934         u32 seq = dump->cb->nlh->nlmsg_seq;
935         struct nlmsghdr *nlh;
936         struct ndmsg *ndm;
937
938         if (dump->idx < dump->cb->args[2])
939                 goto skip;
940
941         nlh = nlmsg_put(dump->skb, portid, seq, RTM_NEWNEIGH,
942                         sizeof(*ndm), NLM_F_MULTI);
943         if (!nlh)
944                 return -EMSGSIZE;
945
946         ndm = nlmsg_data(nlh);
947         ndm->ndm_family  = AF_BRIDGE;
948         ndm->ndm_pad1    = 0;
949         ndm->ndm_pad2    = 0;
950         ndm->ndm_flags   = NTF_SELF;
951         ndm->ndm_type    = 0;
952         ndm->ndm_ifindex = dump->dev->ifindex;
953         ndm->ndm_state   = is_static ? NUD_NOARP : NUD_REACHABLE;
954
955         if (nla_put(dump->skb, NDA_LLADDR, ETH_ALEN, addr))
956                 goto nla_put_failure;
957
958         if (vid && nla_put_u16(dump->skb, NDA_VLAN, vid))
959                 goto nla_put_failure;
960
961         nlmsg_end(dump->skb, nlh);
962
963 skip:
964         dump->idx++;
965         return 0;
966
967 nla_put_failure:
968         nlmsg_cancel(dump->skb, nlh);
969         return -EMSGSIZE;
970 }
971
972 static int ocelot_mact_read(struct ocelot *ocelot, int port, int row, int col,
973                             struct ocelot_mact_entry *entry)
974 {
975         u32 val, dst, macl, mach;
976         char mac[ETH_ALEN];
977
978         /* Set row and column to read from */
979         ocelot_field_write(ocelot, ANA_TABLES_MACTINDX_M_INDEX, row);
980         ocelot_field_write(ocelot, ANA_TABLES_MACTINDX_BUCKET, col);
981
982         /* Issue a read command */
983         ocelot_write(ocelot,
984                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_READ),
985                      ANA_TABLES_MACACCESS);
986
987         if (ocelot_mact_wait_for_completion(ocelot))
988                 return -ETIMEDOUT;
989
990         /* Read the entry flags */
991         val = ocelot_read(ocelot, ANA_TABLES_MACACCESS);
992         if (!(val & ANA_TABLES_MACACCESS_VALID))
993                 return -EINVAL;
994
995         /* If the entry read has another port configured as its destination,
996          * do not report it.
997          */
998         dst = (val & ANA_TABLES_MACACCESS_DEST_IDX_M) >> 3;
999         if (dst != port)
1000                 return -EINVAL;
1001
1002         /* Get the entry's MAC address and VLAN id */
1003         macl = ocelot_read(ocelot, ANA_TABLES_MACLDATA);
1004         mach = ocelot_read(ocelot, ANA_TABLES_MACHDATA);
1005
1006         mac[0] = (mach >> 8)  & 0xff;
1007         mac[1] = (mach >> 0)  & 0xff;
1008         mac[2] = (macl >> 24) & 0xff;
1009         mac[3] = (macl >> 16) & 0xff;
1010         mac[4] = (macl >> 8)  & 0xff;
1011         mac[5] = (macl >> 0)  & 0xff;
1012
1013         entry->vid = (mach >> 16) & 0xfff;
1014         ether_addr_copy(entry->mac, mac);
1015
1016         return 0;
1017 }
1018
1019 int ocelot_fdb_dump(struct ocelot *ocelot, int port,
1020                     dsa_fdb_dump_cb_t *cb, void *data)
1021 {
1022         int i, j;
1023
1024         /* Loop through all the mac tables entries. There are 1024 rows of 4
1025          * entries.
1026          */
1027         for (i = 0; i < 1024; i++) {
1028                 for (j = 0; j < 4; j++) {
1029                         struct ocelot_mact_entry entry;
1030                         bool is_static;
1031                         int ret;
1032
1033                         ret = ocelot_mact_read(ocelot, port, i, j, &entry);
1034                         /* If the entry is invalid (wrong port, invalid...),
1035                          * skip it.
1036                          */
1037                         if (ret == -EINVAL)
1038                                 continue;
1039                         else if (ret)
1040                                 return ret;
1041
1042                         is_static = (entry.type == ENTRYTYPE_LOCKED);
1043
1044                         ret = cb(entry.mac, entry.vid, is_static, data);
1045                         if (ret)
1046                                 return ret;
1047                 }
1048         }
1049
1050         return 0;
1051 }
1052 EXPORT_SYMBOL(ocelot_fdb_dump);
1053
1054 static int ocelot_port_fdb_dump(struct sk_buff *skb,
1055                                 struct netlink_callback *cb,
1056                                 struct net_device *dev,
1057                                 struct net_device *filter_dev, int *idx)
1058 {
1059         struct ocelot_port_private *priv = netdev_priv(dev);
1060         struct ocelot *ocelot = priv->port.ocelot;
1061         struct ocelot_dump_ctx dump = {
1062                 .dev = dev,
1063                 .skb = skb,
1064                 .cb = cb,
1065                 .idx = *idx,
1066         };
1067         int port = priv->chip_port;
1068         int ret;
1069
1070         ret = ocelot_fdb_dump(ocelot, port, ocelot_port_fdb_do_dump, &dump);
1071
1072         *idx = dump.idx;
1073
1074         return ret;
1075 }
1076
1077 static int ocelot_vlan_rx_add_vid(struct net_device *dev, __be16 proto,
1078                                   u16 vid)
1079 {
1080         return ocelot_vlan_vid_add(dev, vid, false, false);
1081 }
1082
1083 static int ocelot_vlan_rx_kill_vid(struct net_device *dev, __be16 proto,
1084                                    u16 vid)
1085 {
1086         return ocelot_vlan_vid_del(dev, vid);
1087 }
1088
1089 static int ocelot_set_features(struct net_device *dev,
1090                                netdev_features_t features)
1091 {
1092         netdev_features_t changed = dev->features ^ features;
1093         struct ocelot_port_private *priv = netdev_priv(dev);
1094         struct ocelot *ocelot = priv->port.ocelot;
1095         int port = priv->chip_port;
1096
1097         if ((dev->features & NETIF_F_HW_TC) > (features & NETIF_F_HW_TC) &&
1098             priv->tc.offload_cnt) {
1099                 netdev_err(dev,
1100                            "Cannot disable HW TC offload while offloads active\n");
1101                 return -EBUSY;
1102         }
1103
1104         if (changed & NETIF_F_HW_VLAN_CTAG_FILTER)
1105                 ocelot_vlan_mode(ocelot, port, features);
1106
1107         return 0;
1108 }
1109
1110 static int ocelot_get_port_parent_id(struct net_device *dev,
1111                                      struct netdev_phys_item_id *ppid)
1112 {
1113         struct ocelot_port_private *priv = netdev_priv(dev);
1114         struct ocelot *ocelot = priv->port.ocelot;
1115
1116         ppid->id_len = sizeof(ocelot->base_mac);
1117         memcpy(&ppid->id, &ocelot->base_mac, ppid->id_len);
1118
1119         return 0;
1120 }
1121
1122 int ocelot_hwstamp_get(struct ocelot *ocelot, int port, struct ifreq *ifr)
1123 {
1124         return copy_to_user(ifr->ifr_data, &ocelot->hwtstamp_config,
1125                             sizeof(ocelot->hwtstamp_config)) ? -EFAULT : 0;
1126 }
1127 EXPORT_SYMBOL(ocelot_hwstamp_get);
1128
1129 int ocelot_hwstamp_set(struct ocelot *ocelot, int port, struct ifreq *ifr)
1130 {
1131         struct ocelot_port *ocelot_port = ocelot->ports[port];
1132         struct hwtstamp_config cfg;
1133
1134         if (copy_from_user(&cfg, ifr->ifr_data, sizeof(cfg)))
1135                 return -EFAULT;
1136
1137         /* reserved for future extensions */
1138         if (cfg.flags)
1139                 return -EINVAL;
1140
1141         /* Tx type sanity check */
1142         switch (cfg.tx_type) {
1143         case HWTSTAMP_TX_ON:
1144                 ocelot_port->ptp_cmd = IFH_REW_OP_TWO_STEP_PTP;
1145                 break;
1146         case HWTSTAMP_TX_ONESTEP_SYNC:
1147                 /* IFH_REW_OP_ONE_STEP_PTP updates the correctional field, we
1148                  * need to update the origin time.
1149                  */
1150                 ocelot_port->ptp_cmd = IFH_REW_OP_ORIGIN_PTP;
1151                 break;
1152         case HWTSTAMP_TX_OFF:
1153                 ocelot_port->ptp_cmd = 0;
1154                 break;
1155         default:
1156                 return -ERANGE;
1157         }
1158
1159         mutex_lock(&ocelot->ptp_lock);
1160
1161         switch (cfg.rx_filter) {
1162         case HWTSTAMP_FILTER_NONE:
1163                 break;
1164         case HWTSTAMP_FILTER_ALL:
1165         case HWTSTAMP_FILTER_SOME:
1166         case HWTSTAMP_FILTER_PTP_V1_L4_EVENT:
1167         case HWTSTAMP_FILTER_PTP_V1_L4_SYNC:
1168         case HWTSTAMP_FILTER_PTP_V1_L4_DELAY_REQ:
1169         case HWTSTAMP_FILTER_NTP_ALL:
1170         case HWTSTAMP_FILTER_PTP_V2_L4_EVENT:
1171         case HWTSTAMP_FILTER_PTP_V2_L4_SYNC:
1172         case HWTSTAMP_FILTER_PTP_V2_L4_DELAY_REQ:
1173         case HWTSTAMP_FILTER_PTP_V2_L2_EVENT:
1174         case HWTSTAMP_FILTER_PTP_V2_L2_SYNC:
1175         case HWTSTAMP_FILTER_PTP_V2_L2_DELAY_REQ:
1176         case HWTSTAMP_FILTER_PTP_V2_EVENT:
1177         case HWTSTAMP_FILTER_PTP_V2_SYNC:
1178         case HWTSTAMP_FILTER_PTP_V2_DELAY_REQ:
1179                 cfg.rx_filter = HWTSTAMP_FILTER_PTP_V2_EVENT;
1180                 break;
1181         default:
1182                 mutex_unlock(&ocelot->ptp_lock);
1183                 return -ERANGE;
1184         }
1185
1186         /* Commit back the result & save it */
1187         memcpy(&ocelot->hwtstamp_config, &cfg, sizeof(cfg));
1188         mutex_unlock(&ocelot->ptp_lock);
1189
1190         return copy_to_user(ifr->ifr_data, &cfg, sizeof(cfg)) ? -EFAULT : 0;
1191 }
1192 EXPORT_SYMBOL(ocelot_hwstamp_set);
1193
1194 static int ocelot_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1195 {
1196         struct ocelot_port_private *priv = netdev_priv(dev);
1197         struct ocelot *ocelot = priv->port.ocelot;
1198         int port = priv->chip_port;
1199
1200         /* The function is only used for PTP operations for now */
1201         if (!ocelot->ptp)
1202                 return -EOPNOTSUPP;
1203
1204         switch (cmd) {
1205         case SIOCSHWTSTAMP:
1206                 return ocelot_hwstamp_set(ocelot, port, ifr);
1207         case SIOCGHWTSTAMP:
1208                 return ocelot_hwstamp_get(ocelot, port, ifr);
1209         default:
1210                 return -EOPNOTSUPP;
1211         }
1212 }
1213
1214 static const struct net_device_ops ocelot_port_netdev_ops = {
1215         .ndo_open                       = ocelot_port_open,
1216         .ndo_stop                       = ocelot_port_stop,
1217         .ndo_start_xmit                 = ocelot_port_xmit,
1218         .ndo_set_rx_mode                = ocelot_set_rx_mode,
1219         .ndo_get_phys_port_name         = ocelot_port_get_phys_port_name,
1220         .ndo_set_mac_address            = ocelot_port_set_mac_address,
1221         .ndo_get_stats64                = ocelot_get_stats64,
1222         .ndo_fdb_add                    = ocelot_port_fdb_add,
1223         .ndo_fdb_del                    = ocelot_port_fdb_del,
1224         .ndo_fdb_dump                   = ocelot_port_fdb_dump,
1225         .ndo_vlan_rx_add_vid            = ocelot_vlan_rx_add_vid,
1226         .ndo_vlan_rx_kill_vid           = ocelot_vlan_rx_kill_vid,
1227         .ndo_set_features               = ocelot_set_features,
1228         .ndo_get_port_parent_id         = ocelot_get_port_parent_id,
1229         .ndo_setup_tc                   = ocelot_setup_tc,
1230         .ndo_do_ioctl                   = ocelot_ioctl,
1231 };
1232
1233 void ocelot_get_strings(struct ocelot *ocelot, int port, u32 sset, u8 *data)
1234 {
1235         int i;
1236
1237         if (sset != ETH_SS_STATS)
1238                 return;
1239
1240         for (i = 0; i < ocelot->num_stats; i++)
1241                 memcpy(data + i * ETH_GSTRING_LEN, ocelot->stats_layout[i].name,
1242                        ETH_GSTRING_LEN);
1243 }
1244 EXPORT_SYMBOL(ocelot_get_strings);
1245
1246 static void ocelot_port_get_strings(struct net_device *netdev, u32 sset,
1247                                     u8 *data)
1248 {
1249         struct ocelot_port_private *priv = netdev_priv(netdev);
1250         struct ocelot *ocelot = priv->port.ocelot;
1251         int port = priv->chip_port;
1252
1253         ocelot_get_strings(ocelot, port, sset, data);
1254 }
1255
1256 static void ocelot_update_stats(struct ocelot *ocelot)
1257 {
1258         int i, j;
1259
1260         mutex_lock(&ocelot->stats_lock);
1261
1262         for (i = 0; i < ocelot->num_phys_ports; i++) {
1263                 /* Configure the port to read the stats from */
1264                 ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(i), SYS_STAT_CFG);
1265
1266                 for (j = 0; j < ocelot->num_stats; j++) {
1267                         u32 val;
1268                         unsigned int idx = i * ocelot->num_stats + j;
1269
1270                         val = ocelot_read_rix(ocelot, SYS_COUNT_RX_OCTETS,
1271                                               ocelot->stats_layout[j].offset);
1272
1273                         if (val < (ocelot->stats[idx] & U32_MAX))
1274                                 ocelot->stats[idx] += (u64)1 << 32;
1275
1276                         ocelot->stats[idx] = (ocelot->stats[idx] &
1277                                               ~(u64)U32_MAX) + val;
1278                 }
1279         }
1280
1281         mutex_unlock(&ocelot->stats_lock);
1282 }
1283
1284 static void ocelot_check_stats_work(struct work_struct *work)
1285 {
1286         struct delayed_work *del_work = to_delayed_work(work);
1287         struct ocelot *ocelot = container_of(del_work, struct ocelot,
1288                                              stats_work);
1289
1290         ocelot_update_stats(ocelot);
1291
1292         queue_delayed_work(ocelot->stats_queue, &ocelot->stats_work,
1293                            OCELOT_STATS_CHECK_DELAY);
1294 }
1295
1296 void ocelot_get_ethtool_stats(struct ocelot *ocelot, int port, u64 *data)
1297 {
1298         int i;
1299
1300         /* check and update now */
1301         ocelot_update_stats(ocelot);
1302
1303         /* Copy all counters */
1304         for (i = 0; i < ocelot->num_stats; i++)
1305                 *data++ = ocelot->stats[port * ocelot->num_stats + i];
1306 }
1307 EXPORT_SYMBOL(ocelot_get_ethtool_stats);
1308
1309 static void ocelot_port_get_ethtool_stats(struct net_device *dev,
1310                                           struct ethtool_stats *stats,
1311                                           u64 *data)
1312 {
1313         struct ocelot_port_private *priv = netdev_priv(dev);
1314         struct ocelot *ocelot = priv->port.ocelot;
1315         int port = priv->chip_port;
1316
1317         ocelot_get_ethtool_stats(ocelot, port, data);
1318 }
1319
1320 int ocelot_get_sset_count(struct ocelot *ocelot, int port, int sset)
1321 {
1322         if (sset != ETH_SS_STATS)
1323                 return -EOPNOTSUPP;
1324
1325         return ocelot->num_stats;
1326 }
1327 EXPORT_SYMBOL(ocelot_get_sset_count);
1328
1329 static int ocelot_port_get_sset_count(struct net_device *dev, int sset)
1330 {
1331         struct ocelot_port_private *priv = netdev_priv(dev);
1332         struct ocelot *ocelot = priv->port.ocelot;
1333         int port = priv->chip_port;
1334
1335         return ocelot_get_sset_count(ocelot, port, sset);
1336 }
1337
1338 int ocelot_get_ts_info(struct ocelot *ocelot, int port,
1339                        struct ethtool_ts_info *info)
1340 {
1341         info->phc_index = ocelot->ptp_clock ?
1342                           ptp_clock_index(ocelot->ptp_clock) : -1;
1343         info->so_timestamping |= SOF_TIMESTAMPING_TX_SOFTWARE |
1344                                  SOF_TIMESTAMPING_RX_SOFTWARE |
1345                                  SOF_TIMESTAMPING_SOFTWARE |
1346                                  SOF_TIMESTAMPING_TX_HARDWARE |
1347                                  SOF_TIMESTAMPING_RX_HARDWARE |
1348                                  SOF_TIMESTAMPING_RAW_HARDWARE;
1349         info->tx_types = BIT(HWTSTAMP_TX_OFF) | BIT(HWTSTAMP_TX_ON) |
1350                          BIT(HWTSTAMP_TX_ONESTEP_SYNC);
1351         info->rx_filters = BIT(HWTSTAMP_FILTER_NONE) | BIT(HWTSTAMP_FILTER_ALL);
1352
1353         return 0;
1354 }
1355 EXPORT_SYMBOL(ocelot_get_ts_info);
1356
1357 static int ocelot_port_get_ts_info(struct net_device *dev,
1358                                    struct ethtool_ts_info *info)
1359 {
1360         struct ocelot_port_private *priv = netdev_priv(dev);
1361         struct ocelot *ocelot = priv->port.ocelot;
1362         int port = priv->chip_port;
1363
1364         if (!ocelot->ptp)
1365                 return ethtool_op_get_ts_info(dev, info);
1366
1367         return ocelot_get_ts_info(ocelot, port, info);
1368 }
1369
1370 static const struct ethtool_ops ocelot_ethtool_ops = {
1371         .get_strings            = ocelot_port_get_strings,
1372         .get_ethtool_stats      = ocelot_port_get_ethtool_stats,
1373         .get_sset_count         = ocelot_port_get_sset_count,
1374         .get_link_ksettings     = phy_ethtool_get_link_ksettings,
1375         .set_link_ksettings     = phy_ethtool_set_link_ksettings,
1376         .get_ts_info            = ocelot_port_get_ts_info,
1377 };
1378
1379 void ocelot_bridge_stp_state_set(struct ocelot *ocelot, int port, u8 state)
1380 {
1381         u32 port_cfg;
1382         int p, i;
1383
1384         if (!(BIT(port) & ocelot->bridge_mask))
1385                 return;
1386
1387         port_cfg = ocelot_read_gix(ocelot, ANA_PORT_PORT_CFG, port);
1388
1389         switch (state) {
1390         case BR_STATE_FORWARDING:
1391                 ocelot->bridge_fwd_mask |= BIT(port);
1392                 /* Fallthrough */
1393         case BR_STATE_LEARNING:
1394                 port_cfg |= ANA_PORT_PORT_CFG_LEARN_ENA;
1395                 break;
1396
1397         default:
1398                 port_cfg &= ~ANA_PORT_PORT_CFG_LEARN_ENA;
1399                 ocelot->bridge_fwd_mask &= ~BIT(port);
1400                 break;
1401         }
1402
1403         ocelot_write_gix(ocelot, port_cfg, ANA_PORT_PORT_CFG, port);
1404
1405         /* Apply FWD mask. The loop is needed to add/remove the current port as
1406          * a source for the other ports.
1407          */
1408         for (p = 0; p < ocelot->num_phys_ports; p++) {
1409                 if (p == ocelot->cpu || (ocelot->bridge_fwd_mask & BIT(p))) {
1410                         unsigned long mask = ocelot->bridge_fwd_mask & ~BIT(p);
1411
1412                         for (i = 0; i < ocelot->num_phys_ports; i++) {
1413                                 unsigned long bond_mask = ocelot->lags[i];
1414
1415                                 if (!bond_mask)
1416                                         continue;
1417
1418                                 if (bond_mask & BIT(p)) {
1419                                         mask &= ~bond_mask;
1420                                         break;
1421                                 }
1422                         }
1423
1424                         /* Avoid the NPI port from looping back to itself */
1425                         if (p != ocelot->cpu)
1426                                 mask |= BIT(ocelot->cpu);
1427
1428                         ocelot_write_rix(ocelot, mask,
1429                                          ANA_PGID_PGID, PGID_SRC + p);
1430                 } else {
1431                         /* Only the CPU port, this is compatible with link
1432                          * aggregation.
1433                          */
1434                         ocelot_write_rix(ocelot,
1435                                          BIT(ocelot->cpu),
1436                                          ANA_PGID_PGID, PGID_SRC + p);
1437                 }
1438         }
1439 }
1440 EXPORT_SYMBOL(ocelot_bridge_stp_state_set);
1441
1442 static void ocelot_port_attr_stp_state_set(struct ocelot *ocelot, int port,
1443                                            struct switchdev_trans *trans,
1444                                            u8 state)
1445 {
1446         if (switchdev_trans_ph_prepare(trans))
1447                 return;
1448
1449         ocelot_bridge_stp_state_set(ocelot, port, state);
1450 }
1451
1452 void ocelot_set_ageing_time(struct ocelot *ocelot, unsigned int msecs)
1453 {
1454         ocelot_write(ocelot, ANA_AUTOAGE_AGE_PERIOD(msecs / 2),
1455                      ANA_AUTOAGE);
1456 }
1457 EXPORT_SYMBOL(ocelot_set_ageing_time);
1458
1459 static void ocelot_port_attr_ageing_set(struct ocelot *ocelot, int port,
1460                                         unsigned long ageing_clock_t)
1461 {
1462         unsigned long ageing_jiffies = clock_t_to_jiffies(ageing_clock_t);
1463         u32 ageing_time = jiffies_to_msecs(ageing_jiffies) / 1000;
1464
1465         ocelot_set_ageing_time(ocelot, ageing_time);
1466 }
1467
1468 static void ocelot_port_attr_mc_set(struct ocelot *ocelot, int port, bool mc)
1469 {
1470         u32 cpu_fwd_mcast = ANA_PORT_CPU_FWD_CFG_CPU_IGMP_REDIR_ENA |
1471                             ANA_PORT_CPU_FWD_CFG_CPU_MLD_REDIR_ENA |
1472                             ANA_PORT_CPU_FWD_CFG_CPU_IPMC_CTRL_COPY_ENA;
1473         u32 val = 0;
1474
1475         if (mc)
1476                 val = cpu_fwd_mcast;
1477
1478         ocelot_rmw_gix(ocelot, val, cpu_fwd_mcast,
1479                        ANA_PORT_CPU_FWD_CFG, port);
1480 }
1481
1482 static int ocelot_port_attr_set(struct net_device *dev,
1483                                 const struct switchdev_attr *attr,
1484                                 struct switchdev_trans *trans)
1485 {
1486         struct ocelot_port_private *priv = netdev_priv(dev);
1487         struct ocelot *ocelot = priv->port.ocelot;
1488         int port = priv->chip_port;
1489         int err = 0;
1490
1491         switch (attr->id) {
1492         case SWITCHDEV_ATTR_ID_PORT_STP_STATE:
1493                 ocelot_port_attr_stp_state_set(ocelot, port, trans,
1494                                                attr->u.stp_state);
1495                 break;
1496         case SWITCHDEV_ATTR_ID_BRIDGE_AGEING_TIME:
1497                 ocelot_port_attr_ageing_set(ocelot, port, attr->u.ageing_time);
1498                 break;
1499         case SWITCHDEV_ATTR_ID_BRIDGE_VLAN_FILTERING:
1500                 priv->vlan_aware = attr->u.vlan_filtering;
1501                 ocelot_port_vlan_filtering(ocelot, port, priv->vlan_aware);
1502                 break;
1503         case SWITCHDEV_ATTR_ID_BRIDGE_MC_DISABLED:
1504                 ocelot_port_attr_mc_set(ocelot, port, !attr->u.mc_disabled);
1505                 break;
1506         default:
1507                 err = -EOPNOTSUPP;
1508                 break;
1509         }
1510
1511         return err;
1512 }
1513
1514 static int ocelot_port_obj_add_vlan(struct net_device *dev,
1515                                     const struct switchdev_obj_port_vlan *vlan,
1516                                     struct switchdev_trans *trans)
1517 {
1518         int ret;
1519         u16 vid;
1520
1521         for (vid = vlan->vid_begin; vid <= vlan->vid_end; vid++) {
1522                 ret = ocelot_vlan_vid_add(dev, vid,
1523                                           vlan->flags & BRIDGE_VLAN_INFO_PVID,
1524                                           vlan->flags & BRIDGE_VLAN_INFO_UNTAGGED);
1525                 if (ret)
1526                         return ret;
1527         }
1528
1529         return 0;
1530 }
1531
1532 static int ocelot_port_vlan_del_vlan(struct net_device *dev,
1533                                      const struct switchdev_obj_port_vlan *vlan)
1534 {
1535         int ret;
1536         u16 vid;
1537
1538         for (vid = vlan->vid_begin; vid <= vlan->vid_end; vid++) {
1539                 ret = ocelot_vlan_vid_del(dev, vid);
1540
1541                 if (ret)
1542                         return ret;
1543         }
1544
1545         return 0;
1546 }
1547
1548 static struct ocelot_multicast *ocelot_multicast_get(struct ocelot *ocelot,
1549                                                      const unsigned char *addr,
1550                                                      u16 vid)
1551 {
1552         struct ocelot_multicast *mc;
1553
1554         list_for_each_entry(mc, &ocelot->multicast, list) {
1555                 if (ether_addr_equal(mc->addr, addr) && mc->vid == vid)
1556                         return mc;
1557         }
1558
1559         return NULL;
1560 }
1561
1562 static int ocelot_port_obj_add_mdb(struct net_device *dev,
1563                                    const struct switchdev_obj_port_mdb *mdb,
1564                                    struct switchdev_trans *trans)
1565 {
1566         struct ocelot_port_private *priv = netdev_priv(dev);
1567         struct ocelot_port *ocelot_port = &priv->port;
1568         struct ocelot *ocelot = ocelot_port->ocelot;
1569         unsigned char addr[ETH_ALEN];
1570         struct ocelot_multicast *mc;
1571         int port = priv->chip_port;
1572         u16 vid = mdb->vid;
1573         bool new = false;
1574
1575         if (!vid)
1576                 vid = ocelot_port->pvid;
1577
1578         mc = ocelot_multicast_get(ocelot, mdb->addr, vid);
1579         if (!mc) {
1580                 mc = devm_kzalloc(ocelot->dev, sizeof(*mc), GFP_KERNEL);
1581                 if (!mc)
1582                         return -ENOMEM;
1583
1584                 memcpy(mc->addr, mdb->addr, ETH_ALEN);
1585                 mc->vid = vid;
1586
1587                 list_add_tail(&mc->list, &ocelot->multicast);
1588                 new = true;
1589         }
1590
1591         memcpy(addr, mc->addr, ETH_ALEN);
1592         addr[0] = 0;
1593
1594         if (!new) {
1595                 addr[2] = mc->ports << 0;
1596                 addr[1] = mc->ports << 8;
1597                 ocelot_mact_forget(ocelot, addr, vid);
1598         }
1599
1600         mc->ports |= BIT(port);
1601         addr[2] = mc->ports << 0;
1602         addr[1] = mc->ports << 8;
1603
1604         return ocelot_mact_learn(ocelot, 0, addr, vid, ENTRYTYPE_MACv4);
1605 }
1606
1607 static int ocelot_port_obj_del_mdb(struct net_device *dev,
1608                                    const struct switchdev_obj_port_mdb *mdb)
1609 {
1610         struct ocelot_port_private *priv = netdev_priv(dev);
1611         struct ocelot_port *ocelot_port = &priv->port;
1612         struct ocelot *ocelot = ocelot_port->ocelot;
1613         unsigned char addr[ETH_ALEN];
1614         struct ocelot_multicast *mc;
1615         int port = priv->chip_port;
1616         u16 vid = mdb->vid;
1617
1618         if (!vid)
1619                 vid = ocelot_port->pvid;
1620
1621         mc = ocelot_multicast_get(ocelot, mdb->addr, vid);
1622         if (!mc)
1623                 return -ENOENT;
1624
1625         memcpy(addr, mc->addr, ETH_ALEN);
1626         addr[2] = mc->ports << 0;
1627         addr[1] = mc->ports << 8;
1628         addr[0] = 0;
1629         ocelot_mact_forget(ocelot, addr, vid);
1630
1631         mc->ports &= ~BIT(port);
1632         if (!mc->ports) {
1633                 list_del(&mc->list);
1634                 devm_kfree(ocelot->dev, mc);
1635                 return 0;
1636         }
1637
1638         addr[2] = mc->ports << 0;
1639         addr[1] = mc->ports << 8;
1640
1641         return ocelot_mact_learn(ocelot, 0, addr, vid, ENTRYTYPE_MACv4);
1642 }
1643
1644 static int ocelot_port_obj_add(struct net_device *dev,
1645                                const struct switchdev_obj *obj,
1646                                struct switchdev_trans *trans,
1647                                struct netlink_ext_ack *extack)
1648 {
1649         int ret = 0;
1650
1651         switch (obj->id) {
1652         case SWITCHDEV_OBJ_ID_PORT_VLAN:
1653                 ret = ocelot_port_obj_add_vlan(dev,
1654                                                SWITCHDEV_OBJ_PORT_VLAN(obj),
1655                                                trans);
1656                 break;
1657         case SWITCHDEV_OBJ_ID_PORT_MDB:
1658                 ret = ocelot_port_obj_add_mdb(dev, SWITCHDEV_OBJ_PORT_MDB(obj),
1659                                               trans);
1660                 break;
1661         default:
1662                 return -EOPNOTSUPP;
1663         }
1664
1665         return ret;
1666 }
1667
1668 static int ocelot_port_obj_del(struct net_device *dev,
1669                                const struct switchdev_obj *obj)
1670 {
1671         int ret = 0;
1672
1673         switch (obj->id) {
1674         case SWITCHDEV_OBJ_ID_PORT_VLAN:
1675                 ret = ocelot_port_vlan_del_vlan(dev,
1676                                                 SWITCHDEV_OBJ_PORT_VLAN(obj));
1677                 break;
1678         case SWITCHDEV_OBJ_ID_PORT_MDB:
1679                 ret = ocelot_port_obj_del_mdb(dev, SWITCHDEV_OBJ_PORT_MDB(obj));
1680                 break;
1681         default:
1682                 return -EOPNOTSUPP;
1683         }
1684
1685         return ret;
1686 }
1687
1688 int ocelot_port_bridge_join(struct ocelot *ocelot, int port,
1689                             struct net_device *bridge)
1690 {
1691         if (!ocelot->bridge_mask) {
1692                 ocelot->hw_bridge_dev = bridge;
1693         } else {
1694                 if (ocelot->hw_bridge_dev != bridge)
1695                         /* This is adding the port to a second bridge, this is
1696                          * unsupported */
1697                         return -ENODEV;
1698         }
1699
1700         ocelot->bridge_mask |= BIT(port);
1701
1702         return 0;
1703 }
1704 EXPORT_SYMBOL(ocelot_port_bridge_join);
1705
1706 int ocelot_port_bridge_leave(struct ocelot *ocelot, int port,
1707                              struct net_device *bridge)
1708 {
1709         ocelot->bridge_mask &= ~BIT(port);
1710
1711         if (!ocelot->bridge_mask)
1712                 ocelot->hw_bridge_dev = NULL;
1713
1714         ocelot_port_vlan_filtering(ocelot, port, 0);
1715         ocelot_port_set_pvid(ocelot, port, 0);
1716         return ocelot_port_set_native_vlan(ocelot, port, 0);
1717 }
1718 EXPORT_SYMBOL(ocelot_port_bridge_leave);
1719
1720 static void ocelot_set_aggr_pgids(struct ocelot *ocelot)
1721 {
1722         int i, port, lag;
1723
1724         /* Reset destination and aggregation PGIDS */
1725         for (port = 0; port < ocelot->num_phys_ports; port++)
1726                 ocelot_write_rix(ocelot, BIT(port), ANA_PGID_PGID, port);
1727
1728         for (i = PGID_AGGR; i < PGID_SRC; i++)
1729                 ocelot_write_rix(ocelot, GENMASK(ocelot->num_phys_ports - 1, 0),
1730                                  ANA_PGID_PGID, i);
1731
1732         /* Now, set PGIDs for each LAG */
1733         for (lag = 0; lag < ocelot->num_phys_ports; lag++) {
1734                 unsigned long bond_mask;
1735                 int aggr_count = 0;
1736                 u8 aggr_idx[16];
1737
1738                 bond_mask = ocelot->lags[lag];
1739                 if (!bond_mask)
1740                         continue;
1741
1742                 for_each_set_bit(port, &bond_mask, ocelot->num_phys_ports) {
1743                         // Destination mask
1744                         ocelot_write_rix(ocelot, bond_mask,
1745                                          ANA_PGID_PGID, port);
1746                         aggr_idx[aggr_count] = port;
1747                         aggr_count++;
1748                 }
1749
1750                 for (i = PGID_AGGR; i < PGID_SRC; i++) {
1751                         u32 ac;
1752
1753                         ac = ocelot_read_rix(ocelot, ANA_PGID_PGID, i);
1754                         ac &= ~bond_mask;
1755                         ac |= BIT(aggr_idx[i % aggr_count]);
1756                         ocelot_write_rix(ocelot, ac, ANA_PGID_PGID, i);
1757                 }
1758         }
1759 }
1760
1761 static void ocelot_setup_lag(struct ocelot *ocelot, int lag)
1762 {
1763         unsigned long bond_mask = ocelot->lags[lag];
1764         unsigned int p;
1765
1766         for_each_set_bit(p, &bond_mask, ocelot->num_phys_ports) {
1767                 u32 port_cfg = ocelot_read_gix(ocelot, ANA_PORT_PORT_CFG, p);
1768
1769                 port_cfg &= ~ANA_PORT_PORT_CFG_PORTID_VAL_M;
1770
1771                 /* Use lag port as logical port for port i */
1772                 ocelot_write_gix(ocelot, port_cfg |
1773                                  ANA_PORT_PORT_CFG_PORTID_VAL(lag),
1774                                  ANA_PORT_PORT_CFG, p);
1775         }
1776 }
1777
1778 static int ocelot_port_lag_join(struct ocelot *ocelot, int port,
1779                                 struct net_device *bond)
1780 {
1781         struct net_device *ndev;
1782         u32 bond_mask = 0;
1783         int lag, lp;
1784
1785         rcu_read_lock();
1786         for_each_netdev_in_bond_rcu(bond, ndev) {
1787                 struct ocelot_port_private *priv = netdev_priv(ndev);
1788
1789                 bond_mask |= BIT(priv->chip_port);
1790         }
1791         rcu_read_unlock();
1792
1793         lp = __ffs(bond_mask);
1794
1795         /* If the new port is the lowest one, use it as the logical port from
1796          * now on
1797          */
1798         if (port == lp) {
1799                 lag = port;
1800                 ocelot->lags[port] = bond_mask;
1801                 bond_mask &= ~BIT(port);
1802                 if (bond_mask) {
1803                         lp = __ffs(bond_mask);
1804                         ocelot->lags[lp] = 0;
1805                 }
1806         } else {
1807                 lag = lp;
1808                 ocelot->lags[lp] |= BIT(port);
1809         }
1810
1811         ocelot_setup_lag(ocelot, lag);
1812         ocelot_set_aggr_pgids(ocelot);
1813
1814         return 0;
1815 }
1816
1817 static void ocelot_port_lag_leave(struct ocelot *ocelot, int port,
1818                                   struct net_device *bond)
1819 {
1820         u32 port_cfg;
1821         int i;
1822
1823         /* Remove port from any lag */
1824         for (i = 0; i < ocelot->num_phys_ports; i++)
1825                 ocelot->lags[i] &= ~BIT(port);
1826
1827         /* if it was the logical port of the lag, move the lag config to the
1828          * next port
1829          */
1830         if (ocelot->lags[port]) {
1831                 int n = __ffs(ocelot->lags[port]);
1832
1833                 ocelot->lags[n] = ocelot->lags[port];
1834                 ocelot->lags[port] = 0;
1835
1836                 ocelot_setup_lag(ocelot, n);
1837         }
1838
1839         port_cfg = ocelot_read_gix(ocelot, ANA_PORT_PORT_CFG, port);
1840         port_cfg &= ~ANA_PORT_PORT_CFG_PORTID_VAL_M;
1841         ocelot_write_gix(ocelot, port_cfg | ANA_PORT_PORT_CFG_PORTID_VAL(port),
1842                          ANA_PORT_PORT_CFG, port);
1843
1844         ocelot_set_aggr_pgids(ocelot);
1845 }
1846
1847 /* Checks if the net_device instance given to us originate from our driver. */
1848 static bool ocelot_netdevice_dev_check(const struct net_device *dev)
1849 {
1850         return dev->netdev_ops == &ocelot_port_netdev_ops;
1851 }
1852
1853 static int ocelot_netdevice_port_event(struct net_device *dev,
1854                                        unsigned long event,
1855                                        struct netdev_notifier_changeupper_info *info)
1856 {
1857         struct ocelot_port_private *priv = netdev_priv(dev);
1858         struct ocelot_port *ocelot_port = &priv->port;
1859         struct ocelot *ocelot = ocelot_port->ocelot;
1860         int port = priv->chip_port;
1861         int err = 0;
1862
1863         switch (event) {
1864         case NETDEV_CHANGEUPPER:
1865                 if (netif_is_bridge_master(info->upper_dev)) {
1866                         if (info->linking) {
1867                                 err = ocelot_port_bridge_join(ocelot, port,
1868                                                               info->upper_dev);
1869                         } else {
1870                                 err = ocelot_port_bridge_leave(ocelot, port,
1871                                                                info->upper_dev);
1872                                 priv->vlan_aware = false;
1873                         }
1874                 }
1875                 if (netif_is_lag_master(info->upper_dev)) {
1876                         if (info->linking)
1877                                 err = ocelot_port_lag_join(ocelot, port,
1878                                                            info->upper_dev);
1879                         else
1880                                 ocelot_port_lag_leave(ocelot, port,
1881                                                       info->upper_dev);
1882                 }
1883                 break;
1884         default:
1885                 break;
1886         }
1887
1888         return err;
1889 }
1890
1891 static int ocelot_netdevice_event(struct notifier_block *unused,
1892                                   unsigned long event, void *ptr)
1893 {
1894         struct netdev_notifier_changeupper_info *info = ptr;
1895         struct net_device *dev = netdev_notifier_info_to_dev(ptr);
1896         int ret = 0;
1897
1898         if (!ocelot_netdevice_dev_check(dev))
1899                 return 0;
1900
1901         if (event == NETDEV_PRECHANGEUPPER &&
1902             netif_is_lag_master(info->upper_dev)) {
1903                 struct netdev_lag_upper_info *lag_upper_info = info->upper_info;
1904                 struct netlink_ext_ack *extack;
1905
1906                 if (lag_upper_info &&
1907                     lag_upper_info->tx_type != NETDEV_LAG_TX_TYPE_HASH) {
1908                         extack = netdev_notifier_info_to_extack(&info->info);
1909                         NL_SET_ERR_MSG_MOD(extack, "LAG device using unsupported Tx type");
1910
1911                         ret = -EINVAL;
1912                         goto notify;
1913                 }
1914         }
1915
1916         if (netif_is_lag_master(dev)) {
1917                 struct net_device *slave;
1918                 struct list_head *iter;
1919
1920                 netdev_for_each_lower_dev(dev, slave, iter) {
1921                         ret = ocelot_netdevice_port_event(slave, event, info);
1922                         if (ret)
1923                                 goto notify;
1924                 }
1925         } else {
1926                 ret = ocelot_netdevice_port_event(dev, event, info);
1927         }
1928
1929 notify:
1930         return notifier_from_errno(ret);
1931 }
1932
1933 struct notifier_block ocelot_netdevice_nb __read_mostly = {
1934         .notifier_call = ocelot_netdevice_event,
1935 };
1936 EXPORT_SYMBOL(ocelot_netdevice_nb);
1937
1938 static int ocelot_switchdev_event(struct notifier_block *unused,
1939                                   unsigned long event, void *ptr)
1940 {
1941         struct net_device *dev = switchdev_notifier_info_to_dev(ptr);
1942         int err;
1943
1944         switch (event) {
1945         case SWITCHDEV_PORT_ATTR_SET:
1946                 err = switchdev_handle_port_attr_set(dev, ptr,
1947                                                      ocelot_netdevice_dev_check,
1948                                                      ocelot_port_attr_set);
1949                 return notifier_from_errno(err);
1950         }
1951
1952         return NOTIFY_DONE;
1953 }
1954
1955 struct notifier_block ocelot_switchdev_nb __read_mostly = {
1956         .notifier_call = ocelot_switchdev_event,
1957 };
1958 EXPORT_SYMBOL(ocelot_switchdev_nb);
1959
1960 static int ocelot_switchdev_blocking_event(struct notifier_block *unused,
1961                                            unsigned long event, void *ptr)
1962 {
1963         struct net_device *dev = switchdev_notifier_info_to_dev(ptr);
1964         int err;
1965
1966         switch (event) {
1967                 /* Blocking events. */
1968         case SWITCHDEV_PORT_OBJ_ADD:
1969                 err = switchdev_handle_port_obj_add(dev, ptr,
1970                                                     ocelot_netdevice_dev_check,
1971                                                     ocelot_port_obj_add);
1972                 return notifier_from_errno(err);
1973         case SWITCHDEV_PORT_OBJ_DEL:
1974                 err = switchdev_handle_port_obj_del(dev, ptr,
1975                                                     ocelot_netdevice_dev_check,
1976                                                     ocelot_port_obj_del);
1977                 return notifier_from_errno(err);
1978         case SWITCHDEV_PORT_ATTR_SET:
1979                 err = switchdev_handle_port_attr_set(dev, ptr,
1980                                                      ocelot_netdevice_dev_check,
1981                                                      ocelot_port_attr_set);
1982                 return notifier_from_errno(err);
1983         }
1984
1985         return NOTIFY_DONE;
1986 }
1987
1988 struct notifier_block ocelot_switchdev_blocking_nb __read_mostly = {
1989         .notifier_call = ocelot_switchdev_blocking_event,
1990 };
1991 EXPORT_SYMBOL(ocelot_switchdev_blocking_nb);
1992
1993 int ocelot_ptp_gettime64(struct ptp_clock_info *ptp, struct timespec64 *ts)
1994 {
1995         struct ocelot *ocelot = container_of(ptp, struct ocelot, ptp_info);
1996         unsigned long flags;
1997         time64_t s;
1998         u32 val;
1999         s64 ns;
2000
2001         spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
2002
2003         val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
2004         val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
2005         val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_SAVE);
2006         ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
2007
2008         s = ocelot_read_rix(ocelot, PTP_PIN_TOD_SEC_MSB, TOD_ACC_PIN) & 0xffff;
2009         s <<= 32;
2010         s += ocelot_read_rix(ocelot, PTP_PIN_TOD_SEC_LSB, TOD_ACC_PIN);
2011         ns = ocelot_read_rix(ocelot, PTP_PIN_TOD_NSEC, TOD_ACC_PIN);
2012
2013         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
2014
2015         /* Deal with negative values */
2016         if (ns >= 0x3ffffff0 && ns <= 0x3fffffff) {
2017                 s--;
2018                 ns &= 0xf;
2019                 ns += 999999984;
2020         }
2021
2022         set_normalized_timespec64(ts, s, ns);
2023         return 0;
2024 }
2025 EXPORT_SYMBOL(ocelot_ptp_gettime64);
2026
2027 static int ocelot_ptp_settime64(struct ptp_clock_info *ptp,
2028                                 const struct timespec64 *ts)
2029 {
2030         struct ocelot *ocelot = container_of(ptp, struct ocelot, ptp_info);
2031         unsigned long flags;
2032         u32 val;
2033
2034         spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
2035
2036         val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
2037         val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
2038         val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_IDLE);
2039
2040         ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
2041
2042         ocelot_write_rix(ocelot, lower_32_bits(ts->tv_sec), PTP_PIN_TOD_SEC_LSB,
2043                          TOD_ACC_PIN);
2044         ocelot_write_rix(ocelot, upper_32_bits(ts->tv_sec), PTP_PIN_TOD_SEC_MSB,
2045                          TOD_ACC_PIN);
2046         ocelot_write_rix(ocelot, ts->tv_nsec, PTP_PIN_TOD_NSEC, TOD_ACC_PIN);
2047
2048         val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
2049         val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
2050         val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_LOAD);
2051
2052         ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
2053
2054         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
2055         return 0;
2056 }
2057
2058 static int ocelot_ptp_adjtime(struct ptp_clock_info *ptp, s64 delta)
2059 {
2060         if (delta > -(NSEC_PER_SEC / 2) && delta < (NSEC_PER_SEC / 2)) {
2061                 struct ocelot *ocelot = container_of(ptp, struct ocelot, ptp_info);
2062                 unsigned long flags;
2063                 u32 val;
2064
2065                 spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
2066
2067                 val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
2068                 val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
2069                 val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_IDLE);
2070
2071                 ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
2072
2073                 ocelot_write_rix(ocelot, 0, PTP_PIN_TOD_SEC_LSB, TOD_ACC_PIN);
2074                 ocelot_write_rix(ocelot, 0, PTP_PIN_TOD_SEC_MSB, TOD_ACC_PIN);
2075                 ocelot_write_rix(ocelot, delta, PTP_PIN_TOD_NSEC, TOD_ACC_PIN);
2076
2077                 val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
2078                 val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
2079                 val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_DELTA);
2080
2081                 ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
2082
2083                 spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
2084         } else {
2085                 /* Fall back using ocelot_ptp_settime64 which is not exact. */
2086                 struct timespec64 ts;
2087                 u64 now;
2088
2089                 ocelot_ptp_gettime64(ptp, &ts);
2090
2091                 now = ktime_to_ns(timespec64_to_ktime(ts));
2092                 ts = ns_to_timespec64(now + delta);
2093
2094                 ocelot_ptp_settime64(ptp, &ts);
2095         }
2096         return 0;
2097 }
2098
2099 static int ocelot_ptp_adjfine(struct ptp_clock_info *ptp, long scaled_ppm)
2100 {
2101         struct ocelot *ocelot = container_of(ptp, struct ocelot, ptp_info);
2102         u32 unit = 0, direction = 0;
2103         unsigned long flags;
2104         u64 adj = 0;
2105
2106         spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
2107
2108         if (!scaled_ppm)
2109                 goto disable_adj;
2110
2111         if (scaled_ppm < 0) {
2112                 direction = PTP_CFG_CLK_ADJ_CFG_DIR;
2113                 scaled_ppm = -scaled_ppm;
2114         }
2115
2116         adj = PSEC_PER_SEC << 16;
2117         do_div(adj, scaled_ppm);
2118         do_div(adj, 1000);
2119
2120         /* If the adjustment value is too large, use ns instead */
2121         if (adj >= (1L << 30)) {
2122                 unit = PTP_CFG_CLK_ADJ_FREQ_NS;
2123                 do_div(adj, 1000);
2124         }
2125
2126         /* Still too big */
2127         if (adj >= (1L << 30))
2128                 goto disable_adj;
2129
2130         ocelot_write(ocelot, unit | adj, PTP_CLK_CFG_ADJ_FREQ);
2131         ocelot_write(ocelot, PTP_CFG_CLK_ADJ_CFG_ENA | direction,
2132                      PTP_CLK_CFG_ADJ_CFG);
2133
2134         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
2135         return 0;
2136
2137 disable_adj:
2138         ocelot_write(ocelot, 0, PTP_CLK_CFG_ADJ_CFG);
2139
2140         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
2141         return 0;
2142 }
2143
2144 static struct ptp_clock_info ocelot_ptp_clock_info = {
2145         .owner          = THIS_MODULE,
2146         .name           = "ocelot ptp",
2147         .max_adj        = 0x7fffffff,
2148         .n_alarm        = 0,
2149         .n_ext_ts       = 0,
2150         .n_per_out      = 0,
2151         .n_pins         = 0,
2152         .pps            = 0,
2153         .gettime64      = ocelot_ptp_gettime64,
2154         .settime64      = ocelot_ptp_settime64,
2155         .adjtime        = ocelot_ptp_adjtime,
2156         .adjfine        = ocelot_ptp_adjfine,
2157 };
2158
2159 static int ocelot_init_timestamp(struct ocelot *ocelot)
2160 {
2161         ocelot->ptp_info = ocelot_ptp_clock_info;
2162         ocelot->ptp_clock = ptp_clock_register(&ocelot->ptp_info, ocelot->dev);
2163         if (IS_ERR(ocelot->ptp_clock))
2164                 return PTR_ERR(ocelot->ptp_clock);
2165         /* Check if PHC support is missing at the configuration level */
2166         if (!ocelot->ptp_clock)
2167                 return 0;
2168
2169         ocelot_write(ocelot, SYS_PTP_CFG_PTP_STAMP_WID(30), SYS_PTP_CFG);
2170         ocelot_write(ocelot, 0xffffffff, ANA_TABLES_PTP_ID_LOW);
2171         ocelot_write(ocelot, 0xffffffff, ANA_TABLES_PTP_ID_HIGH);
2172
2173         ocelot_write(ocelot, PTP_CFG_MISC_PTP_EN, PTP_CFG_MISC);
2174
2175         /* There is no device reconfiguration, PTP Rx stamping is always
2176          * enabled.
2177          */
2178         ocelot->hwtstamp_config.rx_filter = HWTSTAMP_FILTER_PTP_V2_EVENT;
2179
2180         return 0;
2181 }
2182
2183 static void ocelot_port_set_mtu(struct ocelot *ocelot, int port, size_t mtu)
2184 {
2185         struct ocelot_port *ocelot_port = ocelot->ports[port];
2186         int atop_wm;
2187
2188         ocelot_port_writel(ocelot_port, mtu, DEV_MAC_MAXLEN_CFG);
2189
2190         /* Set Pause WM hysteresis
2191          * 152 = 6 * mtu / OCELOT_BUFFER_CELL_SZ
2192          * 101 = 4 * mtu / OCELOT_BUFFER_CELL_SZ
2193          */
2194         ocelot_write_rix(ocelot, SYS_PAUSE_CFG_PAUSE_ENA |
2195                          SYS_PAUSE_CFG_PAUSE_STOP(101) |
2196                          SYS_PAUSE_CFG_PAUSE_START(152), SYS_PAUSE_CFG, port);
2197
2198         /* Tail dropping watermark */
2199         atop_wm = (ocelot->shared_queue_sz - 9 * mtu) / OCELOT_BUFFER_CELL_SZ;
2200         ocelot_write_rix(ocelot, ocelot_wm_enc(9 * mtu),
2201                          SYS_ATOP, port);
2202         ocelot_write(ocelot, ocelot_wm_enc(atop_wm), SYS_ATOP_TOT_CFG);
2203 }
2204
2205 void ocelot_init_port(struct ocelot *ocelot, int port)
2206 {
2207         struct ocelot_port *ocelot_port = ocelot->ports[port];
2208
2209         INIT_LIST_HEAD(&ocelot_port->skbs);
2210
2211         /* Basic L2 initialization */
2212
2213         /* Set MAC IFG Gaps
2214          * FDX: TX_IFG = 5, RX_IFG1 = RX_IFG2 = 0
2215          * !FDX: TX_IFG = 5, RX_IFG1 = RX_IFG2 = 5
2216          */
2217         ocelot_port_writel(ocelot_port, DEV_MAC_IFG_CFG_TX_IFG(5),
2218                            DEV_MAC_IFG_CFG);
2219
2220         /* Load seed (0) and set MAC HDX late collision  */
2221         ocelot_port_writel(ocelot_port, DEV_MAC_HDX_CFG_LATE_COL_POS(67) |
2222                            DEV_MAC_HDX_CFG_SEED_LOAD,
2223                            DEV_MAC_HDX_CFG);
2224         mdelay(1);
2225         ocelot_port_writel(ocelot_port, DEV_MAC_HDX_CFG_LATE_COL_POS(67),
2226                            DEV_MAC_HDX_CFG);
2227
2228         /* Set Max Length and maximum tags allowed */
2229         ocelot_port_set_mtu(ocelot, port, VLAN_ETH_FRAME_LEN);
2230         ocelot_port_writel(ocelot_port, DEV_MAC_TAGS_CFG_TAG_ID(ETH_P_8021AD) |
2231                            DEV_MAC_TAGS_CFG_VLAN_AWR_ENA |
2232                            DEV_MAC_TAGS_CFG_VLAN_LEN_AWR_ENA,
2233                            DEV_MAC_TAGS_CFG);
2234
2235         /* Set SMAC of Pause frame (00:00:00:00:00:00) */
2236         ocelot_port_writel(ocelot_port, 0, DEV_MAC_FC_MAC_HIGH_CFG);
2237         ocelot_port_writel(ocelot_port, 0, DEV_MAC_FC_MAC_LOW_CFG);
2238
2239         /* Drop frames with multicast source address */
2240         ocelot_rmw_gix(ocelot, ANA_PORT_DROP_CFG_DROP_MC_SMAC_ENA,
2241                        ANA_PORT_DROP_CFG_DROP_MC_SMAC_ENA,
2242                        ANA_PORT_DROP_CFG, port);
2243
2244         /* Set default VLAN and tag type to 8021Q. */
2245         ocelot_rmw_gix(ocelot, REW_PORT_VLAN_CFG_PORT_TPID(ETH_P_8021Q),
2246                        REW_PORT_VLAN_CFG_PORT_TPID_M,
2247                        REW_PORT_VLAN_CFG, port);
2248
2249         /* Enable vcap lookups */
2250         ocelot_vcap_enable(ocelot, port);
2251 }
2252 EXPORT_SYMBOL(ocelot_init_port);
2253
2254 int ocelot_probe_port(struct ocelot *ocelot, u8 port,
2255                       void __iomem *regs,
2256                       struct phy_device *phy)
2257 {
2258         struct ocelot_port_private *priv;
2259         struct ocelot_port *ocelot_port;
2260         struct net_device *dev;
2261         int err;
2262
2263         dev = alloc_etherdev(sizeof(struct ocelot_port_private));
2264         if (!dev)
2265                 return -ENOMEM;
2266         SET_NETDEV_DEV(dev, ocelot->dev);
2267         priv = netdev_priv(dev);
2268         priv->dev = dev;
2269         priv->phy = phy;
2270         priv->chip_port = port;
2271         ocelot_port = &priv->port;
2272         ocelot_port->ocelot = ocelot;
2273         ocelot_port->regs = regs;
2274         ocelot->ports[port] = ocelot_port;
2275
2276         dev->netdev_ops = &ocelot_port_netdev_ops;
2277         dev->ethtool_ops = &ocelot_ethtool_ops;
2278
2279         dev->hw_features |= NETIF_F_HW_VLAN_CTAG_FILTER | NETIF_F_RXFCS |
2280                 NETIF_F_HW_TC;
2281         dev->features |= NETIF_F_HW_VLAN_CTAG_FILTER | NETIF_F_HW_TC;
2282
2283         memcpy(dev->dev_addr, ocelot->base_mac, ETH_ALEN);
2284         dev->dev_addr[ETH_ALEN - 1] += port;
2285         ocelot_mact_learn(ocelot, PGID_CPU, dev->dev_addr, ocelot_port->pvid,
2286                           ENTRYTYPE_LOCKED);
2287
2288         ocelot_init_port(ocelot, port);
2289
2290         err = register_netdev(dev);
2291         if (err) {
2292                 dev_err(ocelot->dev, "register_netdev failed\n");
2293                 free_netdev(dev);
2294         }
2295
2296         return err;
2297 }
2298 EXPORT_SYMBOL(ocelot_probe_port);
2299
2300 void ocelot_set_cpu_port(struct ocelot *ocelot, int cpu,
2301                          enum ocelot_tag_prefix injection,
2302                          enum ocelot_tag_prefix extraction)
2303 {
2304         /* Configure and enable the CPU port. */
2305         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, cpu);
2306         ocelot_write_rix(ocelot, BIT(cpu), ANA_PGID_PGID, PGID_CPU);
2307         ocelot_write_gix(ocelot, ANA_PORT_PORT_CFG_RECV_ENA |
2308                          ANA_PORT_PORT_CFG_PORTID_VAL(cpu),
2309                          ANA_PORT_PORT_CFG, cpu);
2310
2311         /* If the CPU port is a physical port, set up the port in Node
2312          * Processor Interface (NPI) mode. This is the mode through which
2313          * frames can be injected from and extracted to an external CPU.
2314          * Only one port can be an NPI at the same time.
2315          */
2316         if (cpu < ocelot->num_phys_ports) {
2317                 int mtu = VLAN_ETH_FRAME_LEN + OCELOT_TAG_LEN;
2318
2319                 ocelot_write(ocelot, QSYS_EXT_CPU_CFG_EXT_CPUQ_MSK_M |
2320                              QSYS_EXT_CPU_CFG_EXT_CPU_PORT(cpu),
2321                              QSYS_EXT_CPU_CFG);
2322
2323                 if (injection == OCELOT_TAG_PREFIX_SHORT)
2324                         mtu += OCELOT_SHORT_PREFIX_LEN;
2325                 else if (injection == OCELOT_TAG_PREFIX_LONG)
2326                         mtu += OCELOT_LONG_PREFIX_LEN;
2327
2328                 ocelot_port_set_mtu(ocelot, cpu, mtu);
2329         }
2330
2331         /* CPU port Injection/Extraction configuration */
2332         ocelot_write_rix(ocelot, QSYS_SWITCH_PORT_MODE_INGRESS_DROP_MODE |
2333                          QSYS_SWITCH_PORT_MODE_SCH_NEXT_CFG(1) |
2334                          QSYS_SWITCH_PORT_MODE_PORT_ENA,
2335                          QSYS_SWITCH_PORT_MODE, cpu);
2336         ocelot_write_rix(ocelot, SYS_PORT_MODE_INCL_XTR_HDR(extraction) |
2337                          SYS_PORT_MODE_INCL_INJ_HDR(injection),
2338                          SYS_PORT_MODE, cpu);
2339
2340         /* Configure the CPU port to be VLAN aware */
2341         ocelot_write_gix(ocelot, ANA_PORT_VLAN_CFG_VLAN_VID(0) |
2342                                  ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
2343                                  ANA_PORT_VLAN_CFG_VLAN_POP_CNT(1),
2344                          ANA_PORT_VLAN_CFG, cpu);
2345
2346         ocelot->cpu = cpu;
2347 }
2348 EXPORT_SYMBOL(ocelot_set_cpu_port);
2349
2350 int ocelot_init(struct ocelot *ocelot)
2351 {
2352         char queue_name[32];
2353         int i, ret;
2354         u32 port;
2355
2356         if (ocelot->ops->reset) {
2357                 ret = ocelot->ops->reset(ocelot);
2358                 if (ret) {
2359                         dev_err(ocelot->dev, "Switch reset failed\n");
2360                         return ret;
2361                 }
2362         }
2363
2364         ocelot->lags = devm_kcalloc(ocelot->dev, ocelot->num_phys_ports,
2365                                     sizeof(u32), GFP_KERNEL);
2366         if (!ocelot->lags)
2367                 return -ENOMEM;
2368
2369         ocelot->stats = devm_kcalloc(ocelot->dev,
2370                                      ocelot->num_phys_ports * ocelot->num_stats,
2371                                      sizeof(u64), GFP_KERNEL);
2372         if (!ocelot->stats)
2373                 return -ENOMEM;
2374
2375         mutex_init(&ocelot->stats_lock);
2376         mutex_init(&ocelot->ptp_lock);
2377         spin_lock_init(&ocelot->ptp_clock_lock);
2378         snprintf(queue_name, sizeof(queue_name), "%s-stats",
2379                  dev_name(ocelot->dev));
2380         ocelot->stats_queue = create_singlethread_workqueue(queue_name);
2381         if (!ocelot->stats_queue)
2382                 return -ENOMEM;
2383
2384         INIT_LIST_HEAD(&ocelot->multicast);
2385         ocelot_mact_init(ocelot);
2386         ocelot_vlan_init(ocelot);
2387         ocelot_ace_init(ocelot);
2388
2389         for (port = 0; port < ocelot->num_phys_ports; port++) {
2390                 /* Clear all counters (5 groups) */
2391                 ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(port) |
2392                                      SYS_STAT_CFG_STAT_CLEAR_SHOT(0x7f),
2393                              SYS_STAT_CFG);
2394         }
2395
2396         /* Only use S-Tag */
2397         ocelot_write(ocelot, ETH_P_8021AD, SYS_VLAN_ETYPE_CFG);
2398
2399         /* Aggregation mode */
2400         ocelot_write(ocelot, ANA_AGGR_CFG_AC_SMAC_ENA |
2401                              ANA_AGGR_CFG_AC_DMAC_ENA |
2402                              ANA_AGGR_CFG_AC_IP4_SIPDIP_ENA |
2403                              ANA_AGGR_CFG_AC_IP4_TCPUDP_ENA, ANA_AGGR_CFG);
2404
2405         /* Set MAC age time to default value. The entry is aged after
2406          * 2*AGE_PERIOD
2407          */
2408         ocelot_write(ocelot,
2409                      ANA_AUTOAGE_AGE_PERIOD(BR_DEFAULT_AGEING_TIME / 2 / HZ),
2410                      ANA_AUTOAGE);
2411
2412         /* Disable learning for frames discarded by VLAN ingress filtering */
2413         regmap_field_write(ocelot->regfields[ANA_ADVLEARN_VLAN_CHK], 1);
2414
2415         /* Setup frame ageing - fixed value "2 sec" - in 6.5 us units */
2416         ocelot_write(ocelot, SYS_FRM_AGING_AGE_TX_ENA |
2417                      SYS_FRM_AGING_MAX_AGE(307692), SYS_FRM_AGING);
2418
2419         /* Setup flooding PGIDs */
2420         ocelot_write_rix(ocelot, ANA_FLOODING_FLD_MULTICAST(PGID_MC) |
2421                          ANA_FLOODING_FLD_BROADCAST(PGID_MC) |
2422                          ANA_FLOODING_FLD_UNICAST(PGID_UC),
2423                          ANA_FLOODING, 0);
2424         ocelot_write(ocelot, ANA_FLOODING_IPMC_FLD_MC6_DATA(PGID_MCIPV6) |
2425                      ANA_FLOODING_IPMC_FLD_MC6_CTRL(PGID_MC) |
2426                      ANA_FLOODING_IPMC_FLD_MC4_DATA(PGID_MCIPV4) |
2427                      ANA_FLOODING_IPMC_FLD_MC4_CTRL(PGID_MC),
2428                      ANA_FLOODING_IPMC);
2429
2430         for (port = 0; port < ocelot->num_phys_ports; port++) {
2431                 /* Transmit the frame to the local port. */
2432                 ocelot_write_rix(ocelot, BIT(port), ANA_PGID_PGID, port);
2433                 /* Do not forward BPDU frames to the front ports. */
2434                 ocelot_write_gix(ocelot,
2435                                  ANA_PORT_CPU_FWD_BPDU_CFG_BPDU_REDIR_ENA(0xffff),
2436                                  ANA_PORT_CPU_FWD_BPDU_CFG,
2437                                  port);
2438                 /* Ensure bridging is disabled */
2439                 ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_SRC + port);
2440         }
2441
2442         /* Allow broadcast MAC frames. */
2443         for (i = ocelot->num_phys_ports + 1; i < PGID_CPU; i++) {
2444                 u32 val = ANA_PGID_PGID_PGID(GENMASK(ocelot->num_phys_ports - 1, 0));
2445
2446                 ocelot_write_rix(ocelot, val, ANA_PGID_PGID, i);
2447         }
2448         ocelot_write_rix(ocelot,
2449                          ANA_PGID_PGID_PGID(GENMASK(ocelot->num_phys_ports, 0)),
2450                          ANA_PGID_PGID, PGID_MC);
2451         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_MCIPV4);
2452         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_MCIPV6);
2453
2454         /* Allow manual injection via DEVCPU_QS registers, and byte swap these
2455          * registers endianness.
2456          */
2457         ocelot_write_rix(ocelot, QS_INJ_GRP_CFG_BYTE_SWAP |
2458                          QS_INJ_GRP_CFG_MODE(1), QS_INJ_GRP_CFG, 0);
2459         ocelot_write_rix(ocelot, QS_XTR_GRP_CFG_BYTE_SWAP |
2460                          QS_XTR_GRP_CFG_MODE(1), QS_XTR_GRP_CFG, 0);
2461         ocelot_write(ocelot, ANA_CPUQ_CFG_CPUQ_MIRROR(2) |
2462                      ANA_CPUQ_CFG_CPUQ_LRN(2) |
2463                      ANA_CPUQ_CFG_CPUQ_MAC_COPY(2) |
2464                      ANA_CPUQ_CFG_CPUQ_SRC_COPY(2) |
2465                      ANA_CPUQ_CFG_CPUQ_LOCKED_PORTMOVE(2) |
2466                      ANA_CPUQ_CFG_CPUQ_ALLBRIDGE(6) |
2467                      ANA_CPUQ_CFG_CPUQ_IPMC_CTRL(6) |
2468                      ANA_CPUQ_CFG_CPUQ_IGMP(6) |
2469                      ANA_CPUQ_CFG_CPUQ_MLD(6), ANA_CPUQ_CFG);
2470         for (i = 0; i < 16; i++)
2471                 ocelot_write_rix(ocelot, ANA_CPUQ_8021_CFG_CPUQ_GARP_VAL(6) |
2472                                  ANA_CPUQ_8021_CFG_CPUQ_BPDU_VAL(6),
2473                                  ANA_CPUQ_8021_CFG, i);
2474
2475         INIT_DELAYED_WORK(&ocelot->stats_work, ocelot_check_stats_work);
2476         queue_delayed_work(ocelot->stats_queue, &ocelot->stats_work,
2477                            OCELOT_STATS_CHECK_DELAY);
2478
2479         if (ocelot->ptp) {
2480                 ret = ocelot_init_timestamp(ocelot);
2481                 if (ret) {
2482                         dev_err(ocelot->dev,
2483                                 "Timestamp initialization failed\n");
2484                         return ret;
2485                 }
2486         }
2487
2488         return 0;
2489 }
2490 EXPORT_SYMBOL(ocelot_init);
2491
2492 void ocelot_deinit(struct ocelot *ocelot)
2493 {
2494         struct list_head *pos, *tmp;
2495         struct ocelot_port *port;
2496         struct ocelot_skb *entry;
2497         int i;
2498
2499         cancel_delayed_work(&ocelot->stats_work);
2500         destroy_workqueue(ocelot->stats_queue);
2501         mutex_destroy(&ocelot->stats_lock);
2502         ocelot_ace_deinit();
2503
2504         for (i = 0; i < ocelot->num_phys_ports; i++) {
2505                 port = ocelot->ports[i];
2506
2507                 list_for_each_safe(pos, tmp, &port->skbs) {
2508                         entry = list_entry(pos, struct ocelot_skb, head);
2509
2510                         list_del(pos);
2511                         dev_kfree_skb_any(entry->skb);
2512                         kfree(entry);
2513                 }
2514         }
2515 }
2516 EXPORT_SYMBOL(ocelot_deinit);
2517
2518 MODULE_LICENSE("Dual MIT/GPL");