drivers/net/ethernet/mellanox/mlx5/core/port.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/module.h>
  34 #include <linux/mlx5/driver.h>
  35 #include <linux/mlx5/port.h>
  36 #include <linux/mlx5/cmd.h>
  37 #include "mlx5_core.h"
  38
  39 int mlx5_core_access_reg(struct mlx5_core_dev *dev, void *data_in,
  40                          int size_in, void *data_out, int size_out,
  41                          u16 reg_num, int arg, int write)
  42 {
  43         struct mlx5_access_reg_mbox_in *in = NULL;
  44         struct mlx5_access_reg_mbox_out *out = NULL;
  45         int err = -ENOMEM;
  46
  47         in = mlx5_vzalloc(sizeof(*in) + size_in);
  48         if (!in)
  49                 return -ENOMEM;
  50
  51         out = mlx5_vzalloc(sizeof(*out) + size_out);
  52         if (!out)
  53                 goto ex1;
  54
  55         memcpy(in->data, data_in, size_in);
  56         in->hdr.opcode = cpu_to_be16(MLX5_CMD_OP_ACCESS_REG);
  57         in->hdr.opmod = cpu_to_be16(!write);
  58         in->arg = cpu_to_be32(arg);
  59         in->register_id = cpu_to_be16(reg_num);
  60         err = mlx5_cmd_exec(dev, in, sizeof(*in) + size_in, out,
  61                             sizeof(*out) + size_out);
  62         if (err)
  63                 goto ex2;
  64
  65         if (out->hdr.status)
  66                 err = mlx5_cmd_status_to_err(&out->hdr);
  67
  68         if (!err)
  69                 memcpy(data_out, out->data, size_out);
  70
  71 ex2:
  72         kvfree(out);
  73 ex1:
  74         kvfree(in);
  75         return err;
  76 }
  77 EXPORT_SYMBOL_GPL(mlx5_core_access_reg);
  78
  79
  80 struct mlx5_reg_pcap {
  81         u8                      rsvd0;
  82         u8                      port_num;
  83         u8                      rsvd1[2];
  84         __be32                  caps_127_96;
  85         __be32                  caps_95_64;
  86         __be32                  caps_63_32;
  87         __be32                  caps_31_0;
  88 };
  89
  90 int mlx5_set_port_caps(struct mlx5_core_dev *dev, u8 port_num, u32 caps)
  91 {
  92         struct mlx5_reg_pcap in;
  93         struct mlx5_reg_pcap out;
  94
  95         memset(&in, 0, sizeof(in));
  96         in.caps_127_96 = cpu_to_be32(caps);
  97         in.port_num = port_num;
  98
  99         return mlx5_core_access_reg(dev, &in, sizeof(in), &out,
 100                                     sizeof(out), MLX5_REG_PCAP, 0, 1);
 101 }
 102 EXPORT_SYMBOL_GPL(mlx5_set_port_caps);
 103
 104 int mlx5_query_port_ptys(struct mlx5_core_dev *dev, u32 *ptys,
 105                          int ptys_size, int proto_mask, u8 local_port)
 106 {
 107         u32 in[MLX5_ST_SZ_DW(ptys_reg)];
 108
 109         memset(in, 0, sizeof(in));
 110         MLX5_SET(ptys_reg, in, local_port, local_port);
 111         MLX5_SET(ptys_reg, in, proto_mask, proto_mask);
 112
 113         return mlx5_core_access_reg(dev, in, sizeof(in), ptys,
 114                                     ptys_size, MLX5_REG_PTYS, 0, 0);
 115 }
 116 EXPORT_SYMBOL_GPL(mlx5_query_port_ptys);
 117
 118 int mlx5_set_port_beacon(struct mlx5_core_dev *dev, u16 beacon_duration)
 119 {
 120         u32 out[MLX5_ST_SZ_DW(mlcr_reg)];
 121         u32 in[MLX5_ST_SZ_DW(mlcr_reg)];
 122
 123         memset(in, 0, sizeof(in));
 124         MLX5_SET(mlcr_reg, in, local_port, 1);
 125         MLX5_SET(mlcr_reg, in, beacon_duration, beacon_duration);
 126
 127         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 128                                     sizeof(out), MLX5_REG_MLCR, 0, 1);
 129 }
 130
 131 int mlx5_query_port_proto_cap(struct mlx5_core_dev *dev,
 132                               u32 *proto_cap, int proto_mask)
 133 {
 134         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 135         int err;
 136
 137         err = mlx5_query_port_ptys(dev, out, sizeof(out), proto_mask, 1);
 138         if (err)
 139                 return err;
 140
 141         if (proto_mask == MLX5_PTYS_EN)
 142                 *proto_cap = MLX5_GET(ptys_reg, out, eth_proto_capability);
 143         else
 144                 *proto_cap = MLX5_GET(ptys_reg, out, ib_proto_capability);
 145
 146         return 0;
 147 }
 148 EXPORT_SYMBOL_GPL(mlx5_query_port_proto_cap);
 149
 150 int mlx5_query_port_proto_admin(struct mlx5_core_dev *dev,
 151                                 u32 *proto_admin, int proto_mask)
 152 {
 153         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 154         int err;
 155
 156         err = mlx5_query_port_ptys(dev, out, sizeof(out), proto_mask, 1);
 157         if (err)
 158                 return err;
 159
 160         if (proto_mask == MLX5_PTYS_EN)
 161                 *proto_admin = MLX5_GET(ptys_reg, out, eth_proto_admin);
 162         else
 163                 *proto_admin = MLX5_GET(ptys_reg, out, ib_proto_admin);
 164
 165         return 0;
 166 }
 167 EXPORT_SYMBOL_GPL(mlx5_query_port_proto_admin);
 168
 169 int mlx5_query_port_link_width_oper(struct mlx5_core_dev *dev,
 170                                     u8 *link_width_oper, u8 local_port)
 171 {
 172         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 173         int err;
 174
 175         err = mlx5_query_port_ptys(dev, out, sizeof(out), MLX5_PTYS_IB, local_port);
 176         if (err)
 177                 return err;
 178
 179         *link_width_oper = MLX5_GET(ptys_reg, out, ib_link_width_oper);
 180
 181         return 0;
 182 }
 183 EXPORT_SYMBOL_GPL(mlx5_query_port_link_width_oper);
 184
 185 int mlx5_query_port_proto_oper(struct mlx5_core_dev *dev,
 186                                u8 *proto_oper, int proto_mask,
 187                                u8 local_port)
 188 {
 189         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 190         int err;
 191
 192         err = mlx5_query_port_ptys(dev, out, sizeof(out), proto_mask, local_port);
 193         if (err)
 194                 return err;
 195
 196         if (proto_mask == MLX5_PTYS_EN)
 197                 *proto_oper = MLX5_GET(ptys_reg, out, eth_proto_oper);
 198         else
 199                 *proto_oper = MLX5_GET(ptys_reg, out, ib_proto_oper);
 200
 201         return 0;
 202 }
 203 EXPORT_SYMBOL_GPL(mlx5_query_port_proto_oper);
 204
 205 int mlx5_set_port_proto(struct mlx5_core_dev *dev, u32 proto_admin,
 206                         int proto_mask)
 207 {
 208         u32 in[MLX5_ST_SZ_DW(ptys_reg)];
 209         u32 out[MLX5_ST_SZ_DW(ptys_reg)];
 210
 211         memset(in, 0, sizeof(in));
 212
 213         MLX5_SET(ptys_reg, in, local_port, 1);
 214         MLX5_SET(ptys_reg, in, proto_mask, proto_mask);
 215         if (proto_mask == MLX5_PTYS_EN)
 216                 MLX5_SET(ptys_reg, in, eth_proto_admin, proto_admin);
 217         else
 218                 MLX5_SET(ptys_reg, in, ib_proto_admin, proto_admin);
 219
 220         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 221                                     sizeof(out), MLX5_REG_PTYS, 0, 1);
 222 }
 223 EXPORT_SYMBOL_GPL(mlx5_set_port_proto);
 224
 225 /* This function should be used after setting a port register only */
 226 void mlx5_toggle_port_link(struct mlx5_core_dev *dev)
 227 {
 228         enum mlx5_port_status ps;
 229
 230         mlx5_query_port_admin_status(dev, &ps);
 231         mlx5_set_port_admin_status(dev, MLX5_PORT_DOWN);
 232         if (ps == MLX5_PORT_UP)
 233                 mlx5_set_port_admin_status(dev, MLX5_PORT_UP);
 234 }
 235 EXPORT_SYMBOL_GPL(mlx5_toggle_port_link);
 236
 237 int mlx5_set_port_admin_status(struct mlx5_core_dev *dev,
 238                                enum mlx5_port_status status)
 239 {
 240         u32 in[MLX5_ST_SZ_DW(paos_reg)];
 241         u32 out[MLX5_ST_SZ_DW(paos_reg)];
 242
 243         memset(in, 0, sizeof(in));
 244
 245         MLX5_SET(paos_reg, in, local_port, 1);
 246         MLX5_SET(paos_reg, in, admin_status, status);
 247         MLX5_SET(paos_reg, in, ase, 1);
 248
 249         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 250                                     sizeof(out), MLX5_REG_PAOS, 0, 1);
 251 }
 252 EXPORT_SYMBOL_GPL(mlx5_set_port_admin_status);
 253
 254 int mlx5_query_port_admin_status(struct mlx5_core_dev *dev,
 255                                  enum mlx5_port_status *status)
 256 {
 257         u32 in[MLX5_ST_SZ_DW(paos_reg)];
 258         u32 out[MLX5_ST_SZ_DW(paos_reg)];
 259         int err;
 260
 261         memset(in, 0, sizeof(in));
 262
 263         MLX5_SET(paos_reg, in, local_port, 1);
 264
 265         err = mlx5_core_access_reg(dev, in, sizeof(in), out,
 266                                    sizeof(out), MLX5_REG_PAOS, 0, 0);
 267         if (err)
 268                 return err;
 269
 270         *status = MLX5_GET(paos_reg, out, admin_status);
 271         return 0;
 272 }
 273 EXPORT_SYMBOL_GPL(mlx5_query_port_admin_status);
 274
 275 static void mlx5_query_port_mtu(struct mlx5_core_dev *dev, u16 *admin_mtu,
 276                                 u16 *max_mtu, u16 *oper_mtu, u8 port)
 277 {
 278         u32 in[MLX5_ST_SZ_DW(pmtu_reg)];
 279         u32 out[MLX5_ST_SZ_DW(pmtu_reg)];
 280
 281         memset(in, 0, sizeof(in));
 282
 283         MLX5_SET(pmtu_reg, in, local_port, port);
 284
 285         mlx5_core_access_reg(dev, in, sizeof(in), out,
 286                              sizeof(out), MLX5_REG_PMTU, 0, 0);
 287
 288         if (max_mtu)
 289                 *max_mtu  = MLX5_GET(pmtu_reg, out, max_mtu);
 290         if (oper_mtu)
 291                 *oper_mtu = MLX5_GET(pmtu_reg, out, oper_mtu);
 292         if (admin_mtu)
 293                 *admin_mtu = MLX5_GET(pmtu_reg, out, admin_mtu);
 294 }
 295
 296 int mlx5_set_port_mtu(struct mlx5_core_dev *dev, u16 mtu, u8 port)
 297 {
 298         u32 in[MLX5_ST_SZ_DW(pmtu_reg)];
 299         u32 out[MLX5_ST_SZ_DW(pmtu_reg)];
 300
 301         memset(in, 0, sizeof(in));
 302
 303         MLX5_SET(pmtu_reg, in, admin_mtu, mtu);
 304         MLX5_SET(pmtu_reg, in, local_port, port);
 305
 306         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 307                                    sizeof(out), MLX5_REG_PMTU, 0, 1);
 308 }
 309 EXPORT_SYMBOL_GPL(mlx5_set_port_mtu);
 310
 311 void mlx5_query_port_max_mtu(struct mlx5_core_dev *dev, u16 *max_mtu,
 312                              u8 port)
 313 {
 314         mlx5_query_port_mtu(dev, NULL, max_mtu, NULL, port);
 315 }
 316 EXPORT_SYMBOL_GPL(mlx5_query_port_max_mtu);
 317
 318 void mlx5_query_port_oper_mtu(struct mlx5_core_dev *dev, u16 *oper_mtu,
 319                               u8 port)
 320 {
 321         mlx5_query_port_mtu(dev, NULL, NULL, oper_mtu, port);
 322 }
 323 EXPORT_SYMBOL_GPL(mlx5_query_port_oper_mtu);
 324
 325 static int mlx5_query_module_num(struct mlx5_core_dev *dev, int *module_num)
 326 {
 327         u32 out[MLX5_ST_SZ_DW(pmlp_reg)];
 328         u32 in[MLX5_ST_SZ_DW(pmlp_reg)];
 329         int module_mapping;
 330         int err;
 331
 332         memset(in, 0, sizeof(in));
 333
 334         MLX5_SET(pmlp_reg, in, local_port, 1);
 335
 336         err = mlx5_core_access_reg(dev, in, sizeof(in), out, sizeof(out),
 337                                    MLX5_REG_PMLP, 0, 0);
 338         if (err)
 339                 return err;
 340
 341         module_mapping = MLX5_GET(pmlp_reg, out, lane0_module_mapping);
 342         *module_num = module_mapping & MLX5_EEPROM_IDENTIFIER_BYTE_MASK;
 343
 344         return 0;
 345 }
 346
 347 int mlx5_query_module_eeprom(struct mlx5_core_dev *dev,
 348                              u16 offset, u16 size, u8 *data)
 349 {
 350         u32 out[MLX5_ST_SZ_DW(mcia_reg)];
 351         u32 in[MLX5_ST_SZ_DW(mcia_reg)];
 352         int module_num;
 353         u16 i2c_addr;
 354         int status;
 355         int err;
 356         void *ptr = MLX5_ADDR_OF(mcia_reg, out, dword_0);
 357
 358         err = mlx5_query_module_num(dev, &module_num);
 359         if (err)
 360                 return err;
 361
 362         memset(in, 0, sizeof(in));
 363         size = min_t(int, size, MLX5_EEPROM_MAX_BYTES);
 364
 365         if (offset < MLX5_EEPROM_PAGE_LENGTH &&
 366             offset + size > MLX5_EEPROM_PAGE_LENGTH)
 367                 /* Cross pages read, read until offset 256 in low page */
 368                 size -= offset + size - MLX5_EEPROM_PAGE_LENGTH;
 369
 370         i2c_addr = MLX5_I2C_ADDR_LOW;
 371         if (offset >= MLX5_EEPROM_PAGE_LENGTH) {
 372                 i2c_addr = MLX5_I2C_ADDR_HIGH;
 373                 offset -= MLX5_EEPROM_PAGE_LENGTH;
 374         }
 375
 376         MLX5_SET(mcia_reg, in, l, 0);
 377         MLX5_SET(mcia_reg, in, module, module_num);
 378         MLX5_SET(mcia_reg, in, i2c_device_address, i2c_addr);
 379         MLX5_SET(mcia_reg, in, page_number, 0);
 380         MLX5_SET(mcia_reg, in, device_address, offset);
 381         MLX5_SET(mcia_reg, in, size, size);
 382
 383         err = mlx5_core_access_reg(dev, in, sizeof(in), out,
 384                                    sizeof(out), MLX5_REG_MCIA, 0, 0);
 385         if (err)
 386                 return err;
 387
 388         status = MLX5_GET(mcia_reg, out, status);
 389         if (status) {
 390                 mlx5_core_err(dev, "query_mcia_reg failed: status: 0x%x\n",
 391                               status);
 392                 return -EIO;
 393         }
 394
 395         memcpy(data, ptr, size);
 396
 397         return size;
 398 }
 399 EXPORT_SYMBOL_GPL(mlx5_query_module_eeprom);
 400
 401 static int mlx5_query_port_pvlc(struct mlx5_core_dev *dev, u32 *pvlc,
 402                                 int pvlc_size,  u8 local_port)
 403 {
 404         u32 in[MLX5_ST_SZ_DW(pvlc_reg)];
 405
 406         memset(in, 0, sizeof(in));
 407         MLX5_SET(pvlc_reg, in, local_port, local_port);
 408
 409         return mlx5_core_access_reg(dev, in, sizeof(in), pvlc,
 410                                     pvlc_size, MLX5_REG_PVLC, 0, 0);
 411 }
 412
 413 int mlx5_query_port_vl_hw_cap(struct mlx5_core_dev *dev,
 414                               u8 *vl_hw_cap, u8 local_port)
 415 {
 416         u32 out[MLX5_ST_SZ_DW(pvlc_reg)];
 417         int err;
 418
 419         err = mlx5_query_port_pvlc(dev, out, sizeof(out), local_port);
 420         if (err)
 421                 return err;
 422
 423         *vl_hw_cap = MLX5_GET(pvlc_reg, out, vl_hw_cap);
 424
 425         return 0;
 426 }
 427 EXPORT_SYMBOL_GPL(mlx5_query_port_vl_hw_cap);
 428
 429 int mlx5_core_query_ib_ppcnt(struct mlx5_core_dev *dev,
 430                              u8 port_num, void *out, size_t sz)
 431 {
 432         u32 *in;
 433         int err;
 434
 435         in  = mlx5_vzalloc(sz);
 436         if (!in) {
 437                 err = -ENOMEM;
 438                 return err;
 439         }
 440
 441         MLX5_SET(ppcnt_reg, in, local_port, port_num);
 442
 443         MLX5_SET(ppcnt_reg, in, grp, MLX5_INFINIBAND_PORT_COUNTERS_GROUP);
 444         err = mlx5_core_access_reg(dev, in, sz, out,
 445                                    sz, MLX5_REG_PPCNT, 0, 0);
 446
 447         kvfree(in);
 448         return err;
 449 }
 450 EXPORT_SYMBOL_GPL(mlx5_core_query_ib_ppcnt);
 451
 452 int mlx5_set_port_pause(struct mlx5_core_dev *dev, u32 rx_pause, u32 tx_pause)
 453 {
 454         u32 in[MLX5_ST_SZ_DW(pfcc_reg)];
 455         u32 out[MLX5_ST_SZ_DW(pfcc_reg)];
 456
 457         memset(in, 0, sizeof(in));
 458         MLX5_SET(pfcc_reg, in, local_port, 1);
 459         MLX5_SET(pfcc_reg, in, pptx, tx_pause);
 460         MLX5_SET(pfcc_reg, in, pprx, rx_pause);
 461
 462         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 463                                     sizeof(out), MLX5_REG_PFCC, 0, 1);
 464 }
 465 EXPORT_SYMBOL_GPL(mlx5_set_port_pause);
 466
 467 int mlx5_query_port_pause(struct mlx5_core_dev *dev,
 468                           u32 *rx_pause, u32 *tx_pause)
 469 {
 470         u32 in[MLX5_ST_SZ_DW(pfcc_reg)];
 471         u32 out[MLX5_ST_SZ_DW(pfcc_reg)];
 472         int err;
 473
 474         memset(in, 0, sizeof(in));
 475         MLX5_SET(pfcc_reg, in, local_port, 1);
 476
 477         err = mlx5_core_access_reg(dev, in, sizeof(in), out,
 478                                    sizeof(out), MLX5_REG_PFCC, 0, 0);
 479         if (err)
 480                 return err;
 481
 482         if (rx_pause)
 483                 *rx_pause = MLX5_GET(pfcc_reg, out, pprx);
 484
 485         if (tx_pause)
 486                 *tx_pause = MLX5_GET(pfcc_reg, out, pptx);
 487
 488         return 0;
 489 }
 490 EXPORT_SYMBOL_GPL(mlx5_query_port_pause);
 491
 492 int mlx5_set_port_pfc(struct mlx5_core_dev *dev, u8 pfc_en_tx, u8 pfc_en_rx)
 493 {
 494         u32 in[MLX5_ST_SZ_DW(pfcc_reg)];
 495         u32 out[MLX5_ST_SZ_DW(pfcc_reg)];
 496
 497         memset(in, 0, sizeof(in));
 498         MLX5_SET(pfcc_reg, in, local_port, 1);
 499         MLX5_SET(pfcc_reg, in, pfctx, pfc_en_tx);
 500         MLX5_SET(pfcc_reg, in, pfcrx, pfc_en_rx);
 501         MLX5_SET_TO_ONES(pfcc_reg, in, prio_mask_tx);
 502         MLX5_SET_TO_ONES(pfcc_reg, in, prio_mask_rx);
 503
 504         return mlx5_core_access_reg(dev, in, sizeof(in), out,
 505                                     sizeof(out), MLX5_REG_PFCC, 0, 1);
 506 }
 507 EXPORT_SYMBOL_GPL(mlx5_set_port_pfc);
 508
 509 int mlx5_query_port_pfc(struct mlx5_core_dev *dev, u8 *pfc_en_tx, u8 *pfc_en_rx)
 510 {
 511         u32 in[MLX5_ST_SZ_DW(pfcc_reg)];
 512         u32 out[MLX5_ST_SZ_DW(pfcc_reg)];
 513         int err;
 514
 515         memset(in, 0, sizeof(in));
 516         MLX5_SET(pfcc_reg, in, local_port, 1);
 517
 518         err = mlx5_core_access_reg(dev, in, sizeof(in), out,
 519                                    sizeof(out), MLX5_REG_PFCC, 0, 0);
 520         if (err)
 521                 return err;
 522
 523         if (pfc_en_tx)
 524                 *pfc_en_tx = MLX5_GET(pfcc_reg, out, pfctx);
 525
 526         if (pfc_en_rx)
 527                 *pfc_en_rx = MLX5_GET(pfcc_reg, out, pfcrx);
 528
 529         return 0;
 530 }
 531 EXPORT_SYMBOL_GPL(mlx5_query_port_pfc);
 532
 533 int mlx5_max_tc(struct mlx5_core_dev *mdev)
 534 {
 535         u8 num_tc = MLX5_CAP_GEN(mdev, max_tc) ? : 8;
 536
 537         return num_tc - 1;
 538 }
 539
 540 int mlx5_set_port_prio_tc(struct mlx5_core_dev *mdev, u8 *prio_tc)
 541 {
 542         u32 in[MLX5_ST_SZ_DW(qtct_reg)];
 543         u32 out[MLX5_ST_SZ_DW(qtct_reg)];
 544         int err;
 545         int i;
 546
 547         memset(in, 0, sizeof(in));
 548         for (i = 0; i < 8; i++) {
 549                 if (prio_tc[i] > mlx5_max_tc(mdev))
 550                         return -EINVAL;
 551
 552                 MLX5_SET(qtct_reg, in, prio, i);
 553                 MLX5_SET(qtct_reg, in, tclass, prio_tc[i]);
 554
 555                 err = mlx5_core_access_reg(mdev, in, sizeof(in), out,
 556                                            sizeof(out), MLX5_REG_QTCT, 0, 1);
 557                 if (err)
 558                         return err;
 559         }
 560
 561         return 0;
 562 }
 563 EXPORT_SYMBOL_GPL(mlx5_set_port_prio_tc);
 564
 565 static int mlx5_set_port_qetcr_reg(struct mlx5_core_dev *mdev, u32 *in,
 566                                    int inlen)
 567 {
 568         u32 out[MLX5_ST_SZ_DW(qtct_reg)];
 569
 570         if (!MLX5_CAP_GEN(mdev, ets))
 571                 return -ENOTSUPP;
 572
 573         return mlx5_core_access_reg(mdev, in, inlen, out, sizeof(out),
 574                                     MLX5_REG_QETCR, 0, 1);
 575 }
 576
 577 static int mlx5_query_port_qetcr_reg(struct mlx5_core_dev *mdev, u32 *out,
 578                                      int outlen)
 579 {
 580         u32 in[MLX5_ST_SZ_DW(qtct_reg)];
 581
 582         if (!MLX5_CAP_GEN(mdev, ets))
 583                 return -ENOTSUPP;
 584
 585         memset(in, 0, sizeof(in));
 586         return mlx5_core_access_reg(mdev, in, sizeof(in), out, outlen,
 587                                     MLX5_REG_QETCR, 0, 0);
 588 }
 589
 590 int mlx5_set_port_tc_group(struct mlx5_core_dev *mdev, u8 *tc_group)
 591 {
 592         u32 in[MLX5_ST_SZ_DW(qetc_reg)];
 593         int i;
 594
 595         memset(in, 0, sizeof(in));
 596
 597         for (i = 0; i <= mlx5_max_tc(mdev); i++) {
 598                 MLX5_SET(qetc_reg, in, tc_configuration[i].g, 1);
 599                 MLX5_SET(qetc_reg, in, tc_configuration[i].group, tc_group[i]);
 600         }
 601
 602         return mlx5_set_port_qetcr_reg(mdev, in, sizeof(in));
 603 }
 604 EXPORT_SYMBOL_GPL(mlx5_set_port_tc_group);
 605
 606 int mlx5_set_port_tc_bw_alloc(struct mlx5_core_dev *mdev, u8 *tc_bw)
 607 {
 608         u32 in[MLX5_ST_SZ_DW(qetc_reg)];
 609         int i;
 610
 611         memset(in, 0, sizeof(in));
 612
 613         for (i = 0; i <= mlx5_max_tc(mdev); i++) {
 614                 MLX5_SET(qetc_reg, in, tc_configuration[i].b, 1);
 615                 MLX5_SET(qetc_reg, in, tc_configuration[i].bw_allocation, tc_bw[i]);
 616         }
 617
 618         return mlx5_set_port_qetcr_reg(mdev, in, sizeof(in));
 619 }
 620 EXPORT_SYMBOL_GPL(mlx5_set_port_tc_bw_alloc);
 621
 622 int mlx5_modify_port_ets_rate_limit(struct mlx5_core_dev *mdev,
 623                                     u8 *max_bw_value,
 624                                     u8 *max_bw_units)
 625 {
 626         u32 in[MLX5_ST_SZ_DW(qetc_reg)];
 627         void *ets_tcn_conf;
 628         int i;
 629
 630         memset(in, 0, sizeof(in));
 631
 632         MLX5_SET(qetc_reg, in, port_number, 1);
 633
 634         for (i = 0; i <= mlx5_max_tc(mdev); i++) {
 635                 ets_tcn_conf = MLX5_ADDR_OF(qetc_reg, in, tc_configuration[i]);
 636
 637                 MLX5_SET(ets_tcn_config_reg, ets_tcn_conf, r, 1);
 638                 MLX5_SET(ets_tcn_config_reg, ets_tcn_conf, max_bw_units,
 639                          max_bw_units[i]);
 640                 MLX5_SET(ets_tcn_config_reg, ets_tcn_conf, max_bw_value,
 641                          max_bw_value[i]);
 642         }
 643
 644         return mlx5_set_port_qetcr_reg(mdev, in, sizeof(in));
 645 }
 646 EXPORT_SYMBOL_GPL(mlx5_modify_port_ets_rate_limit);
 647
 648 int mlx5_query_port_ets_rate_limit(struct mlx5_core_dev *mdev,
 649                                    u8 *max_bw_value,
 650                                    u8 *max_bw_units)
 651 {
 652         u32 out[MLX5_ST_SZ_DW(qetc_reg)];
 653         void *ets_tcn_conf;
 654         int err;
 655         int i;
 656
 657         err = mlx5_query_port_qetcr_reg(mdev, out, sizeof(out));
 658         if (err)
 659                 return err;
 660
 661         for (i = 0; i <= mlx5_max_tc(mdev); i++) {
 662                 ets_tcn_conf = MLX5_ADDR_OF(qetc_reg, out, tc_configuration[i]);
 663
 664                 max_bw_value[i] = MLX5_GET(ets_tcn_config_reg, ets_tcn_conf,
 665                                            max_bw_value);
 666                 max_bw_units[i] = MLX5_GET(ets_tcn_config_reg, ets_tcn_conf,
 667                                            max_bw_units);
 668         }
 669
 670         return 0;
 671 }
 672 EXPORT_SYMBOL_GPL(mlx5_query_port_ets_rate_limit);
 673
 674 int mlx5_set_port_wol(struct mlx5_core_dev *mdev, u8 wol_mode)
 675 {
 676         u32 in[MLX5_ST_SZ_DW(set_wol_rol_in)];
 677         u32 out[MLX5_ST_SZ_DW(set_wol_rol_out)];
 678
 679         memset(in, 0, sizeof(in));
 680         memset(out, 0, sizeof(out));
 681
 682         MLX5_SET(set_wol_rol_in, in, opcode, MLX5_CMD_OP_SET_WOL_ROL);
 683         MLX5_SET(set_wol_rol_in, in, wol_mode_valid, 1);
 684         MLX5_SET(set_wol_rol_in, in, wol_mode, wol_mode);
 685
 686         return mlx5_cmd_exec_check_status(mdev, in, sizeof(in),
 687                                           out, sizeof(out));
 688 }
 689 EXPORT_SYMBOL_GPL(mlx5_set_port_wol);
 690
 691 int mlx5_query_port_wol(struct mlx5_core_dev *mdev, u8 *wol_mode)
 692 {
 693         u32 in[MLX5_ST_SZ_DW(query_wol_rol_in)];
 694         u32 out[MLX5_ST_SZ_DW(query_wol_rol_out)];
 695         int err;
 696
 697         memset(in, 0, sizeof(in));
 698         memset(out, 0, sizeof(out));
 699
 700         MLX5_SET(query_wol_rol_in, in, opcode, MLX5_CMD_OP_QUERY_WOL_ROL);
 701
 702         err = mlx5_cmd_exec_check_status(mdev, in, sizeof(in),
 703                                          out, sizeof(out));
 704
 705         if (!err)
 706                 *wol_mode = MLX5_GET(query_wol_rol_out, out, wol_mode);
 707
 708         return err;
 709 }
 710 EXPORT_SYMBOL_GPL(mlx5_query_port_wol);
 711
 712 static int mlx5_query_ports_check(struct mlx5_core_dev *mdev, u32 *out,
 713                                   int outlen)
 714 {
 715         u32 in[MLX5_ST_SZ_DW(pcmr_reg)];
 716
 717         memset(in, 0, sizeof(in));
 718         MLX5_SET(pcmr_reg, in, local_port, 1);
 719
 720         return mlx5_core_access_reg(mdev, in, sizeof(in), out,
 721                                     outlen, MLX5_REG_PCMR, 0, 0);
 722 }
 723
 724 static int mlx5_set_ports_check(struct mlx5_core_dev *mdev, u32 *in, int inlen)
 725 {
 726         u32 out[MLX5_ST_SZ_DW(pcmr_reg)];
 727
 728         return mlx5_core_access_reg(mdev, in, inlen, out,
 729                                     sizeof(out), MLX5_REG_PCMR, 0, 1);
 730 }
 731
 732 int mlx5_set_port_fcs(struct mlx5_core_dev *mdev, u8 enable)
 733 {
 734         u32 in[MLX5_ST_SZ_DW(pcmr_reg)];
 735
 736         memset(in, 0, sizeof(in));
 737         MLX5_SET(pcmr_reg, in, local_port, 1);
 738         MLX5_SET(pcmr_reg, in, fcs_chk, enable);
 739
 740         return mlx5_set_ports_check(mdev, in, sizeof(in));
 741 }
 742
 743 void mlx5_query_port_fcs(struct mlx5_core_dev *mdev, bool *supported,
 744                          bool *enabled)
 745 {
 746         u32 out[MLX5_ST_SZ_DW(pcmr_reg)];
 747         /* Default values for FW which do not support MLX5_REG_PCMR */
 748         *supported = false;
 749         *enabled = true;
 750
 751         if (!MLX5_CAP_GEN(mdev, ports_check))
 752                 return;
 753
 754         if (mlx5_query_ports_check(mdev, out, sizeof(out)))
 755                 return;
 756
 757         *supported = !!(MLX5_GET(pcmr_reg, out, fcs_cap));
 758         *enabled = !!(MLX5_GET(pcmr_reg, out, fcs_chk));
 759 }