mlx5: move affinity hints assignments to generic code
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mellanox / mlx5 / core / main.c
1 /*
2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #include <linux/highmem.h>
34 #include <linux/module.h>
35 #include <linux/init.h>
36 #include <linux/errno.h>
37 #include <linux/pci.h>
38 #include <linux/dma-mapping.h>
39 #include <linux/slab.h>
40 #include <linux/io-mapping.h>
41 #include <linux/interrupt.h>
42 #include <linux/delay.h>
43 #include <linux/mlx5/driver.h>
44 #include <linux/mlx5/cq.h>
45 #include <linux/mlx5/qp.h>
46 #include <linux/mlx5/srq.h>
47 #include <linux/debugfs.h>
48 #include <linux/kmod.h>
49 #include <linux/mlx5/mlx5_ifc.h>
50 #ifdef CONFIG_RFS_ACCEL
51 #include <linux/cpu_rmap.h>
52 #endif
53 #include <net/devlink.h>
54 #include "mlx5_core.h"
55 #include "fs_core.h"
56 #ifdef CONFIG_MLX5_CORE_EN
57 #include "eswitch.h"
58 #endif
59 #include "lib/mlx5.h"
60 #include "fpga/core.h"
61 #include "accel/ipsec.h"
62
63 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
64 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
65 MODULE_LICENSE("Dual BSD/GPL");
66 MODULE_VERSION(DRIVER_VERSION);
67
68 unsigned int mlx5_core_debug_mask;
69 module_param_named(debug_mask, mlx5_core_debug_mask, uint, 0644);
70 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
71
72 #define MLX5_DEFAULT_PROF       2
73 static unsigned int prof_sel = MLX5_DEFAULT_PROF;
74 module_param_named(prof_sel, prof_sel, uint, 0444);
75 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
76
77 enum {
78         MLX5_ATOMIC_REQ_MODE_BE = 0x0,
79         MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS = 0x1,
80 };
81
82 static struct mlx5_profile profile[] = {
83         [0] = {
84                 .mask           = 0,
85         },
86         [1] = {
87                 .mask           = MLX5_PROF_MASK_QP_SIZE,
88                 .log_max_qp     = 12,
89         },
90         [2] = {
91                 .mask           = MLX5_PROF_MASK_QP_SIZE |
92                                   MLX5_PROF_MASK_MR_CACHE,
93                 .log_max_qp     = 18,
94                 .mr_cache[0]    = {
95                         .size   = 500,
96                         .limit  = 250
97                 },
98                 .mr_cache[1]    = {
99                         .size   = 500,
100                         .limit  = 250
101                 },
102                 .mr_cache[2]    = {
103                         .size   = 500,
104                         .limit  = 250
105                 },
106                 .mr_cache[3]    = {
107                         .size   = 500,
108                         .limit  = 250
109                 },
110                 .mr_cache[4]    = {
111                         .size   = 500,
112                         .limit  = 250
113                 },
114                 .mr_cache[5]    = {
115                         .size   = 500,
116                         .limit  = 250
117                 },
118                 .mr_cache[6]    = {
119                         .size   = 500,
120                         .limit  = 250
121                 },
122                 .mr_cache[7]    = {
123                         .size   = 500,
124                         .limit  = 250
125                 },
126                 .mr_cache[8]    = {
127                         .size   = 500,
128                         .limit  = 250
129                 },
130                 .mr_cache[9]    = {
131                         .size   = 500,
132                         .limit  = 250
133                 },
134                 .mr_cache[10]   = {
135                         .size   = 500,
136                         .limit  = 250
137                 },
138                 .mr_cache[11]   = {
139                         .size   = 500,
140                         .limit  = 250
141                 },
142                 .mr_cache[12]   = {
143                         .size   = 64,
144                         .limit  = 32
145                 },
146                 .mr_cache[13]   = {
147                         .size   = 32,
148                         .limit  = 16
149                 },
150                 .mr_cache[14]   = {
151                         .size   = 16,
152                         .limit  = 8
153                 },
154                 .mr_cache[15]   = {
155                         .size   = 8,
156                         .limit  = 4
157                 },
158                 .mr_cache[16]   = {
159                         .size   = 8,
160                         .limit  = 4
161                 },
162                 .mr_cache[17]   = {
163                         .size   = 8,
164                         .limit  = 4
165                 },
166                 .mr_cache[18]   = {
167                         .size   = 8,
168                         .limit  = 4
169                 },
170                 .mr_cache[19]   = {
171                         .size   = 4,
172                         .limit  = 2
173                 },
174                 .mr_cache[20]   = {
175                         .size   = 4,
176                         .limit  = 2
177                 },
178         },
179 };
180
181 #define FW_INIT_TIMEOUT_MILI            2000
182 #define FW_INIT_WAIT_MS                 2
183 #define FW_PRE_INIT_TIMEOUT_MILI        10000
184
185 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
186 {
187         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
188         int err = 0;
189
190         while (fw_initializing(dev)) {
191                 if (time_after(jiffies, end)) {
192                         err = -EBUSY;
193                         break;
194                 }
195                 msleep(FW_INIT_WAIT_MS);
196         }
197
198         return err;
199 }
200
201 static void mlx5_set_driver_version(struct mlx5_core_dev *dev)
202 {
203         int driver_ver_sz = MLX5_FLD_SZ_BYTES(set_driver_version_in,
204                                               driver_version);
205         u8 in[MLX5_ST_SZ_BYTES(set_driver_version_in)] = {0};
206         u8 out[MLX5_ST_SZ_BYTES(set_driver_version_out)] = {0};
207         int remaining_size = driver_ver_sz;
208         char *string;
209
210         if (!MLX5_CAP_GEN(dev, driver_version))
211                 return;
212
213         string = MLX5_ADDR_OF(set_driver_version_in, in, driver_version);
214
215         strncpy(string, "Linux", remaining_size);
216
217         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
218         strncat(string, ",", remaining_size);
219
220         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
221         strncat(string, DRIVER_NAME, remaining_size);
222
223         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
224         strncat(string, ",", remaining_size);
225
226         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
227         strncat(string, DRIVER_VERSION, remaining_size);
228
229         /*Send the command*/
230         MLX5_SET(set_driver_version_in, in, opcode,
231                  MLX5_CMD_OP_SET_DRIVER_VERSION);
232
233         mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
234 }
235
236 static int set_dma_caps(struct pci_dev *pdev)
237 {
238         int err;
239
240         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
241         if (err) {
242                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
243                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
244                 if (err) {
245                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
246                         return err;
247                 }
248         }
249
250         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
251         if (err) {
252                 dev_warn(&pdev->dev,
253                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
254                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
255                 if (err) {
256                         dev_err(&pdev->dev,
257                                 "Can't set consistent PCI DMA mask, aborting\n");
258                         return err;
259                 }
260         }
261
262         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
263         return err;
264 }
265
266 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
267 {
268         struct pci_dev *pdev = dev->pdev;
269         int err = 0;
270
271         mutex_lock(&dev->pci_status_mutex);
272         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
273                 err = pci_enable_device(pdev);
274                 if (!err)
275                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
276         }
277         mutex_unlock(&dev->pci_status_mutex);
278
279         return err;
280 }
281
282 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
283 {
284         struct pci_dev *pdev = dev->pdev;
285
286         mutex_lock(&dev->pci_status_mutex);
287         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
288                 pci_disable_device(pdev);
289                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
290         }
291         mutex_unlock(&dev->pci_status_mutex);
292 }
293
294 static int request_bar(struct pci_dev *pdev)
295 {
296         int err = 0;
297
298         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
299                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
300                 return -ENODEV;
301         }
302
303         err = pci_request_regions(pdev, DRIVER_NAME);
304         if (err)
305                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
306
307         return err;
308 }
309
310 static void release_bar(struct pci_dev *pdev)
311 {
312         pci_release_regions(pdev);
313 }
314
315 static int mlx5_alloc_irq_vectors(struct mlx5_core_dev *dev)
316 {
317         struct mlx5_priv *priv = &dev->priv;
318         struct mlx5_eq_table *table = &priv->eq_table;
319         struct irq_affinity irqdesc = {
320                 .pre_vectors = MLX5_EQ_VEC_COMP_BASE,
321         };
322         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
323         int nvec;
324
325         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
326                MLX5_EQ_VEC_COMP_BASE;
327         nvec = min_t(int, nvec, num_eqs);
328         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
329                 return -ENOMEM;
330
331         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
332         if (!priv->irq_info)
333                 goto err_free_msix;
334
335         nvec = pci_alloc_irq_vectors_affinity(dev->pdev,
336                         MLX5_EQ_VEC_COMP_BASE + 1, nvec,
337                         PCI_IRQ_MSIX | PCI_IRQ_AFFINITY,
338                         &irqdesc);
339         if (nvec < 0)
340                 return nvec;
341
342         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
343
344         return 0;
345
346 err_free_msix:
347         kfree(priv->irq_info);
348         return -ENOMEM;
349 }
350
351 static void mlx5_free_irq_vectors(struct mlx5_core_dev *dev)
352 {
353         struct mlx5_priv *priv = &dev->priv;
354
355         pci_free_irq_vectors(dev->pdev);
356         kfree(priv->irq_info);
357 }
358
359 struct mlx5_reg_host_endianness {
360         u8      he;
361         u8      rsvd[15];
362 };
363
364 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
365
366 enum {
367         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
368                                 MLX5_DEV_CAP_FLAG_DCT,
369 };
370
371 static u16 to_fw_pkey_sz(struct mlx5_core_dev *dev, u32 size)
372 {
373         switch (size) {
374         case 128:
375                 return 0;
376         case 256:
377                 return 1;
378         case 512:
379                 return 2;
380         case 1024:
381                 return 3;
382         case 2048:
383                 return 4;
384         case 4096:
385                 return 5;
386         default:
387                 mlx5_core_warn(dev, "invalid pkey table size %d\n", size);
388                 return 0;
389         }
390 }
391
392 static int mlx5_core_get_caps_mode(struct mlx5_core_dev *dev,
393                                    enum mlx5_cap_type cap_type,
394                                    enum mlx5_cap_mode cap_mode)
395 {
396         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
397         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
398         void *out, *hca_caps;
399         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
400         int err;
401
402         memset(in, 0, sizeof(in));
403         out = kzalloc(out_sz, GFP_KERNEL);
404         if (!out)
405                 return -ENOMEM;
406
407         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
408         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
409         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
410         if (err) {
411                 mlx5_core_warn(dev,
412                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
413                                cap_type, cap_mode, err);
414                 goto query_ex;
415         }
416
417         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
418
419         switch (cap_mode) {
420         case HCA_CAP_OPMOD_GET_MAX:
421                 memcpy(dev->caps.hca_max[cap_type], hca_caps,
422                        MLX5_UN_SZ_BYTES(hca_cap_union));
423                 break;
424         case HCA_CAP_OPMOD_GET_CUR:
425                 memcpy(dev->caps.hca_cur[cap_type], hca_caps,
426                        MLX5_UN_SZ_BYTES(hca_cap_union));
427                 break;
428         default:
429                 mlx5_core_warn(dev,
430                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
431                                cap_type, cap_mode);
432                 err = -EINVAL;
433                 break;
434         }
435 query_ex:
436         kfree(out);
437         return err;
438 }
439
440 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type)
441 {
442         int ret;
443
444         ret = mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_CUR);
445         if (ret)
446                 return ret;
447         return mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_MAX);
448 }
449
450 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz, int opmod)
451 {
452         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)] = {0};
453
454         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
455         MLX5_SET(set_hca_cap_in, in, op_mod, opmod << 1);
456         return mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
457 }
458
459 static int handle_hca_cap_atomic(struct mlx5_core_dev *dev)
460 {
461         void *set_ctx;
462         void *set_hca_cap;
463         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
464         int req_endianness;
465         int err;
466
467         if (MLX5_CAP_GEN(dev, atomic)) {
468                 err = mlx5_core_get_caps(dev, MLX5_CAP_ATOMIC);
469                 if (err)
470                         return err;
471         } else {
472                 return 0;
473         }
474
475         req_endianness =
476                 MLX5_CAP_ATOMIC(dev,
477                                 supported_atomic_req_8B_endianness_mode_1);
478
479         if (req_endianness != MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS)
480                 return 0;
481
482         set_ctx = kzalloc(set_sz, GFP_KERNEL);
483         if (!set_ctx)
484                 return -ENOMEM;
485
486         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx, capability);
487
488         /* Set requestor to host endianness */
489         MLX5_SET(atomic_caps, set_hca_cap, atomic_req_8B_endianness_mode,
490                  MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS);
491
492         err = set_caps(dev, set_ctx, set_sz, MLX5_SET_HCA_CAP_OP_MOD_ATOMIC);
493
494         kfree(set_ctx);
495         return err;
496 }
497
498 static int handle_hca_cap(struct mlx5_core_dev *dev)
499 {
500         void *set_ctx = NULL;
501         struct mlx5_profile *prof = dev->profile;
502         int err = -ENOMEM;
503         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
504         void *set_hca_cap;
505
506         set_ctx = kzalloc(set_sz, GFP_KERNEL);
507         if (!set_ctx)
508                 goto query_ex;
509
510         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL);
511         if (err)
512                 goto query_ex;
513
514         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
515                                    capability);
516         memcpy(set_hca_cap, dev->caps.hca_cur[MLX5_CAP_GENERAL],
517                MLX5_ST_SZ_BYTES(cmd_hca_cap));
518
519         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
520                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
521                       128);
522         /* we limit the size of the pkey table to 128 entries for now */
523         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
524                  to_fw_pkey_sz(dev, 128));
525
526         /* Check log_max_qp from HCA caps to set in current profile */
527         if (MLX5_CAP_GEN_MAX(dev, log_max_qp) < profile[prof_sel].log_max_qp) {
528                 mlx5_core_warn(dev, "log_max_qp value in current profile is %d, changing it to HCA capability limit (%d)\n",
529                                profile[prof_sel].log_max_qp,
530                                MLX5_CAP_GEN_MAX(dev, log_max_qp));
531                 profile[prof_sel].log_max_qp = MLX5_CAP_GEN_MAX(dev, log_max_qp);
532         }
533         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
534                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
535                          prof->log_max_qp);
536
537         /* disable cmdif checksum */
538         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
539
540         /* Enable 4K UAR only when HCA supports it and page size is bigger
541          * than 4K.
542          */
543         if (MLX5_CAP_GEN_MAX(dev, uar_4k) && PAGE_SIZE > 4096)
544                 MLX5_SET(cmd_hca_cap, set_hca_cap, uar_4k, 1);
545
546         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
547
548         if (MLX5_CAP_GEN_MAX(dev, cache_line_128byte))
549                 MLX5_SET(cmd_hca_cap,
550                          set_hca_cap,
551                          cache_line_128byte,
552                          cache_line_size() == 128 ? 1 : 0);
553
554         err = set_caps(dev, set_ctx, set_sz,
555                        MLX5_SET_HCA_CAP_OP_MOD_GENERAL_DEVICE);
556
557 query_ex:
558         kfree(set_ctx);
559         return err;
560 }
561
562 static int set_hca_ctrl(struct mlx5_core_dev *dev)
563 {
564         struct mlx5_reg_host_endianness he_in;
565         struct mlx5_reg_host_endianness he_out;
566         int err;
567
568         if (!mlx5_core_is_pf(dev))
569                 return 0;
570
571         memset(&he_in, 0, sizeof(he_in));
572         he_in.he = MLX5_SET_HOST_ENDIANNESS;
573         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
574                                         &he_out, sizeof(he_out),
575                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
576         return err;
577 }
578
579 int mlx5_core_enable_hca(struct mlx5_core_dev *dev, u16 func_id)
580 {
581         u32 out[MLX5_ST_SZ_DW(enable_hca_out)] = {0};
582         u32 in[MLX5_ST_SZ_DW(enable_hca_in)]   = {0};
583
584         MLX5_SET(enable_hca_in, in, opcode, MLX5_CMD_OP_ENABLE_HCA);
585         MLX5_SET(enable_hca_in, in, function_id, func_id);
586         return mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
587 }
588
589 int mlx5_core_disable_hca(struct mlx5_core_dev *dev, u16 func_id)
590 {
591         u32 out[MLX5_ST_SZ_DW(disable_hca_out)] = {0};
592         u32 in[MLX5_ST_SZ_DW(disable_hca_in)]   = {0};
593
594         MLX5_SET(disable_hca_in, in, opcode, MLX5_CMD_OP_DISABLE_HCA);
595         MLX5_SET(disable_hca_in, in, function_id, func_id);
596         return mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
597 }
598
599 u64 mlx5_read_internal_timer(struct mlx5_core_dev *dev)
600 {
601         u32 timer_h, timer_h1, timer_l;
602
603         timer_h = ioread32be(&dev->iseg->internal_timer_h);
604         timer_l = ioread32be(&dev->iseg->internal_timer_l);
605         timer_h1 = ioread32be(&dev->iseg->internal_timer_h);
606         if (timer_h != timer_h1) /* wrap around */
607                 timer_l = ioread32be(&dev->iseg->internal_timer_l);
608
609         return (u64)timer_l | (u64)timer_h1 << 32;
610 }
611
612 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn,
613                     unsigned int *irqn)
614 {
615         struct mlx5_eq_table *table = &dev->priv.eq_table;
616         struct mlx5_eq *eq, *n;
617         int err = -ENOENT;
618
619         spin_lock(&table->lock);
620         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
621                 if (eq->index == vector) {
622                         *eqn = eq->eqn;
623                         *irqn = eq->irqn;
624                         err = 0;
625                         break;
626                 }
627         }
628         spin_unlock(&table->lock);
629
630         return err;
631 }
632 EXPORT_SYMBOL(mlx5_vector2eqn);
633
634 struct mlx5_eq *mlx5_eqn2eq(struct mlx5_core_dev *dev, int eqn)
635 {
636         struct mlx5_eq_table *table = &dev->priv.eq_table;
637         struct mlx5_eq *eq;
638
639         spin_lock(&table->lock);
640         list_for_each_entry(eq, &table->comp_eqs_list, list)
641                 if (eq->eqn == eqn) {
642                         spin_unlock(&table->lock);
643                         return eq;
644                 }
645
646         spin_unlock(&table->lock);
647
648         return ERR_PTR(-ENOENT);
649 }
650
651 static void free_comp_eqs(struct mlx5_core_dev *dev)
652 {
653         struct mlx5_eq_table *table = &dev->priv.eq_table;
654         struct mlx5_eq *eq, *n;
655
656 #ifdef CONFIG_RFS_ACCEL
657         if (dev->rmap) {
658                 free_irq_cpu_rmap(dev->rmap);
659                 dev->rmap = NULL;
660         }
661 #endif
662         spin_lock(&table->lock);
663         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
664                 list_del(&eq->list);
665                 spin_unlock(&table->lock);
666                 if (mlx5_destroy_unmap_eq(dev, eq))
667                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
668                                        eq->eqn);
669                 kfree(eq);
670                 spin_lock(&table->lock);
671         }
672         spin_unlock(&table->lock);
673 }
674
675 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
676 {
677         struct mlx5_eq_table *table = &dev->priv.eq_table;
678         char name[MLX5_MAX_IRQ_NAME];
679         struct mlx5_eq *eq;
680         int ncomp_vec;
681         int nent;
682         int err;
683         int i;
684
685         INIT_LIST_HEAD(&table->comp_eqs_list);
686         ncomp_vec = table->num_comp_vectors;
687         nent = MLX5_COMP_EQ_SIZE;
688 #ifdef CONFIG_RFS_ACCEL
689         dev->rmap = alloc_irq_cpu_rmap(ncomp_vec);
690         if (!dev->rmap)
691                 return -ENOMEM;
692 #endif
693         for (i = 0; i < ncomp_vec; i++) {
694                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
695                 if (!eq) {
696                         err = -ENOMEM;
697                         goto clean;
698                 }
699
700 #ifdef CONFIG_RFS_ACCEL
701                 irq_cpu_rmap_add(dev->rmap, pci_irq_vector(dev->pdev,
702                                  MLX5_EQ_VEC_COMP_BASE + i));
703 #endif
704                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
705                 err = mlx5_create_map_eq(dev, eq,
706                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
707                                          name, MLX5_EQ_TYPE_COMP);
708                 if (err) {
709                         kfree(eq);
710                         goto clean;
711                 }
712                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
713                 eq->index = i;
714                 spin_lock(&table->lock);
715                 list_add_tail(&eq->list, &table->comp_eqs_list);
716                 spin_unlock(&table->lock);
717         }
718
719         return 0;
720
721 clean:
722         free_comp_eqs(dev);
723         return err;
724 }
725
726 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
727 {
728         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)]   = {0};
729         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)] = {0};
730         u32 sup_issi;
731         int err;
732
733         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
734         err = mlx5_cmd_exec(dev, query_in, sizeof(query_in),
735                             query_out, sizeof(query_out));
736         if (err) {
737                 u32 syndrome;
738                 u8 status;
739
740                 mlx5_cmd_mbox_status(query_out, &status, &syndrome);
741                 if (!status || syndrome == MLX5_DRIVER_SYND) {
742                         mlx5_core_err(dev, "Failed to query ISSI err(%d) status(%d) synd(%d)\n",
743                                       err, status, syndrome);
744                         return err;
745                 }
746
747                 mlx5_core_warn(dev, "Query ISSI is not supported by FW, ISSI is 0\n");
748                 dev->issi = 0;
749                 return 0;
750         }
751
752         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
753
754         if (sup_issi & (1 << 1)) {
755                 u32 set_in[MLX5_ST_SZ_DW(set_issi_in)]   = {0};
756                 u32 set_out[MLX5_ST_SZ_DW(set_issi_out)] = {0};
757
758                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
759                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
760                 err = mlx5_cmd_exec(dev, set_in, sizeof(set_in),
761                                     set_out, sizeof(set_out));
762                 if (err) {
763                         mlx5_core_err(dev, "Failed to set ISSI to 1 err(%d)\n",
764                                       err);
765                         return err;
766                 }
767
768                 dev->issi = 1;
769
770                 return 0;
771         } else if (sup_issi & (1 << 0) || !sup_issi) {
772                 return 0;
773         }
774
775         return -EOPNOTSUPP;
776 }
777
778
779 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
780 {
781         struct pci_dev *pdev = dev->pdev;
782         int err = 0;
783
784         pci_set_drvdata(dev->pdev, dev);
785         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
786         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
787
788         mutex_init(&priv->pgdir_mutex);
789         INIT_LIST_HEAD(&priv->pgdir_list);
790         spin_lock_init(&priv->mkey_lock);
791
792         mutex_init(&priv->alloc_mutex);
793
794         priv->numa_node = dev_to_node(&dev->pdev->dev);
795
796         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
797         if (!priv->dbg_root)
798                 return -ENOMEM;
799
800         err = mlx5_pci_enable_device(dev);
801         if (err) {
802                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
803                 goto err_dbg;
804         }
805
806         err = request_bar(pdev);
807         if (err) {
808                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
809                 goto err_disable;
810         }
811
812         pci_set_master(pdev);
813
814         err = set_dma_caps(pdev);
815         if (err) {
816                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
817                 goto err_clr_master;
818         }
819
820         dev->iseg_base = pci_resource_start(dev->pdev, 0);
821         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
822         if (!dev->iseg) {
823                 err = -ENOMEM;
824                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
825                 goto err_clr_master;
826         }
827
828         return 0;
829
830 err_clr_master:
831         pci_clear_master(dev->pdev);
832         release_bar(dev->pdev);
833 err_disable:
834         mlx5_pci_disable_device(dev);
835
836 err_dbg:
837         debugfs_remove(priv->dbg_root);
838         return err;
839 }
840
841 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
842 {
843         iounmap(dev->iseg);
844         pci_clear_master(dev->pdev);
845         release_bar(dev->pdev);
846         mlx5_pci_disable_device(dev);
847         debugfs_remove(priv->dbg_root);
848 }
849
850 static int mlx5_init_once(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
851 {
852         struct pci_dev *pdev = dev->pdev;
853         int err;
854
855         err = mlx5_query_board_id(dev);
856         if (err) {
857                 dev_err(&pdev->dev, "query board id failed\n");
858                 goto out;
859         }
860
861         err = mlx5_eq_init(dev);
862         if (err) {
863                 dev_err(&pdev->dev, "failed to initialize eq\n");
864                 goto out;
865         }
866
867         err = mlx5_init_cq_table(dev);
868         if (err) {
869                 dev_err(&pdev->dev, "failed to initialize cq table\n");
870                 goto err_eq_cleanup;
871         }
872
873         mlx5_init_qp_table(dev);
874
875         mlx5_init_srq_table(dev);
876
877         mlx5_init_mkey_table(dev);
878
879         mlx5_init_reserved_gids(dev);
880
881         err = mlx5_init_rl_table(dev);
882         if (err) {
883                 dev_err(&pdev->dev, "Failed to init rate limiting\n");
884                 goto err_tables_cleanup;
885         }
886
887 #ifdef CONFIG_MLX5_CORE_EN
888         err = mlx5_eswitch_init(dev);
889         if (err) {
890                 dev_err(&pdev->dev, "Failed to init eswitch %d\n", err);
891                 goto err_rl_cleanup;
892         }
893 #endif
894
895         err = mlx5_sriov_init(dev);
896         if (err) {
897                 dev_err(&pdev->dev, "Failed to init sriov %d\n", err);
898                 goto err_eswitch_cleanup;
899         }
900
901         err = mlx5_fpga_init(dev);
902         if (err) {
903                 dev_err(&pdev->dev, "Failed to init fpga device %d\n", err);
904                 goto err_sriov_cleanup;
905         }
906
907         return 0;
908
909 err_sriov_cleanup:
910         mlx5_sriov_cleanup(dev);
911 err_eswitch_cleanup:
912 #ifdef CONFIG_MLX5_CORE_EN
913         mlx5_eswitch_cleanup(dev->priv.eswitch);
914
915 err_rl_cleanup:
916 #endif
917         mlx5_cleanup_rl_table(dev);
918
919 err_tables_cleanup:
920         mlx5_cleanup_mkey_table(dev);
921         mlx5_cleanup_srq_table(dev);
922         mlx5_cleanup_qp_table(dev);
923         mlx5_cleanup_cq_table(dev);
924
925 err_eq_cleanup:
926         mlx5_eq_cleanup(dev);
927
928 out:
929         return err;
930 }
931
932 static void mlx5_cleanup_once(struct mlx5_core_dev *dev)
933 {
934         mlx5_fpga_cleanup(dev);
935         mlx5_sriov_cleanup(dev);
936 #ifdef CONFIG_MLX5_CORE_EN
937         mlx5_eswitch_cleanup(dev->priv.eswitch);
938 #endif
939         mlx5_cleanup_rl_table(dev);
940         mlx5_cleanup_reserved_gids(dev);
941         mlx5_cleanup_mkey_table(dev);
942         mlx5_cleanup_srq_table(dev);
943         mlx5_cleanup_qp_table(dev);
944         mlx5_cleanup_cq_table(dev);
945         mlx5_eq_cleanup(dev);
946 }
947
948 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv,
949                          bool boot)
950 {
951         struct pci_dev *pdev = dev->pdev;
952         int err;
953
954         mutex_lock(&dev->intf_state_mutex);
955         if (test_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state)) {
956                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
957                          __func__);
958                 goto out;
959         }
960
961         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
962                  fw_rev_min(dev), fw_rev_sub(dev));
963
964         /* on load removing any previous indication of internal error, device is
965          * up
966          */
967         dev->state = MLX5_DEVICE_STATE_UP;
968
969         /* wait for firmware to accept initialization segments configurations
970          */
971         err = wait_fw_init(dev, FW_PRE_INIT_TIMEOUT_MILI);
972         if (err) {
973                 dev_err(&dev->pdev->dev, "Firmware over %d MS in pre-initializing state, aborting\n",
974                         FW_PRE_INIT_TIMEOUT_MILI);
975                 goto out_err;
976         }
977
978         err = mlx5_cmd_init(dev);
979         if (err) {
980                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
981                 goto out_err;
982         }
983
984         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
985         if (err) {
986                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
987                         FW_INIT_TIMEOUT_MILI);
988                 goto err_cmd_cleanup;
989         }
990
991         err = mlx5_core_enable_hca(dev, 0);
992         if (err) {
993                 dev_err(&pdev->dev, "enable hca failed\n");
994                 goto err_cmd_cleanup;
995         }
996
997         err = mlx5_core_set_issi(dev);
998         if (err) {
999                 dev_err(&pdev->dev, "failed to set issi\n");
1000                 goto err_disable_hca;
1001         }
1002
1003         err = mlx5_satisfy_startup_pages(dev, 1);
1004         if (err) {
1005                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
1006                 goto err_disable_hca;
1007         }
1008
1009         err = set_hca_ctrl(dev);
1010         if (err) {
1011                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
1012                 goto reclaim_boot_pages;
1013         }
1014
1015         err = handle_hca_cap(dev);
1016         if (err) {
1017                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
1018                 goto reclaim_boot_pages;
1019         }
1020
1021         err = handle_hca_cap_atomic(dev);
1022         if (err) {
1023                 dev_err(&pdev->dev, "handle_hca_cap_atomic failed\n");
1024                 goto reclaim_boot_pages;
1025         }
1026
1027         err = mlx5_satisfy_startup_pages(dev, 0);
1028         if (err) {
1029                 dev_err(&pdev->dev, "failed to allocate init pages\n");
1030                 goto reclaim_boot_pages;
1031         }
1032
1033         err = mlx5_pagealloc_start(dev);
1034         if (err) {
1035                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
1036                 goto reclaim_boot_pages;
1037         }
1038
1039         err = mlx5_cmd_init_hca(dev);
1040         if (err) {
1041                 dev_err(&pdev->dev, "init hca failed\n");
1042                 goto err_pagealloc_stop;
1043         }
1044
1045         mlx5_set_driver_version(dev);
1046
1047         mlx5_start_health_poll(dev);
1048
1049         err = mlx5_query_hca_caps(dev);
1050         if (err) {
1051                 dev_err(&pdev->dev, "query hca failed\n");
1052                 goto err_stop_poll;
1053         }
1054
1055         if (boot && mlx5_init_once(dev, priv)) {
1056                 dev_err(&pdev->dev, "sw objs init failed\n");
1057                 goto err_stop_poll;
1058         }
1059
1060         err = mlx5_alloc_irq_vectors(dev);
1061         if (err) {
1062                 dev_err(&pdev->dev, "alloc irq vectors failed\n");
1063                 goto err_cleanup_once;
1064         }
1065
1066         dev->priv.uar = mlx5_get_uars_page(dev);
1067         if (!dev->priv.uar) {
1068                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1069                 goto err_disable_msix;
1070         }
1071
1072         err = mlx5_start_eqs(dev);
1073         if (err) {
1074                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1075                 goto err_put_uars;
1076         }
1077
1078         err = alloc_comp_eqs(dev);
1079         if (err) {
1080                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1081                 goto err_stop_eqs;
1082         }
1083
1084         err = mlx5_init_fs(dev);
1085         if (err) {
1086                 dev_err(&pdev->dev, "Failed to init flow steering\n");
1087                 goto err_fs;
1088         }
1089
1090 #ifdef CONFIG_MLX5_CORE_EN
1091         mlx5_eswitch_attach(dev->priv.eswitch);
1092 #endif
1093
1094         err = mlx5_sriov_attach(dev);
1095         if (err) {
1096                 dev_err(&pdev->dev, "sriov init failed %d\n", err);
1097                 goto err_sriov;
1098         }
1099
1100         err = mlx5_fpga_device_start(dev);
1101         if (err) {
1102                 dev_err(&pdev->dev, "fpga device start failed %d\n", err);
1103                 goto err_fpga_start;
1104         }
1105         err = mlx5_accel_ipsec_init(dev);
1106         if (err) {
1107                 dev_err(&pdev->dev, "IPSec device start failed %d\n", err);
1108                 goto err_ipsec_start;
1109         }
1110
1111         if (mlx5_device_registered(dev)) {
1112                 mlx5_attach_device(dev);
1113         } else {
1114                 err = mlx5_register_device(dev);
1115                 if (err) {
1116                         dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1117                         goto err_reg_dev;
1118                 }
1119         }
1120
1121         clear_bit(MLX5_INTERFACE_STATE_DOWN, &dev->intf_state);
1122         set_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1123 out:
1124         mutex_unlock(&dev->intf_state_mutex);
1125
1126         return 0;
1127
1128 err_reg_dev:
1129         mlx5_accel_ipsec_cleanup(dev);
1130 err_ipsec_start:
1131         mlx5_fpga_device_stop(dev);
1132
1133 err_fpga_start:
1134         mlx5_sriov_detach(dev);
1135
1136 err_sriov:
1137 #ifdef CONFIG_MLX5_CORE_EN
1138         mlx5_eswitch_detach(dev->priv.eswitch);
1139 #endif
1140         mlx5_cleanup_fs(dev);
1141
1142 err_fs:
1143         free_comp_eqs(dev);
1144
1145 err_stop_eqs:
1146         mlx5_stop_eqs(dev);
1147
1148 err_put_uars:
1149         mlx5_put_uars_page(dev, priv->uar);
1150
1151 err_disable_msix:
1152         mlx5_free_irq_vectors(dev);
1153
1154 err_cleanup_once:
1155         if (boot)
1156                 mlx5_cleanup_once(dev);
1157
1158 err_stop_poll:
1159         mlx5_stop_health_poll(dev);
1160         if (mlx5_cmd_teardown_hca(dev)) {
1161                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1162                 goto out_err;
1163         }
1164
1165 err_pagealloc_stop:
1166         mlx5_pagealloc_stop(dev);
1167
1168 reclaim_boot_pages:
1169         mlx5_reclaim_startup_pages(dev);
1170
1171 err_disable_hca:
1172         mlx5_core_disable_hca(dev, 0);
1173
1174 err_cmd_cleanup:
1175         mlx5_cmd_cleanup(dev);
1176
1177 out_err:
1178         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1179         mutex_unlock(&dev->intf_state_mutex);
1180
1181         return err;
1182 }
1183
1184 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv,
1185                            bool cleanup)
1186 {
1187         int err = 0;
1188
1189         if (cleanup)
1190                 mlx5_drain_health_recovery(dev);
1191
1192         mutex_lock(&dev->intf_state_mutex);
1193         if (test_bit(MLX5_INTERFACE_STATE_DOWN, &dev->intf_state)) {
1194                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1195                          __func__);
1196                 if (cleanup)
1197                         mlx5_cleanup_once(dev);
1198                 goto out;
1199         }
1200
1201         clear_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1202         set_bit(MLX5_INTERFACE_STATE_DOWN, &dev->intf_state);
1203
1204         if (mlx5_device_registered(dev))
1205                 mlx5_detach_device(dev);
1206
1207         mlx5_accel_ipsec_cleanup(dev);
1208         mlx5_fpga_device_stop(dev);
1209
1210         mlx5_sriov_detach(dev);
1211 #ifdef CONFIG_MLX5_CORE_EN
1212         mlx5_eswitch_detach(dev->priv.eswitch);
1213 #endif
1214         mlx5_cleanup_fs(dev);
1215         free_comp_eqs(dev);
1216         mlx5_stop_eqs(dev);
1217         mlx5_put_uars_page(dev, priv->uar);
1218         mlx5_free_irq_vectors(dev);
1219         if (cleanup)
1220                 mlx5_cleanup_once(dev);
1221         mlx5_stop_health_poll(dev);
1222         err = mlx5_cmd_teardown_hca(dev);
1223         if (err) {
1224                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1225                 goto out;
1226         }
1227         mlx5_pagealloc_stop(dev);
1228         mlx5_reclaim_startup_pages(dev);
1229         mlx5_core_disable_hca(dev, 0);
1230         mlx5_cmd_cleanup(dev);
1231
1232 out:
1233         mutex_unlock(&dev->intf_state_mutex);
1234         return err;
1235 }
1236
1237 struct mlx5_core_event_handler {
1238         void (*event)(struct mlx5_core_dev *dev,
1239                       enum mlx5_dev_event event,
1240                       void *data);
1241 };
1242
1243 static const struct devlink_ops mlx5_devlink_ops = {
1244 #ifdef CONFIG_MLX5_CORE_EN
1245         .eswitch_mode_set = mlx5_devlink_eswitch_mode_set,
1246         .eswitch_mode_get = mlx5_devlink_eswitch_mode_get,
1247         .eswitch_inline_mode_set = mlx5_devlink_eswitch_inline_mode_set,
1248         .eswitch_inline_mode_get = mlx5_devlink_eswitch_inline_mode_get,
1249         .eswitch_encap_mode_set = mlx5_devlink_eswitch_encap_mode_set,
1250         .eswitch_encap_mode_get = mlx5_devlink_eswitch_encap_mode_get,
1251 #endif
1252 };
1253
1254 #define MLX5_IB_MOD "mlx5_ib"
1255 static int init_one(struct pci_dev *pdev,
1256                     const struct pci_device_id *id)
1257 {
1258         struct mlx5_core_dev *dev;
1259         struct devlink *devlink;
1260         struct mlx5_priv *priv;
1261         int err;
1262
1263         devlink = devlink_alloc(&mlx5_devlink_ops, sizeof(*dev));
1264         if (!devlink) {
1265                 dev_err(&pdev->dev, "kzalloc failed\n");
1266                 return -ENOMEM;
1267         }
1268
1269         dev = devlink_priv(devlink);
1270         priv = &dev->priv;
1271         priv->pci_dev_data = id->driver_data;
1272
1273         pci_set_drvdata(pdev, dev);
1274
1275         dev->pdev = pdev;
1276         dev->event = mlx5_core_event;
1277         dev->profile = &profile[prof_sel];
1278
1279         INIT_LIST_HEAD(&priv->ctx_list);
1280         spin_lock_init(&priv->ctx_lock);
1281         mutex_init(&dev->pci_status_mutex);
1282         mutex_init(&dev->intf_state_mutex);
1283
1284 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1285         err = init_srcu_struct(&priv->pfault_srcu);
1286         if (err) {
1287                 dev_err(&pdev->dev, "init_srcu_struct failed with error code %d\n",
1288                         err);
1289                 goto clean_dev;
1290         }
1291 #endif
1292         mutex_init(&priv->bfregs.reg_head.lock);
1293         mutex_init(&priv->bfregs.wc_head.lock);
1294         INIT_LIST_HEAD(&priv->bfregs.reg_head.list);
1295         INIT_LIST_HEAD(&priv->bfregs.wc_head.list);
1296
1297         err = mlx5_pci_init(dev, priv);
1298         if (err) {
1299                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1300                 goto clean_srcu;
1301         }
1302
1303         err = mlx5_health_init(dev);
1304         if (err) {
1305                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1306                 goto close_pci;
1307         }
1308
1309         mlx5_pagealloc_init(dev);
1310
1311         err = mlx5_load_one(dev, priv, true);
1312         if (err) {
1313                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1314                 goto clean_health;
1315         }
1316
1317         request_module_nowait(MLX5_IB_MOD);
1318
1319         err = devlink_register(devlink, &pdev->dev);
1320         if (err)
1321                 goto clean_load;
1322
1323         pci_save_state(pdev);
1324         return 0;
1325
1326 clean_load:
1327         mlx5_unload_one(dev, priv, true);
1328 clean_health:
1329         mlx5_pagealloc_cleanup(dev);
1330         mlx5_health_cleanup(dev);
1331 close_pci:
1332         mlx5_pci_close(dev, priv);
1333 clean_srcu:
1334 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1335         cleanup_srcu_struct(&priv->pfault_srcu);
1336 clean_dev:
1337 #endif
1338         pci_set_drvdata(pdev, NULL);
1339         devlink_free(devlink);
1340
1341         return err;
1342 }
1343
1344 static void remove_one(struct pci_dev *pdev)
1345 {
1346         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1347         struct devlink *devlink = priv_to_devlink(dev);
1348         struct mlx5_priv *priv = &dev->priv;
1349
1350         devlink_unregister(devlink);
1351         mlx5_unregister_device(dev);
1352
1353         if (mlx5_unload_one(dev, priv, true)) {
1354                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1355                 mlx5_health_cleanup(dev);
1356                 return;
1357         }
1358
1359         mlx5_pagealloc_cleanup(dev);
1360         mlx5_health_cleanup(dev);
1361         mlx5_pci_close(dev, priv);
1362 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1363         cleanup_srcu_struct(&priv->pfault_srcu);
1364 #endif
1365         pci_set_drvdata(pdev, NULL);
1366         devlink_free(devlink);
1367 }
1368
1369 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1370                                               pci_channel_state_t state)
1371 {
1372         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1373         struct mlx5_priv *priv = &dev->priv;
1374
1375         dev_info(&pdev->dev, "%s was called\n", __func__);
1376
1377         mlx5_enter_error_state(dev, false);
1378         mlx5_unload_one(dev, priv, false);
1379         /* In case of kernel call drain the health wq */
1380         if (state) {
1381                 mlx5_drain_health_wq(dev);
1382                 mlx5_pci_disable_device(dev);
1383         }
1384
1385         return state == pci_channel_io_perm_failure ?
1386                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1387 }
1388
1389 /* wait for the device to show vital signs by waiting
1390  * for the health counter to start counting.
1391  */
1392 static int wait_vital(struct pci_dev *pdev)
1393 {
1394         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1395         struct mlx5_core_health *health = &dev->priv.health;
1396         const int niter = 100;
1397         u32 last_count = 0;
1398         u32 count;
1399         int i;
1400
1401         for (i = 0; i < niter; i++) {
1402                 count = ioread32be(health->health_counter);
1403                 if (count && count != 0xffffffff) {
1404                         if (last_count && last_count != count) {
1405                                 dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1406                                 return 0;
1407                         }
1408                         last_count = count;
1409                 }
1410                 msleep(50);
1411         }
1412
1413         return -ETIMEDOUT;
1414 }
1415
1416 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1417 {
1418         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1419         int err;
1420
1421         dev_info(&pdev->dev, "%s was called\n", __func__);
1422
1423         err = mlx5_pci_enable_device(dev);
1424         if (err) {
1425                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1426                         , __func__, err);
1427                 return PCI_ERS_RESULT_DISCONNECT;
1428         }
1429
1430         pci_set_master(pdev);
1431         pci_restore_state(pdev);
1432         pci_save_state(pdev);
1433
1434         if (wait_vital(pdev)) {
1435                 dev_err(&pdev->dev, "%s: wait_vital timed out\n", __func__);
1436                 return PCI_ERS_RESULT_DISCONNECT;
1437         }
1438
1439         return PCI_ERS_RESULT_RECOVERED;
1440 }
1441
1442 static void mlx5_pci_resume(struct pci_dev *pdev)
1443 {
1444         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1445         struct mlx5_priv *priv = &dev->priv;
1446         int err;
1447
1448         dev_info(&pdev->dev, "%s was called\n", __func__);
1449
1450         err = mlx5_load_one(dev, priv, false);
1451         if (err)
1452                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1453                         , __func__, err);
1454         else
1455                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1456 }
1457
1458 static const struct pci_error_handlers mlx5_err_handler = {
1459         .error_detected = mlx5_pci_err_detected,
1460         .slot_reset     = mlx5_pci_slot_reset,
1461         .resume         = mlx5_pci_resume
1462 };
1463
1464 static int mlx5_try_fast_unload(struct mlx5_core_dev *dev)
1465 {
1466         int ret;
1467
1468         if (!MLX5_CAP_GEN(dev, force_teardown)) {
1469                 mlx5_core_dbg(dev, "force teardown is not supported in the firmware\n");
1470                 return -EOPNOTSUPP;
1471         }
1472
1473         if (dev->state == MLX5_DEVICE_STATE_INTERNAL_ERROR) {
1474                 mlx5_core_dbg(dev, "Device in internal error state, giving up\n");
1475                 return -EAGAIN;
1476         }
1477
1478         ret = mlx5_cmd_force_teardown_hca(dev);
1479         if (ret) {
1480                 mlx5_core_dbg(dev, "Firmware couldn't do fast unload error: %d\n", ret);
1481                 return ret;
1482         }
1483
1484         mlx5_enter_error_state(dev, true);
1485
1486         return 0;
1487 }
1488
1489 static void shutdown(struct pci_dev *pdev)
1490 {
1491         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1492         struct mlx5_priv *priv = &dev->priv;
1493         int err;
1494
1495         dev_info(&pdev->dev, "Shutdown was called\n");
1496         /* Notify mlx5 clients that the kernel is being shut down */
1497         set_bit(MLX5_INTERFACE_STATE_SHUTDOWN, &dev->intf_state);
1498         err = mlx5_try_fast_unload(dev);
1499         if (err)
1500                 mlx5_unload_one(dev, priv, false);
1501         mlx5_pci_disable_device(dev);
1502 }
1503
1504 static const struct pci_device_id mlx5_core_pci_table[] = {
1505         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTIB) },
1506         { PCI_VDEVICE(MELLANOX, 0x1012), MLX5_PCI_DEV_IS_VF},   /* Connect-IB VF */
1507         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTX4) },
1508         { PCI_VDEVICE(MELLANOX, 0x1014), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4 VF */
1509         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTX4_LX) },
1510         { PCI_VDEVICE(MELLANOX, 0x1016), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4LX VF */
1511         { PCI_VDEVICE(MELLANOX, 0x1017) },                      /* ConnectX-5, PCIe 3.0 */
1512         { PCI_VDEVICE(MELLANOX, 0x1018), MLX5_PCI_DEV_IS_VF},   /* ConnectX-5 VF */
1513         { PCI_VDEVICE(MELLANOX, 0x1019) },                      /* ConnectX-5 Ex */
1514         { PCI_VDEVICE(MELLANOX, 0x101a), MLX5_PCI_DEV_IS_VF},   /* ConnectX-5 Ex VF */
1515         { PCI_VDEVICE(MELLANOX, 0x101b) },                      /* ConnectX-6 */
1516         { PCI_VDEVICE(MELLANOX, 0x101c), MLX5_PCI_DEV_IS_VF},   /* ConnectX-6 VF */
1517         { PCI_VDEVICE(MELLANOX, 0xa2d2) },                      /* BlueField integrated ConnectX-5 network controller */
1518         { PCI_VDEVICE(MELLANOX, 0xa2d3), MLX5_PCI_DEV_IS_VF},   /* BlueField integrated ConnectX-5 network controller VF */
1519         { 0, }
1520 };
1521
1522 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1523
1524 void mlx5_disable_device(struct mlx5_core_dev *dev)
1525 {
1526         mlx5_pci_err_detected(dev->pdev, 0);
1527 }
1528
1529 void mlx5_recover_device(struct mlx5_core_dev *dev)
1530 {
1531         mlx5_pci_disable_device(dev);
1532         if (mlx5_pci_slot_reset(dev->pdev) == PCI_ERS_RESULT_RECOVERED)
1533                 mlx5_pci_resume(dev->pdev);
1534 }
1535
1536 static struct pci_driver mlx5_core_driver = {
1537         .name           = DRIVER_NAME,
1538         .id_table       = mlx5_core_pci_table,
1539         .probe          = init_one,
1540         .remove         = remove_one,
1541         .shutdown       = shutdown,
1542         .err_handler    = &mlx5_err_handler,
1543         .sriov_configure   = mlx5_core_sriov_configure,
1544 };
1545
1546 static void mlx5_core_verify_params(void)
1547 {
1548         if (prof_sel >= ARRAY_SIZE(profile)) {
1549                 pr_warn("mlx5_core: WARNING: Invalid module parameter prof_sel %d, valid range 0-%zu, changing back to default(%d)\n",
1550                         prof_sel,
1551                         ARRAY_SIZE(profile) - 1,
1552                         MLX5_DEFAULT_PROF);
1553                 prof_sel = MLX5_DEFAULT_PROF;
1554         }
1555 }
1556
1557 static int __init init(void)
1558 {
1559         int err;
1560
1561         mlx5_core_verify_params();
1562         mlx5_register_debugfs();
1563
1564         err = pci_register_driver(&mlx5_core_driver);
1565         if (err)
1566                 goto err_debug;
1567
1568 #ifdef CONFIG_MLX5_CORE_EN
1569         mlx5e_init();
1570 #endif
1571
1572         return 0;
1573
1574 err_debug:
1575         mlx5_unregister_debugfs();
1576         return err;
1577 }
1578
1579 static void __exit cleanup(void)
1580 {
1581 #ifdef CONFIG_MLX5_CORE_EN
1582         mlx5e_cleanup();
1583 #endif
1584         pci_unregister_driver(&mlx5_core_driver);
1585         mlx5_unregister_debugfs();
1586 }
1587
1588 module_init(init);
1589 module_exit(cleanup);