net/mlx5: Fix get vector affinity helper function
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mellanox / mlx5 / core / main.c
1 /*
2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #include <linux/highmem.h>
34 #include <linux/module.h>
35 #include <linux/init.h>
36 #include <linux/errno.h>
37 #include <linux/pci.h>
38 #include <linux/dma-mapping.h>
39 #include <linux/slab.h>
40 #include <linux/io-mapping.h>
41 #include <linux/interrupt.h>
42 #include <linux/delay.h>
43 #include <linux/mlx5/driver.h>
44 #include <linux/mlx5/cq.h>
45 #include <linux/mlx5/qp.h>
46 #include <linux/mlx5/srq.h>
47 #include <linux/debugfs.h>
48 #include <linux/kmod.h>
49 #include <linux/mlx5/mlx5_ifc.h>
50 #include <linux/mlx5/vport.h>
51 #ifdef CONFIG_RFS_ACCEL
52 #include <linux/cpu_rmap.h>
53 #endif
54 #include <net/devlink.h>
55 #include "mlx5_core.h"
56 #include "fs_core.h"
57 #include "lib/mpfs.h"
58 #include "eswitch.h"
59 #include "lib/mlx5.h"
60 #include "fpga/core.h"
61 #include "accel/ipsec.h"
62 #include "lib/clock.h"
63
64 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
65 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
66 MODULE_LICENSE("Dual BSD/GPL");
67 MODULE_VERSION(DRIVER_VERSION);
68
69 unsigned int mlx5_core_debug_mask;
70 module_param_named(debug_mask, mlx5_core_debug_mask, uint, 0644);
71 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
72
73 #define MLX5_DEFAULT_PROF       2
74 static unsigned int prof_sel = MLX5_DEFAULT_PROF;
75 module_param_named(prof_sel, prof_sel, uint, 0444);
76 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
77
78 enum {
79         MLX5_ATOMIC_REQ_MODE_BE = 0x0,
80         MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS = 0x1,
81 };
82
83 static struct mlx5_profile profile[] = {
84         [0] = {
85                 .mask           = 0,
86         },
87         [1] = {
88                 .mask           = MLX5_PROF_MASK_QP_SIZE,
89                 .log_max_qp     = 12,
90         },
91         [2] = {
92                 .mask           = MLX5_PROF_MASK_QP_SIZE |
93                                   MLX5_PROF_MASK_MR_CACHE,
94                 .log_max_qp     = 18,
95                 .mr_cache[0]    = {
96                         .size   = 500,
97                         .limit  = 250
98                 },
99                 .mr_cache[1]    = {
100                         .size   = 500,
101                         .limit  = 250
102                 },
103                 .mr_cache[2]    = {
104                         .size   = 500,
105                         .limit  = 250
106                 },
107                 .mr_cache[3]    = {
108                         .size   = 500,
109                         .limit  = 250
110                 },
111                 .mr_cache[4]    = {
112                         .size   = 500,
113                         .limit  = 250
114                 },
115                 .mr_cache[5]    = {
116                         .size   = 500,
117                         .limit  = 250
118                 },
119                 .mr_cache[6]    = {
120                         .size   = 500,
121                         .limit  = 250
122                 },
123                 .mr_cache[7]    = {
124                         .size   = 500,
125                         .limit  = 250
126                 },
127                 .mr_cache[8]    = {
128                         .size   = 500,
129                         .limit  = 250
130                 },
131                 .mr_cache[9]    = {
132                         .size   = 500,
133                         .limit  = 250
134                 },
135                 .mr_cache[10]   = {
136                         .size   = 500,
137                         .limit  = 250
138                 },
139                 .mr_cache[11]   = {
140                         .size   = 500,
141                         .limit  = 250
142                 },
143                 .mr_cache[12]   = {
144                         .size   = 64,
145                         .limit  = 32
146                 },
147                 .mr_cache[13]   = {
148                         .size   = 32,
149                         .limit  = 16
150                 },
151                 .mr_cache[14]   = {
152                         .size   = 16,
153                         .limit  = 8
154                 },
155                 .mr_cache[15]   = {
156                         .size   = 8,
157                         .limit  = 4
158                 },
159                 .mr_cache[16]   = {
160                         .size   = 8,
161                         .limit  = 4
162                 },
163                 .mr_cache[17]   = {
164                         .size   = 8,
165                         .limit  = 4
166                 },
167                 .mr_cache[18]   = {
168                         .size   = 8,
169                         .limit  = 4
170                 },
171                 .mr_cache[19]   = {
172                         .size   = 4,
173                         .limit  = 2
174                 },
175                 .mr_cache[20]   = {
176                         .size   = 4,
177                         .limit  = 2
178                 },
179         },
180 };
181
182 #define FW_INIT_TIMEOUT_MILI            2000
183 #define FW_INIT_WAIT_MS                 2
184 #define FW_PRE_INIT_TIMEOUT_MILI        10000
185
186 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
187 {
188         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
189         int err = 0;
190
191         while (fw_initializing(dev)) {
192                 if (time_after(jiffies, end)) {
193                         err = -EBUSY;
194                         break;
195                 }
196                 msleep(FW_INIT_WAIT_MS);
197         }
198
199         return err;
200 }
201
202 static void mlx5_set_driver_version(struct mlx5_core_dev *dev)
203 {
204         int driver_ver_sz = MLX5_FLD_SZ_BYTES(set_driver_version_in,
205                                               driver_version);
206         u8 in[MLX5_ST_SZ_BYTES(set_driver_version_in)] = {0};
207         u8 out[MLX5_ST_SZ_BYTES(set_driver_version_out)] = {0};
208         int remaining_size = driver_ver_sz;
209         char *string;
210
211         if (!MLX5_CAP_GEN(dev, driver_version))
212                 return;
213
214         string = MLX5_ADDR_OF(set_driver_version_in, in, driver_version);
215
216         strncpy(string, "Linux", remaining_size);
217
218         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
219         strncat(string, ",", remaining_size);
220
221         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
222         strncat(string, DRIVER_NAME, remaining_size);
223
224         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
225         strncat(string, ",", remaining_size);
226
227         remaining_size = max_t(int, 0, driver_ver_sz - strlen(string));
228         strncat(string, DRIVER_VERSION, remaining_size);
229
230         /*Send the command*/
231         MLX5_SET(set_driver_version_in, in, opcode,
232                  MLX5_CMD_OP_SET_DRIVER_VERSION);
233
234         mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
235 }
236
237 static int set_dma_caps(struct pci_dev *pdev)
238 {
239         int err;
240
241         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
242         if (err) {
243                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
244                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
245                 if (err) {
246                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
247                         return err;
248                 }
249         }
250
251         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
252         if (err) {
253                 dev_warn(&pdev->dev,
254                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
255                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
256                 if (err) {
257                         dev_err(&pdev->dev,
258                                 "Can't set consistent PCI DMA mask, aborting\n");
259                         return err;
260                 }
261         }
262
263         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
264         return err;
265 }
266
267 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
268 {
269         struct pci_dev *pdev = dev->pdev;
270         int err = 0;
271
272         mutex_lock(&dev->pci_status_mutex);
273         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
274                 err = pci_enable_device(pdev);
275                 if (!err)
276                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
277         }
278         mutex_unlock(&dev->pci_status_mutex);
279
280         return err;
281 }
282
283 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
284 {
285         struct pci_dev *pdev = dev->pdev;
286
287         mutex_lock(&dev->pci_status_mutex);
288         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
289                 pci_disable_device(pdev);
290                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
291         }
292         mutex_unlock(&dev->pci_status_mutex);
293 }
294
295 static int request_bar(struct pci_dev *pdev)
296 {
297         int err = 0;
298
299         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
300                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
301                 return -ENODEV;
302         }
303
304         err = pci_request_regions(pdev, DRIVER_NAME);
305         if (err)
306                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
307
308         return err;
309 }
310
311 static void release_bar(struct pci_dev *pdev)
312 {
313         pci_release_regions(pdev);
314 }
315
316 static int mlx5_alloc_irq_vectors(struct mlx5_core_dev *dev)
317 {
318         struct mlx5_priv *priv = &dev->priv;
319         struct mlx5_eq_table *table = &priv->eq_table;
320         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
321         int nvec;
322
323         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
324                MLX5_EQ_VEC_COMP_BASE;
325         nvec = min_t(int, nvec, num_eqs);
326         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
327                 return -ENOMEM;
328
329         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
330         if (!priv->irq_info)
331                 goto err_free_msix;
332
333         nvec = pci_alloc_irq_vectors(dev->pdev,
334                         MLX5_EQ_VEC_COMP_BASE + 1, nvec,
335                         PCI_IRQ_MSIX);
336         if (nvec < 0)
337                 return nvec;
338
339         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
340
341         return 0;
342
343 err_free_msix:
344         kfree(priv->irq_info);
345         return -ENOMEM;
346 }
347
348 static void mlx5_free_irq_vectors(struct mlx5_core_dev *dev)
349 {
350         struct mlx5_priv *priv = &dev->priv;
351
352         pci_free_irq_vectors(dev->pdev);
353         kfree(priv->irq_info);
354 }
355
356 struct mlx5_reg_host_endianness {
357         u8      he;
358         u8      rsvd[15];
359 };
360
361 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
362
363 enum {
364         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
365                                 MLX5_DEV_CAP_FLAG_DCT,
366 };
367
368 static u16 to_fw_pkey_sz(struct mlx5_core_dev *dev, u32 size)
369 {
370         switch (size) {
371         case 128:
372                 return 0;
373         case 256:
374                 return 1;
375         case 512:
376                 return 2;
377         case 1024:
378                 return 3;
379         case 2048:
380                 return 4;
381         case 4096:
382                 return 5;
383         default:
384                 mlx5_core_warn(dev, "invalid pkey table size %d\n", size);
385                 return 0;
386         }
387 }
388
389 static int mlx5_core_get_caps_mode(struct mlx5_core_dev *dev,
390                                    enum mlx5_cap_type cap_type,
391                                    enum mlx5_cap_mode cap_mode)
392 {
393         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
394         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
395         void *out, *hca_caps;
396         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
397         int err;
398
399         memset(in, 0, sizeof(in));
400         out = kzalloc(out_sz, GFP_KERNEL);
401         if (!out)
402                 return -ENOMEM;
403
404         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
405         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
406         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
407         if (err) {
408                 mlx5_core_warn(dev,
409                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
410                                cap_type, cap_mode, err);
411                 goto query_ex;
412         }
413
414         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
415
416         switch (cap_mode) {
417         case HCA_CAP_OPMOD_GET_MAX:
418                 memcpy(dev->caps.hca_max[cap_type], hca_caps,
419                        MLX5_UN_SZ_BYTES(hca_cap_union));
420                 break;
421         case HCA_CAP_OPMOD_GET_CUR:
422                 memcpy(dev->caps.hca_cur[cap_type], hca_caps,
423                        MLX5_UN_SZ_BYTES(hca_cap_union));
424                 break;
425         default:
426                 mlx5_core_warn(dev,
427                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
428                                cap_type, cap_mode);
429                 err = -EINVAL;
430                 break;
431         }
432 query_ex:
433         kfree(out);
434         return err;
435 }
436
437 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type)
438 {
439         int ret;
440
441         ret = mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_CUR);
442         if (ret)
443                 return ret;
444         return mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_MAX);
445 }
446
447 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz, int opmod)
448 {
449         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)] = {0};
450
451         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
452         MLX5_SET(set_hca_cap_in, in, op_mod, opmod << 1);
453         return mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
454 }
455
456 static int handle_hca_cap_atomic(struct mlx5_core_dev *dev)
457 {
458         void *set_ctx;
459         void *set_hca_cap;
460         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
461         int req_endianness;
462         int err;
463
464         if (MLX5_CAP_GEN(dev, atomic)) {
465                 err = mlx5_core_get_caps(dev, MLX5_CAP_ATOMIC);
466                 if (err)
467                         return err;
468         } else {
469                 return 0;
470         }
471
472         req_endianness =
473                 MLX5_CAP_ATOMIC(dev,
474                                 supported_atomic_req_8B_endianness_mode_1);
475
476         if (req_endianness != MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS)
477                 return 0;
478
479         set_ctx = kzalloc(set_sz, GFP_KERNEL);
480         if (!set_ctx)
481                 return -ENOMEM;
482
483         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx, capability);
484
485         /* Set requestor to host endianness */
486         MLX5_SET(atomic_caps, set_hca_cap, atomic_req_8B_endianness_mode,
487                  MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS);
488
489         err = set_caps(dev, set_ctx, set_sz, MLX5_SET_HCA_CAP_OP_MOD_ATOMIC);
490
491         kfree(set_ctx);
492         return err;
493 }
494
495 static int handle_hca_cap(struct mlx5_core_dev *dev)
496 {
497         void *set_ctx = NULL;
498         struct mlx5_profile *prof = dev->profile;
499         int err = -ENOMEM;
500         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
501         void *set_hca_cap;
502
503         set_ctx = kzalloc(set_sz, GFP_KERNEL);
504         if (!set_ctx)
505                 goto query_ex;
506
507         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL);
508         if (err)
509                 goto query_ex;
510
511         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
512                                    capability);
513         memcpy(set_hca_cap, dev->caps.hca_cur[MLX5_CAP_GENERAL],
514                MLX5_ST_SZ_BYTES(cmd_hca_cap));
515
516         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
517                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
518                       128);
519         /* we limit the size of the pkey table to 128 entries for now */
520         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
521                  to_fw_pkey_sz(dev, 128));
522
523         /* Check log_max_qp from HCA caps to set in current profile */
524         if (MLX5_CAP_GEN_MAX(dev, log_max_qp) < profile[prof_sel].log_max_qp) {
525                 mlx5_core_warn(dev, "log_max_qp value in current profile is %d, changing it to HCA capability limit (%d)\n",
526                                profile[prof_sel].log_max_qp,
527                                MLX5_CAP_GEN_MAX(dev, log_max_qp));
528                 profile[prof_sel].log_max_qp = MLX5_CAP_GEN_MAX(dev, log_max_qp);
529         }
530         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
531                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
532                          prof->log_max_qp);
533
534         /* disable cmdif checksum */
535         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
536
537         /* Enable 4K UAR only when HCA supports it and page size is bigger
538          * than 4K.
539          */
540         if (MLX5_CAP_GEN_MAX(dev, uar_4k) && PAGE_SIZE > 4096)
541                 MLX5_SET(cmd_hca_cap, set_hca_cap, uar_4k, 1);
542
543         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
544
545         if (MLX5_CAP_GEN_MAX(dev, cache_line_128byte))
546                 MLX5_SET(cmd_hca_cap,
547                          set_hca_cap,
548                          cache_line_128byte,
549                          cache_line_size() == 128 ? 1 : 0);
550
551         err = set_caps(dev, set_ctx, set_sz,
552                        MLX5_SET_HCA_CAP_OP_MOD_GENERAL_DEVICE);
553
554 query_ex:
555         kfree(set_ctx);
556         return err;
557 }
558
559 static int set_hca_ctrl(struct mlx5_core_dev *dev)
560 {
561         struct mlx5_reg_host_endianness he_in;
562         struct mlx5_reg_host_endianness he_out;
563         int err;
564
565         if (!mlx5_core_is_pf(dev))
566                 return 0;
567
568         memset(&he_in, 0, sizeof(he_in));
569         he_in.he = MLX5_SET_HOST_ENDIANNESS;
570         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
571                                         &he_out, sizeof(he_out),
572                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
573         return err;
574 }
575
576 static int mlx5_core_set_hca_defaults(struct mlx5_core_dev *dev)
577 {
578         int ret = 0;
579
580         /* Disable local_lb by default */
581         if (MLX5_CAP_GEN(dev, port_type) == MLX5_CAP_PORT_TYPE_ETH)
582                 ret = mlx5_nic_vport_update_local_lb(dev, false);
583
584         return ret;
585 }
586
587 int mlx5_core_enable_hca(struct mlx5_core_dev *dev, u16 func_id)
588 {
589         u32 out[MLX5_ST_SZ_DW(enable_hca_out)] = {0};
590         u32 in[MLX5_ST_SZ_DW(enable_hca_in)]   = {0};
591
592         MLX5_SET(enable_hca_in, in, opcode, MLX5_CMD_OP_ENABLE_HCA);
593         MLX5_SET(enable_hca_in, in, function_id, func_id);
594         return mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
595 }
596
597 int mlx5_core_disable_hca(struct mlx5_core_dev *dev, u16 func_id)
598 {
599         u32 out[MLX5_ST_SZ_DW(disable_hca_out)] = {0};
600         u32 in[MLX5_ST_SZ_DW(disable_hca_in)]   = {0};
601
602         MLX5_SET(disable_hca_in, in, opcode, MLX5_CMD_OP_DISABLE_HCA);
603         MLX5_SET(disable_hca_in, in, function_id, func_id);
604         return mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
605 }
606
607 u64 mlx5_read_internal_timer(struct mlx5_core_dev *dev)
608 {
609         u32 timer_h, timer_h1, timer_l;
610
611         timer_h = ioread32be(&dev->iseg->internal_timer_h);
612         timer_l = ioread32be(&dev->iseg->internal_timer_l);
613         timer_h1 = ioread32be(&dev->iseg->internal_timer_h);
614         if (timer_h != timer_h1) /* wrap around */
615                 timer_l = ioread32be(&dev->iseg->internal_timer_l);
616
617         return (u64)timer_l | (u64)timer_h1 << 32;
618 }
619
620 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
621 {
622         struct mlx5_priv *priv  = &mdev->priv;
623         int irq = pci_irq_vector(mdev->pdev, MLX5_EQ_VEC_COMP_BASE + i);
624
625         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
626                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
627                 return -ENOMEM;
628         }
629
630         cpumask_set_cpu(cpumask_local_spread(i, priv->numa_node),
631                         priv->irq_info[i].mask);
632
633         if (IS_ENABLED(CONFIG_SMP) &&
634             irq_set_affinity_hint(irq, priv->irq_info[i].mask))
635                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed, irq 0x%.4x", irq);
636
637         return 0;
638 }
639
640 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
641 {
642         struct mlx5_priv *priv  = &mdev->priv;
643         int irq = pci_irq_vector(mdev->pdev, MLX5_EQ_VEC_COMP_BASE + i);
644
645         irq_set_affinity_hint(irq, NULL);
646         free_cpumask_var(priv->irq_info[i].mask);
647 }
648
649 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
650 {
651         int err;
652         int i;
653
654         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
655                 err = mlx5_irq_set_affinity_hint(mdev, i);
656                 if (err)
657                         goto err_out;
658         }
659
660         return 0;
661
662 err_out:
663         for (i--; i >= 0; i--)
664                 mlx5_irq_clear_affinity_hint(mdev, i);
665
666         return err;
667 }
668
669 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
670 {
671         int i;
672
673         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
674                 mlx5_irq_clear_affinity_hint(mdev, i);
675 }
676
677 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn,
678                     unsigned int *irqn)
679 {
680         struct mlx5_eq_table *table = &dev->priv.eq_table;
681         struct mlx5_eq *eq, *n;
682         int err = -ENOENT;
683
684         spin_lock(&table->lock);
685         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
686                 if (eq->index == vector) {
687                         *eqn = eq->eqn;
688                         *irqn = eq->irqn;
689                         err = 0;
690                         break;
691                 }
692         }
693         spin_unlock(&table->lock);
694
695         return err;
696 }
697 EXPORT_SYMBOL(mlx5_vector2eqn);
698
699 struct mlx5_eq *mlx5_eqn2eq(struct mlx5_core_dev *dev, int eqn)
700 {
701         struct mlx5_eq_table *table = &dev->priv.eq_table;
702         struct mlx5_eq *eq;
703
704         spin_lock(&table->lock);
705         list_for_each_entry(eq, &table->comp_eqs_list, list)
706                 if (eq->eqn == eqn) {
707                         spin_unlock(&table->lock);
708                         return eq;
709                 }
710
711         spin_unlock(&table->lock);
712
713         return ERR_PTR(-ENOENT);
714 }
715
716 static void free_comp_eqs(struct mlx5_core_dev *dev)
717 {
718         struct mlx5_eq_table *table = &dev->priv.eq_table;
719         struct mlx5_eq *eq, *n;
720
721 #ifdef CONFIG_RFS_ACCEL
722         if (dev->rmap) {
723                 free_irq_cpu_rmap(dev->rmap);
724                 dev->rmap = NULL;
725         }
726 #endif
727         spin_lock(&table->lock);
728         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
729                 list_del(&eq->list);
730                 spin_unlock(&table->lock);
731                 if (mlx5_destroy_unmap_eq(dev, eq))
732                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
733                                        eq->eqn);
734                 kfree(eq);
735                 spin_lock(&table->lock);
736         }
737         spin_unlock(&table->lock);
738 }
739
740 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
741 {
742         struct mlx5_eq_table *table = &dev->priv.eq_table;
743         char name[MLX5_MAX_IRQ_NAME];
744         struct mlx5_eq *eq;
745         int ncomp_vec;
746         int nent;
747         int err;
748         int i;
749
750         INIT_LIST_HEAD(&table->comp_eqs_list);
751         ncomp_vec = table->num_comp_vectors;
752         nent = MLX5_COMP_EQ_SIZE;
753 #ifdef CONFIG_RFS_ACCEL
754         dev->rmap = alloc_irq_cpu_rmap(ncomp_vec);
755         if (!dev->rmap)
756                 return -ENOMEM;
757 #endif
758         for (i = 0; i < ncomp_vec; i++) {
759                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
760                 if (!eq) {
761                         err = -ENOMEM;
762                         goto clean;
763                 }
764
765 #ifdef CONFIG_RFS_ACCEL
766                 irq_cpu_rmap_add(dev->rmap, pci_irq_vector(dev->pdev,
767                                  MLX5_EQ_VEC_COMP_BASE + i));
768 #endif
769                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
770                 err = mlx5_create_map_eq(dev, eq,
771                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
772                                          name, MLX5_EQ_TYPE_COMP);
773                 if (err) {
774                         kfree(eq);
775                         goto clean;
776                 }
777                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
778                 eq->index = i;
779                 spin_lock(&table->lock);
780                 list_add_tail(&eq->list, &table->comp_eqs_list);
781                 spin_unlock(&table->lock);
782         }
783
784         return 0;
785
786 clean:
787         free_comp_eqs(dev);
788         return err;
789 }
790
791 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
792 {
793         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)]   = {0};
794         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)] = {0};
795         u32 sup_issi;
796         int err;
797
798         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
799         err = mlx5_cmd_exec(dev, query_in, sizeof(query_in),
800                             query_out, sizeof(query_out));
801         if (err) {
802                 u32 syndrome;
803                 u8 status;
804
805                 mlx5_cmd_mbox_status(query_out, &status, &syndrome);
806                 if (!status || syndrome == MLX5_DRIVER_SYND) {
807                         mlx5_core_err(dev, "Failed to query ISSI err(%d) status(%d) synd(%d)\n",
808                                       err, status, syndrome);
809                         return err;
810                 }
811
812                 mlx5_core_warn(dev, "Query ISSI is not supported by FW, ISSI is 0\n");
813                 dev->issi = 0;
814                 return 0;
815         }
816
817         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
818
819         if (sup_issi & (1 << 1)) {
820                 u32 set_in[MLX5_ST_SZ_DW(set_issi_in)]   = {0};
821                 u32 set_out[MLX5_ST_SZ_DW(set_issi_out)] = {0};
822
823                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
824                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
825                 err = mlx5_cmd_exec(dev, set_in, sizeof(set_in),
826                                     set_out, sizeof(set_out));
827                 if (err) {
828                         mlx5_core_err(dev, "Failed to set ISSI to 1 err(%d)\n",
829                                       err);
830                         return err;
831                 }
832
833                 dev->issi = 1;
834
835                 return 0;
836         } else if (sup_issi & (1 << 0) || !sup_issi) {
837                 return 0;
838         }
839
840         return -EOPNOTSUPP;
841 }
842
843 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
844 {
845         struct pci_dev *pdev = dev->pdev;
846         int err = 0;
847
848         pci_set_drvdata(dev->pdev, dev);
849         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
850         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
851
852         mutex_init(&priv->pgdir_mutex);
853         INIT_LIST_HEAD(&priv->pgdir_list);
854         spin_lock_init(&priv->mkey_lock);
855
856         mutex_init(&priv->alloc_mutex);
857
858         priv->numa_node = dev_to_node(&dev->pdev->dev);
859
860         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
861         if (!priv->dbg_root)
862                 return -ENOMEM;
863
864         err = mlx5_pci_enable_device(dev);
865         if (err) {
866                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
867                 goto err_dbg;
868         }
869
870         err = request_bar(pdev);
871         if (err) {
872                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
873                 goto err_disable;
874         }
875
876         pci_set_master(pdev);
877
878         err = set_dma_caps(pdev);
879         if (err) {
880                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
881                 goto err_clr_master;
882         }
883
884         dev->iseg_base = pci_resource_start(dev->pdev, 0);
885         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
886         if (!dev->iseg) {
887                 err = -ENOMEM;
888                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
889                 goto err_clr_master;
890         }
891
892         return 0;
893
894 err_clr_master:
895         pci_clear_master(dev->pdev);
896         release_bar(dev->pdev);
897 err_disable:
898         mlx5_pci_disable_device(dev);
899
900 err_dbg:
901         debugfs_remove(priv->dbg_root);
902         return err;
903 }
904
905 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
906 {
907         iounmap(dev->iseg);
908         pci_clear_master(dev->pdev);
909         release_bar(dev->pdev);
910         mlx5_pci_disable_device(dev);
911         debugfs_remove(priv->dbg_root);
912 }
913
914 static int mlx5_init_once(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
915 {
916         struct pci_dev *pdev = dev->pdev;
917         int err;
918
919         err = mlx5_query_board_id(dev);
920         if (err) {
921                 dev_err(&pdev->dev, "query board id failed\n");
922                 goto out;
923         }
924
925         err = mlx5_eq_init(dev);
926         if (err) {
927                 dev_err(&pdev->dev, "failed to initialize eq\n");
928                 goto out;
929         }
930
931         err = mlx5_init_cq_table(dev);
932         if (err) {
933                 dev_err(&pdev->dev, "failed to initialize cq table\n");
934                 goto err_eq_cleanup;
935         }
936
937         mlx5_init_qp_table(dev);
938
939         mlx5_init_srq_table(dev);
940
941         mlx5_init_mkey_table(dev);
942
943         mlx5_init_reserved_gids(dev);
944
945         mlx5_init_clock(dev);
946
947         err = mlx5_init_rl_table(dev);
948         if (err) {
949                 dev_err(&pdev->dev, "Failed to init rate limiting\n");
950                 goto err_tables_cleanup;
951         }
952
953         err = mlx5_mpfs_init(dev);
954         if (err) {
955                 dev_err(&pdev->dev, "Failed to init l2 table %d\n", err);
956                 goto err_rl_cleanup;
957         }
958
959         err = mlx5_eswitch_init(dev);
960         if (err) {
961                 dev_err(&pdev->dev, "Failed to init eswitch %d\n", err);
962                 goto err_mpfs_cleanup;
963         }
964
965         err = mlx5_sriov_init(dev);
966         if (err) {
967                 dev_err(&pdev->dev, "Failed to init sriov %d\n", err);
968                 goto err_eswitch_cleanup;
969         }
970
971         err = mlx5_fpga_init(dev);
972         if (err) {
973                 dev_err(&pdev->dev, "Failed to init fpga device %d\n", err);
974                 goto err_sriov_cleanup;
975         }
976
977         return 0;
978
979 err_sriov_cleanup:
980         mlx5_sriov_cleanup(dev);
981 err_eswitch_cleanup:
982         mlx5_eswitch_cleanup(dev->priv.eswitch);
983 err_mpfs_cleanup:
984         mlx5_mpfs_cleanup(dev);
985 err_rl_cleanup:
986         mlx5_cleanup_rl_table(dev);
987 err_tables_cleanup:
988         mlx5_cleanup_mkey_table(dev);
989         mlx5_cleanup_srq_table(dev);
990         mlx5_cleanup_qp_table(dev);
991         mlx5_cleanup_cq_table(dev);
992
993 err_eq_cleanup:
994         mlx5_eq_cleanup(dev);
995
996 out:
997         return err;
998 }
999
1000 static void mlx5_cleanup_once(struct mlx5_core_dev *dev)
1001 {
1002         mlx5_fpga_cleanup(dev);
1003         mlx5_sriov_cleanup(dev);
1004         mlx5_eswitch_cleanup(dev->priv.eswitch);
1005         mlx5_mpfs_cleanup(dev);
1006         mlx5_cleanup_rl_table(dev);
1007         mlx5_cleanup_clock(dev);
1008         mlx5_cleanup_reserved_gids(dev);
1009         mlx5_cleanup_mkey_table(dev);
1010         mlx5_cleanup_srq_table(dev);
1011         mlx5_cleanup_qp_table(dev);
1012         mlx5_cleanup_cq_table(dev);
1013         mlx5_eq_cleanup(dev);
1014 }
1015
1016 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv,
1017                          bool boot)
1018 {
1019         struct pci_dev *pdev = dev->pdev;
1020         int err;
1021
1022         mutex_lock(&dev->intf_state_mutex);
1023         if (test_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state)) {
1024                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
1025                          __func__);
1026                 goto out;
1027         }
1028
1029         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
1030                  fw_rev_min(dev), fw_rev_sub(dev));
1031
1032         /* on load removing any previous indication of internal error, device is
1033          * up
1034          */
1035         dev->state = MLX5_DEVICE_STATE_UP;
1036
1037         /* wait for firmware to accept initialization segments configurations
1038          */
1039         err = wait_fw_init(dev, FW_PRE_INIT_TIMEOUT_MILI);
1040         if (err) {
1041                 dev_err(&dev->pdev->dev, "Firmware over %d MS in pre-initializing state, aborting\n",
1042                         FW_PRE_INIT_TIMEOUT_MILI);
1043                 goto out_err;
1044         }
1045
1046         err = mlx5_cmd_init(dev);
1047         if (err) {
1048                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
1049                 goto out_err;
1050         }
1051
1052         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
1053         if (err) {
1054                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
1055                         FW_INIT_TIMEOUT_MILI);
1056                 goto err_cmd_cleanup;
1057         }
1058
1059         err = mlx5_core_enable_hca(dev, 0);
1060         if (err) {
1061                 dev_err(&pdev->dev, "enable hca failed\n");
1062                 goto err_cmd_cleanup;
1063         }
1064
1065         err = mlx5_core_set_issi(dev);
1066         if (err) {
1067                 dev_err(&pdev->dev, "failed to set issi\n");
1068                 goto err_disable_hca;
1069         }
1070
1071         err = mlx5_satisfy_startup_pages(dev, 1);
1072         if (err) {
1073                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
1074                 goto err_disable_hca;
1075         }
1076
1077         err = set_hca_ctrl(dev);
1078         if (err) {
1079                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
1080                 goto reclaim_boot_pages;
1081         }
1082
1083         err = handle_hca_cap(dev);
1084         if (err) {
1085                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
1086                 goto reclaim_boot_pages;
1087         }
1088
1089         err = handle_hca_cap_atomic(dev);
1090         if (err) {
1091                 dev_err(&pdev->dev, "handle_hca_cap_atomic failed\n");
1092                 goto reclaim_boot_pages;
1093         }
1094
1095         err = mlx5_satisfy_startup_pages(dev, 0);
1096         if (err) {
1097                 dev_err(&pdev->dev, "failed to allocate init pages\n");
1098                 goto reclaim_boot_pages;
1099         }
1100
1101         err = mlx5_pagealloc_start(dev);
1102         if (err) {
1103                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
1104                 goto reclaim_boot_pages;
1105         }
1106
1107         err = mlx5_cmd_init_hca(dev);
1108         if (err) {
1109                 dev_err(&pdev->dev, "init hca failed\n");
1110                 goto err_pagealloc_stop;
1111         }
1112
1113         mlx5_set_driver_version(dev);
1114
1115         mlx5_start_health_poll(dev);
1116
1117         err = mlx5_query_hca_caps(dev);
1118         if (err) {
1119                 dev_err(&pdev->dev, "query hca failed\n");
1120                 goto err_stop_poll;
1121         }
1122
1123         if (boot && mlx5_init_once(dev, priv)) {
1124                 dev_err(&pdev->dev, "sw objs init failed\n");
1125                 goto err_stop_poll;
1126         }
1127
1128         err = mlx5_alloc_irq_vectors(dev);
1129         if (err) {
1130                 dev_err(&pdev->dev, "alloc irq vectors failed\n");
1131                 goto err_cleanup_once;
1132         }
1133
1134         dev->priv.uar = mlx5_get_uars_page(dev);
1135         if (!dev->priv.uar) {
1136                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1137                 goto err_disable_msix;
1138         }
1139
1140         err = mlx5_start_eqs(dev);
1141         if (err) {
1142                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1143                 goto err_put_uars;
1144         }
1145
1146         err = alloc_comp_eqs(dev);
1147         if (err) {
1148                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1149                 goto err_stop_eqs;
1150         }
1151
1152         err = mlx5_irq_set_affinity_hints(dev);
1153         if (err) {
1154                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
1155                 goto err_affinity_hints;
1156         }
1157
1158         err = mlx5_init_fs(dev);
1159         if (err) {
1160                 dev_err(&pdev->dev, "Failed to init flow steering\n");
1161                 goto err_fs;
1162         }
1163
1164         err = mlx5_core_set_hca_defaults(dev);
1165         if (err) {
1166                 dev_err(&pdev->dev, "Failed to set hca defaults\n");
1167                 goto err_fs;
1168         }
1169
1170         err = mlx5_sriov_attach(dev);
1171         if (err) {
1172                 dev_err(&pdev->dev, "sriov init failed %d\n", err);
1173                 goto err_sriov;
1174         }
1175
1176         err = mlx5_fpga_device_start(dev);
1177         if (err) {
1178                 dev_err(&pdev->dev, "fpga device start failed %d\n", err);
1179                 goto err_fpga_start;
1180         }
1181         err = mlx5_accel_ipsec_init(dev);
1182         if (err) {
1183                 dev_err(&pdev->dev, "IPSec device start failed %d\n", err);
1184                 goto err_ipsec_start;
1185         }
1186
1187         if (mlx5_device_registered(dev)) {
1188                 mlx5_attach_device(dev);
1189         } else {
1190                 err = mlx5_register_device(dev);
1191                 if (err) {
1192                         dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1193                         goto err_reg_dev;
1194                 }
1195         }
1196
1197         set_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1198 out:
1199         mutex_unlock(&dev->intf_state_mutex);
1200
1201         return 0;
1202
1203 err_reg_dev:
1204         mlx5_accel_ipsec_cleanup(dev);
1205 err_ipsec_start:
1206         mlx5_fpga_device_stop(dev);
1207
1208 err_fpga_start:
1209         mlx5_sriov_detach(dev);
1210
1211 err_sriov:
1212         mlx5_cleanup_fs(dev);
1213
1214 err_fs:
1215         mlx5_irq_clear_affinity_hints(dev);
1216
1217 err_affinity_hints:
1218         free_comp_eqs(dev);
1219
1220 err_stop_eqs:
1221         mlx5_stop_eqs(dev);
1222
1223 err_put_uars:
1224         mlx5_put_uars_page(dev, priv->uar);
1225
1226 err_disable_msix:
1227         mlx5_free_irq_vectors(dev);
1228
1229 err_cleanup_once:
1230         if (boot)
1231                 mlx5_cleanup_once(dev);
1232
1233 err_stop_poll:
1234         mlx5_stop_health_poll(dev);
1235         if (mlx5_cmd_teardown_hca(dev)) {
1236                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1237                 goto out_err;
1238         }
1239
1240 err_pagealloc_stop:
1241         mlx5_pagealloc_stop(dev);
1242
1243 reclaim_boot_pages:
1244         mlx5_reclaim_startup_pages(dev);
1245
1246 err_disable_hca:
1247         mlx5_core_disable_hca(dev, 0);
1248
1249 err_cmd_cleanup:
1250         mlx5_cmd_cleanup(dev);
1251
1252 out_err:
1253         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1254         mutex_unlock(&dev->intf_state_mutex);
1255
1256         return err;
1257 }
1258
1259 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv,
1260                            bool cleanup)
1261 {
1262         int err = 0;
1263
1264         if (cleanup)
1265                 mlx5_drain_health_recovery(dev);
1266
1267         mutex_lock(&dev->intf_state_mutex);
1268         if (!test_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state)) {
1269                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1270                          __func__);
1271                 if (cleanup)
1272                         mlx5_cleanup_once(dev);
1273                 goto out;
1274         }
1275
1276         clear_bit(MLX5_INTERFACE_STATE_UP, &dev->intf_state);
1277
1278         if (mlx5_device_registered(dev))
1279                 mlx5_detach_device(dev);
1280
1281         mlx5_accel_ipsec_cleanup(dev);
1282         mlx5_fpga_device_stop(dev);
1283
1284         mlx5_sriov_detach(dev);
1285         mlx5_cleanup_fs(dev);
1286         mlx5_irq_clear_affinity_hints(dev);
1287         free_comp_eqs(dev);
1288         mlx5_stop_eqs(dev);
1289         mlx5_put_uars_page(dev, priv->uar);
1290         mlx5_free_irq_vectors(dev);
1291         if (cleanup)
1292                 mlx5_cleanup_once(dev);
1293         mlx5_stop_health_poll(dev);
1294         err = mlx5_cmd_teardown_hca(dev);
1295         if (err) {
1296                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1297                 goto out;
1298         }
1299         mlx5_pagealloc_stop(dev);
1300         mlx5_reclaim_startup_pages(dev);
1301         mlx5_core_disable_hca(dev, 0);
1302         mlx5_cmd_cleanup(dev);
1303
1304 out:
1305         mutex_unlock(&dev->intf_state_mutex);
1306         return err;
1307 }
1308
1309 struct mlx5_core_event_handler {
1310         void (*event)(struct mlx5_core_dev *dev,
1311                       enum mlx5_dev_event event,
1312                       void *data);
1313 };
1314
1315 static const struct devlink_ops mlx5_devlink_ops = {
1316 #ifdef CONFIG_MLX5_ESWITCH
1317         .eswitch_mode_set = mlx5_devlink_eswitch_mode_set,
1318         .eswitch_mode_get = mlx5_devlink_eswitch_mode_get,
1319         .eswitch_inline_mode_set = mlx5_devlink_eswitch_inline_mode_set,
1320         .eswitch_inline_mode_get = mlx5_devlink_eswitch_inline_mode_get,
1321         .eswitch_encap_mode_set = mlx5_devlink_eswitch_encap_mode_set,
1322         .eswitch_encap_mode_get = mlx5_devlink_eswitch_encap_mode_get,
1323 #endif
1324 };
1325
1326 #define MLX5_IB_MOD "mlx5_ib"
1327 static int init_one(struct pci_dev *pdev,
1328                     const struct pci_device_id *id)
1329 {
1330         struct mlx5_core_dev *dev;
1331         struct devlink *devlink;
1332         struct mlx5_priv *priv;
1333         int err;
1334
1335         devlink = devlink_alloc(&mlx5_devlink_ops, sizeof(*dev));
1336         if (!devlink) {
1337                 dev_err(&pdev->dev, "kzalloc failed\n");
1338                 return -ENOMEM;
1339         }
1340
1341         dev = devlink_priv(devlink);
1342         priv = &dev->priv;
1343         priv->pci_dev_data = id->driver_data;
1344
1345         pci_set_drvdata(pdev, dev);
1346
1347         dev->pdev = pdev;
1348         dev->event = mlx5_core_event;
1349         dev->profile = &profile[prof_sel];
1350
1351         INIT_LIST_HEAD(&priv->ctx_list);
1352         spin_lock_init(&priv->ctx_lock);
1353         mutex_init(&dev->pci_status_mutex);
1354         mutex_init(&dev->intf_state_mutex);
1355
1356         INIT_LIST_HEAD(&priv->waiting_events_list);
1357         priv->is_accum_events = false;
1358
1359 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1360         err = init_srcu_struct(&priv->pfault_srcu);
1361         if (err) {
1362                 dev_err(&pdev->dev, "init_srcu_struct failed with error code %d\n",
1363                         err);
1364                 goto clean_dev;
1365         }
1366 #endif
1367         mutex_init(&priv->bfregs.reg_head.lock);
1368         mutex_init(&priv->bfregs.wc_head.lock);
1369         INIT_LIST_HEAD(&priv->bfregs.reg_head.list);
1370         INIT_LIST_HEAD(&priv->bfregs.wc_head.list);
1371
1372         err = mlx5_pci_init(dev, priv);
1373         if (err) {
1374                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1375                 goto clean_srcu;
1376         }
1377
1378         err = mlx5_health_init(dev);
1379         if (err) {
1380                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1381                 goto close_pci;
1382         }
1383
1384         mlx5_pagealloc_init(dev);
1385
1386         err = mlx5_load_one(dev, priv, true);
1387         if (err) {
1388                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1389                 goto clean_health;
1390         }
1391
1392         request_module_nowait(MLX5_IB_MOD);
1393
1394         err = devlink_register(devlink, &pdev->dev);
1395         if (err)
1396                 goto clean_load;
1397
1398         pci_save_state(pdev);
1399         return 0;
1400
1401 clean_load:
1402         mlx5_unload_one(dev, priv, true);
1403 clean_health:
1404         mlx5_pagealloc_cleanup(dev);
1405         mlx5_health_cleanup(dev);
1406 close_pci:
1407         mlx5_pci_close(dev, priv);
1408 clean_srcu:
1409 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1410         cleanup_srcu_struct(&priv->pfault_srcu);
1411 clean_dev:
1412 #endif
1413         devlink_free(devlink);
1414
1415         return err;
1416 }
1417
1418 static void remove_one(struct pci_dev *pdev)
1419 {
1420         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1421         struct devlink *devlink = priv_to_devlink(dev);
1422         struct mlx5_priv *priv = &dev->priv;
1423
1424         devlink_unregister(devlink);
1425         mlx5_unregister_device(dev);
1426
1427         if (mlx5_unload_one(dev, priv, true)) {
1428                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1429                 mlx5_health_cleanup(dev);
1430                 return;
1431         }
1432
1433         mlx5_pagealloc_cleanup(dev);
1434         mlx5_health_cleanup(dev);
1435         mlx5_pci_close(dev, priv);
1436 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1437         cleanup_srcu_struct(&priv->pfault_srcu);
1438 #endif
1439         devlink_free(devlink);
1440 }
1441
1442 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1443                                               pci_channel_state_t state)
1444 {
1445         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1446         struct mlx5_priv *priv = &dev->priv;
1447
1448         dev_info(&pdev->dev, "%s was called\n", __func__);
1449
1450         mlx5_enter_error_state(dev, false);
1451         mlx5_unload_one(dev, priv, false);
1452         /* In case of kernel call drain the health wq */
1453         if (state) {
1454                 mlx5_drain_health_wq(dev);
1455                 mlx5_pci_disable_device(dev);
1456         }
1457
1458         return state == pci_channel_io_perm_failure ?
1459                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1460 }
1461
1462 /* wait for the device to show vital signs by waiting
1463  * for the health counter to start counting.
1464  */
1465 static int wait_vital(struct pci_dev *pdev)
1466 {
1467         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1468         struct mlx5_core_health *health = &dev->priv.health;
1469         const int niter = 100;
1470         u32 last_count = 0;
1471         u32 count;
1472         int i;
1473
1474         for (i = 0; i < niter; i++) {
1475                 count = ioread32be(health->health_counter);
1476                 if (count && count != 0xffffffff) {
1477                         if (last_count && last_count != count) {
1478                                 dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1479                                 return 0;
1480                         }
1481                         last_count = count;
1482                 }
1483                 msleep(50);
1484         }
1485
1486         return -ETIMEDOUT;
1487 }
1488
1489 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1490 {
1491         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1492         int err;
1493
1494         dev_info(&pdev->dev, "%s was called\n", __func__);
1495
1496         err = mlx5_pci_enable_device(dev);
1497         if (err) {
1498                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1499                         , __func__, err);
1500                 return PCI_ERS_RESULT_DISCONNECT;
1501         }
1502
1503         pci_set_master(pdev);
1504         pci_restore_state(pdev);
1505         pci_save_state(pdev);
1506
1507         if (wait_vital(pdev)) {
1508                 dev_err(&pdev->dev, "%s: wait_vital timed out\n", __func__);
1509                 return PCI_ERS_RESULT_DISCONNECT;
1510         }
1511
1512         return PCI_ERS_RESULT_RECOVERED;
1513 }
1514
1515 static void mlx5_pci_resume(struct pci_dev *pdev)
1516 {
1517         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1518         struct mlx5_priv *priv = &dev->priv;
1519         int err;
1520
1521         dev_info(&pdev->dev, "%s was called\n", __func__);
1522
1523         err = mlx5_load_one(dev, priv, false);
1524         if (err)
1525                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1526                         , __func__, err);
1527         else
1528                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1529 }
1530
1531 static const struct pci_error_handlers mlx5_err_handler = {
1532         .error_detected = mlx5_pci_err_detected,
1533         .slot_reset     = mlx5_pci_slot_reset,
1534         .resume         = mlx5_pci_resume
1535 };
1536
1537 static int mlx5_try_fast_unload(struct mlx5_core_dev *dev)
1538 {
1539         int ret;
1540
1541         if (!MLX5_CAP_GEN(dev, force_teardown)) {
1542                 mlx5_core_dbg(dev, "force teardown is not supported in the firmware\n");
1543                 return -EOPNOTSUPP;
1544         }
1545
1546         if (dev->state == MLX5_DEVICE_STATE_INTERNAL_ERROR) {
1547                 mlx5_core_dbg(dev, "Device in internal error state, giving up\n");
1548                 return -EAGAIN;
1549         }
1550
1551         /* Panic tear down fw command will stop the PCI bus communication
1552          * with the HCA, so the health polll is no longer needed.
1553          */
1554         mlx5_drain_health_wq(dev);
1555         mlx5_stop_health_poll(dev);
1556
1557         ret = mlx5_cmd_force_teardown_hca(dev);
1558         if (ret) {
1559                 mlx5_core_dbg(dev, "Firmware couldn't do fast unload error: %d\n", ret);
1560                 mlx5_start_health_poll(dev);
1561                 return ret;
1562         }
1563
1564         mlx5_enter_error_state(dev, true);
1565
1566         return 0;
1567 }
1568
1569 static void shutdown(struct pci_dev *pdev)
1570 {
1571         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1572         struct mlx5_priv *priv = &dev->priv;
1573         int err;
1574
1575         dev_info(&pdev->dev, "Shutdown was called\n");
1576         err = mlx5_try_fast_unload(dev);
1577         if (err)
1578                 mlx5_unload_one(dev, priv, false);
1579         mlx5_pci_disable_device(dev);
1580 }
1581
1582 static const struct pci_device_id mlx5_core_pci_table[] = {
1583         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTIB) },
1584         { PCI_VDEVICE(MELLANOX, 0x1012), MLX5_PCI_DEV_IS_VF},   /* Connect-IB VF */
1585         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTX4) },
1586         { PCI_VDEVICE(MELLANOX, 0x1014), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4 VF */
1587         { PCI_VDEVICE(MELLANOX, PCI_DEVICE_ID_MELLANOX_CONNECTX4_LX) },
1588         { PCI_VDEVICE(MELLANOX, 0x1016), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4LX VF */
1589         { PCI_VDEVICE(MELLANOX, 0x1017) },                      /* ConnectX-5, PCIe 3.0 */
1590         { PCI_VDEVICE(MELLANOX, 0x1018), MLX5_PCI_DEV_IS_VF},   /* ConnectX-5 VF */
1591         { PCI_VDEVICE(MELLANOX, 0x1019) },                      /* ConnectX-5 Ex */
1592         { PCI_VDEVICE(MELLANOX, 0x101a), MLX5_PCI_DEV_IS_VF},   /* ConnectX-5 Ex VF */
1593         { PCI_VDEVICE(MELLANOX, 0x101b) },                      /* ConnectX-6 */
1594         { PCI_VDEVICE(MELLANOX, 0x101c), MLX5_PCI_DEV_IS_VF},   /* ConnectX-6 VF */
1595         { PCI_VDEVICE(MELLANOX, 0xa2d2) },                      /* BlueField integrated ConnectX-5 network controller */
1596         { PCI_VDEVICE(MELLANOX, 0xa2d3), MLX5_PCI_DEV_IS_VF},   /* BlueField integrated ConnectX-5 network controller VF */
1597         { 0, }
1598 };
1599
1600 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1601
1602 void mlx5_disable_device(struct mlx5_core_dev *dev)
1603 {
1604         mlx5_pci_err_detected(dev->pdev, 0);
1605 }
1606
1607 void mlx5_recover_device(struct mlx5_core_dev *dev)
1608 {
1609         mlx5_pci_disable_device(dev);
1610         if (mlx5_pci_slot_reset(dev->pdev) == PCI_ERS_RESULT_RECOVERED)
1611                 mlx5_pci_resume(dev->pdev);
1612 }
1613
1614 static struct pci_driver mlx5_core_driver = {
1615         .name           = DRIVER_NAME,
1616         .id_table       = mlx5_core_pci_table,
1617         .probe          = init_one,
1618         .remove         = remove_one,
1619         .shutdown       = shutdown,
1620         .err_handler    = &mlx5_err_handler,
1621         .sriov_configure   = mlx5_core_sriov_configure,
1622 };
1623
1624 static void mlx5_core_verify_params(void)
1625 {
1626         if (prof_sel >= ARRAY_SIZE(profile)) {
1627                 pr_warn("mlx5_core: WARNING: Invalid module parameter prof_sel %d, valid range 0-%zu, changing back to default(%d)\n",
1628                         prof_sel,
1629                         ARRAY_SIZE(profile) - 1,
1630                         MLX5_DEFAULT_PROF);
1631                 prof_sel = MLX5_DEFAULT_PROF;
1632         }
1633 }
1634
1635 static int __init init(void)
1636 {
1637         int err;
1638
1639         mlx5_core_verify_params();
1640         mlx5_register_debugfs();
1641
1642         err = pci_register_driver(&mlx5_core_driver);
1643         if (err)
1644                 goto err_debug;
1645
1646 #ifdef CONFIG_MLX5_CORE_EN
1647         mlx5e_init();
1648 #endif
1649
1650         return 0;
1651
1652 err_debug:
1653         mlx5_unregister_debugfs();
1654         return err;
1655 }
1656
1657 static void __exit cleanup(void)
1658 {
1659 #ifdef CONFIG_MLX5_CORE_EN
1660         mlx5e_cleanup();
1661 #endif
1662         pci_unregister_driver(&mlx5_core_driver);
1663         mlx5_unregister_debugfs();
1664 }
1665
1666 module_init(init);
1667 module_exit(cleanup);