drivers/net/ethernet/mellanox/mlx5/core/en_tx.c

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/tcp.h>
  34 #include <linux/if_vlan.h>
  35 #include "en.h"
  36
  37 #define MLX5E_SQ_NOPS_ROOM  MLX5_SEND_WQE_MAX_WQEBBS
  38 #define MLX5E_SQ_STOP_ROOM (MLX5_SEND_WQE_MAX_WQEBBS +\
  39                             MLX5E_SQ_NOPS_ROOM)
  40
  41 void mlx5e_send_nop(struct mlx5e_sq *sq, bool notify_hw)
  42 {
  43         struct mlx5_wq_cyc                *wq  = &sq->wq;
  44
  45         u16 pi = sq->pc & wq->sz_m1;
  46         struct mlx5e_tx_wqe              *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
  47
  48         struct mlx5_wqe_ctrl_seg         *cseg = &wqe->ctrl;
  49
  50         memset(cseg, 0, sizeof(*cseg));
  51
  52         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | MLX5_OPCODE_NOP);
  53         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | 0x01);
  54
  55         sq->pc++;
  56         sq->stats.nop++;
  57
  58         if (notify_hw) {
  59                 cseg->fm_ce_se = MLX5_WQE_CTRL_CQ_UPDATE;
  60                 mlx5e_tx_notify_hw(sq, &wqe->ctrl, 0);
  61         }
  62 }
  63
  64 static inline void mlx5e_tx_dma_unmap(struct device *pdev,
  65                                       struct mlx5e_sq_dma *dma)
  66 {
  67         switch (dma->type) {
  68         case MLX5E_DMA_MAP_SINGLE:
  69                 dma_unmap_single(pdev, dma->addr, dma->size, DMA_TO_DEVICE);
  70                 break;
  71         case MLX5E_DMA_MAP_PAGE:
  72                 dma_unmap_page(pdev, dma->addr, dma->size, DMA_TO_DEVICE);
  73                 break;
  74         default:
  75                 WARN_ONCE(true, "mlx5e_tx_dma_unmap unknown DMA type!\n");
  76         }
  77 }
  78
  79 static inline void mlx5e_dma_push(struct mlx5e_sq *sq,
  80                                   dma_addr_t addr,
  81                                   u32 size,
  82                                   enum mlx5e_dma_map_type map_type)
  83 {
  84         u32 i = sq->dma_fifo_pc & sq->dma_fifo_mask;
  85
  86         sq->db.txq.dma_fifo[i].addr = addr;
  87         sq->db.txq.dma_fifo[i].size = size;
  88         sq->db.txq.dma_fifo[i].type = map_type;
  89         sq->dma_fifo_pc++;
  90 }
  91
  92 static inline struct mlx5e_sq_dma *mlx5e_dma_get(struct mlx5e_sq *sq, u32 i)
  93 {
  94         return &sq->db.txq.dma_fifo[i & sq->dma_fifo_mask];
  95 }
  96
  97 static void mlx5e_dma_unmap_wqe_err(struct mlx5e_sq *sq, u8 num_dma)
  98 {
  99         int i;
 100
 101         for (i = 0; i < num_dma; i++) {
 102                 struct mlx5e_sq_dma *last_pushed_dma =
 103                         mlx5e_dma_get(sq, --sq->dma_fifo_pc);
 104
 105                 mlx5e_tx_dma_unmap(sq->pdev, last_pushed_dma);
 106         }
 107 }
 108
 109 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
 110                        void *accel_priv, select_queue_fallback_t fallback)
 111 {
 112         struct mlx5e_priv *priv = netdev_priv(dev);
 113         int channel_ix = fallback(dev, skb);
 114         int up = 0;
 115
 116         if (!netdev_get_num_tc(dev))
 117                 return channel_ix;
 118
 119         if (skb_vlan_tag_present(skb))
 120                 up = skb->vlan_tci >> VLAN_PRIO_SHIFT;
 121
 122         /* channel_ix can be larger than num_channels since
 123          * dev->num_real_tx_queues = num_channels * num_tc
 124          */
 125         if (channel_ix >= priv->params.num_channels)
 126                 channel_ix = reciprocal_scale(channel_ix,
 127                                               priv->params.num_channels);
 128
 129         return priv->channeltc_to_txq_map[channel_ix][up];
 130 }
 131
 132 static inline int mlx5e_skb_l2_header_offset(struct sk_buff *skb)
 133 {
 134 #define MLX5E_MIN_INLINE (ETH_HLEN + VLAN_HLEN)
 135
 136         return max(skb_network_offset(skb), MLX5E_MIN_INLINE);
 137 }
 138
 139 static inline int mlx5e_skb_l3_header_offset(struct sk_buff *skb)
 140 {
 141         struct flow_keys keys;
 142
 143         if (skb_transport_header_was_set(skb))
 144                 return skb_transport_offset(skb);
 145         else if (skb_flow_dissect_flow_keys(skb, &keys, 0))
 146                 return keys.control.thoff;
 147         else
 148                 return mlx5e_skb_l2_header_offset(skb);
 149 }
 150
 151 static inline unsigned int mlx5e_calc_min_inline(enum mlx5_inline_modes mode,
 152                                                  struct sk_buff *skb)
 153 {
 154         int hlen;
 155
 156         switch (mode) {
 157         case MLX5_INLINE_MODE_TCP_UDP:
 158                 hlen = eth_get_headlen(skb->data, skb_headlen(skb));
 159                 if (hlen == ETH_HLEN && !skb_vlan_tag_present(skb))
 160                         hlen += VLAN_HLEN;
 161                 return hlen;
 162         case MLX5_INLINE_MODE_IP:
 163                 /* When transport header is set to zero, it means no transport
 164                  * header. When transport header is set to 0xff's, it means
 165                  * transport header wasn't set.
 166                  */
 167                 if (skb_transport_offset(skb))
 168                         return mlx5e_skb_l3_header_offset(skb);
 169                 /* fall through */
 170         case MLX5_INLINE_MODE_L2:
 171         default:
 172                 return mlx5e_skb_l2_header_offset(skb);
 173         }
 174 }
 175
 176 static inline u16 mlx5e_get_inline_hdr_size(struct mlx5e_sq *sq,
 177                                             struct sk_buff *skb, bool bf)
 178 {
 179         /* Some NIC TX decisions, e.g loopback, are based on the packet
 180          * headers and occur before the data gather.
 181          * Therefore these headers must be copied into the WQE
 182          */
 183         if (bf) {
 184                 u16 ihs = skb_headlen(skb);
 185
 186                 if (skb_vlan_tag_present(skb))
 187                         ihs += VLAN_HLEN;
 188
 189                 if (ihs <= sq->max_inline)
 190                         return skb_headlen(skb);
 191         }
 192         return mlx5e_calc_min_inline(sq->min_inline_mode, skb);
 193 }
 194
 195 static inline void mlx5e_tx_skb_pull_inline(unsigned char **skb_data,
 196                                             unsigned int *skb_len,
 197                                             unsigned int len)
 198 {
 199         *skb_len -= len;
 200         *skb_data += len;
 201 }
 202
 203 static inline void mlx5e_insert_vlan(void *start, struct sk_buff *skb, u16 ihs,
 204                                      unsigned char **skb_data,
 205                                      unsigned int *skb_len)
 206 {
 207         struct vlan_ethhdr *vhdr = (struct vlan_ethhdr *)start;
 208         int cpy1_sz = 2 * ETH_ALEN;
 209         int cpy2_sz = ihs - cpy1_sz;
 210
 211         memcpy(vhdr, *skb_data, cpy1_sz);
 212         mlx5e_tx_skb_pull_inline(skb_data, skb_len, cpy1_sz);
 213         vhdr->h_vlan_proto = skb->vlan_proto;
 214         vhdr->h_vlan_TCI = cpu_to_be16(skb_vlan_tag_get(skb));
 215         memcpy(&vhdr->h_vlan_encapsulated_proto, *skb_data, cpy2_sz);
 216         mlx5e_tx_skb_pull_inline(skb_data, skb_len, cpy2_sz);
 217 }
 218
 219 static netdev_tx_t mlx5e_sq_xmit(struct mlx5e_sq *sq, struct sk_buff *skb)
 220 {
 221         struct mlx5_wq_cyc       *wq   = &sq->wq;
 222
 223         u16 pi = sq->pc & wq->sz_m1;
 224         struct mlx5e_tx_wqe      *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
 225         struct mlx5e_tx_wqe_info *wi   = &sq->db.txq.wqe_info[pi];
 226
 227         struct mlx5_wqe_ctrl_seg *cseg = &wqe->ctrl;
 228         struct mlx5_wqe_eth_seg  *eseg = &wqe->eth;
 229         struct mlx5_wqe_data_seg *dseg;
 230
 231         unsigned char *skb_data = skb->data;
 232         unsigned int skb_len = skb->len;
 233         u8  opcode = MLX5_OPCODE_SEND;
 234         dma_addr_t dma_addr = 0;
 235         unsigned int num_bytes;
 236         bool bf = false;
 237         u16 headlen;
 238         u16 ds_cnt;
 239         u16 ihs;
 240         int i;
 241
 242         memset(wqe, 0, sizeof(*wqe));
 243
 244         if (likely(skb->ip_summed == CHECKSUM_PARTIAL)) {
 245                 eseg->cs_flags = MLX5_ETH_WQE_L3_CSUM;
 246                 if (skb->encapsulation) {
 247                         eseg->cs_flags |= MLX5_ETH_WQE_L3_INNER_CSUM |
 248                                           MLX5_ETH_WQE_L4_INNER_CSUM;
 249                         sq->stats.csum_partial_inner++;
 250                 } else {
 251                         eseg->cs_flags |= MLX5_ETH_WQE_L4_CSUM;
 252                 }
 253         } else
 254                 sq->stats.csum_none++;
 255
 256         if (sq->cc != sq->prev_cc) {
 257                 sq->prev_cc = sq->cc;
 258                 sq->bf_budget = (sq->cc == sq->pc) ? MLX5E_SQ_BF_BUDGET : 0;
 259         }
 260
 261         if (skb_is_gso(skb)) {
 262                 eseg->mss    = cpu_to_be16(skb_shinfo(skb)->gso_size);
 263                 opcode       = MLX5_OPCODE_LSO;
 264
 265                 if (skb->encapsulation) {
 266                         ihs = skb_inner_transport_offset(skb) + inner_tcp_hdrlen(skb);
 267                         sq->stats.tso_inner_packets++;
 268                         sq->stats.tso_inner_bytes += skb->len - ihs;
 269                 } else {
 270                         ihs = skb_transport_offset(skb) + tcp_hdrlen(skb);
 271                         sq->stats.tso_packets++;
 272                         sq->stats.tso_bytes += skb->len - ihs;
 273                 }
 274
 275                 num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
 276         } else {
 277                 bf = sq->bf_budget &&
 278                      !skb->xmit_more &&
 279                      !skb_shinfo(skb)->nr_frags;
 280                 ihs = mlx5e_get_inline_hdr_size(sq, skb, bf);
 281                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 282         }
 283
 284         wi->num_bytes = num_bytes;
 285
 286         if (skb_vlan_tag_present(skb)) {
 287                 mlx5e_insert_vlan(eseg->inline_hdr_start, skb, ihs, &skb_data,
 288                                   &skb_len);
 289                 ihs += VLAN_HLEN;
 290         } else {
 291                 memcpy(eseg->inline_hdr_start, skb_data, ihs);
 292                 mlx5e_tx_skb_pull_inline(&skb_data, &skb_len, ihs);
 293         }
 294
 295         eseg->inline_hdr_sz = cpu_to_be16(ihs);
 296
 297         ds_cnt  = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 298         ds_cnt += DIV_ROUND_UP(ihs - sizeof(eseg->inline_hdr_start),
 299                                MLX5_SEND_WQE_DS);
 300         dseg    = (struct mlx5_wqe_data_seg *)cseg + ds_cnt;
 301
 302         wi->num_dma = 0;
 303
 304         headlen = skb_len - skb->data_len;
 305         if (headlen) {
 306                 dma_addr = dma_map_single(sq->pdev, skb_data, headlen,
 307                                           DMA_TO_DEVICE);
 308                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 309                         goto dma_unmap_wqe_err;
 310
 311                 dseg->addr       = cpu_to_be64(dma_addr);
 312                 dseg->lkey       = sq->mkey_be;
 313                 dseg->byte_count = cpu_to_be32(headlen);
 314
 315                 mlx5e_dma_push(sq, dma_addr, headlen, MLX5E_DMA_MAP_SINGLE);
 316                 wi->num_dma++;
 317
 318                 dseg++;
 319         }
 320
 321         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 322                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 323                 int fsz = skb_frag_size(frag);
 324
 325                 dma_addr = skb_frag_dma_map(sq->pdev, frag, 0, fsz,
 326                                             DMA_TO_DEVICE);
 327                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 328                         goto dma_unmap_wqe_err;
 329
 330                 dseg->addr       = cpu_to_be64(dma_addr);
 331                 dseg->lkey       = sq->mkey_be;
 332                 dseg->byte_count = cpu_to_be32(fsz);
 333
 334                 mlx5e_dma_push(sq, dma_addr, fsz, MLX5E_DMA_MAP_PAGE);
 335                 wi->num_dma++;
 336
 337                 dseg++;
 338         }
 339
 340         ds_cnt += wi->num_dma;
 341
 342         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | opcode);
 343         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | ds_cnt);
 344
 345         sq->db.txq.skb[pi] = skb;
 346
 347         wi->num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
 348         sq->pc += wi->num_wqebbs;
 349
 350         netdev_tx_sent_queue(sq->txq, wi->num_bytes);
 351
 352         if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP))
 353                 skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 354
 355         if (unlikely(!mlx5e_sq_has_room_for(sq, MLX5E_SQ_STOP_ROOM))) {
 356                 netif_tx_stop_queue(sq->txq);
 357                 sq->stats.stopped++;
 358         }
 359
 360         sq->stats.xmit_more += skb->xmit_more;
 361         if (!skb->xmit_more || netif_xmit_stopped(sq->txq)) {
 362                 int bf_sz = 0;
 363
 364                 if (bf && test_bit(MLX5E_SQ_STATE_BF_ENABLE, &sq->state))
 365                         bf_sz = wi->num_wqebbs << 3;
 366
 367                 cseg->fm_ce_se = MLX5_WQE_CTRL_CQ_UPDATE;
 368                 mlx5e_tx_notify_hw(sq, &wqe->ctrl, bf_sz);
 369         }
 370
 371         /* fill sq edge with nops to avoid wqe wrap around */
 372         while ((pi = (sq->pc & wq->sz_m1)) > sq->edge) {
 373                 sq->db.txq.skb[pi] = NULL;
 374                 mlx5e_send_nop(sq, false);
 375         }
 376
 377         if (bf)
 378                 sq->bf_budget--;
 379
 380         sq->stats.packets++;
 381         sq->stats.bytes += num_bytes;
 382         return NETDEV_TX_OK;
 383
 384 dma_unmap_wqe_err:
 385         sq->stats.dropped++;
 386         mlx5e_dma_unmap_wqe_err(sq, wi->num_dma);
 387
 388         dev_kfree_skb_any(skb);
 389
 390         return NETDEV_TX_OK;
 391 }
 392
 393 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev)
 394 {
 395         struct mlx5e_priv *priv = netdev_priv(dev);
 396         struct mlx5e_sq *sq = priv->txq_to_sq_map[skb_get_queue_mapping(skb)];
 397
 398         return mlx5e_sq_xmit(sq, skb);
 399 }
 400
 401 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget)
 402 {
 403         struct mlx5e_sq *sq;
 404         u32 dma_fifo_cc;
 405         u32 nbytes;
 406         u16 npkts;
 407         u16 sqcc;
 408         int i;
 409
 410         sq = container_of(cq, struct mlx5e_sq, cq);
 411
 412         if (unlikely(!test_bit(MLX5E_SQ_STATE_ENABLED, &sq->state)))
 413                 return false;
 414
 415         npkts = 0;
 416         nbytes = 0;
 417
 418         /* sq->cc must be updated only after mlx5_cqwq_update_db_record(),
 419          * otherwise a cq overrun may occur
 420          */
 421         sqcc = sq->cc;
 422
 423         /* avoid dirtying sq cache line every cqe */
 424         dma_fifo_cc = sq->dma_fifo_cc;
 425
 426         for (i = 0; i < MLX5E_TX_CQ_POLL_BUDGET; i++) {
 427                 struct mlx5_cqe64 *cqe;
 428                 u16 wqe_counter;
 429                 bool last_wqe;
 430
 431                 cqe = mlx5e_get_cqe(cq);
 432                 if (!cqe)
 433                         break;
 434
 435                 mlx5_cqwq_pop(&cq->wq);
 436
 437                 wqe_counter = be16_to_cpu(cqe->wqe_counter);
 438
 439                 do {
 440                         struct mlx5e_tx_wqe_info *wi;
 441                         struct sk_buff *skb;
 442                         u16 ci;
 443                         int j;
 444
 445                         last_wqe = (sqcc == wqe_counter);
 446
 447                         ci = sqcc & sq->wq.sz_m1;
 448                         skb = sq->db.txq.skb[ci];
 449                         wi = &sq->db.txq.wqe_info[ci];
 450
 451                         if (unlikely(!skb)) { /* nop */
 452                                 sqcc++;
 453                                 continue;
 454                         }
 455
 456                         if (unlikely(skb_shinfo(skb)->tx_flags &
 457                                      SKBTX_HW_TSTAMP)) {
 458                                 struct skb_shared_hwtstamps hwts = {};
 459
 460                                 mlx5e_fill_hwstamp(sq->tstamp,
 461                                                    get_cqe_ts(cqe), &hwts);
 462                                 skb_tstamp_tx(skb, &hwts);
 463                         }
 464
 465                         for (j = 0; j < wi->num_dma; j++) {
 466                                 struct mlx5e_sq_dma *dma =
 467                                         mlx5e_dma_get(sq, dma_fifo_cc++);
 468
 469                                 mlx5e_tx_dma_unmap(sq->pdev, dma);
 470                         }
 471
 472                         npkts++;
 473                         nbytes += wi->num_bytes;
 474                         sqcc += wi->num_wqebbs;
 475                         napi_consume_skb(skb, napi_budget);
 476                 } while (!last_wqe);
 477         }
 478
 479         mlx5_cqwq_update_db_record(&cq->wq);
 480
 481         /* ensure cq space is freed before enabling more cqes */
 482         wmb();
 483
 484         sq->dma_fifo_cc = dma_fifo_cc;
 485         sq->cc = sqcc;
 486
 487         netdev_tx_completed_queue(sq->txq, npkts, nbytes);
 488
 489         if (netif_tx_queue_stopped(sq->txq) &&
 490             mlx5e_sq_has_room_for(sq, MLX5E_SQ_STOP_ROOM)) {
 491                 netif_tx_wake_queue(sq->txq);
 492                 sq->stats.wake++;
 493         }
 494
 495         return (i == MLX5E_TX_CQ_POLL_BUDGET);
 496 }
 497
 498 static void mlx5e_free_txq_sq_descs(struct mlx5e_sq *sq)
 499 {
 500         struct mlx5e_tx_wqe_info *wi;
 501         struct sk_buff *skb;
 502         u16 ci;
 503         int i;
 504
 505         while (sq->cc != sq->pc) {
 506                 ci = sq->cc & sq->wq.sz_m1;
 507                 skb = sq->db.txq.skb[ci];
 508                 wi = &sq->db.txq.wqe_info[ci];
 509
 510                 if (!skb) { /* nop */
 511                         sq->cc++;
 512                         continue;
 513                 }
 514
 515                 for (i = 0; i < wi->num_dma; i++) {
 516                         struct mlx5e_sq_dma *dma =
 517                                 mlx5e_dma_get(sq, sq->dma_fifo_cc++);
 518
 519                         mlx5e_tx_dma_unmap(sq->pdev, dma);
 520                 }
 521
 522                 dev_kfree_skb_any(skb);
 523                 sq->cc += wi->num_wqebbs;
 524         }
 525 }
 526
 527 static void mlx5e_free_xdp_sq_descs(struct mlx5e_sq *sq)
 528 {
 529         struct mlx5e_sq_wqe_info *wi;
 530         struct mlx5e_dma_info *di;
 531         u16 ci;
 532
 533         while (sq->cc != sq->pc) {
 534                 ci = sq->cc & sq->wq.sz_m1;
 535                 di = &sq->db.xdp.di[ci];
 536                 wi = &sq->db.xdp.wqe_info[ci];
 537
 538                 if (wi->opcode == MLX5_OPCODE_NOP) {
 539                         sq->cc++;
 540                         continue;
 541                 }
 542
 543                 sq->cc += wi->num_wqebbs;
 544
 545                 mlx5e_page_release(&sq->channel->rq, di, false);
 546         }
 547 }
 548
 549 void mlx5e_free_sq_descs(struct mlx5e_sq *sq)
 550 {
 551         switch (sq->type) {
 552         case MLX5E_SQ_TXQ:
 553                 mlx5e_free_txq_sq_descs(sq);
 554                 break;
 555         case MLX5E_SQ_XDP:
 556                 mlx5e_free_xdp_sq_descs(sq);
 557                 break;
 558         }
 559 }