net/mlx5e: Remove MLX5E_TEST_BIT macro
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mellanox / mlx5 / core / en_tx.c
1 /*
2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #include <linux/tcp.h>
34 #include <linux/if_vlan.h>
35 #include <net/dsfield.h>
36 #include "en.h"
37 #include "ipoib/ipoib.h"
38 #include "en_accel/en_accel.h"
39 #include "lib/clock.h"
40
41 #define MLX5E_SQ_NOPS_ROOM  MLX5_SEND_WQE_MAX_WQEBBS
42
43 #ifndef CONFIG_MLX5_EN_TLS
44 #define MLX5E_SQ_STOP_ROOM (MLX5_SEND_WQE_MAX_WQEBBS +\
45                             MLX5E_SQ_NOPS_ROOM)
46 #else
47 /* TLS offload requires MLX5E_SQ_STOP_ROOM to have
48  * enough room for a resync SKB, a normal SKB and a NOP
49  */
50 #define MLX5E_SQ_STOP_ROOM (2 * MLX5_SEND_WQE_MAX_WQEBBS +\
51                             MLX5E_SQ_NOPS_ROOM)
52 #endif
53
54 static inline void mlx5e_tx_dma_unmap(struct device *pdev,
55                                       struct mlx5e_sq_dma *dma)
56 {
57         switch (dma->type) {
58         case MLX5E_DMA_MAP_SINGLE:
59                 dma_unmap_single(pdev, dma->addr, dma->size, DMA_TO_DEVICE);
60                 break;
61         case MLX5E_DMA_MAP_PAGE:
62                 dma_unmap_page(pdev, dma->addr, dma->size, DMA_TO_DEVICE);
63                 break;
64         default:
65                 WARN_ONCE(true, "mlx5e_tx_dma_unmap unknown DMA type!\n");
66         }
67 }
68
69 static inline void mlx5e_dma_push(struct mlx5e_txqsq *sq,
70                                   dma_addr_t addr,
71                                   u32 size,
72                                   enum mlx5e_dma_map_type map_type)
73 {
74         u32 i = sq->dma_fifo_pc & sq->dma_fifo_mask;
75
76         sq->db.dma_fifo[i].addr = addr;
77         sq->db.dma_fifo[i].size = size;
78         sq->db.dma_fifo[i].type = map_type;
79         sq->dma_fifo_pc++;
80 }
81
82 static inline struct mlx5e_sq_dma *mlx5e_dma_get(struct mlx5e_txqsq *sq, u32 i)
83 {
84         return &sq->db.dma_fifo[i & sq->dma_fifo_mask];
85 }
86
87 static void mlx5e_dma_unmap_wqe_err(struct mlx5e_txqsq *sq, u8 num_dma)
88 {
89         int i;
90
91         for (i = 0; i < num_dma; i++) {
92                 struct mlx5e_sq_dma *last_pushed_dma =
93                         mlx5e_dma_get(sq, --sq->dma_fifo_pc);
94
95                 mlx5e_tx_dma_unmap(sq->pdev, last_pushed_dma);
96         }
97 }
98
99 #ifdef CONFIG_MLX5_CORE_EN_DCB
100 static inline int mlx5e_get_dscp_up(struct mlx5e_priv *priv, struct sk_buff *skb)
101 {
102         int dscp_cp = 0;
103
104         if (skb->protocol == htons(ETH_P_IP))
105                 dscp_cp = ipv4_get_dsfield(ip_hdr(skb)) >> 2;
106         else if (skb->protocol == htons(ETH_P_IPV6))
107                 dscp_cp = ipv6_get_dsfield(ipv6_hdr(skb)) >> 2;
108
109         return priv->dcbx_dp.dscp2prio[dscp_cp];
110 }
111 #endif
112
113 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
114                        void *accel_priv, select_queue_fallback_t fallback)
115 {
116         struct mlx5e_priv *priv = netdev_priv(dev);
117         int channel_ix = fallback(dev, skb);
118         u16 num_channels;
119         int up = 0;
120
121         if (!netdev_get_num_tc(dev))
122                 return channel_ix;
123
124 #ifdef CONFIG_MLX5_CORE_EN_DCB
125         if (priv->dcbx_dp.trust_state == MLX5_QPTS_TRUST_DSCP)
126                 up = mlx5e_get_dscp_up(priv, skb);
127         else
128 #endif
129                 if (skb_vlan_tag_present(skb))
130                         up = skb->vlan_tci >> VLAN_PRIO_SHIFT;
131
132         /* channel_ix can be larger than num_channels since
133          * dev->num_real_tx_queues = num_channels * num_tc
134          */
135         num_channels = priv->channels.params.num_channels;
136         if (channel_ix >= num_channels)
137                 channel_ix = reciprocal_scale(channel_ix, num_channels);
138
139         return priv->channel_tc2txq[channel_ix][up];
140 }
141
142 static inline int mlx5e_skb_l2_header_offset(struct sk_buff *skb)
143 {
144 #define MLX5E_MIN_INLINE (ETH_HLEN + VLAN_HLEN)
145
146         return max(skb_network_offset(skb), MLX5E_MIN_INLINE);
147 }
148
149 static inline int mlx5e_skb_l3_header_offset(struct sk_buff *skb)
150 {
151         struct flow_keys keys;
152
153         if (skb_transport_header_was_set(skb))
154                 return skb_transport_offset(skb);
155         else if (skb_flow_dissect_flow_keys(skb, &keys, 0))
156                 return keys.control.thoff;
157         else
158                 return mlx5e_skb_l2_header_offset(skb);
159 }
160
161 static inline u16 mlx5e_calc_min_inline(enum mlx5_inline_modes mode,
162                                         struct sk_buff *skb)
163 {
164         u16 hlen;
165
166         switch (mode) {
167         case MLX5_INLINE_MODE_NONE:
168                 return 0;
169         case MLX5_INLINE_MODE_TCP_UDP:
170                 hlen = eth_get_headlen(skb->data, skb_headlen(skb));
171                 if (hlen == ETH_HLEN && !skb_vlan_tag_present(skb))
172                         hlen += VLAN_HLEN;
173                 break;
174         case MLX5_INLINE_MODE_IP:
175                 /* When transport header is set to zero, it means no transport
176                  * header. When transport header is set to 0xff's, it means
177                  * transport header wasn't set.
178                  */
179                 if (skb_transport_offset(skb)) {
180                         hlen = mlx5e_skb_l3_header_offset(skb);
181                         break;
182                 }
183                 /* fall through */
184         case MLX5_INLINE_MODE_L2:
185         default:
186                 hlen = mlx5e_skb_l2_header_offset(skb);
187         }
188         return min_t(u16, hlen, skb_headlen(skb));
189 }
190
191 static inline void mlx5e_tx_skb_pull_inline(unsigned char **skb_data,
192                                             unsigned int *skb_len,
193                                             unsigned int len)
194 {
195         *skb_len -= len;
196         *skb_data += len;
197 }
198
199 static inline void mlx5e_insert_vlan(void *start, struct sk_buff *skb, u16 ihs,
200                                      unsigned char **skb_data,
201                                      unsigned int *skb_len)
202 {
203         struct vlan_ethhdr *vhdr = (struct vlan_ethhdr *)start;
204         int cpy1_sz = 2 * ETH_ALEN;
205         int cpy2_sz = ihs - cpy1_sz;
206
207         memcpy(vhdr, *skb_data, cpy1_sz);
208         mlx5e_tx_skb_pull_inline(skb_data, skb_len, cpy1_sz);
209         vhdr->h_vlan_proto = skb->vlan_proto;
210         vhdr->h_vlan_TCI = cpu_to_be16(skb_vlan_tag_get(skb));
211         memcpy(&vhdr->h_vlan_encapsulated_proto, *skb_data, cpy2_sz);
212         mlx5e_tx_skb_pull_inline(skb_data, skb_len, cpy2_sz);
213 }
214
215 static inline void
216 mlx5e_txwqe_build_eseg_csum(struct mlx5e_txqsq *sq, struct sk_buff *skb, struct mlx5_wqe_eth_seg *eseg)
217 {
218         if (likely(skb->ip_summed == CHECKSUM_PARTIAL)) {
219                 eseg->cs_flags = MLX5_ETH_WQE_L3_CSUM;
220                 if (skb->encapsulation) {
221                         eseg->cs_flags |= MLX5_ETH_WQE_L3_INNER_CSUM |
222                                           MLX5_ETH_WQE_L4_INNER_CSUM;
223                         sq->stats.csum_partial_inner++;
224                 } else {
225                         eseg->cs_flags |= MLX5_ETH_WQE_L4_CSUM;
226                         sq->stats.csum_partial++;
227                 }
228         } else
229                 sq->stats.csum_none++;
230 }
231
232 static inline u16
233 mlx5e_txwqe_build_eseg_gso(struct mlx5e_txqsq *sq, struct sk_buff *skb,
234                            struct mlx5_wqe_eth_seg *eseg, unsigned int *num_bytes)
235 {
236         u16 ihs;
237
238         eseg->mss    = cpu_to_be16(skb_shinfo(skb)->gso_size);
239
240         if (skb->encapsulation) {
241                 ihs = skb_inner_transport_offset(skb) + inner_tcp_hdrlen(skb);
242                 sq->stats.tso_inner_packets++;
243                 sq->stats.tso_inner_bytes += skb->len - ihs;
244         } else {
245                 ihs = skb_transport_offset(skb) + tcp_hdrlen(skb);
246                 sq->stats.tso_packets++;
247                 sq->stats.tso_bytes += skb->len - ihs;
248         }
249
250         *num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
251         return ihs;
252 }
253
254 static inline int
255 mlx5e_txwqe_build_dsegs(struct mlx5e_txqsq *sq, struct sk_buff *skb,
256                         unsigned char *skb_data, u16 headlen,
257                         struct mlx5_wqe_data_seg *dseg)
258 {
259         dma_addr_t dma_addr = 0;
260         u8 num_dma          = 0;
261         int i;
262
263         if (headlen) {
264                 dma_addr = dma_map_single(sq->pdev, skb_data, headlen,
265                                           DMA_TO_DEVICE);
266                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
267                         goto dma_unmap_wqe_err;
268
269                 dseg->addr       = cpu_to_be64(dma_addr);
270                 dseg->lkey       = sq->mkey_be;
271                 dseg->byte_count = cpu_to_be32(headlen);
272
273                 mlx5e_dma_push(sq, dma_addr, headlen, MLX5E_DMA_MAP_SINGLE);
274                 num_dma++;
275                 dseg++;
276         }
277
278         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
279                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
280                 int fsz = skb_frag_size(frag);
281
282                 dma_addr = skb_frag_dma_map(sq->pdev, frag, 0, fsz,
283                                             DMA_TO_DEVICE);
284                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
285                         goto dma_unmap_wqe_err;
286
287                 dseg->addr       = cpu_to_be64(dma_addr);
288                 dseg->lkey       = sq->mkey_be;
289                 dseg->byte_count = cpu_to_be32(fsz);
290
291                 mlx5e_dma_push(sq, dma_addr, fsz, MLX5E_DMA_MAP_PAGE);
292                 num_dma++;
293                 dseg++;
294         }
295
296         return num_dma;
297
298 dma_unmap_wqe_err:
299         mlx5e_dma_unmap_wqe_err(sq, num_dma);
300         return -ENOMEM;
301 }
302
303 static inline void
304 mlx5e_txwqe_complete(struct mlx5e_txqsq *sq, struct sk_buff *skb,
305                      u8 opcode, u16 ds_cnt, u32 num_bytes, u8 num_dma,
306                      struct mlx5e_tx_wqe_info *wi, struct mlx5_wqe_ctrl_seg *cseg)
307 {
308         struct mlx5_wq_cyc *wq = &sq->wq;
309         u16 pi;
310
311         wi->num_bytes = num_bytes;
312         wi->num_dma = num_dma;
313         wi->num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
314         wi->skb = skb;
315
316         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | opcode);
317         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | ds_cnt);
318
319         netdev_tx_sent_queue(sq->txq, num_bytes);
320
321         if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP))
322                 skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
323
324         sq->pc += wi->num_wqebbs;
325         if (unlikely(!mlx5e_wqc_has_room_for(wq, sq->cc, sq->pc, MLX5E_SQ_STOP_ROOM))) {
326                 netif_tx_stop_queue(sq->txq);
327                 sq->stats.stopped++;
328         }
329
330         if (!skb->xmit_more || netif_xmit_stopped(sq->txq))
331                 mlx5e_notify_hw(wq, sq->pc, sq->uar_map, cseg);
332
333         /* fill sq edge with nops to avoid wqe wrap around */
334         while ((pi = (sq->pc & wq->sz_m1)) > sq->edge) {
335                 sq->db.wqe_info[pi].skb = NULL;
336                 mlx5e_post_nop(wq, sq->sqn, &sq->pc);
337                 sq->stats.nop++;
338         }
339 }
340
341 netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
342                           struct mlx5e_tx_wqe *wqe, u16 pi)
343 {
344         struct mlx5e_tx_wqe_info *wi   = &sq->db.wqe_info[pi];
345
346         struct mlx5_wqe_ctrl_seg *cseg = &wqe->ctrl;
347         struct mlx5_wqe_eth_seg  *eseg = &wqe->eth;
348
349         unsigned char *skb_data = skb->data;
350         unsigned int skb_len = skb->len;
351         u8  opcode = MLX5_OPCODE_SEND;
352         unsigned int num_bytes;
353         int num_dma;
354         u16 headlen;
355         u16 ds_cnt;
356         u16 ihs;
357
358         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
359
360         if (skb_is_gso(skb)) {
361                 opcode = MLX5_OPCODE_LSO;
362                 ihs = mlx5e_txwqe_build_eseg_gso(sq, skb, eseg, &num_bytes);
363                 sq->stats.packets += skb_shinfo(skb)->gso_segs;
364         } else {
365                 ihs = mlx5e_calc_min_inline(sq->min_inline_mode, skb);
366                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
367                 sq->stats.packets++;
368         }
369         sq->stats.bytes += num_bytes;
370         sq->stats.xmit_more += skb->xmit_more;
371
372         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
373         if (ihs) {
374                 if (skb_vlan_tag_present(skb)) {
375                         mlx5e_insert_vlan(eseg->inline_hdr.start, skb, ihs, &skb_data, &skb_len);
376                         ihs += VLAN_HLEN;
377                         sq->stats.added_vlan_packets++;
378                 } else {
379                         memcpy(eseg->inline_hdr.start, skb_data, ihs);
380                         mlx5e_tx_skb_pull_inline(&skb_data, &skb_len, ihs);
381                 }
382                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
383                 ds_cnt += DIV_ROUND_UP(ihs - sizeof(eseg->inline_hdr.start), MLX5_SEND_WQE_DS);
384         } else if (skb_vlan_tag_present(skb)) {
385                 eseg->insert.type = cpu_to_be16(MLX5_ETH_WQE_INSERT_VLAN);
386                 if (skb->vlan_proto == cpu_to_be16(ETH_P_8021AD))
387                         eseg->insert.type |= cpu_to_be16(MLX5_ETH_WQE_SVLAN);
388                 eseg->insert.vlan_tci = cpu_to_be16(skb_vlan_tag_get(skb));
389                 sq->stats.added_vlan_packets++;
390         }
391
392         headlen = skb_len - skb->data_len;
393         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb_data, headlen,
394                                           (struct mlx5_wqe_data_seg *)cseg + ds_cnt);
395         if (unlikely(num_dma < 0))
396                 goto err_drop;
397
398         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt + num_dma,
399                              num_bytes, num_dma, wi, cseg);
400
401         return NETDEV_TX_OK;
402
403 err_drop:
404         sq->stats.dropped++;
405         dev_kfree_skb_any(skb);
406
407         return NETDEV_TX_OK;
408 }
409
410 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev)
411 {
412         struct mlx5e_priv *priv = netdev_priv(dev);
413         struct mlx5e_tx_wqe *wqe;
414         struct mlx5e_txqsq *sq;
415         u16 pi;
416
417         sq = priv->txq2sq[skb_get_queue_mapping(skb)];
418         mlx5e_sq_fetch_wqe(sq, &wqe, &pi);
419
420 #ifdef CONFIG_MLX5_ACCEL
421         /* might send skbs and update wqe and pi */
422         skb = mlx5e_accel_handle_tx(skb, sq, dev, &wqe, &pi);
423         if (unlikely(!skb))
424                 return NETDEV_TX_OK;
425 #endif
426         return mlx5e_sq_xmit(sq, skb, wqe, pi);
427 }
428
429 static void mlx5e_dump_error_cqe(struct mlx5e_txqsq *sq,
430                                  struct mlx5_err_cqe *err_cqe)
431 {
432         u32 ci = mlx5_cqwq_get_ci(&sq->cq.wq);
433
434         netdev_err(sq->channel->netdev,
435                    "Error cqe on cqn 0x%x, ci 0x%x, sqn 0x%x, syndrome 0x%x, vendor syndrome 0x%x\n",
436                    sq->cq.mcq.cqn, ci, sq->sqn, err_cqe->syndrome,
437                    err_cqe->vendor_err_synd);
438         mlx5_dump_err_cqe(sq->cq.mdev, err_cqe);
439 }
440
441 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget)
442 {
443         struct mlx5e_txqsq *sq;
444         struct mlx5_cqe64 *cqe;
445         u32 dma_fifo_cc;
446         u32 nbytes;
447         u16 npkts;
448         u16 sqcc;
449         int i;
450
451         sq = container_of(cq, struct mlx5e_txqsq, cq);
452
453         if (unlikely(!test_bit(MLX5E_SQ_STATE_ENABLED, &sq->state)))
454                 return false;
455
456         cqe = mlx5_cqwq_get_cqe(&cq->wq);
457         if (!cqe)
458                 return false;
459
460         npkts = 0;
461         nbytes = 0;
462
463         /* sq->cc must be updated only after mlx5_cqwq_update_db_record(),
464          * otherwise a cq overrun may occur
465          */
466         sqcc = sq->cc;
467
468         /* avoid dirtying sq cache line every cqe */
469         dma_fifo_cc = sq->dma_fifo_cc;
470
471         i = 0;
472         do {
473                 u16 wqe_counter;
474                 bool last_wqe;
475
476                 mlx5_cqwq_pop(&cq->wq);
477
478                 wqe_counter = be16_to_cpu(cqe->wqe_counter);
479
480                 if (unlikely(cqe->op_own >> 4 == MLX5_CQE_REQ_ERR)) {
481                         if (!test_and_set_bit(MLX5E_SQ_STATE_RECOVERING,
482                                               &sq->state)) {
483                                 mlx5e_dump_error_cqe(sq,
484                                                      (struct mlx5_err_cqe *)cqe);
485                                 queue_work(cq->channel->priv->wq,
486                                            &sq->recover.recover_work);
487                         }
488                         sq->stats.cqe_err++;
489                 }
490
491                 do {
492                         struct mlx5e_tx_wqe_info *wi;
493                         struct sk_buff *skb;
494                         u16 ci;
495                         int j;
496
497                         last_wqe = (sqcc == wqe_counter);
498
499                         ci = sqcc & sq->wq.sz_m1;
500                         wi = &sq->db.wqe_info[ci];
501                         skb = wi->skb;
502
503                         if (unlikely(!skb)) { /* nop */
504                                 sqcc++;
505                                 continue;
506                         }
507
508                         if (unlikely(skb_shinfo(skb)->tx_flags &
509                                      SKBTX_HW_TSTAMP)) {
510                                 struct skb_shared_hwtstamps hwts = {};
511
512                                 hwts.hwtstamp =
513                                         mlx5_timecounter_cyc2time(sq->clock,
514                                                                   get_cqe_ts(cqe));
515                                 skb_tstamp_tx(skb, &hwts);
516                         }
517
518                         for (j = 0; j < wi->num_dma; j++) {
519                                 struct mlx5e_sq_dma *dma =
520                                         mlx5e_dma_get(sq, dma_fifo_cc++);
521
522                                 mlx5e_tx_dma_unmap(sq->pdev, dma);
523                         }
524
525                         npkts++;
526                         nbytes += wi->num_bytes;
527                         sqcc += wi->num_wqebbs;
528                         napi_consume_skb(skb, napi_budget);
529                 } while (!last_wqe);
530
531         } while ((++i < MLX5E_TX_CQ_POLL_BUDGET) && (cqe = mlx5_cqwq_get_cqe(&cq->wq)));
532
533         mlx5_cqwq_update_db_record(&cq->wq);
534
535         /* ensure cq space is freed before enabling more cqes */
536         wmb();
537
538         sq->dma_fifo_cc = dma_fifo_cc;
539         sq->cc = sqcc;
540
541         netdev_tx_completed_queue(sq->txq, npkts, nbytes);
542
543         if (netif_tx_queue_stopped(sq->txq) &&
544             mlx5e_wqc_has_room_for(&sq->wq, sq->cc, sq->pc,
545                                    MLX5E_SQ_STOP_ROOM) &&
546             !test_bit(MLX5E_SQ_STATE_RECOVERING, &sq->state)) {
547                 netif_tx_wake_queue(sq->txq);
548                 sq->stats.wake++;
549         }
550
551         return (i == MLX5E_TX_CQ_POLL_BUDGET);
552 }
553
554 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq)
555 {
556         struct mlx5e_tx_wqe_info *wi;
557         struct sk_buff *skb;
558         u16 ci;
559         int i;
560
561         while (sq->cc != sq->pc) {
562                 ci = sq->cc & sq->wq.sz_m1;
563                 wi = &sq->db.wqe_info[ci];
564                 skb = wi->skb;
565
566                 if (!skb) { /* nop */
567                         sq->cc++;
568                         continue;
569                 }
570
571                 for (i = 0; i < wi->num_dma; i++) {
572                         struct mlx5e_sq_dma *dma =
573                                 mlx5e_dma_get(sq, sq->dma_fifo_cc++);
574
575                         mlx5e_tx_dma_unmap(sq->pdev, dma);
576                 }
577
578                 dev_kfree_skb_any(skb);
579                 sq->cc += wi->num_wqebbs;
580         }
581 }
582
583 #ifdef CONFIG_MLX5_CORE_IPOIB
584
585 struct mlx5_wqe_eth_pad {
586         u8 rsvd0[16];
587 };
588
589 struct mlx5i_tx_wqe {
590         struct mlx5_wqe_ctrl_seg     ctrl;
591         struct mlx5_wqe_datagram_seg datagram;
592         struct mlx5_wqe_eth_pad      pad;
593         struct mlx5_wqe_eth_seg      eth;
594 };
595
596 static inline void
597 mlx5i_txwqe_build_datagram(struct mlx5_av *av, u32 dqpn, u32 dqkey,
598                            struct mlx5_wqe_datagram_seg *dseg)
599 {
600         memcpy(&dseg->av, av, sizeof(struct mlx5_av));
601         dseg->av.dqp_dct = cpu_to_be32(dqpn | MLX5_EXTENDED_UD_AV);
602         dseg->av.key.qkey.qkey = cpu_to_be32(dqkey);
603 }
604
605 netdev_tx_t mlx5i_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
606                           struct mlx5_av *av, u32 dqpn, u32 dqkey)
607 {
608         struct mlx5_wq_cyc       *wq   = &sq->wq;
609         u16                       pi   = sq->pc & wq->sz_m1;
610         struct mlx5i_tx_wqe      *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
611         struct mlx5e_tx_wqe_info *wi   = &sq->db.wqe_info[pi];
612
613         struct mlx5_wqe_ctrl_seg     *cseg = &wqe->ctrl;
614         struct mlx5_wqe_datagram_seg *datagram = &wqe->datagram;
615         struct mlx5_wqe_eth_seg      *eseg = &wqe->eth;
616
617         unsigned char *skb_data = skb->data;
618         unsigned int skb_len = skb->len;
619         u8  opcode = MLX5_OPCODE_SEND;
620         unsigned int num_bytes;
621         int num_dma;
622         u16 headlen;
623         u16 ds_cnt;
624         u16 ihs;
625
626         memset(wqe, 0, sizeof(*wqe));
627
628         mlx5i_txwqe_build_datagram(av, dqpn, dqkey, datagram);
629
630         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
631
632         if (skb_is_gso(skb)) {
633                 opcode = MLX5_OPCODE_LSO;
634                 ihs = mlx5e_txwqe_build_eseg_gso(sq, skb, eseg, &num_bytes);
635                 sq->stats.packets += skb_shinfo(skb)->gso_segs;
636         } else {
637                 ihs = mlx5e_calc_min_inline(sq->min_inline_mode, skb);
638                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
639                 sq->stats.packets++;
640         }
641
642         sq->stats.bytes += num_bytes;
643         sq->stats.xmit_more += skb->xmit_more;
644
645         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
646         if (ihs) {
647                 memcpy(eseg->inline_hdr.start, skb_data, ihs);
648                 mlx5e_tx_skb_pull_inline(&skb_data, &skb_len, ihs);
649                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
650                 ds_cnt += DIV_ROUND_UP(ihs - sizeof(eseg->inline_hdr.start), MLX5_SEND_WQE_DS);
651         }
652
653         headlen = skb_len - skb->data_len;
654         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb_data, headlen,
655                                           (struct mlx5_wqe_data_seg *)cseg + ds_cnt);
656         if (unlikely(num_dma < 0))
657                 goto err_drop;
658
659         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt + num_dma,
660                              num_bytes, num_dma, wi, cseg);
661
662         return NETDEV_TX_OK;
663
664 err_drop:
665         sq->stats.dropped++;
666         dev_kfree_skb_any(skb);
667
668         return NETDEV_TX_OK;
669 }
670
671 #endif