net/mlx5e: Add counter for XDP redirect in RX
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mellanox / mlx5 / core / en_stats.c
1 /*
2  * Copyright (c) 2017, Mellanox Technologies, Ltd.  All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #include "en.h"
34 #include "en_accel/ipsec.h"
35 #include "en_accel/tls.h"
36
37 static const struct counter_desc sw_stats_desc[] = {
38         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_packets) },
39         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_bytes) },
40         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_packets) },
41         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_bytes) },
42         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_packets) },
43         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_bytes) },
44         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_inner_packets) },
45         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_inner_bytes) },
46         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_added_vlan_packets) },
47         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_nop) },
48
49 #ifdef CONFIG_MLX5_EN_TLS
50         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tls_ooo) },
51         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tls_resync_bytes) },
52 #endif
53
54         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_lro_packets) },
55         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_lro_bytes) },
56         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_removed_vlan_packets) },
57         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_unnecessary) },
58         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_none) },
59         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_complete) },
60         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_unnecessary_inner) },
61         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_drop) },
62         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_redirect) },
63         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_tx) },
64         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_tx_cqe) },
65         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_tx_full) },
66         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_csum_none) },
67         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_csum_partial) },
68         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_csum_partial_inner) },
69         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_queue_stopped) },
70         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_queue_dropped) },
71         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_xmit_more) },
72         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_recover) },
73         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_cqes) },
74         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_queue_wake) },
75         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_udp_seg_rem) },
76         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_cqe_err) },
77         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_wqe_err) },
78         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_mpwqe_filler_cqes) },
79         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_mpwqe_filler_strides) },
80         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_buff_alloc_err) },
81         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cqe_compress_blks) },
82         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cqe_compress_pkts) },
83         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_page_reuse) },
84         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_reuse) },
85         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_full) },
86         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_empty) },
87         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_busy) },
88         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_waive) },
89         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_congst_umr) },
90         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, ch_events) },
91         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, ch_poll) },
92         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, ch_arm) },
93         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, ch_aff_change) },
94         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, ch_eq_rearm) },
95 };
96
97 #define NUM_SW_COUNTERS                 ARRAY_SIZE(sw_stats_desc)
98
99 static int mlx5e_grp_sw_get_num_stats(struct mlx5e_priv *priv)
100 {
101         return NUM_SW_COUNTERS;
102 }
103
104 static int mlx5e_grp_sw_fill_strings(struct mlx5e_priv *priv, u8 *data, int idx)
105 {
106         int i;
107
108         for (i = 0; i < NUM_SW_COUNTERS; i++)
109                 strcpy(data + (idx++) * ETH_GSTRING_LEN, sw_stats_desc[i].format);
110         return idx;
111 }
112
113 static int mlx5e_grp_sw_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
114 {
115         int i;
116
117         for (i = 0; i < NUM_SW_COUNTERS; i++)
118                 data[idx++] = MLX5E_READ_CTR64_CPU(&priv->stats.sw, sw_stats_desc, i);
119         return idx;
120 }
121
122 void mlx5e_grp_sw_update_stats(struct mlx5e_priv *priv)
123 {
124         struct mlx5e_sw_stats temp, *s = &temp;
125         int i;
126
127         memset(s, 0, sizeof(*s));
128
129         for (i = 0; i < priv->profile->max_nch(priv->mdev); i++) {
130                 struct mlx5e_channel_stats *channel_stats =
131                         &priv->channel_stats[i];
132                 struct mlx5e_rq_stats *rq_stats = &channel_stats->rq;
133                 struct mlx5e_ch_stats *ch_stats = &channel_stats->ch;
134                 int j;
135
136                 s->rx_packets   += rq_stats->packets;
137                 s->rx_bytes     += rq_stats->bytes;
138                 s->rx_lro_packets += rq_stats->lro_packets;
139                 s->rx_lro_bytes += rq_stats->lro_bytes;
140                 s->rx_removed_vlan_packets += rq_stats->removed_vlan_packets;
141                 s->rx_csum_none += rq_stats->csum_none;
142                 s->rx_csum_complete += rq_stats->csum_complete;
143                 s->rx_csum_unnecessary += rq_stats->csum_unnecessary;
144                 s->rx_csum_unnecessary_inner += rq_stats->csum_unnecessary_inner;
145                 s->rx_xdp_drop += rq_stats->xdp_drop;
146                 s->rx_xdp_redirect += rq_stats->xdp_redirect;
147                 s->rx_xdp_tx += rq_stats->xdp_tx;
148                 s->rx_xdp_tx_cqe  += rq_stats->xdp_tx_cqe;
149                 s->rx_xdp_tx_full += rq_stats->xdp_tx_full;
150                 s->rx_wqe_err   += rq_stats->wqe_err;
151                 s->rx_mpwqe_filler_cqes    += rq_stats->mpwqe_filler_cqes;
152                 s->rx_mpwqe_filler_strides += rq_stats->mpwqe_filler_strides;
153                 s->rx_buff_alloc_err += rq_stats->buff_alloc_err;
154                 s->rx_cqe_compress_blks += rq_stats->cqe_compress_blks;
155                 s->rx_cqe_compress_pkts += rq_stats->cqe_compress_pkts;
156                 s->rx_page_reuse  += rq_stats->page_reuse;
157                 s->rx_cache_reuse += rq_stats->cache_reuse;
158                 s->rx_cache_full  += rq_stats->cache_full;
159                 s->rx_cache_empty += rq_stats->cache_empty;
160                 s->rx_cache_busy  += rq_stats->cache_busy;
161                 s->rx_cache_waive += rq_stats->cache_waive;
162                 s->rx_congst_umr  += rq_stats->congst_umr;
163                 s->ch_events      += ch_stats->events;
164                 s->ch_poll        += ch_stats->poll;
165                 s->ch_arm         += ch_stats->arm;
166                 s->ch_aff_change  += ch_stats->aff_change;
167                 s->ch_eq_rearm += ch_stats->eq_rearm;
168
169                 for (j = 0; j < priv->max_opened_tc; j++) {
170                         struct mlx5e_sq_stats *sq_stats = &channel_stats->sq[j];
171
172                         s->tx_packets           += sq_stats->packets;
173                         s->tx_bytes             += sq_stats->bytes;
174                         s->tx_tso_packets       += sq_stats->tso_packets;
175                         s->tx_tso_bytes         += sq_stats->tso_bytes;
176                         s->tx_tso_inner_packets += sq_stats->tso_inner_packets;
177                         s->tx_tso_inner_bytes   += sq_stats->tso_inner_bytes;
178                         s->tx_added_vlan_packets += sq_stats->added_vlan_packets;
179                         s->tx_nop               += sq_stats->nop;
180                         s->tx_queue_stopped     += sq_stats->stopped;
181                         s->tx_queue_wake        += sq_stats->wake;
182                         s->tx_udp_seg_rem       += sq_stats->udp_seg_rem;
183                         s->tx_queue_dropped     += sq_stats->dropped;
184                         s->tx_cqe_err           += sq_stats->cqe_err;
185                         s->tx_recover           += sq_stats->recover;
186                         s->tx_xmit_more         += sq_stats->xmit_more;
187                         s->tx_csum_partial_inner += sq_stats->csum_partial_inner;
188                         s->tx_csum_none         += sq_stats->csum_none;
189                         s->tx_csum_partial      += sq_stats->csum_partial;
190 #ifdef CONFIG_MLX5_EN_TLS
191                         s->tx_tls_ooo           += sq_stats->tls_ooo;
192                         s->tx_tls_resync_bytes  += sq_stats->tls_resync_bytes;
193 #endif
194                         s->tx_cqes              += sq_stats->cqes;
195                 }
196         }
197
198         memcpy(&priv->stats.sw, s, sizeof(*s));
199 }
200
201 static const struct counter_desc q_stats_desc[] = {
202         { MLX5E_DECLARE_STAT(struct mlx5e_qcounter_stats, rx_out_of_buffer) },
203 };
204
205 static const struct counter_desc drop_rq_stats_desc[] = {
206         { MLX5E_DECLARE_STAT(struct mlx5e_qcounter_stats, rx_if_down_packets) },
207 };
208
209 #define NUM_Q_COUNTERS                  ARRAY_SIZE(q_stats_desc)
210 #define NUM_DROP_RQ_COUNTERS            ARRAY_SIZE(drop_rq_stats_desc)
211
212 static int mlx5e_grp_q_get_num_stats(struct mlx5e_priv *priv)
213 {
214         int num_stats = 0;
215
216         if (priv->q_counter)
217                 num_stats += NUM_Q_COUNTERS;
218
219         if (priv->drop_rq_q_counter)
220                 num_stats += NUM_DROP_RQ_COUNTERS;
221
222         return num_stats;
223 }
224
225 static int mlx5e_grp_q_fill_strings(struct mlx5e_priv *priv, u8 *data, int idx)
226 {
227         int i;
228
229         for (i = 0; i < NUM_Q_COUNTERS && priv->q_counter; i++)
230                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
231                        q_stats_desc[i].format);
232
233         for (i = 0; i < NUM_DROP_RQ_COUNTERS && priv->drop_rq_q_counter; i++)
234                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
235                        drop_rq_stats_desc[i].format);
236
237         return idx;
238 }
239
240 static int mlx5e_grp_q_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
241 {
242         int i;
243
244         for (i = 0; i < NUM_Q_COUNTERS && priv->q_counter; i++)
245                 data[idx++] = MLX5E_READ_CTR32_CPU(&priv->stats.qcnt,
246                                                    q_stats_desc, i);
247         for (i = 0; i < NUM_DROP_RQ_COUNTERS && priv->drop_rq_q_counter; i++)
248                 data[idx++] = MLX5E_READ_CTR32_CPU(&priv->stats.qcnt,
249                                                    drop_rq_stats_desc, i);
250         return idx;
251 }
252
253 static void mlx5e_grp_q_update_stats(struct mlx5e_priv *priv)
254 {
255         struct mlx5e_qcounter_stats *qcnt = &priv->stats.qcnt;
256         u32 out[MLX5_ST_SZ_DW(query_q_counter_out)];
257
258         if (priv->q_counter &&
259             !mlx5_core_query_q_counter(priv->mdev, priv->q_counter, 0, out,
260                                        sizeof(out)))
261                 qcnt->rx_out_of_buffer = MLX5_GET(query_q_counter_out,
262                                                   out, out_of_buffer);
263         if (priv->drop_rq_q_counter &&
264             !mlx5_core_query_q_counter(priv->mdev, priv->drop_rq_q_counter, 0,
265                                        out, sizeof(out)))
266                 qcnt->rx_if_down_packets = MLX5_GET(query_q_counter_out, out,
267                                                     out_of_buffer);
268 }
269
270 #define VNIC_ENV_OFF(c) MLX5_BYTE_OFF(query_vnic_env_out, c)
271 static const struct counter_desc vnic_env_stats_desc[] = {
272         { "rx_steer_missed_packets",
273                 VNIC_ENV_OFF(vport_env.nic_receive_steering_discard) },
274 };
275
276 #define NUM_VNIC_ENV_COUNTERS           ARRAY_SIZE(vnic_env_stats_desc)
277
278 static int mlx5e_grp_vnic_env_get_num_stats(struct mlx5e_priv *priv)
279 {
280         return MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard) ?
281                 NUM_VNIC_ENV_COUNTERS : 0;
282 }
283
284 static int mlx5e_grp_vnic_env_fill_strings(struct mlx5e_priv *priv, u8 *data,
285                                            int idx)
286 {
287         int i;
288
289         if (!MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard))
290                 return idx;
291
292         for (i = 0; i < NUM_VNIC_ENV_COUNTERS; i++)
293                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
294                        vnic_env_stats_desc[i].format);
295         return idx;
296 }
297
298 static int mlx5e_grp_vnic_env_fill_stats(struct mlx5e_priv *priv, u64 *data,
299                                          int idx)
300 {
301         int i;
302
303         if (!MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard))
304                 return idx;
305
306         for (i = 0; i < NUM_VNIC_ENV_COUNTERS; i++)
307                 data[idx++] = MLX5E_READ_CTR64_BE(priv->stats.vnic.query_vnic_env_out,
308                                                   vnic_env_stats_desc, i);
309         return idx;
310 }
311
312 static void mlx5e_grp_vnic_env_update_stats(struct mlx5e_priv *priv)
313 {
314         u32 *out = (u32 *)priv->stats.vnic.query_vnic_env_out;
315         int outlen = MLX5_ST_SZ_BYTES(query_vnic_env_out);
316         u32 in[MLX5_ST_SZ_DW(query_vnic_env_in)] = {0};
317         struct mlx5_core_dev *mdev = priv->mdev;
318
319         if (!MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard))
320                 return;
321
322         MLX5_SET(query_vnic_env_in, in, opcode,
323                  MLX5_CMD_OP_QUERY_VNIC_ENV);
324         MLX5_SET(query_vnic_env_in, in, op_mod, 0);
325         MLX5_SET(query_vnic_env_in, in, other_vport, 0);
326         mlx5_cmd_exec(mdev, in, sizeof(in), out, outlen);
327 }
328
329 #define VPORT_COUNTER_OFF(c) MLX5_BYTE_OFF(query_vport_counter_out, c)
330 static const struct counter_desc vport_stats_desc[] = {
331         { "rx_vport_unicast_packets",
332                 VPORT_COUNTER_OFF(received_eth_unicast.packets) },
333         { "rx_vport_unicast_bytes",
334                 VPORT_COUNTER_OFF(received_eth_unicast.octets) },
335         { "tx_vport_unicast_packets",
336                 VPORT_COUNTER_OFF(transmitted_eth_unicast.packets) },
337         { "tx_vport_unicast_bytes",
338                 VPORT_COUNTER_OFF(transmitted_eth_unicast.octets) },
339         { "rx_vport_multicast_packets",
340                 VPORT_COUNTER_OFF(received_eth_multicast.packets) },
341         { "rx_vport_multicast_bytes",
342                 VPORT_COUNTER_OFF(received_eth_multicast.octets) },
343         { "tx_vport_multicast_packets",
344                 VPORT_COUNTER_OFF(transmitted_eth_multicast.packets) },
345         { "tx_vport_multicast_bytes",
346                 VPORT_COUNTER_OFF(transmitted_eth_multicast.octets) },
347         { "rx_vport_broadcast_packets",
348                 VPORT_COUNTER_OFF(received_eth_broadcast.packets) },
349         { "rx_vport_broadcast_bytes",
350                 VPORT_COUNTER_OFF(received_eth_broadcast.octets) },
351         { "tx_vport_broadcast_packets",
352                 VPORT_COUNTER_OFF(transmitted_eth_broadcast.packets) },
353         { "tx_vport_broadcast_bytes",
354                 VPORT_COUNTER_OFF(transmitted_eth_broadcast.octets) },
355         { "rx_vport_rdma_unicast_packets",
356                 VPORT_COUNTER_OFF(received_ib_unicast.packets) },
357         { "rx_vport_rdma_unicast_bytes",
358                 VPORT_COUNTER_OFF(received_ib_unicast.octets) },
359         { "tx_vport_rdma_unicast_packets",
360                 VPORT_COUNTER_OFF(transmitted_ib_unicast.packets) },
361         { "tx_vport_rdma_unicast_bytes",
362                 VPORT_COUNTER_OFF(transmitted_ib_unicast.octets) },
363         { "rx_vport_rdma_multicast_packets",
364                 VPORT_COUNTER_OFF(received_ib_multicast.packets) },
365         { "rx_vport_rdma_multicast_bytes",
366                 VPORT_COUNTER_OFF(received_ib_multicast.octets) },
367         { "tx_vport_rdma_multicast_packets",
368                 VPORT_COUNTER_OFF(transmitted_ib_multicast.packets) },
369         { "tx_vport_rdma_multicast_bytes",
370                 VPORT_COUNTER_OFF(transmitted_ib_multicast.octets) },
371 };
372
373 #define NUM_VPORT_COUNTERS              ARRAY_SIZE(vport_stats_desc)
374
375 static int mlx5e_grp_vport_get_num_stats(struct mlx5e_priv *priv)
376 {
377         return NUM_VPORT_COUNTERS;
378 }
379
380 static int mlx5e_grp_vport_fill_strings(struct mlx5e_priv *priv, u8 *data,
381                                         int idx)
382 {
383         int i;
384
385         for (i = 0; i < NUM_VPORT_COUNTERS; i++)
386                 strcpy(data + (idx++) * ETH_GSTRING_LEN, vport_stats_desc[i].format);
387         return idx;
388 }
389
390 static int mlx5e_grp_vport_fill_stats(struct mlx5e_priv *priv, u64 *data,
391                                       int idx)
392 {
393         int i;
394
395         for (i = 0; i < NUM_VPORT_COUNTERS; i++)
396                 data[idx++] = MLX5E_READ_CTR64_BE(priv->stats.vport.query_vport_out,
397                                                   vport_stats_desc, i);
398         return idx;
399 }
400
401 static void mlx5e_grp_vport_update_stats(struct mlx5e_priv *priv)
402 {
403         int outlen = MLX5_ST_SZ_BYTES(query_vport_counter_out);
404         u32 *out = (u32 *)priv->stats.vport.query_vport_out;
405         u32 in[MLX5_ST_SZ_DW(query_vport_counter_in)] = {0};
406         struct mlx5_core_dev *mdev = priv->mdev;
407
408         MLX5_SET(query_vport_counter_in, in, opcode, MLX5_CMD_OP_QUERY_VPORT_COUNTER);
409         MLX5_SET(query_vport_counter_in, in, op_mod, 0);
410         MLX5_SET(query_vport_counter_in, in, other_vport, 0);
411         mlx5_cmd_exec(mdev, in, sizeof(in), out, outlen);
412 }
413
414 #define PPORT_802_3_OFF(c) \
415         MLX5_BYTE_OFF(ppcnt_reg, \
416                       counter_set.eth_802_3_cntrs_grp_data_layout.c##_high)
417 static const struct counter_desc pport_802_3_stats_desc[] = {
418         { "tx_packets_phy", PPORT_802_3_OFF(a_frames_transmitted_ok) },
419         { "rx_packets_phy", PPORT_802_3_OFF(a_frames_received_ok) },
420         { "rx_crc_errors_phy", PPORT_802_3_OFF(a_frame_check_sequence_errors) },
421         { "tx_bytes_phy", PPORT_802_3_OFF(a_octets_transmitted_ok) },
422         { "rx_bytes_phy", PPORT_802_3_OFF(a_octets_received_ok) },
423         { "tx_multicast_phy", PPORT_802_3_OFF(a_multicast_frames_xmitted_ok) },
424         { "tx_broadcast_phy", PPORT_802_3_OFF(a_broadcast_frames_xmitted_ok) },
425         { "rx_multicast_phy", PPORT_802_3_OFF(a_multicast_frames_received_ok) },
426         { "rx_broadcast_phy", PPORT_802_3_OFF(a_broadcast_frames_received_ok) },
427         { "rx_in_range_len_errors_phy", PPORT_802_3_OFF(a_in_range_length_errors) },
428         { "rx_out_of_range_len_phy", PPORT_802_3_OFF(a_out_of_range_length_field) },
429         { "rx_oversize_pkts_phy", PPORT_802_3_OFF(a_frame_too_long_errors) },
430         { "rx_symbol_err_phy", PPORT_802_3_OFF(a_symbol_error_during_carrier) },
431         { "tx_mac_control_phy", PPORT_802_3_OFF(a_mac_control_frames_transmitted) },
432         { "rx_mac_control_phy", PPORT_802_3_OFF(a_mac_control_frames_received) },
433         { "rx_unsupported_op_phy", PPORT_802_3_OFF(a_unsupported_opcodes_received) },
434         { "rx_pause_ctrl_phy", PPORT_802_3_OFF(a_pause_mac_ctrl_frames_received) },
435         { "tx_pause_ctrl_phy", PPORT_802_3_OFF(a_pause_mac_ctrl_frames_transmitted) },
436 };
437
438 #define NUM_PPORT_802_3_COUNTERS        ARRAY_SIZE(pport_802_3_stats_desc)
439
440 static int mlx5e_grp_802_3_get_num_stats(struct mlx5e_priv *priv)
441 {
442         return NUM_PPORT_802_3_COUNTERS;
443 }
444
445 static int mlx5e_grp_802_3_fill_strings(struct mlx5e_priv *priv, u8 *data,
446                                         int idx)
447 {
448         int i;
449
450         for (i = 0; i < NUM_PPORT_802_3_COUNTERS; i++)
451                 strcpy(data + (idx++) * ETH_GSTRING_LEN, pport_802_3_stats_desc[i].format);
452         return idx;
453 }
454
455 static int mlx5e_grp_802_3_fill_stats(struct mlx5e_priv *priv, u64 *data,
456                                       int idx)
457 {
458         int i;
459
460         for (i = 0; i < NUM_PPORT_802_3_COUNTERS; i++)
461                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.IEEE_802_3_counters,
462                                                   pport_802_3_stats_desc, i);
463         return idx;
464 }
465
466 static void mlx5e_grp_802_3_update_stats(struct mlx5e_priv *priv)
467 {
468         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
469         struct mlx5_core_dev *mdev = priv->mdev;
470         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
471         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
472         void *out;
473
474         MLX5_SET(ppcnt_reg, in, local_port, 1);
475         out = pstats->IEEE_802_3_counters;
476         MLX5_SET(ppcnt_reg, in, grp, MLX5_IEEE_802_3_COUNTERS_GROUP);
477         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
478 }
479
480 #define PPORT_2863_OFF(c) \
481         MLX5_BYTE_OFF(ppcnt_reg, \
482                       counter_set.eth_2863_cntrs_grp_data_layout.c##_high)
483 static const struct counter_desc pport_2863_stats_desc[] = {
484         { "rx_discards_phy", PPORT_2863_OFF(if_in_discards) },
485         { "tx_discards_phy", PPORT_2863_OFF(if_out_discards) },
486         { "tx_errors_phy", PPORT_2863_OFF(if_out_errors) },
487 };
488
489 #define NUM_PPORT_2863_COUNTERS         ARRAY_SIZE(pport_2863_stats_desc)
490
491 static int mlx5e_grp_2863_get_num_stats(struct mlx5e_priv *priv)
492 {
493         return NUM_PPORT_2863_COUNTERS;
494 }
495
496 static int mlx5e_grp_2863_fill_strings(struct mlx5e_priv *priv, u8 *data,
497                                        int idx)
498 {
499         int i;
500
501         for (i = 0; i < NUM_PPORT_2863_COUNTERS; i++)
502                 strcpy(data + (idx++) * ETH_GSTRING_LEN, pport_2863_stats_desc[i].format);
503         return idx;
504 }
505
506 static int mlx5e_grp_2863_fill_stats(struct mlx5e_priv *priv, u64 *data,
507                                      int idx)
508 {
509         int i;
510
511         for (i = 0; i < NUM_PPORT_2863_COUNTERS; i++)
512                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.RFC_2863_counters,
513                                                   pport_2863_stats_desc, i);
514         return idx;
515 }
516
517 static void mlx5e_grp_2863_update_stats(struct mlx5e_priv *priv)
518 {
519         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
520         struct mlx5_core_dev *mdev = priv->mdev;
521         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
522         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
523         void *out;
524
525         MLX5_SET(ppcnt_reg, in, local_port, 1);
526         out = pstats->RFC_2863_counters;
527         MLX5_SET(ppcnt_reg, in, grp, MLX5_RFC_2863_COUNTERS_GROUP);
528         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
529 }
530
531 #define PPORT_2819_OFF(c) \
532         MLX5_BYTE_OFF(ppcnt_reg, \
533                       counter_set.eth_2819_cntrs_grp_data_layout.c##_high)
534 static const struct counter_desc pport_2819_stats_desc[] = {
535         { "rx_undersize_pkts_phy", PPORT_2819_OFF(ether_stats_undersize_pkts) },
536         { "rx_fragments_phy", PPORT_2819_OFF(ether_stats_fragments) },
537         { "rx_jabbers_phy", PPORT_2819_OFF(ether_stats_jabbers) },
538         { "rx_64_bytes_phy", PPORT_2819_OFF(ether_stats_pkts64octets) },
539         { "rx_65_to_127_bytes_phy", PPORT_2819_OFF(ether_stats_pkts65to127octets) },
540         { "rx_128_to_255_bytes_phy", PPORT_2819_OFF(ether_stats_pkts128to255octets) },
541         { "rx_256_to_511_bytes_phy", PPORT_2819_OFF(ether_stats_pkts256to511octets) },
542         { "rx_512_to_1023_bytes_phy", PPORT_2819_OFF(ether_stats_pkts512to1023octets) },
543         { "rx_1024_to_1518_bytes_phy", PPORT_2819_OFF(ether_stats_pkts1024to1518octets) },
544         { "rx_1519_to_2047_bytes_phy", PPORT_2819_OFF(ether_stats_pkts1519to2047octets) },
545         { "rx_2048_to_4095_bytes_phy", PPORT_2819_OFF(ether_stats_pkts2048to4095octets) },
546         { "rx_4096_to_8191_bytes_phy", PPORT_2819_OFF(ether_stats_pkts4096to8191octets) },
547         { "rx_8192_to_10239_bytes_phy", PPORT_2819_OFF(ether_stats_pkts8192to10239octets) },
548 };
549
550 #define NUM_PPORT_2819_COUNTERS         ARRAY_SIZE(pport_2819_stats_desc)
551
552 static int mlx5e_grp_2819_get_num_stats(struct mlx5e_priv *priv)
553 {
554         return NUM_PPORT_2819_COUNTERS;
555 }
556
557 static int mlx5e_grp_2819_fill_strings(struct mlx5e_priv *priv, u8 *data,
558                                        int idx)
559 {
560         int i;
561
562         for (i = 0; i < NUM_PPORT_2819_COUNTERS; i++)
563                 strcpy(data + (idx++) * ETH_GSTRING_LEN, pport_2819_stats_desc[i].format);
564         return idx;
565 }
566
567 static int mlx5e_grp_2819_fill_stats(struct mlx5e_priv *priv, u64 *data,
568                                      int idx)
569 {
570         int i;
571
572         for (i = 0; i < NUM_PPORT_2819_COUNTERS; i++)
573                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.RFC_2819_counters,
574                                                   pport_2819_stats_desc, i);
575         return idx;
576 }
577
578 static void mlx5e_grp_2819_update_stats(struct mlx5e_priv *priv)
579 {
580         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
581         struct mlx5_core_dev *mdev = priv->mdev;
582         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
583         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
584         void *out;
585
586         MLX5_SET(ppcnt_reg, in, local_port, 1);
587         out = pstats->RFC_2819_counters;
588         MLX5_SET(ppcnt_reg, in, grp, MLX5_RFC_2819_COUNTERS_GROUP);
589         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
590 }
591
592 #define PPORT_PHY_STATISTICAL_OFF(c) \
593         MLX5_BYTE_OFF(ppcnt_reg, \
594                       counter_set.phys_layer_statistical_cntrs.c##_high)
595 static const struct counter_desc pport_phy_statistical_stats_desc[] = {
596         { "rx_pcs_symbol_err_phy", PPORT_PHY_STATISTICAL_OFF(phy_symbol_errors) },
597         { "rx_corrected_bits_phy", PPORT_PHY_STATISTICAL_OFF(phy_corrected_bits) },
598 };
599
600 #define NUM_PPORT_PHY_STATISTICAL_COUNTERS ARRAY_SIZE(pport_phy_statistical_stats_desc)
601
602 static int mlx5e_grp_phy_get_num_stats(struct mlx5e_priv *priv)
603 {
604         /* "1" for link_down_events special counter */
605         return MLX5_CAP_PCAM_FEATURE((priv)->mdev, ppcnt_statistical_group) ?
606                 NUM_PPORT_PHY_STATISTICAL_COUNTERS + 1 : 1;
607 }
608
609 static int mlx5e_grp_phy_fill_strings(struct mlx5e_priv *priv, u8 *data,
610                                       int idx)
611 {
612         int i;
613
614         strcpy(data + (idx++) * ETH_GSTRING_LEN, "link_down_events_phy");
615
616         if (!MLX5_CAP_PCAM_FEATURE((priv)->mdev, ppcnt_statistical_group))
617                 return idx;
618
619         for (i = 0; i < NUM_PPORT_PHY_STATISTICAL_COUNTERS; i++)
620                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
621                        pport_phy_statistical_stats_desc[i].format);
622         return idx;
623 }
624
625 static int mlx5e_grp_phy_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
626 {
627         int i;
628
629         /* link_down_events_phy has special handling since it is not stored in __be64 format */
630         data[idx++] = MLX5_GET(ppcnt_reg, priv->stats.pport.phy_counters,
631                                counter_set.phys_layer_cntrs.link_down_events);
632
633         if (!MLX5_CAP_PCAM_FEATURE((priv)->mdev, ppcnt_statistical_group))
634                 return idx;
635
636         for (i = 0; i < NUM_PPORT_PHY_STATISTICAL_COUNTERS; i++)
637                 data[idx++] =
638                         MLX5E_READ_CTR64_BE(&priv->stats.pport.phy_statistical_counters,
639                                             pport_phy_statistical_stats_desc, i);
640         return idx;
641 }
642
643 static void mlx5e_grp_phy_update_stats(struct mlx5e_priv *priv)
644 {
645         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
646         struct mlx5_core_dev *mdev = priv->mdev;
647         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
648         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
649         void *out;
650
651         MLX5_SET(ppcnt_reg, in, local_port, 1);
652         out = pstats->phy_counters;
653         MLX5_SET(ppcnt_reg, in, grp, MLX5_PHYSICAL_LAYER_COUNTERS_GROUP);
654         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
655
656         if (!MLX5_CAP_PCAM_FEATURE(mdev, ppcnt_statistical_group))
657                 return;
658
659         out = pstats->phy_statistical_counters;
660         MLX5_SET(ppcnt_reg, in, grp, MLX5_PHYSICAL_LAYER_STATISTICAL_GROUP);
661         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
662 }
663
664 #define PPORT_ETH_EXT_OFF(c) \
665         MLX5_BYTE_OFF(ppcnt_reg, \
666                       counter_set.eth_extended_cntrs_grp_data_layout.c##_high)
667 static const struct counter_desc pport_eth_ext_stats_desc[] = {
668         { "rx_buffer_passed_thres_phy", PPORT_ETH_EXT_OFF(rx_buffer_almost_full) },
669 };
670
671 #define NUM_PPORT_ETH_EXT_COUNTERS      ARRAY_SIZE(pport_eth_ext_stats_desc)
672
673 static int mlx5e_grp_eth_ext_get_num_stats(struct mlx5e_priv *priv)
674 {
675         if (MLX5_CAP_PCAM_FEATURE((priv)->mdev, rx_buffer_fullness_counters))
676                 return NUM_PPORT_ETH_EXT_COUNTERS;
677
678         return 0;
679 }
680
681 static int mlx5e_grp_eth_ext_fill_strings(struct mlx5e_priv *priv, u8 *data,
682                                           int idx)
683 {
684         int i;
685
686         if (MLX5_CAP_PCAM_FEATURE((priv)->mdev, rx_buffer_fullness_counters))
687                 for (i = 0; i < NUM_PPORT_ETH_EXT_COUNTERS; i++)
688                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
689                                pport_eth_ext_stats_desc[i].format);
690         return idx;
691 }
692
693 static int mlx5e_grp_eth_ext_fill_stats(struct mlx5e_priv *priv, u64 *data,
694                                         int idx)
695 {
696         int i;
697
698         if (MLX5_CAP_PCAM_FEATURE((priv)->mdev, rx_buffer_fullness_counters))
699                 for (i = 0; i < NUM_PPORT_ETH_EXT_COUNTERS; i++)
700                         data[idx++] =
701                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.eth_ext_counters,
702                                                     pport_eth_ext_stats_desc, i);
703         return idx;
704 }
705
706 static void mlx5e_grp_eth_ext_update_stats(struct mlx5e_priv *priv)
707 {
708         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
709         struct mlx5_core_dev *mdev = priv->mdev;
710         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
711         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
712         void *out;
713
714         if (!MLX5_CAP_PCAM_FEATURE(mdev, rx_buffer_fullness_counters))
715                 return;
716
717         MLX5_SET(ppcnt_reg, in, local_port, 1);
718         out = pstats->eth_ext_counters;
719         MLX5_SET(ppcnt_reg, in, grp, MLX5_ETHERNET_EXTENDED_COUNTERS_GROUP);
720         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
721 }
722
723 #define PCIE_PERF_OFF(c) \
724         MLX5_BYTE_OFF(mpcnt_reg, counter_set.pcie_perf_cntrs_grp_data_layout.c)
725 static const struct counter_desc pcie_perf_stats_desc[] = {
726         { "rx_pci_signal_integrity", PCIE_PERF_OFF(rx_errors) },
727         { "tx_pci_signal_integrity", PCIE_PERF_OFF(tx_errors) },
728 };
729
730 #define PCIE_PERF_OFF64(c) \
731         MLX5_BYTE_OFF(mpcnt_reg, counter_set.pcie_perf_cntrs_grp_data_layout.c##_high)
732 static const struct counter_desc pcie_perf_stats_desc64[] = {
733         { "outbound_pci_buffer_overflow", PCIE_PERF_OFF64(tx_overflow_buffer_pkt) },
734 };
735
736 static const struct counter_desc pcie_perf_stall_stats_desc[] = {
737         { "outbound_pci_stalled_rd", PCIE_PERF_OFF(outbound_stalled_reads) },
738         { "outbound_pci_stalled_wr", PCIE_PERF_OFF(outbound_stalled_writes) },
739         { "outbound_pci_stalled_rd_events", PCIE_PERF_OFF(outbound_stalled_reads_events) },
740         { "outbound_pci_stalled_wr_events", PCIE_PERF_OFF(outbound_stalled_writes_events) },
741 };
742
743 #define NUM_PCIE_PERF_COUNTERS          ARRAY_SIZE(pcie_perf_stats_desc)
744 #define NUM_PCIE_PERF_COUNTERS64        ARRAY_SIZE(pcie_perf_stats_desc64)
745 #define NUM_PCIE_PERF_STALL_COUNTERS    ARRAY_SIZE(pcie_perf_stall_stats_desc)
746
747 static int mlx5e_grp_pcie_get_num_stats(struct mlx5e_priv *priv)
748 {
749         int num_stats = 0;
750
751         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_performance_group))
752                 num_stats += NUM_PCIE_PERF_COUNTERS;
753
754         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, tx_overflow_buffer_pkt))
755                 num_stats += NUM_PCIE_PERF_COUNTERS64;
756
757         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_outbound_stalled))
758                 num_stats += NUM_PCIE_PERF_STALL_COUNTERS;
759
760         return num_stats;
761 }
762
763 static int mlx5e_grp_pcie_fill_strings(struct mlx5e_priv *priv, u8 *data,
764                                        int idx)
765 {
766         int i;
767
768         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_performance_group))
769                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS; i++)
770                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
771                                pcie_perf_stats_desc[i].format);
772
773         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, tx_overflow_buffer_pkt))
774                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS64; i++)
775                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
776                                pcie_perf_stats_desc64[i].format);
777
778         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_outbound_stalled))
779                 for (i = 0; i < NUM_PCIE_PERF_STALL_COUNTERS; i++)
780                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
781                                pcie_perf_stall_stats_desc[i].format);
782         return idx;
783 }
784
785 static int mlx5e_grp_pcie_fill_stats(struct mlx5e_priv *priv, u64 *data,
786                                      int idx)
787 {
788         int i;
789
790         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_performance_group))
791                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS; i++)
792                         data[idx++] =
793                                 MLX5E_READ_CTR32_BE(&priv->stats.pcie.pcie_perf_counters,
794                                                     pcie_perf_stats_desc, i);
795
796         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, tx_overflow_buffer_pkt))
797                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS64; i++)
798                         data[idx++] =
799                                 MLX5E_READ_CTR64_BE(&priv->stats.pcie.pcie_perf_counters,
800                                                     pcie_perf_stats_desc64, i);
801
802         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_outbound_stalled))
803                 for (i = 0; i < NUM_PCIE_PERF_STALL_COUNTERS; i++)
804                         data[idx++] =
805                                 MLX5E_READ_CTR32_BE(&priv->stats.pcie.pcie_perf_counters,
806                                                     pcie_perf_stall_stats_desc, i);
807         return idx;
808 }
809
810 static void mlx5e_grp_pcie_update_stats(struct mlx5e_priv *priv)
811 {
812         struct mlx5e_pcie_stats *pcie_stats = &priv->stats.pcie;
813         struct mlx5_core_dev *mdev = priv->mdev;
814         u32 in[MLX5_ST_SZ_DW(mpcnt_reg)] = {0};
815         int sz = MLX5_ST_SZ_BYTES(mpcnt_reg);
816         void *out;
817
818         if (!MLX5_CAP_MCAM_FEATURE(mdev, pcie_performance_group))
819                 return;
820
821         out = pcie_stats->pcie_perf_counters;
822         MLX5_SET(mpcnt_reg, in, grp, MLX5_PCIE_PERFORMANCE_COUNTERS_GROUP);
823         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_MPCNT, 0, 0);
824 }
825
826 #define PPORT_PER_PRIO_OFF(c) \
827         MLX5_BYTE_OFF(ppcnt_reg, \
828                       counter_set.eth_per_prio_grp_data_layout.c##_high)
829 static const struct counter_desc pport_per_prio_traffic_stats_desc[] = {
830         { "rx_prio%d_bytes", PPORT_PER_PRIO_OFF(rx_octets) },
831         { "rx_prio%d_packets", PPORT_PER_PRIO_OFF(rx_frames) },
832         { "tx_prio%d_bytes", PPORT_PER_PRIO_OFF(tx_octets) },
833         { "tx_prio%d_packets", PPORT_PER_PRIO_OFF(tx_frames) },
834 };
835
836 #define NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS     ARRAY_SIZE(pport_per_prio_traffic_stats_desc)
837
838 static int mlx5e_grp_per_prio_traffic_get_num_stats(struct mlx5e_priv *priv)
839 {
840         return NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS * NUM_PPORT_PRIO;
841 }
842
843 static int mlx5e_grp_per_prio_traffic_fill_strings(struct mlx5e_priv *priv,
844                                                    u8 *data,
845                                                    int idx)
846 {
847         int i, prio;
848
849         for (prio = 0; prio < NUM_PPORT_PRIO; prio++) {
850                 for (i = 0; i < NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS; i++)
851                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
852                                 pport_per_prio_traffic_stats_desc[i].format, prio);
853         }
854
855         return idx;
856 }
857
858 static int mlx5e_grp_per_prio_traffic_fill_stats(struct mlx5e_priv *priv,
859                                                  u64 *data,
860                                                  int idx)
861 {
862         int i, prio;
863
864         for (prio = 0; prio < NUM_PPORT_PRIO; prio++) {
865                 for (i = 0; i < NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS; i++)
866                         data[idx++] =
867                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[prio],
868                                                     pport_per_prio_traffic_stats_desc, i);
869         }
870
871         return idx;
872 }
873
874 static const struct counter_desc pport_per_prio_pfc_stats_desc[] = {
875         /* %s is "global" or "prio{i}" */
876         { "rx_%s_pause", PPORT_PER_PRIO_OFF(rx_pause) },
877         { "rx_%s_pause_duration", PPORT_PER_PRIO_OFF(rx_pause_duration) },
878         { "tx_%s_pause", PPORT_PER_PRIO_OFF(tx_pause) },
879         { "tx_%s_pause_duration", PPORT_PER_PRIO_OFF(tx_pause_duration) },
880         { "rx_%s_pause_transition", PPORT_PER_PRIO_OFF(rx_pause_transition) },
881 };
882
883 static const struct counter_desc pport_pfc_stall_stats_desc[] = {
884         { "tx_pause_storm_warning_events ", PPORT_PER_PRIO_OFF(device_stall_minor_watermark_cnt) },
885         { "tx_pause_storm_error_events", PPORT_PER_PRIO_OFF(device_stall_critical_watermark_cnt) },
886 };
887
888 #define NUM_PPORT_PER_PRIO_PFC_COUNTERS         ARRAY_SIZE(pport_per_prio_pfc_stats_desc)
889 #define NUM_PPORT_PFC_STALL_COUNTERS(priv)      (ARRAY_SIZE(pport_pfc_stall_stats_desc) * \
890                                                  MLX5_CAP_PCAM_FEATURE((priv)->mdev, pfcc_mask) * \
891                                                  MLX5_CAP_DEBUG((priv)->mdev, stall_detect))
892
893 static unsigned long mlx5e_query_pfc_combined(struct mlx5e_priv *priv)
894 {
895         struct mlx5_core_dev *mdev = priv->mdev;
896         u8 pfc_en_tx;
897         u8 pfc_en_rx;
898         int err;
899
900         if (MLX5_CAP_GEN(mdev, port_type) != MLX5_CAP_PORT_TYPE_ETH)
901                 return 0;
902
903         err = mlx5_query_port_pfc(mdev, &pfc_en_tx, &pfc_en_rx);
904
905         return err ? 0 : pfc_en_tx | pfc_en_rx;
906 }
907
908 static bool mlx5e_query_global_pause_combined(struct mlx5e_priv *priv)
909 {
910         struct mlx5_core_dev *mdev = priv->mdev;
911         u32 rx_pause;
912         u32 tx_pause;
913         int err;
914
915         if (MLX5_CAP_GEN(mdev, port_type) != MLX5_CAP_PORT_TYPE_ETH)
916                 return false;
917
918         err = mlx5_query_port_pause(mdev, &rx_pause, &tx_pause);
919
920         return err ? false : rx_pause | tx_pause;
921 }
922
923 static int mlx5e_grp_per_prio_pfc_get_num_stats(struct mlx5e_priv *priv)
924 {
925         return (mlx5e_query_global_pause_combined(priv) +
926                 hweight8(mlx5e_query_pfc_combined(priv))) *
927                 NUM_PPORT_PER_PRIO_PFC_COUNTERS +
928                 NUM_PPORT_PFC_STALL_COUNTERS(priv);
929 }
930
931 static int mlx5e_grp_per_prio_pfc_fill_strings(struct mlx5e_priv *priv,
932                                                u8 *data,
933                                                int idx)
934 {
935         unsigned long pfc_combined;
936         int i, prio;
937
938         pfc_combined = mlx5e_query_pfc_combined(priv);
939         for_each_set_bit(prio, &pfc_combined, NUM_PPORT_PRIO) {
940                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
941                         char pfc_string[ETH_GSTRING_LEN];
942
943                         snprintf(pfc_string, sizeof(pfc_string), "prio%d", prio);
944                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
945                                 pport_per_prio_pfc_stats_desc[i].format, pfc_string);
946                 }
947         }
948
949         if (mlx5e_query_global_pause_combined(priv)) {
950                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
951                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
952                                 pport_per_prio_pfc_stats_desc[i].format, "global");
953                 }
954         }
955
956         for (i = 0; i < NUM_PPORT_PFC_STALL_COUNTERS(priv); i++)
957                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
958                        pport_pfc_stall_stats_desc[i].format);
959
960         return idx;
961 }
962
963 static int mlx5e_grp_per_prio_pfc_fill_stats(struct mlx5e_priv *priv,
964                                              u64 *data,
965                                              int idx)
966 {
967         unsigned long pfc_combined;
968         int i, prio;
969
970         pfc_combined = mlx5e_query_pfc_combined(priv);
971         for_each_set_bit(prio, &pfc_combined, NUM_PPORT_PRIO) {
972                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
973                         data[idx++] =
974                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[prio],
975                                                     pport_per_prio_pfc_stats_desc, i);
976                 }
977         }
978
979         if (mlx5e_query_global_pause_combined(priv)) {
980                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
981                         data[idx++] =
982                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[0],
983                                                     pport_per_prio_pfc_stats_desc, i);
984                 }
985         }
986
987         for (i = 0; i < NUM_PPORT_PFC_STALL_COUNTERS(priv); i++)
988                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[0],
989                                                   pport_pfc_stall_stats_desc, i);
990
991         return idx;
992 }
993
994 static int mlx5e_grp_per_prio_get_num_stats(struct mlx5e_priv *priv)
995 {
996         return mlx5e_grp_per_prio_traffic_get_num_stats(priv) +
997                 mlx5e_grp_per_prio_pfc_get_num_stats(priv);
998 }
999
1000 static int mlx5e_grp_per_prio_fill_strings(struct mlx5e_priv *priv, u8 *data,
1001                                            int idx)
1002 {
1003         idx = mlx5e_grp_per_prio_traffic_fill_strings(priv, data, idx);
1004         idx = mlx5e_grp_per_prio_pfc_fill_strings(priv, data, idx);
1005         return idx;
1006 }
1007
1008 static int mlx5e_grp_per_prio_fill_stats(struct mlx5e_priv *priv, u64 *data,
1009                                          int idx)
1010 {
1011         idx = mlx5e_grp_per_prio_traffic_fill_stats(priv, data, idx);
1012         idx = mlx5e_grp_per_prio_pfc_fill_stats(priv, data, idx);
1013         return idx;
1014 }
1015
1016 static void mlx5e_grp_per_prio_update_stats(struct mlx5e_priv *priv)
1017 {
1018         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
1019         struct mlx5_core_dev *mdev = priv->mdev;
1020         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
1021         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
1022         int prio;
1023         void *out;
1024
1025         MLX5_SET(ppcnt_reg, in, local_port, 1);
1026         MLX5_SET(ppcnt_reg, in, grp, MLX5_PER_PRIORITY_COUNTERS_GROUP);
1027         for (prio = 0; prio < NUM_PPORT_PRIO; prio++) {
1028                 out = pstats->per_prio_counters[prio];
1029                 MLX5_SET(ppcnt_reg, in, prio_tc, prio);
1030                 mlx5_core_access_reg(mdev, in, sz, out, sz,
1031                                      MLX5_REG_PPCNT, 0, 0);
1032         }
1033 }
1034
1035 static const struct counter_desc mlx5e_pme_status_desc[] = {
1036         { "module_unplug", 8 },
1037 };
1038
1039 static const struct counter_desc mlx5e_pme_error_desc[] = {
1040         { "module_bus_stuck", 16 },       /* bus stuck (I2C or data shorted) */
1041         { "module_high_temp", 48 },       /* high temperature */
1042         { "module_bad_shorted", 56 },    /* bad or shorted cable/module */
1043 };
1044
1045 #define NUM_PME_STATUS_STATS            ARRAY_SIZE(mlx5e_pme_status_desc)
1046 #define NUM_PME_ERR_STATS               ARRAY_SIZE(mlx5e_pme_error_desc)
1047
1048 static int mlx5e_grp_pme_get_num_stats(struct mlx5e_priv *priv)
1049 {
1050         return NUM_PME_STATUS_STATS + NUM_PME_ERR_STATS;
1051 }
1052
1053 static int mlx5e_grp_pme_fill_strings(struct mlx5e_priv *priv, u8 *data,
1054                                       int idx)
1055 {
1056         int i;
1057
1058         for (i = 0; i < NUM_PME_STATUS_STATS; i++)
1059                 strcpy(data + (idx++) * ETH_GSTRING_LEN, mlx5e_pme_status_desc[i].format);
1060
1061         for (i = 0; i < NUM_PME_ERR_STATS; i++)
1062                 strcpy(data + (idx++) * ETH_GSTRING_LEN, mlx5e_pme_error_desc[i].format);
1063
1064         return idx;
1065 }
1066
1067 static int mlx5e_grp_pme_fill_stats(struct mlx5e_priv *priv, u64 *data,
1068                                     int idx)
1069 {
1070         struct mlx5_priv *mlx5_priv = &priv->mdev->priv;
1071         int i;
1072
1073         for (i = 0; i < NUM_PME_STATUS_STATS; i++)
1074                 data[idx++] = MLX5E_READ_CTR64_CPU(mlx5_priv->pme_stats.status_counters,
1075                                                    mlx5e_pme_status_desc, i);
1076
1077         for (i = 0; i < NUM_PME_ERR_STATS; i++)
1078                 data[idx++] = MLX5E_READ_CTR64_CPU(mlx5_priv->pme_stats.error_counters,
1079                                                    mlx5e_pme_error_desc, i);
1080
1081         return idx;
1082 }
1083
1084 static int mlx5e_grp_ipsec_get_num_stats(struct mlx5e_priv *priv)
1085 {
1086         return mlx5e_ipsec_get_count(priv);
1087 }
1088
1089 static int mlx5e_grp_ipsec_fill_strings(struct mlx5e_priv *priv, u8 *data,
1090                                         int idx)
1091 {
1092         return idx + mlx5e_ipsec_get_strings(priv,
1093                                              data + idx * ETH_GSTRING_LEN);
1094 }
1095
1096 static int mlx5e_grp_ipsec_fill_stats(struct mlx5e_priv *priv, u64 *data,
1097                                       int idx)
1098 {
1099         return idx + mlx5e_ipsec_get_stats(priv, data + idx);
1100 }
1101
1102 static void mlx5e_grp_ipsec_update_stats(struct mlx5e_priv *priv)
1103 {
1104         mlx5e_ipsec_update_stats(priv);
1105 }
1106
1107 static int mlx5e_grp_tls_get_num_stats(struct mlx5e_priv *priv)
1108 {
1109         return mlx5e_tls_get_count(priv);
1110 }
1111
1112 static int mlx5e_grp_tls_fill_strings(struct mlx5e_priv *priv, u8 *data,
1113                                       int idx)
1114 {
1115         return idx + mlx5e_tls_get_strings(priv, data + idx * ETH_GSTRING_LEN);
1116 }
1117
1118 static int mlx5e_grp_tls_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
1119 {
1120         return idx + mlx5e_tls_get_stats(priv, data + idx);
1121 }
1122
1123 static const struct counter_desc rq_stats_desc[] = {
1124         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, packets) },
1125         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, bytes) },
1126         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_complete) },
1127         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_unnecessary) },
1128         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_unnecessary_inner) },
1129         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_none) },
1130         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_drop) },
1131         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_redirect) },
1132         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_tx) },
1133         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_tx_cqe) },
1134         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_tx_full) },
1135         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, lro_packets) },
1136         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, lro_bytes) },
1137         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, removed_vlan_packets) },
1138         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, wqe_err) },
1139         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, mpwqe_filler_cqes) },
1140         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, mpwqe_filler_strides) },
1141         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, buff_alloc_err) },
1142         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cqe_compress_blks) },
1143         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cqe_compress_pkts) },
1144         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, page_reuse) },
1145         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_reuse) },
1146         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_full) },
1147         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_empty) },
1148         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_busy) },
1149         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_waive) },
1150         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, congst_umr) },
1151 };
1152
1153 static const struct counter_desc sq_stats_desc[] = {
1154         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, packets) },
1155         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, bytes) },
1156         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_packets) },
1157         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_bytes) },
1158         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_inner_packets) },
1159         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_inner_bytes) },
1160         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, csum_partial) },
1161         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, csum_partial_inner) },
1162         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, added_vlan_packets) },
1163         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, nop) },
1164         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, csum_none) },
1165         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, stopped) },
1166         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, dropped) },
1167         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, xmit_more) },
1168         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, recover) },
1169         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, cqes) },
1170         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, wake) },
1171         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, cqe_err) },
1172 };
1173
1174 static const struct counter_desc ch_stats_desc[] = {
1175         { MLX5E_DECLARE_CH_STAT(struct mlx5e_ch_stats, events) },
1176         { MLX5E_DECLARE_CH_STAT(struct mlx5e_ch_stats, poll) },
1177         { MLX5E_DECLARE_CH_STAT(struct mlx5e_ch_stats, arm) },
1178         { MLX5E_DECLARE_CH_STAT(struct mlx5e_ch_stats, aff_change) },
1179         { MLX5E_DECLARE_CH_STAT(struct mlx5e_ch_stats, eq_rearm) },
1180 };
1181
1182 #define NUM_RQ_STATS                    ARRAY_SIZE(rq_stats_desc)
1183 #define NUM_SQ_STATS                    ARRAY_SIZE(sq_stats_desc)
1184 #define NUM_CH_STATS                    ARRAY_SIZE(ch_stats_desc)
1185
1186 static int mlx5e_grp_channels_get_num_stats(struct mlx5e_priv *priv)
1187 {
1188         int max_nch = priv->profile->max_nch(priv->mdev);
1189
1190         return (NUM_RQ_STATS * max_nch) +
1191                (NUM_CH_STATS * max_nch) +
1192                (NUM_SQ_STATS * max_nch * priv->max_opened_tc);
1193 }
1194
1195 static int mlx5e_grp_channels_fill_strings(struct mlx5e_priv *priv, u8 *data,
1196                                            int idx)
1197 {
1198         int max_nch = priv->profile->max_nch(priv->mdev);
1199         int i, j, tc;
1200
1201         for (i = 0; i < max_nch; i++)
1202                 for (j = 0; j < NUM_CH_STATS; j++)
1203                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
1204                                 ch_stats_desc[j].format, i);
1205
1206         for (i = 0; i < max_nch; i++)
1207                 for (j = 0; j < NUM_RQ_STATS; j++)
1208                         sprintf(data + (idx++) * ETH_GSTRING_LEN, rq_stats_desc[j].format, i);
1209
1210         for (tc = 0; tc < priv->max_opened_tc; tc++)
1211                 for (i = 0; i < max_nch; i++)
1212                         for (j = 0; j < NUM_SQ_STATS; j++)
1213                                 sprintf(data + (idx++) * ETH_GSTRING_LEN,
1214                                         sq_stats_desc[j].format,
1215                                         priv->channel_tc2txq[i][tc]);
1216
1217         return idx;
1218 }
1219
1220 static int mlx5e_grp_channels_fill_stats(struct mlx5e_priv *priv, u64 *data,
1221                                          int idx)
1222 {
1223         int max_nch = priv->profile->max_nch(priv->mdev);
1224         int i, j, tc;
1225
1226         for (i = 0; i < max_nch; i++)
1227                 for (j = 0; j < NUM_CH_STATS; j++)
1228                         data[idx++] =
1229                                 MLX5E_READ_CTR64_CPU(&priv->channel_stats[i].ch,
1230                                                      ch_stats_desc, j);
1231
1232         for (i = 0; i < max_nch; i++)
1233                 for (j = 0; j < NUM_RQ_STATS; j++)
1234                         data[idx++] =
1235                                 MLX5E_READ_CTR64_CPU(&priv->channel_stats[i].rq,
1236                                                      rq_stats_desc, j);
1237
1238         for (tc = 0; tc < priv->max_opened_tc; tc++)
1239                 for (i = 0; i < max_nch; i++)
1240                         for (j = 0; j < NUM_SQ_STATS; j++)
1241                                 data[idx++] =
1242                                         MLX5E_READ_CTR64_CPU(&priv->channel_stats[i].sq[tc],
1243                                                              sq_stats_desc, j);
1244
1245         return idx;
1246 }
1247
1248 /* The stats groups order is opposite to the update_stats() order calls */
1249 const struct mlx5e_stats_grp mlx5e_stats_grps[] = {
1250         {
1251                 .get_num_stats = mlx5e_grp_sw_get_num_stats,
1252                 .fill_strings = mlx5e_grp_sw_fill_strings,
1253                 .fill_stats = mlx5e_grp_sw_fill_stats,
1254                 .update_stats = mlx5e_grp_sw_update_stats,
1255         },
1256         {
1257                 .get_num_stats = mlx5e_grp_q_get_num_stats,
1258                 .fill_strings = mlx5e_grp_q_fill_strings,
1259                 .fill_stats = mlx5e_grp_q_fill_stats,
1260                 .update_stats_mask = MLX5E_NDO_UPDATE_STATS,
1261                 .update_stats = mlx5e_grp_q_update_stats,
1262         },
1263         {
1264                 .get_num_stats = mlx5e_grp_vnic_env_get_num_stats,
1265                 .fill_strings = mlx5e_grp_vnic_env_fill_strings,
1266                 .fill_stats = mlx5e_grp_vnic_env_fill_stats,
1267                 .update_stats = mlx5e_grp_vnic_env_update_stats,
1268         },
1269         {
1270                 .get_num_stats = mlx5e_grp_vport_get_num_stats,
1271                 .fill_strings = mlx5e_grp_vport_fill_strings,
1272                 .fill_stats = mlx5e_grp_vport_fill_stats,
1273                 .update_stats_mask = MLX5E_NDO_UPDATE_STATS,
1274                 .update_stats = mlx5e_grp_vport_update_stats,
1275         },
1276         {
1277                 .get_num_stats = mlx5e_grp_802_3_get_num_stats,
1278                 .fill_strings = mlx5e_grp_802_3_fill_strings,
1279                 .fill_stats = mlx5e_grp_802_3_fill_stats,
1280                 .update_stats_mask = MLX5E_NDO_UPDATE_STATS,
1281                 .update_stats = mlx5e_grp_802_3_update_stats,
1282         },
1283         {
1284                 .get_num_stats = mlx5e_grp_2863_get_num_stats,
1285                 .fill_strings = mlx5e_grp_2863_fill_strings,
1286                 .fill_stats = mlx5e_grp_2863_fill_stats,
1287                 .update_stats = mlx5e_grp_2863_update_stats,
1288         },
1289         {
1290                 .get_num_stats = mlx5e_grp_2819_get_num_stats,
1291                 .fill_strings = mlx5e_grp_2819_fill_strings,
1292                 .fill_stats = mlx5e_grp_2819_fill_stats,
1293                 .update_stats = mlx5e_grp_2819_update_stats,
1294         },
1295         {
1296                 .get_num_stats = mlx5e_grp_phy_get_num_stats,
1297                 .fill_strings = mlx5e_grp_phy_fill_strings,
1298                 .fill_stats = mlx5e_grp_phy_fill_stats,
1299                 .update_stats = mlx5e_grp_phy_update_stats,
1300         },
1301         {
1302                 .get_num_stats = mlx5e_grp_eth_ext_get_num_stats,
1303                 .fill_strings = mlx5e_grp_eth_ext_fill_strings,
1304                 .fill_stats = mlx5e_grp_eth_ext_fill_stats,
1305                 .update_stats = mlx5e_grp_eth_ext_update_stats,
1306         },
1307         {
1308                 .get_num_stats = mlx5e_grp_pcie_get_num_stats,
1309                 .fill_strings = mlx5e_grp_pcie_fill_strings,
1310                 .fill_stats = mlx5e_grp_pcie_fill_stats,
1311                 .update_stats = mlx5e_grp_pcie_update_stats,
1312         },
1313         {
1314                 .get_num_stats = mlx5e_grp_per_prio_get_num_stats,
1315                 .fill_strings = mlx5e_grp_per_prio_fill_strings,
1316                 .fill_stats = mlx5e_grp_per_prio_fill_stats,
1317                 .update_stats = mlx5e_grp_per_prio_update_stats,
1318         },
1319         {
1320                 .get_num_stats = mlx5e_grp_pme_get_num_stats,
1321                 .fill_strings = mlx5e_grp_pme_fill_strings,
1322                 .fill_stats = mlx5e_grp_pme_fill_stats,
1323         },
1324         {
1325                 .get_num_stats = mlx5e_grp_ipsec_get_num_stats,
1326                 .fill_strings = mlx5e_grp_ipsec_fill_strings,
1327                 .fill_stats = mlx5e_grp_ipsec_fill_stats,
1328                 .update_stats = mlx5e_grp_ipsec_update_stats,
1329         },
1330         {
1331                 .get_num_stats = mlx5e_grp_tls_get_num_stats,
1332                 .fill_strings = mlx5e_grp_tls_fill_strings,
1333                 .fill_stats = mlx5e_grp_tls_fill_stats,
1334         },
1335         {
1336                 .get_num_stats = mlx5e_grp_channels_get_num_stats,
1337                 .fill_strings = mlx5e_grp_channels_fill_strings,
1338                 .fill_stats = mlx5e_grp_channels_fill_stats,
1339         }
1340 };
1341
1342 const int mlx5e_num_stats_grps = ARRAY_SIZE(mlx5e_stats_grps);