net/mlx5e: Add UDP GSO remaining counter
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mellanox / mlx5 / core / en_stats.c
1 /*
2  * Copyright (c) 2017, Mellanox Technologies, Ltd.  All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #include "en.h"
34 #include "en_accel/ipsec.h"
35 #include "en_accel/tls.h"
36
37 static const struct counter_desc sw_stats_desc[] = {
38         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_packets) },
39         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_bytes) },
40         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_packets) },
41         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_bytes) },
42         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_packets) },
43         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_bytes) },
44         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_inner_packets) },
45         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tso_inner_bytes) },
46         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_added_vlan_packets) },
47
48 #ifdef CONFIG_MLX5_EN_TLS
49         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tls_ooo) },
50         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_tls_resync_bytes) },
51 #endif
52
53         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_lro_packets) },
54         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_lro_bytes) },
55         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_removed_vlan_packets) },
56         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_unnecessary) },
57         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_none) },
58         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_complete) },
59         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_csum_unnecessary_inner) },
60         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_drop) },
61         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_tx) },
62         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_xdp_tx_full) },
63         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_csum_none) },
64         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_csum_partial) },
65         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_csum_partial_inner) },
66         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_queue_stopped) },
67         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_queue_dropped) },
68         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_xmit_more) },
69         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_recover) },
70         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_queue_wake) },
71         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_udp_seg_rem) },
72         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, tx_cqe_err) },
73         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_wqe_err) },
74         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_mpwqe_filler) },
75         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_buff_alloc_err) },
76         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cqe_compress_blks) },
77         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cqe_compress_pkts) },
78         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_page_reuse) },
79         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_reuse) },
80         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_full) },
81         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_empty) },
82         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_busy) },
83         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, rx_cache_waive) },
84         { MLX5E_DECLARE_STAT(struct mlx5e_sw_stats, ch_eq_rearm) },
85 };
86
87 #define NUM_SW_COUNTERS                 ARRAY_SIZE(sw_stats_desc)
88
89 static int mlx5e_grp_sw_get_num_stats(struct mlx5e_priv *priv)
90 {
91         return NUM_SW_COUNTERS;
92 }
93
94 static int mlx5e_grp_sw_fill_strings(struct mlx5e_priv *priv, u8 *data, int idx)
95 {
96         int i;
97
98         for (i = 0; i < NUM_SW_COUNTERS; i++)
99                 strcpy(data + (idx++) * ETH_GSTRING_LEN, sw_stats_desc[i].format);
100         return idx;
101 }
102
103 static int mlx5e_grp_sw_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
104 {
105         int i;
106
107         for (i = 0; i < NUM_SW_COUNTERS; i++)
108                 data[idx++] = MLX5E_READ_CTR64_CPU(&priv->stats.sw, sw_stats_desc, i);
109         return idx;
110 }
111
112 void mlx5e_grp_sw_update_stats(struct mlx5e_priv *priv)
113 {
114         struct mlx5e_sw_stats temp, *s = &temp;
115         int i;
116
117         memset(s, 0, sizeof(*s));
118
119         for (i = 0; i < priv->profile->max_nch(priv->mdev); i++) {
120                 struct mlx5e_channel_stats *channel_stats =
121                         &priv->channel_stats[i];
122                 struct mlx5e_rq_stats *rq_stats = &channel_stats->rq;
123                 struct mlx5e_ch_stats *ch_stats = &channel_stats->ch;
124                 int j;
125
126                 s->rx_packets   += rq_stats->packets;
127                 s->rx_bytes     += rq_stats->bytes;
128                 s->rx_lro_packets += rq_stats->lro_packets;
129                 s->rx_lro_bytes += rq_stats->lro_bytes;
130                 s->rx_removed_vlan_packets += rq_stats->removed_vlan_packets;
131                 s->rx_csum_none += rq_stats->csum_none;
132                 s->rx_csum_complete += rq_stats->csum_complete;
133                 s->rx_csum_unnecessary += rq_stats->csum_unnecessary;
134                 s->rx_csum_unnecessary_inner += rq_stats->csum_unnecessary_inner;
135                 s->rx_xdp_drop += rq_stats->xdp_drop;
136                 s->rx_xdp_tx += rq_stats->xdp_tx;
137                 s->rx_xdp_tx_full += rq_stats->xdp_tx_full;
138                 s->rx_wqe_err   += rq_stats->wqe_err;
139                 s->rx_mpwqe_filler += rq_stats->mpwqe_filler;
140                 s->rx_buff_alloc_err += rq_stats->buff_alloc_err;
141                 s->rx_cqe_compress_blks += rq_stats->cqe_compress_blks;
142                 s->rx_cqe_compress_pkts += rq_stats->cqe_compress_pkts;
143                 s->rx_page_reuse  += rq_stats->page_reuse;
144                 s->rx_cache_reuse += rq_stats->cache_reuse;
145                 s->rx_cache_full  += rq_stats->cache_full;
146                 s->rx_cache_empty += rq_stats->cache_empty;
147                 s->rx_cache_busy  += rq_stats->cache_busy;
148                 s->rx_cache_waive += rq_stats->cache_waive;
149                 s->ch_eq_rearm += ch_stats->eq_rearm;
150
151                 for (j = 0; j < priv->max_opened_tc; j++) {
152                         struct mlx5e_sq_stats *sq_stats = &channel_stats->sq[j];
153
154                         s->tx_packets           += sq_stats->packets;
155                         s->tx_bytes             += sq_stats->bytes;
156                         s->tx_tso_packets       += sq_stats->tso_packets;
157                         s->tx_tso_bytes         += sq_stats->tso_bytes;
158                         s->tx_tso_inner_packets += sq_stats->tso_inner_packets;
159                         s->tx_tso_inner_bytes   += sq_stats->tso_inner_bytes;
160                         s->tx_added_vlan_packets += sq_stats->added_vlan_packets;
161                         s->tx_queue_stopped     += sq_stats->stopped;
162                         s->tx_queue_wake        += sq_stats->wake;
163                         s->tx_udp_seg_rem       += sq_stats->udp_seg_rem;
164                         s->tx_queue_dropped     += sq_stats->dropped;
165                         s->tx_cqe_err           += sq_stats->cqe_err;
166                         s->tx_recover           += sq_stats->recover;
167                         s->tx_xmit_more         += sq_stats->xmit_more;
168                         s->tx_csum_partial_inner += sq_stats->csum_partial_inner;
169                         s->tx_csum_none         += sq_stats->csum_none;
170                         s->tx_csum_partial      += sq_stats->csum_partial;
171 #ifdef CONFIG_MLX5_EN_TLS
172                         s->tx_tls_ooo           += sq_stats->tls_ooo;
173                         s->tx_tls_resync_bytes  += sq_stats->tls_resync_bytes;
174 #endif
175                 }
176         }
177
178         memcpy(&priv->stats.sw, s, sizeof(*s));
179 }
180
181 static const struct counter_desc q_stats_desc[] = {
182         { MLX5E_DECLARE_STAT(struct mlx5e_qcounter_stats, rx_out_of_buffer) },
183 };
184
185 static const struct counter_desc drop_rq_stats_desc[] = {
186         { MLX5E_DECLARE_STAT(struct mlx5e_qcounter_stats, rx_if_down_packets) },
187 };
188
189 #define NUM_Q_COUNTERS                  ARRAY_SIZE(q_stats_desc)
190 #define NUM_DROP_RQ_COUNTERS            ARRAY_SIZE(drop_rq_stats_desc)
191
192 static int mlx5e_grp_q_get_num_stats(struct mlx5e_priv *priv)
193 {
194         int num_stats = 0;
195
196         if (priv->q_counter)
197                 num_stats += NUM_Q_COUNTERS;
198
199         if (priv->drop_rq_q_counter)
200                 num_stats += NUM_DROP_RQ_COUNTERS;
201
202         return num_stats;
203 }
204
205 static int mlx5e_grp_q_fill_strings(struct mlx5e_priv *priv, u8 *data, int idx)
206 {
207         int i;
208
209         for (i = 0; i < NUM_Q_COUNTERS && priv->q_counter; i++)
210                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
211                        q_stats_desc[i].format);
212
213         for (i = 0; i < NUM_DROP_RQ_COUNTERS && priv->drop_rq_q_counter; i++)
214                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
215                        drop_rq_stats_desc[i].format);
216
217         return idx;
218 }
219
220 static int mlx5e_grp_q_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
221 {
222         int i;
223
224         for (i = 0; i < NUM_Q_COUNTERS && priv->q_counter; i++)
225                 data[idx++] = MLX5E_READ_CTR32_CPU(&priv->stats.qcnt,
226                                                    q_stats_desc, i);
227         for (i = 0; i < NUM_DROP_RQ_COUNTERS && priv->drop_rq_q_counter; i++)
228                 data[idx++] = MLX5E_READ_CTR32_CPU(&priv->stats.qcnt,
229                                                    drop_rq_stats_desc, i);
230         return idx;
231 }
232
233 static void mlx5e_grp_q_update_stats(struct mlx5e_priv *priv)
234 {
235         struct mlx5e_qcounter_stats *qcnt = &priv->stats.qcnt;
236         u32 out[MLX5_ST_SZ_DW(query_q_counter_out)];
237
238         if (priv->q_counter &&
239             !mlx5_core_query_q_counter(priv->mdev, priv->q_counter, 0, out,
240                                        sizeof(out)))
241                 qcnt->rx_out_of_buffer = MLX5_GET(query_q_counter_out,
242                                                   out, out_of_buffer);
243         if (priv->drop_rq_q_counter &&
244             !mlx5_core_query_q_counter(priv->mdev, priv->drop_rq_q_counter, 0,
245                                        out, sizeof(out)))
246                 qcnt->rx_if_down_packets = MLX5_GET(query_q_counter_out, out,
247                                                     out_of_buffer);
248 }
249
250 #define VNIC_ENV_OFF(c) MLX5_BYTE_OFF(query_vnic_env_out, c)
251 static const struct counter_desc vnic_env_stats_desc[] = {
252         { "rx_steer_missed_packets",
253                 VNIC_ENV_OFF(vport_env.nic_receive_steering_discard) },
254 };
255
256 #define NUM_VNIC_ENV_COUNTERS           ARRAY_SIZE(vnic_env_stats_desc)
257
258 static int mlx5e_grp_vnic_env_get_num_stats(struct mlx5e_priv *priv)
259 {
260         return MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard) ?
261                 NUM_VNIC_ENV_COUNTERS : 0;
262 }
263
264 static int mlx5e_grp_vnic_env_fill_strings(struct mlx5e_priv *priv, u8 *data,
265                                            int idx)
266 {
267         int i;
268
269         if (!MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard))
270                 return idx;
271
272         for (i = 0; i < NUM_VNIC_ENV_COUNTERS; i++)
273                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
274                        vnic_env_stats_desc[i].format);
275         return idx;
276 }
277
278 static int mlx5e_grp_vnic_env_fill_stats(struct mlx5e_priv *priv, u64 *data,
279                                          int idx)
280 {
281         int i;
282
283         if (!MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard))
284                 return idx;
285
286         for (i = 0; i < NUM_VNIC_ENV_COUNTERS; i++)
287                 data[idx++] = MLX5E_READ_CTR64_BE(priv->stats.vnic.query_vnic_env_out,
288                                                   vnic_env_stats_desc, i);
289         return idx;
290 }
291
292 static void mlx5e_grp_vnic_env_update_stats(struct mlx5e_priv *priv)
293 {
294         u32 *out = (u32 *)priv->stats.vnic.query_vnic_env_out;
295         int outlen = MLX5_ST_SZ_BYTES(query_vnic_env_out);
296         u32 in[MLX5_ST_SZ_DW(query_vnic_env_in)] = {0};
297         struct mlx5_core_dev *mdev = priv->mdev;
298
299         if (!MLX5_CAP_GEN(priv->mdev, nic_receive_steering_discard))
300                 return;
301
302         MLX5_SET(query_vnic_env_in, in, opcode,
303                  MLX5_CMD_OP_QUERY_VNIC_ENV);
304         MLX5_SET(query_vnic_env_in, in, op_mod, 0);
305         MLX5_SET(query_vnic_env_in, in, other_vport, 0);
306         mlx5_cmd_exec(mdev, in, sizeof(in), out, outlen);
307 }
308
309 #define VPORT_COUNTER_OFF(c) MLX5_BYTE_OFF(query_vport_counter_out, c)
310 static const struct counter_desc vport_stats_desc[] = {
311         { "rx_vport_unicast_packets",
312                 VPORT_COUNTER_OFF(received_eth_unicast.packets) },
313         { "rx_vport_unicast_bytes",
314                 VPORT_COUNTER_OFF(received_eth_unicast.octets) },
315         { "tx_vport_unicast_packets",
316                 VPORT_COUNTER_OFF(transmitted_eth_unicast.packets) },
317         { "tx_vport_unicast_bytes",
318                 VPORT_COUNTER_OFF(transmitted_eth_unicast.octets) },
319         { "rx_vport_multicast_packets",
320                 VPORT_COUNTER_OFF(received_eth_multicast.packets) },
321         { "rx_vport_multicast_bytes",
322                 VPORT_COUNTER_OFF(received_eth_multicast.octets) },
323         { "tx_vport_multicast_packets",
324                 VPORT_COUNTER_OFF(transmitted_eth_multicast.packets) },
325         { "tx_vport_multicast_bytes",
326                 VPORT_COUNTER_OFF(transmitted_eth_multicast.octets) },
327         { "rx_vport_broadcast_packets",
328                 VPORT_COUNTER_OFF(received_eth_broadcast.packets) },
329         { "rx_vport_broadcast_bytes",
330                 VPORT_COUNTER_OFF(received_eth_broadcast.octets) },
331         { "tx_vport_broadcast_packets",
332                 VPORT_COUNTER_OFF(transmitted_eth_broadcast.packets) },
333         { "tx_vport_broadcast_bytes",
334                 VPORT_COUNTER_OFF(transmitted_eth_broadcast.octets) },
335         { "rx_vport_rdma_unicast_packets",
336                 VPORT_COUNTER_OFF(received_ib_unicast.packets) },
337         { "rx_vport_rdma_unicast_bytes",
338                 VPORT_COUNTER_OFF(received_ib_unicast.octets) },
339         { "tx_vport_rdma_unicast_packets",
340                 VPORT_COUNTER_OFF(transmitted_ib_unicast.packets) },
341         { "tx_vport_rdma_unicast_bytes",
342                 VPORT_COUNTER_OFF(transmitted_ib_unicast.octets) },
343         { "rx_vport_rdma_multicast_packets",
344                 VPORT_COUNTER_OFF(received_ib_multicast.packets) },
345         { "rx_vport_rdma_multicast_bytes",
346                 VPORT_COUNTER_OFF(received_ib_multicast.octets) },
347         { "tx_vport_rdma_multicast_packets",
348                 VPORT_COUNTER_OFF(transmitted_ib_multicast.packets) },
349         { "tx_vport_rdma_multicast_bytes",
350                 VPORT_COUNTER_OFF(transmitted_ib_multicast.octets) },
351 };
352
353 #define NUM_VPORT_COUNTERS              ARRAY_SIZE(vport_stats_desc)
354
355 static int mlx5e_grp_vport_get_num_stats(struct mlx5e_priv *priv)
356 {
357         return NUM_VPORT_COUNTERS;
358 }
359
360 static int mlx5e_grp_vport_fill_strings(struct mlx5e_priv *priv, u8 *data,
361                                         int idx)
362 {
363         int i;
364
365         for (i = 0; i < NUM_VPORT_COUNTERS; i++)
366                 strcpy(data + (idx++) * ETH_GSTRING_LEN, vport_stats_desc[i].format);
367         return idx;
368 }
369
370 static int mlx5e_grp_vport_fill_stats(struct mlx5e_priv *priv, u64 *data,
371                                       int idx)
372 {
373         int i;
374
375         for (i = 0; i < NUM_VPORT_COUNTERS; i++)
376                 data[idx++] = MLX5E_READ_CTR64_BE(priv->stats.vport.query_vport_out,
377                                                   vport_stats_desc, i);
378         return idx;
379 }
380
381 static void mlx5e_grp_vport_update_stats(struct mlx5e_priv *priv)
382 {
383         int outlen = MLX5_ST_SZ_BYTES(query_vport_counter_out);
384         u32 *out = (u32 *)priv->stats.vport.query_vport_out;
385         u32 in[MLX5_ST_SZ_DW(query_vport_counter_in)] = {0};
386         struct mlx5_core_dev *mdev = priv->mdev;
387
388         MLX5_SET(query_vport_counter_in, in, opcode, MLX5_CMD_OP_QUERY_VPORT_COUNTER);
389         MLX5_SET(query_vport_counter_in, in, op_mod, 0);
390         MLX5_SET(query_vport_counter_in, in, other_vport, 0);
391         mlx5_cmd_exec(mdev, in, sizeof(in), out, outlen);
392 }
393
394 #define PPORT_802_3_OFF(c) \
395         MLX5_BYTE_OFF(ppcnt_reg, \
396                       counter_set.eth_802_3_cntrs_grp_data_layout.c##_high)
397 static const struct counter_desc pport_802_3_stats_desc[] = {
398         { "tx_packets_phy", PPORT_802_3_OFF(a_frames_transmitted_ok) },
399         { "rx_packets_phy", PPORT_802_3_OFF(a_frames_received_ok) },
400         { "rx_crc_errors_phy", PPORT_802_3_OFF(a_frame_check_sequence_errors) },
401         { "tx_bytes_phy", PPORT_802_3_OFF(a_octets_transmitted_ok) },
402         { "rx_bytes_phy", PPORT_802_3_OFF(a_octets_received_ok) },
403         { "tx_multicast_phy", PPORT_802_3_OFF(a_multicast_frames_xmitted_ok) },
404         { "tx_broadcast_phy", PPORT_802_3_OFF(a_broadcast_frames_xmitted_ok) },
405         { "rx_multicast_phy", PPORT_802_3_OFF(a_multicast_frames_received_ok) },
406         { "rx_broadcast_phy", PPORT_802_3_OFF(a_broadcast_frames_received_ok) },
407         { "rx_in_range_len_errors_phy", PPORT_802_3_OFF(a_in_range_length_errors) },
408         { "rx_out_of_range_len_phy", PPORT_802_3_OFF(a_out_of_range_length_field) },
409         { "rx_oversize_pkts_phy", PPORT_802_3_OFF(a_frame_too_long_errors) },
410         { "rx_symbol_err_phy", PPORT_802_3_OFF(a_symbol_error_during_carrier) },
411         { "tx_mac_control_phy", PPORT_802_3_OFF(a_mac_control_frames_transmitted) },
412         { "rx_mac_control_phy", PPORT_802_3_OFF(a_mac_control_frames_received) },
413         { "rx_unsupported_op_phy", PPORT_802_3_OFF(a_unsupported_opcodes_received) },
414         { "rx_pause_ctrl_phy", PPORT_802_3_OFF(a_pause_mac_ctrl_frames_received) },
415         { "tx_pause_ctrl_phy", PPORT_802_3_OFF(a_pause_mac_ctrl_frames_transmitted) },
416 };
417
418 #define NUM_PPORT_802_3_COUNTERS        ARRAY_SIZE(pport_802_3_stats_desc)
419
420 static int mlx5e_grp_802_3_get_num_stats(struct mlx5e_priv *priv)
421 {
422         return NUM_PPORT_802_3_COUNTERS;
423 }
424
425 static int mlx5e_grp_802_3_fill_strings(struct mlx5e_priv *priv, u8 *data,
426                                         int idx)
427 {
428         int i;
429
430         for (i = 0; i < NUM_PPORT_802_3_COUNTERS; i++)
431                 strcpy(data + (idx++) * ETH_GSTRING_LEN, pport_802_3_stats_desc[i].format);
432         return idx;
433 }
434
435 static int mlx5e_grp_802_3_fill_stats(struct mlx5e_priv *priv, u64 *data,
436                                       int idx)
437 {
438         int i;
439
440         for (i = 0; i < NUM_PPORT_802_3_COUNTERS; i++)
441                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.IEEE_802_3_counters,
442                                                   pport_802_3_stats_desc, i);
443         return idx;
444 }
445
446 static void mlx5e_grp_802_3_update_stats(struct mlx5e_priv *priv)
447 {
448         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
449         struct mlx5_core_dev *mdev = priv->mdev;
450         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
451         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
452         void *out;
453
454         MLX5_SET(ppcnt_reg, in, local_port, 1);
455         out = pstats->IEEE_802_3_counters;
456         MLX5_SET(ppcnt_reg, in, grp, MLX5_IEEE_802_3_COUNTERS_GROUP);
457         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
458 }
459
460 #define PPORT_2863_OFF(c) \
461         MLX5_BYTE_OFF(ppcnt_reg, \
462                       counter_set.eth_2863_cntrs_grp_data_layout.c##_high)
463 static const struct counter_desc pport_2863_stats_desc[] = {
464         { "rx_discards_phy", PPORT_2863_OFF(if_in_discards) },
465         { "tx_discards_phy", PPORT_2863_OFF(if_out_discards) },
466         { "tx_errors_phy", PPORT_2863_OFF(if_out_errors) },
467 };
468
469 #define NUM_PPORT_2863_COUNTERS         ARRAY_SIZE(pport_2863_stats_desc)
470
471 static int mlx5e_grp_2863_get_num_stats(struct mlx5e_priv *priv)
472 {
473         return NUM_PPORT_2863_COUNTERS;
474 }
475
476 static int mlx5e_grp_2863_fill_strings(struct mlx5e_priv *priv, u8 *data,
477                                        int idx)
478 {
479         int i;
480
481         for (i = 0; i < NUM_PPORT_2863_COUNTERS; i++)
482                 strcpy(data + (idx++) * ETH_GSTRING_LEN, pport_2863_stats_desc[i].format);
483         return idx;
484 }
485
486 static int mlx5e_grp_2863_fill_stats(struct mlx5e_priv *priv, u64 *data,
487                                      int idx)
488 {
489         int i;
490
491         for (i = 0; i < NUM_PPORT_2863_COUNTERS; i++)
492                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.RFC_2863_counters,
493                                                   pport_2863_stats_desc, i);
494         return idx;
495 }
496
497 static void mlx5e_grp_2863_update_stats(struct mlx5e_priv *priv)
498 {
499         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
500         struct mlx5_core_dev *mdev = priv->mdev;
501         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
502         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
503         void *out;
504
505         MLX5_SET(ppcnt_reg, in, local_port, 1);
506         out = pstats->RFC_2863_counters;
507         MLX5_SET(ppcnt_reg, in, grp, MLX5_RFC_2863_COUNTERS_GROUP);
508         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
509 }
510
511 #define PPORT_2819_OFF(c) \
512         MLX5_BYTE_OFF(ppcnt_reg, \
513                       counter_set.eth_2819_cntrs_grp_data_layout.c##_high)
514 static const struct counter_desc pport_2819_stats_desc[] = {
515         { "rx_undersize_pkts_phy", PPORT_2819_OFF(ether_stats_undersize_pkts) },
516         { "rx_fragments_phy", PPORT_2819_OFF(ether_stats_fragments) },
517         { "rx_jabbers_phy", PPORT_2819_OFF(ether_stats_jabbers) },
518         { "rx_64_bytes_phy", PPORT_2819_OFF(ether_stats_pkts64octets) },
519         { "rx_65_to_127_bytes_phy", PPORT_2819_OFF(ether_stats_pkts65to127octets) },
520         { "rx_128_to_255_bytes_phy", PPORT_2819_OFF(ether_stats_pkts128to255octets) },
521         { "rx_256_to_511_bytes_phy", PPORT_2819_OFF(ether_stats_pkts256to511octets) },
522         { "rx_512_to_1023_bytes_phy", PPORT_2819_OFF(ether_stats_pkts512to1023octets) },
523         { "rx_1024_to_1518_bytes_phy", PPORT_2819_OFF(ether_stats_pkts1024to1518octets) },
524         { "rx_1519_to_2047_bytes_phy", PPORT_2819_OFF(ether_stats_pkts1519to2047octets) },
525         { "rx_2048_to_4095_bytes_phy", PPORT_2819_OFF(ether_stats_pkts2048to4095octets) },
526         { "rx_4096_to_8191_bytes_phy", PPORT_2819_OFF(ether_stats_pkts4096to8191octets) },
527         { "rx_8192_to_10239_bytes_phy", PPORT_2819_OFF(ether_stats_pkts8192to10239octets) },
528 };
529
530 #define NUM_PPORT_2819_COUNTERS         ARRAY_SIZE(pport_2819_stats_desc)
531
532 static int mlx5e_grp_2819_get_num_stats(struct mlx5e_priv *priv)
533 {
534         return NUM_PPORT_2819_COUNTERS;
535 }
536
537 static int mlx5e_grp_2819_fill_strings(struct mlx5e_priv *priv, u8 *data,
538                                        int idx)
539 {
540         int i;
541
542         for (i = 0; i < NUM_PPORT_2819_COUNTERS; i++)
543                 strcpy(data + (idx++) * ETH_GSTRING_LEN, pport_2819_stats_desc[i].format);
544         return idx;
545 }
546
547 static int mlx5e_grp_2819_fill_stats(struct mlx5e_priv *priv, u64 *data,
548                                      int idx)
549 {
550         int i;
551
552         for (i = 0; i < NUM_PPORT_2819_COUNTERS; i++)
553                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.RFC_2819_counters,
554                                                   pport_2819_stats_desc, i);
555         return idx;
556 }
557
558 static void mlx5e_grp_2819_update_stats(struct mlx5e_priv *priv)
559 {
560         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
561         struct mlx5_core_dev *mdev = priv->mdev;
562         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
563         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
564         void *out;
565
566         MLX5_SET(ppcnt_reg, in, local_port, 1);
567         out = pstats->RFC_2819_counters;
568         MLX5_SET(ppcnt_reg, in, grp, MLX5_RFC_2819_COUNTERS_GROUP);
569         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
570 }
571
572 #define PPORT_PHY_STATISTICAL_OFF(c) \
573         MLX5_BYTE_OFF(ppcnt_reg, \
574                       counter_set.phys_layer_statistical_cntrs.c##_high)
575 static const struct counter_desc pport_phy_statistical_stats_desc[] = {
576         { "rx_pcs_symbol_err_phy", PPORT_PHY_STATISTICAL_OFF(phy_symbol_errors) },
577         { "rx_corrected_bits_phy", PPORT_PHY_STATISTICAL_OFF(phy_corrected_bits) },
578 };
579
580 #define NUM_PPORT_PHY_STATISTICAL_COUNTERS ARRAY_SIZE(pport_phy_statistical_stats_desc)
581
582 static int mlx5e_grp_phy_get_num_stats(struct mlx5e_priv *priv)
583 {
584         /* "1" for link_down_events special counter */
585         return MLX5_CAP_PCAM_FEATURE((priv)->mdev, ppcnt_statistical_group) ?
586                 NUM_PPORT_PHY_STATISTICAL_COUNTERS + 1 : 1;
587 }
588
589 static int mlx5e_grp_phy_fill_strings(struct mlx5e_priv *priv, u8 *data,
590                                       int idx)
591 {
592         int i;
593
594         strcpy(data + (idx++) * ETH_GSTRING_LEN, "link_down_events_phy");
595
596         if (!MLX5_CAP_PCAM_FEATURE((priv)->mdev, ppcnt_statistical_group))
597                 return idx;
598
599         for (i = 0; i < NUM_PPORT_PHY_STATISTICAL_COUNTERS; i++)
600                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
601                        pport_phy_statistical_stats_desc[i].format);
602         return idx;
603 }
604
605 static int mlx5e_grp_phy_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
606 {
607         int i;
608
609         /* link_down_events_phy has special handling since it is not stored in __be64 format */
610         data[idx++] = MLX5_GET(ppcnt_reg, priv->stats.pport.phy_counters,
611                                counter_set.phys_layer_cntrs.link_down_events);
612
613         if (!MLX5_CAP_PCAM_FEATURE((priv)->mdev, ppcnt_statistical_group))
614                 return idx;
615
616         for (i = 0; i < NUM_PPORT_PHY_STATISTICAL_COUNTERS; i++)
617                 data[idx++] =
618                         MLX5E_READ_CTR64_BE(&priv->stats.pport.phy_statistical_counters,
619                                             pport_phy_statistical_stats_desc, i);
620         return idx;
621 }
622
623 static void mlx5e_grp_phy_update_stats(struct mlx5e_priv *priv)
624 {
625         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
626         struct mlx5_core_dev *mdev = priv->mdev;
627         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
628         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
629         void *out;
630
631         MLX5_SET(ppcnt_reg, in, local_port, 1);
632         out = pstats->phy_counters;
633         MLX5_SET(ppcnt_reg, in, grp, MLX5_PHYSICAL_LAYER_COUNTERS_GROUP);
634         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
635
636         if (!MLX5_CAP_PCAM_FEATURE(mdev, ppcnt_statistical_group))
637                 return;
638
639         out = pstats->phy_statistical_counters;
640         MLX5_SET(ppcnt_reg, in, grp, MLX5_PHYSICAL_LAYER_STATISTICAL_GROUP);
641         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
642 }
643
644 #define PPORT_ETH_EXT_OFF(c) \
645         MLX5_BYTE_OFF(ppcnt_reg, \
646                       counter_set.eth_extended_cntrs_grp_data_layout.c##_high)
647 static const struct counter_desc pport_eth_ext_stats_desc[] = {
648         { "rx_buffer_passed_thres_phy", PPORT_ETH_EXT_OFF(rx_buffer_almost_full) },
649 };
650
651 #define NUM_PPORT_ETH_EXT_COUNTERS      ARRAY_SIZE(pport_eth_ext_stats_desc)
652
653 static int mlx5e_grp_eth_ext_get_num_stats(struct mlx5e_priv *priv)
654 {
655         if (MLX5_CAP_PCAM_FEATURE((priv)->mdev, rx_buffer_fullness_counters))
656                 return NUM_PPORT_ETH_EXT_COUNTERS;
657
658         return 0;
659 }
660
661 static int mlx5e_grp_eth_ext_fill_strings(struct mlx5e_priv *priv, u8 *data,
662                                           int idx)
663 {
664         int i;
665
666         if (MLX5_CAP_PCAM_FEATURE((priv)->mdev, rx_buffer_fullness_counters))
667                 for (i = 0; i < NUM_PPORT_ETH_EXT_COUNTERS; i++)
668                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
669                                pport_eth_ext_stats_desc[i].format);
670         return idx;
671 }
672
673 static int mlx5e_grp_eth_ext_fill_stats(struct mlx5e_priv *priv, u64 *data,
674                                         int idx)
675 {
676         int i;
677
678         if (MLX5_CAP_PCAM_FEATURE((priv)->mdev, rx_buffer_fullness_counters))
679                 for (i = 0; i < NUM_PPORT_ETH_EXT_COUNTERS; i++)
680                         data[idx++] =
681                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.eth_ext_counters,
682                                                     pport_eth_ext_stats_desc, i);
683         return idx;
684 }
685
686 static void mlx5e_grp_eth_ext_update_stats(struct mlx5e_priv *priv)
687 {
688         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
689         struct mlx5_core_dev *mdev = priv->mdev;
690         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
691         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
692         void *out;
693
694         if (!MLX5_CAP_PCAM_FEATURE(mdev, rx_buffer_fullness_counters))
695                 return;
696
697         MLX5_SET(ppcnt_reg, in, local_port, 1);
698         out = pstats->eth_ext_counters;
699         MLX5_SET(ppcnt_reg, in, grp, MLX5_ETHERNET_EXTENDED_COUNTERS_GROUP);
700         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_PPCNT, 0, 0);
701 }
702
703 #define PCIE_PERF_OFF(c) \
704         MLX5_BYTE_OFF(mpcnt_reg, counter_set.pcie_perf_cntrs_grp_data_layout.c)
705 static const struct counter_desc pcie_perf_stats_desc[] = {
706         { "rx_pci_signal_integrity", PCIE_PERF_OFF(rx_errors) },
707         { "tx_pci_signal_integrity", PCIE_PERF_OFF(tx_errors) },
708 };
709
710 #define PCIE_PERF_OFF64(c) \
711         MLX5_BYTE_OFF(mpcnt_reg, counter_set.pcie_perf_cntrs_grp_data_layout.c##_high)
712 static const struct counter_desc pcie_perf_stats_desc64[] = {
713         { "outbound_pci_buffer_overflow", PCIE_PERF_OFF64(tx_overflow_buffer_pkt) },
714 };
715
716 static const struct counter_desc pcie_perf_stall_stats_desc[] = {
717         { "outbound_pci_stalled_rd", PCIE_PERF_OFF(outbound_stalled_reads) },
718         { "outbound_pci_stalled_wr", PCIE_PERF_OFF(outbound_stalled_writes) },
719         { "outbound_pci_stalled_rd_events", PCIE_PERF_OFF(outbound_stalled_reads_events) },
720         { "outbound_pci_stalled_wr_events", PCIE_PERF_OFF(outbound_stalled_writes_events) },
721 };
722
723 #define NUM_PCIE_PERF_COUNTERS          ARRAY_SIZE(pcie_perf_stats_desc)
724 #define NUM_PCIE_PERF_COUNTERS64        ARRAY_SIZE(pcie_perf_stats_desc64)
725 #define NUM_PCIE_PERF_STALL_COUNTERS    ARRAY_SIZE(pcie_perf_stall_stats_desc)
726
727 static int mlx5e_grp_pcie_get_num_stats(struct mlx5e_priv *priv)
728 {
729         int num_stats = 0;
730
731         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_performance_group))
732                 num_stats += NUM_PCIE_PERF_COUNTERS;
733
734         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, tx_overflow_buffer_pkt))
735                 num_stats += NUM_PCIE_PERF_COUNTERS64;
736
737         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_outbound_stalled))
738                 num_stats += NUM_PCIE_PERF_STALL_COUNTERS;
739
740         return num_stats;
741 }
742
743 static int mlx5e_grp_pcie_fill_strings(struct mlx5e_priv *priv, u8 *data,
744                                        int idx)
745 {
746         int i;
747
748         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_performance_group))
749                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS; i++)
750                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
751                                pcie_perf_stats_desc[i].format);
752
753         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, tx_overflow_buffer_pkt))
754                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS64; i++)
755                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
756                                pcie_perf_stats_desc64[i].format);
757
758         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_outbound_stalled))
759                 for (i = 0; i < NUM_PCIE_PERF_STALL_COUNTERS; i++)
760                         strcpy(data + (idx++) * ETH_GSTRING_LEN,
761                                pcie_perf_stall_stats_desc[i].format);
762         return idx;
763 }
764
765 static int mlx5e_grp_pcie_fill_stats(struct mlx5e_priv *priv, u64 *data,
766                                      int idx)
767 {
768         int i;
769
770         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_performance_group))
771                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS; i++)
772                         data[idx++] =
773                                 MLX5E_READ_CTR32_BE(&priv->stats.pcie.pcie_perf_counters,
774                                                     pcie_perf_stats_desc, i);
775
776         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, tx_overflow_buffer_pkt))
777                 for (i = 0; i < NUM_PCIE_PERF_COUNTERS64; i++)
778                         data[idx++] =
779                                 MLX5E_READ_CTR64_BE(&priv->stats.pcie.pcie_perf_counters,
780                                                     pcie_perf_stats_desc64, i);
781
782         if (MLX5_CAP_MCAM_FEATURE((priv)->mdev, pcie_outbound_stalled))
783                 for (i = 0; i < NUM_PCIE_PERF_STALL_COUNTERS; i++)
784                         data[idx++] =
785                                 MLX5E_READ_CTR32_BE(&priv->stats.pcie.pcie_perf_counters,
786                                                     pcie_perf_stall_stats_desc, i);
787         return idx;
788 }
789
790 static void mlx5e_grp_pcie_update_stats(struct mlx5e_priv *priv)
791 {
792         struct mlx5e_pcie_stats *pcie_stats = &priv->stats.pcie;
793         struct mlx5_core_dev *mdev = priv->mdev;
794         u32 in[MLX5_ST_SZ_DW(mpcnt_reg)] = {0};
795         int sz = MLX5_ST_SZ_BYTES(mpcnt_reg);
796         void *out;
797
798         if (!MLX5_CAP_MCAM_FEATURE(mdev, pcie_performance_group))
799                 return;
800
801         out = pcie_stats->pcie_perf_counters;
802         MLX5_SET(mpcnt_reg, in, grp, MLX5_PCIE_PERFORMANCE_COUNTERS_GROUP);
803         mlx5_core_access_reg(mdev, in, sz, out, sz, MLX5_REG_MPCNT, 0, 0);
804 }
805
806 #define PPORT_PER_PRIO_OFF(c) \
807         MLX5_BYTE_OFF(ppcnt_reg, \
808                       counter_set.eth_per_prio_grp_data_layout.c##_high)
809 static const struct counter_desc pport_per_prio_traffic_stats_desc[] = {
810         { "rx_prio%d_bytes", PPORT_PER_PRIO_OFF(rx_octets) },
811         { "rx_prio%d_packets", PPORT_PER_PRIO_OFF(rx_frames) },
812         { "tx_prio%d_bytes", PPORT_PER_PRIO_OFF(tx_octets) },
813         { "tx_prio%d_packets", PPORT_PER_PRIO_OFF(tx_frames) },
814 };
815
816 #define NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS     ARRAY_SIZE(pport_per_prio_traffic_stats_desc)
817
818 static int mlx5e_grp_per_prio_traffic_get_num_stats(struct mlx5e_priv *priv)
819 {
820         return NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS * NUM_PPORT_PRIO;
821 }
822
823 static int mlx5e_grp_per_prio_traffic_fill_strings(struct mlx5e_priv *priv,
824                                                    u8 *data,
825                                                    int idx)
826 {
827         int i, prio;
828
829         for (prio = 0; prio < NUM_PPORT_PRIO; prio++) {
830                 for (i = 0; i < NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS; i++)
831                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
832                                 pport_per_prio_traffic_stats_desc[i].format, prio);
833         }
834
835         return idx;
836 }
837
838 static int mlx5e_grp_per_prio_traffic_fill_stats(struct mlx5e_priv *priv,
839                                                  u64 *data,
840                                                  int idx)
841 {
842         int i, prio;
843
844         for (prio = 0; prio < NUM_PPORT_PRIO; prio++) {
845                 for (i = 0; i < NUM_PPORT_PER_PRIO_TRAFFIC_COUNTERS; i++)
846                         data[idx++] =
847                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[prio],
848                                                     pport_per_prio_traffic_stats_desc, i);
849         }
850
851         return idx;
852 }
853
854 static const struct counter_desc pport_per_prio_pfc_stats_desc[] = {
855         /* %s is "global" or "prio{i}" */
856         { "rx_%s_pause", PPORT_PER_PRIO_OFF(rx_pause) },
857         { "rx_%s_pause_duration", PPORT_PER_PRIO_OFF(rx_pause_duration) },
858         { "tx_%s_pause", PPORT_PER_PRIO_OFF(tx_pause) },
859         { "tx_%s_pause_duration", PPORT_PER_PRIO_OFF(tx_pause_duration) },
860         { "rx_%s_pause_transition", PPORT_PER_PRIO_OFF(rx_pause_transition) },
861 };
862
863 static const struct counter_desc pport_pfc_stall_stats_desc[] = {
864         { "tx_pause_storm_warning_events ", PPORT_PER_PRIO_OFF(device_stall_minor_watermark_cnt) },
865         { "tx_pause_storm_error_events", PPORT_PER_PRIO_OFF(device_stall_critical_watermark_cnt) },
866 };
867
868 #define NUM_PPORT_PER_PRIO_PFC_COUNTERS         ARRAY_SIZE(pport_per_prio_pfc_stats_desc)
869 #define NUM_PPORT_PFC_STALL_COUNTERS(priv)      (ARRAY_SIZE(pport_pfc_stall_stats_desc) * \
870                                                  MLX5_CAP_PCAM_FEATURE((priv)->mdev, pfcc_mask) * \
871                                                  MLX5_CAP_DEBUG((priv)->mdev, stall_detect))
872
873 static unsigned long mlx5e_query_pfc_combined(struct mlx5e_priv *priv)
874 {
875         struct mlx5_core_dev *mdev = priv->mdev;
876         u8 pfc_en_tx;
877         u8 pfc_en_rx;
878         int err;
879
880         if (MLX5_CAP_GEN(mdev, port_type) != MLX5_CAP_PORT_TYPE_ETH)
881                 return 0;
882
883         err = mlx5_query_port_pfc(mdev, &pfc_en_tx, &pfc_en_rx);
884
885         return err ? 0 : pfc_en_tx | pfc_en_rx;
886 }
887
888 static bool mlx5e_query_global_pause_combined(struct mlx5e_priv *priv)
889 {
890         struct mlx5_core_dev *mdev = priv->mdev;
891         u32 rx_pause;
892         u32 tx_pause;
893         int err;
894
895         if (MLX5_CAP_GEN(mdev, port_type) != MLX5_CAP_PORT_TYPE_ETH)
896                 return false;
897
898         err = mlx5_query_port_pause(mdev, &rx_pause, &tx_pause);
899
900         return err ? false : rx_pause | tx_pause;
901 }
902
903 static int mlx5e_grp_per_prio_pfc_get_num_stats(struct mlx5e_priv *priv)
904 {
905         return (mlx5e_query_global_pause_combined(priv) +
906                 hweight8(mlx5e_query_pfc_combined(priv))) *
907                 NUM_PPORT_PER_PRIO_PFC_COUNTERS +
908                 NUM_PPORT_PFC_STALL_COUNTERS(priv);
909 }
910
911 static int mlx5e_grp_per_prio_pfc_fill_strings(struct mlx5e_priv *priv,
912                                                u8 *data,
913                                                int idx)
914 {
915         unsigned long pfc_combined;
916         int i, prio;
917
918         pfc_combined = mlx5e_query_pfc_combined(priv);
919         for_each_set_bit(prio, &pfc_combined, NUM_PPORT_PRIO) {
920                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
921                         char pfc_string[ETH_GSTRING_LEN];
922
923                         snprintf(pfc_string, sizeof(pfc_string), "prio%d", prio);
924                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
925                                 pport_per_prio_pfc_stats_desc[i].format, pfc_string);
926                 }
927         }
928
929         if (mlx5e_query_global_pause_combined(priv)) {
930                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
931                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
932                                 pport_per_prio_pfc_stats_desc[i].format, "global");
933                 }
934         }
935
936         for (i = 0; i < NUM_PPORT_PFC_STALL_COUNTERS(priv); i++)
937                 strcpy(data + (idx++) * ETH_GSTRING_LEN,
938                        pport_pfc_stall_stats_desc[i].format);
939
940         return idx;
941 }
942
943 static int mlx5e_grp_per_prio_pfc_fill_stats(struct mlx5e_priv *priv,
944                                              u64 *data,
945                                              int idx)
946 {
947         unsigned long pfc_combined;
948         int i, prio;
949
950         pfc_combined = mlx5e_query_pfc_combined(priv);
951         for_each_set_bit(prio, &pfc_combined, NUM_PPORT_PRIO) {
952                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
953                         data[idx++] =
954                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[prio],
955                                                     pport_per_prio_pfc_stats_desc, i);
956                 }
957         }
958
959         if (mlx5e_query_global_pause_combined(priv)) {
960                 for (i = 0; i < NUM_PPORT_PER_PRIO_PFC_COUNTERS; i++) {
961                         data[idx++] =
962                                 MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[0],
963                                                     pport_per_prio_pfc_stats_desc, i);
964                 }
965         }
966
967         for (i = 0; i < NUM_PPORT_PFC_STALL_COUNTERS(priv); i++)
968                 data[idx++] = MLX5E_READ_CTR64_BE(&priv->stats.pport.per_prio_counters[0],
969                                                   pport_pfc_stall_stats_desc, i);
970
971         return idx;
972 }
973
974 static int mlx5e_grp_per_prio_get_num_stats(struct mlx5e_priv *priv)
975 {
976         return mlx5e_grp_per_prio_traffic_get_num_stats(priv) +
977                 mlx5e_grp_per_prio_pfc_get_num_stats(priv);
978 }
979
980 static int mlx5e_grp_per_prio_fill_strings(struct mlx5e_priv *priv, u8 *data,
981                                            int idx)
982 {
983         idx = mlx5e_grp_per_prio_traffic_fill_strings(priv, data, idx);
984         idx = mlx5e_grp_per_prio_pfc_fill_strings(priv, data, idx);
985         return idx;
986 }
987
988 static int mlx5e_grp_per_prio_fill_stats(struct mlx5e_priv *priv, u64 *data,
989                                          int idx)
990 {
991         idx = mlx5e_grp_per_prio_traffic_fill_stats(priv, data, idx);
992         idx = mlx5e_grp_per_prio_pfc_fill_stats(priv, data, idx);
993         return idx;
994 }
995
996 static void mlx5e_grp_per_prio_update_stats(struct mlx5e_priv *priv)
997 {
998         struct mlx5e_pport_stats *pstats = &priv->stats.pport;
999         struct mlx5_core_dev *mdev = priv->mdev;
1000         u32 in[MLX5_ST_SZ_DW(ppcnt_reg)] = {0};
1001         int sz = MLX5_ST_SZ_BYTES(ppcnt_reg);
1002         int prio;
1003         void *out;
1004
1005         MLX5_SET(ppcnt_reg, in, local_port, 1);
1006         MLX5_SET(ppcnt_reg, in, grp, MLX5_PER_PRIORITY_COUNTERS_GROUP);
1007         for (prio = 0; prio < NUM_PPORT_PRIO; prio++) {
1008                 out = pstats->per_prio_counters[prio];
1009                 MLX5_SET(ppcnt_reg, in, prio_tc, prio);
1010                 mlx5_core_access_reg(mdev, in, sz, out, sz,
1011                                      MLX5_REG_PPCNT, 0, 0);
1012         }
1013 }
1014
1015 static const struct counter_desc mlx5e_pme_status_desc[] = {
1016         { "module_unplug", 8 },
1017 };
1018
1019 static const struct counter_desc mlx5e_pme_error_desc[] = {
1020         { "module_bus_stuck", 16 },       /* bus stuck (I2C or data shorted) */
1021         { "module_high_temp", 48 },       /* high temperature */
1022         { "module_bad_shorted", 56 },    /* bad or shorted cable/module */
1023 };
1024
1025 #define NUM_PME_STATUS_STATS            ARRAY_SIZE(mlx5e_pme_status_desc)
1026 #define NUM_PME_ERR_STATS               ARRAY_SIZE(mlx5e_pme_error_desc)
1027
1028 static int mlx5e_grp_pme_get_num_stats(struct mlx5e_priv *priv)
1029 {
1030         return NUM_PME_STATUS_STATS + NUM_PME_ERR_STATS;
1031 }
1032
1033 static int mlx5e_grp_pme_fill_strings(struct mlx5e_priv *priv, u8 *data,
1034                                       int idx)
1035 {
1036         int i;
1037
1038         for (i = 0; i < NUM_PME_STATUS_STATS; i++)
1039                 strcpy(data + (idx++) * ETH_GSTRING_LEN, mlx5e_pme_status_desc[i].format);
1040
1041         for (i = 0; i < NUM_PME_ERR_STATS; i++)
1042                 strcpy(data + (idx++) * ETH_GSTRING_LEN, mlx5e_pme_error_desc[i].format);
1043
1044         return idx;
1045 }
1046
1047 static int mlx5e_grp_pme_fill_stats(struct mlx5e_priv *priv, u64 *data,
1048                                     int idx)
1049 {
1050         struct mlx5_priv *mlx5_priv = &priv->mdev->priv;
1051         int i;
1052
1053         for (i = 0; i < NUM_PME_STATUS_STATS; i++)
1054                 data[idx++] = MLX5E_READ_CTR64_CPU(mlx5_priv->pme_stats.status_counters,
1055                                                    mlx5e_pme_status_desc, i);
1056
1057         for (i = 0; i < NUM_PME_ERR_STATS; i++)
1058                 data[idx++] = MLX5E_READ_CTR64_CPU(mlx5_priv->pme_stats.error_counters,
1059                                                    mlx5e_pme_error_desc, i);
1060
1061         return idx;
1062 }
1063
1064 static int mlx5e_grp_ipsec_get_num_stats(struct mlx5e_priv *priv)
1065 {
1066         return mlx5e_ipsec_get_count(priv);
1067 }
1068
1069 static int mlx5e_grp_ipsec_fill_strings(struct mlx5e_priv *priv, u8 *data,
1070                                         int idx)
1071 {
1072         return idx + mlx5e_ipsec_get_strings(priv,
1073                                              data + idx * ETH_GSTRING_LEN);
1074 }
1075
1076 static int mlx5e_grp_ipsec_fill_stats(struct mlx5e_priv *priv, u64 *data,
1077                                       int idx)
1078 {
1079         return idx + mlx5e_ipsec_get_stats(priv, data + idx);
1080 }
1081
1082 static void mlx5e_grp_ipsec_update_stats(struct mlx5e_priv *priv)
1083 {
1084         mlx5e_ipsec_update_stats(priv);
1085 }
1086
1087 static int mlx5e_grp_tls_get_num_stats(struct mlx5e_priv *priv)
1088 {
1089         return mlx5e_tls_get_count(priv);
1090 }
1091
1092 static int mlx5e_grp_tls_fill_strings(struct mlx5e_priv *priv, u8 *data,
1093                                       int idx)
1094 {
1095         return idx + mlx5e_tls_get_strings(priv, data + idx * ETH_GSTRING_LEN);
1096 }
1097
1098 static int mlx5e_grp_tls_fill_stats(struct mlx5e_priv *priv, u64 *data, int idx)
1099 {
1100         return idx + mlx5e_tls_get_stats(priv, data + idx);
1101 }
1102
1103 static const struct counter_desc rq_stats_desc[] = {
1104         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, packets) },
1105         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, bytes) },
1106         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_complete) },
1107         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_unnecessary) },
1108         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_unnecessary_inner) },
1109         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, csum_none) },
1110         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_drop) },
1111         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_tx) },
1112         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, xdp_tx_full) },
1113         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, lro_packets) },
1114         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, lro_bytes) },
1115         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, removed_vlan_packets) },
1116         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, wqe_err) },
1117         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, mpwqe_filler) },
1118         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, buff_alloc_err) },
1119         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cqe_compress_blks) },
1120         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cqe_compress_pkts) },
1121         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, page_reuse) },
1122         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_reuse) },
1123         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_full) },
1124         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_empty) },
1125         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_busy) },
1126         { MLX5E_DECLARE_RX_STAT(struct mlx5e_rq_stats, cache_waive) },
1127 };
1128
1129 static const struct counter_desc sq_stats_desc[] = {
1130         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, packets) },
1131         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, bytes) },
1132         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_packets) },
1133         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_bytes) },
1134         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_inner_packets) },
1135         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, tso_inner_bytes) },
1136         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, csum_partial) },
1137         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, csum_partial_inner) },
1138         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, added_vlan_packets) },
1139         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, nop) },
1140         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, csum_none) },
1141         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, stopped) },
1142         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, dropped) },
1143         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, xmit_more) },
1144         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, recover) },
1145         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, wake) },
1146         { MLX5E_DECLARE_TX_STAT(struct mlx5e_sq_stats, cqe_err) },
1147 };
1148
1149 static const struct counter_desc ch_stats_desc[] = {
1150         { MLX5E_DECLARE_CH_STAT(struct mlx5e_ch_stats, eq_rearm) },
1151 };
1152
1153 #define NUM_RQ_STATS                    ARRAY_SIZE(rq_stats_desc)
1154 #define NUM_SQ_STATS                    ARRAY_SIZE(sq_stats_desc)
1155 #define NUM_CH_STATS                    ARRAY_SIZE(ch_stats_desc)
1156
1157 static int mlx5e_grp_channels_get_num_stats(struct mlx5e_priv *priv)
1158 {
1159         int max_nch = priv->profile->max_nch(priv->mdev);
1160
1161         return (NUM_RQ_STATS * max_nch) +
1162                (NUM_CH_STATS * max_nch) +
1163                (NUM_SQ_STATS * max_nch * priv->max_opened_tc);
1164 }
1165
1166 static int mlx5e_grp_channels_fill_strings(struct mlx5e_priv *priv, u8 *data,
1167                                            int idx)
1168 {
1169         int max_nch = priv->profile->max_nch(priv->mdev);
1170         int i, j, tc;
1171
1172         for (i = 0; i < max_nch; i++)
1173                 for (j = 0; j < NUM_CH_STATS; j++)
1174                         sprintf(data + (idx++) * ETH_GSTRING_LEN,
1175                                 ch_stats_desc[j].format, i);
1176
1177         for (i = 0; i < max_nch; i++)
1178                 for (j = 0; j < NUM_RQ_STATS; j++)
1179                         sprintf(data + (idx++) * ETH_GSTRING_LEN, rq_stats_desc[j].format, i);
1180
1181         for (tc = 0; tc < priv->max_opened_tc; tc++)
1182                 for (i = 0; i < max_nch; i++)
1183                         for (j = 0; j < NUM_SQ_STATS; j++)
1184                                 sprintf(data + (idx++) * ETH_GSTRING_LEN,
1185                                         sq_stats_desc[j].format,
1186                                         priv->channel_tc2txq[i][tc]);
1187
1188         return idx;
1189 }
1190
1191 static int mlx5e_grp_channels_fill_stats(struct mlx5e_priv *priv, u64 *data,
1192                                          int idx)
1193 {
1194         int max_nch = priv->profile->max_nch(priv->mdev);
1195         int i, j, tc;
1196
1197         for (i = 0; i < max_nch; i++)
1198                 for (j = 0; j < NUM_CH_STATS; j++)
1199                         data[idx++] =
1200                                 MLX5E_READ_CTR64_CPU(&priv->channel_stats[i].ch,
1201                                                      ch_stats_desc, j);
1202
1203         for (i = 0; i < max_nch; i++)
1204                 for (j = 0; j < NUM_RQ_STATS; j++)
1205                         data[idx++] =
1206                                 MLX5E_READ_CTR64_CPU(&priv->channel_stats[i].rq,
1207                                                      rq_stats_desc, j);
1208
1209         for (tc = 0; tc < priv->max_opened_tc; tc++)
1210                 for (i = 0; i < max_nch; i++)
1211                         for (j = 0; j < NUM_SQ_STATS; j++)
1212                                 data[idx++] =
1213                                         MLX5E_READ_CTR64_CPU(&priv->channel_stats[i].sq[tc],
1214                                                              sq_stats_desc, j);
1215
1216         return idx;
1217 }
1218
1219 /* The stats groups order is opposite to the update_stats() order calls */
1220 const struct mlx5e_stats_grp mlx5e_stats_grps[] = {
1221         {
1222                 .get_num_stats = mlx5e_grp_sw_get_num_stats,
1223                 .fill_strings = mlx5e_grp_sw_fill_strings,
1224                 .fill_stats = mlx5e_grp_sw_fill_stats,
1225                 .update_stats = mlx5e_grp_sw_update_stats,
1226         },
1227         {
1228                 .get_num_stats = mlx5e_grp_q_get_num_stats,
1229                 .fill_strings = mlx5e_grp_q_fill_strings,
1230                 .fill_stats = mlx5e_grp_q_fill_stats,
1231                 .update_stats_mask = MLX5E_NDO_UPDATE_STATS,
1232                 .update_stats = mlx5e_grp_q_update_stats,
1233         },
1234         {
1235                 .get_num_stats = mlx5e_grp_vnic_env_get_num_stats,
1236                 .fill_strings = mlx5e_grp_vnic_env_fill_strings,
1237                 .fill_stats = mlx5e_grp_vnic_env_fill_stats,
1238                 .update_stats = mlx5e_grp_vnic_env_update_stats,
1239         },
1240         {
1241                 .get_num_stats = mlx5e_grp_vport_get_num_stats,
1242                 .fill_strings = mlx5e_grp_vport_fill_strings,
1243                 .fill_stats = mlx5e_grp_vport_fill_stats,
1244                 .update_stats_mask = MLX5E_NDO_UPDATE_STATS,
1245                 .update_stats = mlx5e_grp_vport_update_stats,
1246         },
1247         {
1248                 .get_num_stats = mlx5e_grp_802_3_get_num_stats,
1249                 .fill_strings = mlx5e_grp_802_3_fill_strings,
1250                 .fill_stats = mlx5e_grp_802_3_fill_stats,
1251                 .update_stats_mask = MLX5E_NDO_UPDATE_STATS,
1252                 .update_stats = mlx5e_grp_802_3_update_stats,
1253         },
1254         {
1255                 .get_num_stats = mlx5e_grp_2863_get_num_stats,
1256                 .fill_strings = mlx5e_grp_2863_fill_strings,
1257                 .fill_stats = mlx5e_grp_2863_fill_stats,
1258                 .update_stats = mlx5e_grp_2863_update_stats,
1259         },
1260         {
1261                 .get_num_stats = mlx5e_grp_2819_get_num_stats,
1262                 .fill_strings = mlx5e_grp_2819_fill_strings,
1263                 .fill_stats = mlx5e_grp_2819_fill_stats,
1264                 .update_stats = mlx5e_grp_2819_update_stats,
1265         },
1266         {
1267                 .get_num_stats = mlx5e_grp_phy_get_num_stats,
1268                 .fill_strings = mlx5e_grp_phy_fill_strings,
1269                 .fill_stats = mlx5e_grp_phy_fill_stats,
1270                 .update_stats = mlx5e_grp_phy_update_stats,
1271         },
1272         {
1273                 .get_num_stats = mlx5e_grp_eth_ext_get_num_stats,
1274                 .fill_strings = mlx5e_grp_eth_ext_fill_strings,
1275                 .fill_stats = mlx5e_grp_eth_ext_fill_stats,
1276                 .update_stats = mlx5e_grp_eth_ext_update_stats,
1277         },
1278         {
1279                 .get_num_stats = mlx5e_grp_pcie_get_num_stats,
1280                 .fill_strings = mlx5e_grp_pcie_fill_strings,
1281                 .fill_stats = mlx5e_grp_pcie_fill_stats,
1282                 .update_stats = mlx5e_grp_pcie_update_stats,
1283         },
1284         {
1285                 .get_num_stats = mlx5e_grp_per_prio_get_num_stats,
1286                 .fill_strings = mlx5e_grp_per_prio_fill_strings,
1287                 .fill_stats = mlx5e_grp_per_prio_fill_stats,
1288                 .update_stats = mlx5e_grp_per_prio_update_stats,
1289         },
1290         {
1291                 .get_num_stats = mlx5e_grp_pme_get_num_stats,
1292                 .fill_strings = mlx5e_grp_pme_fill_strings,
1293                 .fill_stats = mlx5e_grp_pme_fill_stats,
1294         },
1295         {
1296                 .get_num_stats = mlx5e_grp_ipsec_get_num_stats,
1297                 .fill_strings = mlx5e_grp_ipsec_fill_strings,
1298                 .fill_stats = mlx5e_grp_ipsec_fill_stats,
1299                 .update_stats = mlx5e_grp_ipsec_update_stats,
1300         },
1301         {
1302                 .get_num_stats = mlx5e_grp_tls_get_num_stats,
1303                 .fill_strings = mlx5e_grp_tls_fill_strings,
1304                 .fill_stats = mlx5e_grp_tls_fill_stats,
1305         },
1306         {
1307                 .get_num_stats = mlx5e_grp_channels_get_num_stats,
1308                 .fill_strings = mlx5e_grp_channels_fill_strings,
1309                 .fill_stats = mlx5e_grp_channels_fill_stats,
1310         }
1311 };
1312
1313 const int mlx5e_num_stats_grps = ARRAY_SIZE(mlx5e_stats_grps);