net/mlx5e: Implement mlx5e interface attach/detach callbacks
[sfrench/cifs-2.6.git] / drivers / net / ethernet / mellanox / mlx5 / core / en.h
1 /*
2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32 #ifndef __MLX5_EN_H__
33 #define __MLX5_EN_H__
34
35 #include <linux/if_vlan.h>
36 #include <linux/etherdevice.h>
37 #include <linux/timecounter.h>
38 #include <linux/net_tstamp.h>
39 #include <linux/ptp_clock_kernel.h>
40 #include <linux/mlx5/driver.h>
41 #include <linux/mlx5/qp.h>
42 #include <linux/mlx5/cq.h>
43 #include <linux/mlx5/port.h>
44 #include <linux/mlx5/vport.h>
45 #include <linux/mlx5/transobj.h>
46 #include <linux/rhashtable.h>
47 #include <net/switchdev.h>
48 #include "wq.h"
49 #include "mlx5_core.h"
50 #include "en_stats.h"
51
52 #define MLX5_SET_CFG(p, f, v) MLX5_SET(create_flow_group_in, p, f, v)
53
54 #define MLX5E_MAX_NUM_TC        8
55
56 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
57 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
58 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
59
60 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE                0x1
61 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
62 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE                0xd
63
64 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x1
65 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE_MPW            0x4
66 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW            0x6
67
68 #define MLX5_MPWRQ_LOG_STRIDE_SIZE              6  /* >= 6, HW restriction */
69 #define MLX5_MPWRQ_LOG_STRIDE_SIZE_CQE_COMPRESS 8  /* >= 6, HW restriction */
70 #define MLX5_MPWRQ_LOG_WQE_SZ                   17
71 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
72                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
73 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
74 #define MLX5_MPWRQ_STRIDES_PER_PAGE             (MLX5_MPWRQ_NUM_STRIDES >> \
75                                                  MLX5_MPWRQ_WQE_PAGE_ORDER)
76
77 #define MLX5_MTT_OCTW(npages) (ALIGN(npages, 8) / 2)
78 #define MLX5E_REQUIRED_MTTS(rqs, wqes)\
79         (rqs * wqes * ALIGN(MLX5_MPWRQ_PAGES_PER_WQE, 8))
80 #define MLX5E_VALID_NUM_MTTS(num_mtts) (MLX5_MTT_OCTW(num_mtts) <= U16_MAX)
81
82 #define MLX5_UMR_ALIGN                          (2048)
83 #define MLX5_MPWRQ_SMALL_PACKET_THRESHOLD       (128)
84
85 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 (64 * 1024)
86 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
87 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
88 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
89 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
90 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
91 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
92 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
93
94 #define MLX5E_LOG_INDIR_RQT_SIZE       0x7
95 #define MLX5E_INDIR_RQT_SIZE           BIT(MLX5E_LOG_INDIR_RQT_SIZE)
96 #define MLX5E_MAX_NUM_CHANNELS         (MLX5E_INDIR_RQT_SIZE >> 1)
97 #define MLX5E_MAX_NUM_SQS              (MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC)
98 #define MLX5E_TX_CQ_POLL_BUDGET        128
99 #define MLX5E_UPDATE_STATS_INTERVAL    200 /* msecs */
100 #define MLX5E_SQ_BF_BUDGET             16
101
102 #define MLX5E_NUM_MAIN_GROUPS 9
103
104 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
105 {
106         switch (wq_type) {
107         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
108                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
109                              wq_size / 2);
110         default:
111                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
112                              wq_size / 2);
113         }
114 }
115
116 static inline int mlx5_min_log_rq_size(int wq_type)
117 {
118         switch (wq_type) {
119         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
120                 return MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW;
121         default:
122                 return MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE;
123         }
124 }
125
126 static inline int mlx5_max_log_rq_size(int wq_type)
127 {
128         switch (wq_type) {
129         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
130                 return MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW;
131         default:
132                 return MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE;
133         }
134 }
135
136 enum {
137         MLX5E_INLINE_MODE_L2,
138         MLX5E_INLINE_MODE_VPORT_CONTEXT,
139         MLX5_INLINE_MODE_NOT_REQUIRED,
140 };
141
142 struct mlx5e_tx_wqe {
143         struct mlx5_wqe_ctrl_seg ctrl;
144         struct mlx5_wqe_eth_seg  eth;
145 };
146
147 struct mlx5e_rx_wqe {
148         struct mlx5_wqe_srq_next_seg  next;
149         struct mlx5_wqe_data_seg      data;
150 };
151
152 struct mlx5e_umr_wqe {
153         struct mlx5_wqe_ctrl_seg       ctrl;
154         struct mlx5_wqe_umr_ctrl_seg   uctrl;
155         struct mlx5_mkey_seg           mkc;
156         struct mlx5_wqe_data_seg       data;
157 };
158
159 static const char mlx5e_priv_flags[][ETH_GSTRING_LEN] = {
160         "rx_cqe_moder",
161 };
162
163 enum mlx5e_priv_flag {
164         MLX5E_PFLAG_RX_CQE_BASED_MODER = (1 << 0),
165 };
166
167 #define MLX5E_SET_PRIV_FLAG(priv, pflag, enable)    \
168         do {                                        \
169                 if (enable)                         \
170                         priv->pflags |= pflag;      \
171                 else                                \
172                         priv->pflags &= ~pflag;     \
173         } while (0)
174
175 #ifdef CONFIG_MLX5_CORE_EN_DCB
176 #define MLX5E_MAX_BW_ALLOC 100 /* Max percentage of BW allocation */
177 #endif
178
179 struct mlx5e_cq_moder {
180         u16 usec;
181         u16 pkts;
182 };
183
184 struct mlx5e_params {
185         u8  log_sq_size;
186         u8  rq_wq_type;
187         u8  mpwqe_log_stride_sz;
188         u8  mpwqe_log_num_strides;
189         u8  log_rq_size;
190         u16 num_channels;
191         u8  num_tc;
192         u8  rx_cq_period_mode;
193         bool rx_cqe_compress_admin;
194         bool rx_cqe_compress;
195         struct mlx5e_cq_moder rx_cq_moderation;
196         struct mlx5e_cq_moder tx_cq_moderation;
197         u16 min_rx_wqes;
198         bool lro_en;
199         u32 lro_wqe_sz;
200         u16 tx_max_inline;
201         u8  tx_min_inline_mode;
202         u8  rss_hfunc;
203         u8  toeplitz_hash_key[40];
204         u32 indirection_rqt[MLX5E_INDIR_RQT_SIZE];
205         bool vlan_strip_disable;
206 #ifdef CONFIG_MLX5_CORE_EN_DCB
207         struct ieee_ets ets;
208 #endif
209         bool rx_am_enabled;
210 };
211
212 struct mlx5e_tstamp {
213         rwlock_t                   lock;
214         struct cyclecounter        cycles;
215         struct timecounter         clock;
216         struct hwtstamp_config     hwtstamp_config;
217         u32                        nominal_c_mult;
218         unsigned long              overflow_period;
219         struct delayed_work        overflow_work;
220         struct mlx5_core_dev      *mdev;
221         struct ptp_clock          *ptp;
222         struct ptp_clock_info      ptp_info;
223 };
224
225 enum {
226         MLX5E_RQ_STATE_FLUSH,
227         MLX5E_RQ_STATE_UMR_WQE_IN_PROGRESS,
228         MLX5E_RQ_STATE_AM,
229 };
230
231 struct mlx5e_cq {
232         /* data path - accessed per cqe */
233         struct mlx5_cqwq           wq;
234
235         /* data path - accessed per napi poll */
236         u16                        event_ctr;
237         struct napi_struct        *napi;
238         struct mlx5_core_cq        mcq;
239         struct mlx5e_channel      *channel;
240         struct mlx5e_priv         *priv;
241
242         /* cqe decompression */
243         struct mlx5_cqe64          title;
244         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
245         u8                         mini_arr_idx;
246         u16                        decmprs_left;
247         u16                        decmprs_wqe_counter;
248
249         /* control */
250         struct mlx5_wq_ctrl        wq_ctrl;
251 } ____cacheline_aligned_in_smp;
252
253 struct mlx5e_rq;
254 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq *rq,
255                                        struct mlx5_cqe64 *cqe);
256 typedef int (*mlx5e_fp_alloc_wqe)(struct mlx5e_rq *rq, struct mlx5e_rx_wqe *wqe,
257                                   u16 ix);
258
259 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq *rq, u16 ix);
260
261 struct mlx5e_dma_info {
262         struct page     *page;
263         dma_addr_t      addr;
264 };
265
266 struct mlx5e_rx_am_stats {
267         int ppms; /* packets per msec */
268         int epms; /* events per msec */
269 };
270
271 struct mlx5e_rx_am_sample {
272         ktime_t         time;
273         unsigned int    pkt_ctr;
274         u16             event_ctr;
275 };
276
277 struct mlx5e_rx_am { /* Adaptive Moderation */
278         u8                                      state;
279         struct mlx5e_rx_am_stats                prev_stats;
280         struct mlx5e_rx_am_sample               start_sample;
281         struct work_struct                      work;
282         u8                                      profile_ix;
283         u8                                      mode;
284         u8                                      tune_state;
285         u8                                      steps_right;
286         u8                                      steps_left;
287         u8                                      tired;
288 };
289
290 struct mlx5e_rq {
291         /* data path */
292         struct mlx5_wq_ll      wq;
293         u32                    wqe_sz;
294         struct sk_buff       **skb;
295         struct mlx5e_mpw_info *wqe_info;
296         __be32                 mkey_be;
297         __be32                 umr_mkey_be;
298
299         struct device         *pdev;
300         struct net_device     *netdev;
301         struct mlx5e_tstamp   *tstamp;
302         struct mlx5e_rq_stats  stats;
303         struct mlx5e_cq        cq;
304         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
305         mlx5e_fp_alloc_wqe     alloc_wqe;
306         mlx5e_fp_dealloc_wqe   dealloc_wqe;
307
308         unsigned long          state;
309         int                    ix;
310         u32                    mpwqe_mtt_offset;
311
312         struct mlx5e_rx_am     am; /* Adaptive Moderation */
313
314         /* control */
315         struct mlx5_wq_ctrl    wq_ctrl;
316         u8                     wq_type;
317         u32                    mpwqe_stride_sz;
318         u32                    mpwqe_num_strides;
319         u32                    rqn;
320         struct mlx5e_channel  *channel;
321         struct mlx5e_priv     *priv;
322 } ____cacheline_aligned_in_smp;
323
324 struct mlx5e_umr_dma_info {
325         __be64                *mtt;
326         __be64                *mtt_no_align;
327         dma_addr_t             mtt_addr;
328         struct mlx5e_dma_info *dma_info;
329 };
330
331 struct mlx5e_mpw_info {
332         union {
333                 struct mlx5e_dma_info     dma_info;
334                 struct mlx5e_umr_dma_info umr;
335         };
336         u16 consumed_strides;
337         u16 skbs_frags[MLX5_MPWRQ_PAGES_PER_WQE];
338
339         void (*dma_pre_sync)(struct device *pdev,
340                              struct mlx5e_mpw_info *wi,
341                              u32 wqe_offset, u32 len);
342         void (*add_skb_frag)(struct mlx5e_rq *rq,
343                              struct sk_buff *skb,
344                              struct mlx5e_mpw_info *wi,
345                              u32 page_idx, u32 frag_offset, u32 len);
346         void (*copy_skb_header)(struct device *pdev,
347                                 struct sk_buff *skb,
348                                 struct mlx5e_mpw_info *wi,
349                                 u32 page_idx, u32 offset,
350                                 u32 headlen);
351         void (*free_wqe)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi);
352 };
353
354 struct mlx5e_tx_wqe_info {
355         u32 num_bytes;
356         u8  num_wqebbs;
357         u8  num_dma;
358 };
359
360 enum mlx5e_dma_map_type {
361         MLX5E_DMA_MAP_SINGLE,
362         MLX5E_DMA_MAP_PAGE
363 };
364
365 struct mlx5e_sq_dma {
366         dma_addr_t              addr;
367         u32                     size;
368         enum mlx5e_dma_map_type type;
369 };
370
371 enum {
372         MLX5E_SQ_STATE_FLUSH,
373         MLX5E_SQ_STATE_BF_ENABLE,
374 };
375
376 struct mlx5e_ico_wqe_info {
377         u8  opcode;
378         u8  num_wqebbs;
379 };
380
381 struct mlx5e_sq {
382         /* data path */
383
384         /* dirtied @completion */
385         u16                        cc;
386         u32                        dma_fifo_cc;
387
388         /* dirtied @xmit */
389         u16                        pc ____cacheline_aligned_in_smp;
390         u32                        dma_fifo_pc;
391         u16                        bf_offset;
392         u16                        prev_cc;
393         u8                         bf_budget;
394         struct mlx5e_sq_stats      stats;
395
396         struct mlx5e_cq            cq;
397
398         /* pointers to per packet info: write@xmit, read@completion */
399         struct sk_buff           **skb;
400         struct mlx5e_sq_dma       *dma_fifo;
401         struct mlx5e_tx_wqe_info  *wqe_info;
402
403         /* read only */
404         struct mlx5_wq_cyc         wq;
405         u32                        dma_fifo_mask;
406         void __iomem              *uar_map;
407         struct netdev_queue       *txq;
408         u32                        sqn;
409         u16                        bf_buf_size;
410         u16                        max_inline;
411         u8                         min_inline_mode;
412         u16                        edge;
413         struct device             *pdev;
414         struct mlx5e_tstamp       *tstamp;
415         __be32                     mkey_be;
416         unsigned long              state;
417
418         /* control path */
419         struct mlx5_wq_ctrl        wq_ctrl;
420         struct mlx5_uar            uar;
421         struct mlx5e_channel      *channel;
422         int                        tc;
423         struct mlx5e_ico_wqe_info *ico_wqe_info;
424         u32                        rate_limit;
425 } ____cacheline_aligned_in_smp;
426
427 static inline bool mlx5e_sq_has_room_for(struct mlx5e_sq *sq, u16 n)
428 {
429         return (((sq->wq.sz_m1 & (sq->cc - sq->pc)) >= n) ||
430                 (sq->cc  == sq->pc));
431 }
432
433 enum channel_flags {
434         MLX5E_CHANNEL_NAPI_SCHED = 1,
435 };
436
437 struct mlx5e_channel {
438         /* data path */
439         struct mlx5e_rq            rq;
440         struct mlx5e_sq            sq[MLX5E_MAX_NUM_TC];
441         struct mlx5e_sq            icosq;   /* internal control operations */
442         struct napi_struct         napi;
443         struct device             *pdev;
444         struct net_device         *netdev;
445         __be32                     mkey_be;
446         u8                         num_tc;
447         unsigned long              flags;
448
449         /* control */
450         struct mlx5e_priv         *priv;
451         int                        ix;
452         int                        cpu;
453 };
454
455 enum mlx5e_traffic_types {
456         MLX5E_TT_IPV4_TCP,
457         MLX5E_TT_IPV6_TCP,
458         MLX5E_TT_IPV4_UDP,
459         MLX5E_TT_IPV6_UDP,
460         MLX5E_TT_IPV4_IPSEC_AH,
461         MLX5E_TT_IPV6_IPSEC_AH,
462         MLX5E_TT_IPV4_IPSEC_ESP,
463         MLX5E_TT_IPV6_IPSEC_ESP,
464         MLX5E_TT_IPV4,
465         MLX5E_TT_IPV6,
466         MLX5E_TT_ANY,
467         MLX5E_NUM_TT,
468         MLX5E_NUM_INDIR_TIRS = MLX5E_TT_ANY,
469 };
470
471 enum {
472         MLX5E_STATE_ASYNC_EVENTS_ENABLED,
473         MLX5E_STATE_OPENED,
474         MLX5E_STATE_DESTROYING,
475 };
476
477 struct mlx5e_vxlan_db {
478         spinlock_t                      lock; /* protect vxlan table */
479         struct radix_tree_root          tree;
480 };
481
482 struct mlx5e_l2_rule {
483         u8  addr[ETH_ALEN + 2];
484         struct mlx5_flow_rule *rule;
485 };
486
487 struct mlx5e_flow_table {
488         int num_groups;
489         struct mlx5_flow_table *t;
490         struct mlx5_flow_group **g;
491 };
492
493 #define MLX5E_L2_ADDR_HASH_SIZE BIT(BITS_PER_BYTE)
494
495 struct mlx5e_tc_table {
496         struct mlx5_flow_table          *t;
497
498         struct rhashtable_params        ht_params;
499         struct rhashtable               ht;
500 };
501
502 struct mlx5e_vlan_table {
503         struct mlx5e_flow_table         ft;
504         unsigned long active_vlans[BITS_TO_LONGS(VLAN_N_VID)];
505         struct mlx5_flow_rule   *active_vlans_rule[VLAN_N_VID];
506         struct mlx5_flow_rule   *untagged_rule;
507         struct mlx5_flow_rule   *any_vlan_rule;
508         bool          filter_disabled;
509 };
510
511 struct mlx5e_l2_table {
512         struct mlx5e_flow_table    ft;
513         struct hlist_head          netdev_uc[MLX5E_L2_ADDR_HASH_SIZE];
514         struct hlist_head          netdev_mc[MLX5E_L2_ADDR_HASH_SIZE];
515         struct mlx5e_l2_rule       broadcast;
516         struct mlx5e_l2_rule       allmulti;
517         struct mlx5e_l2_rule       promisc;
518         bool                       broadcast_enabled;
519         bool                       allmulti_enabled;
520         bool                       promisc_enabled;
521 };
522
523 /* L3/L4 traffic type classifier */
524 struct mlx5e_ttc_table {
525         struct mlx5e_flow_table  ft;
526         struct mlx5_flow_rule    *rules[MLX5E_NUM_TT];
527 };
528
529 #define ARFS_HASH_SHIFT BITS_PER_BYTE
530 #define ARFS_HASH_SIZE BIT(BITS_PER_BYTE)
531 struct arfs_table {
532         struct mlx5e_flow_table  ft;
533         struct mlx5_flow_rule    *default_rule;
534         struct hlist_head        rules_hash[ARFS_HASH_SIZE];
535 };
536
537 enum  arfs_type {
538         ARFS_IPV4_TCP,
539         ARFS_IPV6_TCP,
540         ARFS_IPV4_UDP,
541         ARFS_IPV6_UDP,
542         ARFS_NUM_TYPES,
543 };
544
545 struct mlx5e_arfs_tables {
546         struct arfs_table arfs_tables[ARFS_NUM_TYPES];
547         /* Protect aRFS rules list */
548         spinlock_t                     arfs_lock;
549         struct list_head               rules;
550         int                            last_filter_id;
551         struct workqueue_struct        *wq;
552 };
553
554 /* NIC prio FTS */
555 enum {
556         MLX5E_VLAN_FT_LEVEL = 0,
557         MLX5E_L2_FT_LEVEL,
558         MLX5E_TTC_FT_LEVEL,
559         MLX5E_ARFS_FT_LEVEL
560 };
561
562 struct mlx5e_ethtool_table {
563         struct mlx5_flow_table *ft;
564         int                    num_rules;
565 };
566
567 #define ETHTOOL_NUM_L3_L4_FTS 7
568 #define ETHTOOL_NUM_L2_FTS 4
569
570 struct mlx5e_ethtool_steering {
571         struct mlx5e_ethtool_table      l3_l4_ft[ETHTOOL_NUM_L3_L4_FTS];
572         struct mlx5e_ethtool_table      l2_ft[ETHTOOL_NUM_L2_FTS];
573         struct list_head                rules;
574         int                             tot_num_rules;
575 };
576
577 struct mlx5e_flow_steering {
578         struct mlx5_flow_namespace      *ns;
579         struct mlx5e_ethtool_steering   ethtool;
580         struct mlx5e_tc_table           tc;
581         struct mlx5e_vlan_table         vlan;
582         struct mlx5e_l2_table           l2;
583         struct mlx5e_ttc_table          ttc;
584         struct mlx5e_arfs_tables        arfs;
585 };
586
587 struct mlx5e_rqt {
588         u32              rqtn;
589         bool             enabled;
590 };
591
592 struct mlx5e_tir {
593         u32               tirn;
594         struct mlx5e_rqt  rqt;
595         struct list_head  list;
596 };
597
598 enum {
599         MLX5E_TC_PRIO = 0,
600         MLX5E_NIC_PRIO
601 };
602
603 struct mlx5e_profile {
604         void    (*init)(struct mlx5_core_dev *mdev,
605                         struct net_device *netdev,
606                         const struct mlx5e_profile *profile, void *ppriv);
607         void    (*cleanup)(struct mlx5e_priv *priv);
608         int     (*init_rx)(struct mlx5e_priv *priv);
609         void    (*cleanup_rx)(struct mlx5e_priv *priv);
610         int     (*init_tx)(struct mlx5e_priv *priv);
611         void    (*cleanup_tx)(struct mlx5e_priv *priv);
612         void    (*enable)(struct mlx5e_priv *priv);
613         void    (*disable)(struct mlx5e_priv *priv);
614         void    (*update_stats)(struct mlx5e_priv *priv);
615         int     (*max_nch)(struct mlx5_core_dev *mdev);
616         int     max_tc;
617 };
618
619 struct mlx5e_priv {
620         /* priv data path fields - start */
621         struct mlx5e_sq            **txq_to_sq_map;
622         int channeltc_to_txq_map[MLX5E_MAX_NUM_CHANNELS][MLX5E_MAX_NUM_TC];
623         /* priv data path fields - end */
624
625         unsigned long              state;
626         struct mutex               state_lock; /* Protects Interface state */
627         struct mlx5_core_mkey      umr_mkey;
628         struct mlx5e_rq            drop_rq;
629
630         struct mlx5e_channel     **channel;
631         u32                        tisn[MLX5E_MAX_NUM_TC];
632         struct mlx5e_rqt           indir_rqt;
633         struct mlx5e_tir           indir_tir[MLX5E_NUM_INDIR_TIRS];
634         struct mlx5e_tir           direct_tir[MLX5E_MAX_NUM_CHANNELS];
635         u32                        tx_rates[MLX5E_MAX_NUM_SQS];
636
637         struct mlx5e_flow_steering fs;
638         struct mlx5e_vxlan_db      vxlan;
639
640         struct mlx5e_params        params;
641         struct workqueue_struct    *wq;
642         struct work_struct         update_carrier_work;
643         struct work_struct         set_rx_mode_work;
644         struct work_struct         tx_timeout_work;
645         struct delayed_work        update_stats_work;
646
647         u32                        pflags;
648         struct mlx5_core_dev      *mdev;
649         struct net_device         *netdev;
650         struct mlx5e_stats         stats;
651         struct mlx5e_tstamp        tstamp;
652         u16 q_counter;
653         const struct mlx5e_profile *profile;
654         void                      *ppriv;
655 };
656
657 void mlx5e_build_ptys2ethtool_map(void);
658
659 void mlx5e_send_nop(struct mlx5e_sq *sq, bool notify_hw);
660 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
661                        void *accel_priv, select_queue_fallback_t fallback);
662 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev);
663
664 void mlx5e_completion_event(struct mlx5_core_cq *mcq);
665 void mlx5e_cq_error_event(struct mlx5_core_cq *mcq, enum mlx5_event event);
666 int mlx5e_napi_poll(struct napi_struct *napi, int budget);
667 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget);
668 int mlx5e_poll_rx_cq(struct mlx5e_cq *cq, int budget);
669 void mlx5e_free_tx_descs(struct mlx5e_sq *sq);
670
671 void mlx5e_handle_rx_cqe(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
672 void mlx5e_handle_rx_cqe_mpwrq(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
673 bool mlx5e_post_rx_wqes(struct mlx5e_rq *rq);
674 int mlx5e_alloc_rx_wqe(struct mlx5e_rq *rq, struct mlx5e_rx_wqe *wqe, u16 ix);
675 int mlx5e_alloc_rx_mpwqe(struct mlx5e_rq *rq, struct mlx5e_rx_wqe *wqe, u16 ix);
676 void mlx5e_dealloc_rx_wqe(struct mlx5e_rq *rq, u16 ix);
677 void mlx5e_dealloc_rx_mpwqe(struct mlx5e_rq *rq, u16 ix);
678 void mlx5e_post_rx_fragmented_mpwqe(struct mlx5e_rq *rq);
679 void mlx5e_complete_rx_linear_mpwqe(struct mlx5e_rq *rq,
680                                     struct mlx5_cqe64 *cqe,
681                                     u16 byte_cnt,
682                                     struct mlx5e_mpw_info *wi,
683                                     struct sk_buff *skb);
684 void mlx5e_complete_rx_fragmented_mpwqe(struct mlx5e_rq *rq,
685                                         struct mlx5_cqe64 *cqe,
686                                         u16 byte_cnt,
687                                         struct mlx5e_mpw_info *wi,
688                                         struct sk_buff *skb);
689 void mlx5e_free_rx_linear_mpwqe(struct mlx5e_rq *rq,
690                                 struct mlx5e_mpw_info *wi);
691 void mlx5e_free_rx_fragmented_mpwqe(struct mlx5e_rq *rq,
692                                     struct mlx5e_mpw_info *wi);
693 struct mlx5_cqe64 *mlx5e_get_cqe(struct mlx5e_cq *cq);
694
695 void mlx5e_rx_am(struct mlx5e_rq *rq);
696 void mlx5e_rx_am_work(struct work_struct *work);
697 struct mlx5e_cq_moder mlx5e_am_get_def_profile(u8 rx_cq_period_mode);
698
699 void mlx5e_update_stats(struct mlx5e_priv *priv);
700
701 int mlx5e_create_flow_steering(struct mlx5e_priv *priv);
702 void mlx5e_destroy_flow_steering(struct mlx5e_priv *priv);
703 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
704 void mlx5e_destroy_flow_table(struct mlx5e_flow_table *ft);
705 int mlx5e_ethtool_get_flow(struct mlx5e_priv *priv, struct ethtool_rxnfc *info,
706                            int location);
707 int mlx5e_ethtool_get_all_flows(struct mlx5e_priv *priv,
708                                 struct ethtool_rxnfc *info, u32 *rule_locs);
709 int mlx5e_ethtool_flow_replace(struct mlx5e_priv *priv,
710                                struct ethtool_rx_flow_spec *fs);
711 int mlx5e_ethtool_flow_remove(struct mlx5e_priv *priv,
712                               int location);
713 void mlx5e_ethtool_init_steering(struct mlx5e_priv *priv);
714 void mlx5e_ethtool_cleanup_steering(struct mlx5e_priv *priv);
715 void mlx5e_set_rx_mode_work(struct work_struct *work);
716
717 void mlx5e_fill_hwstamp(struct mlx5e_tstamp *clock, u64 timestamp,
718                         struct skb_shared_hwtstamps *hwts);
719 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
720 void mlx5e_timestamp_cleanup(struct mlx5e_priv *priv);
721 int mlx5e_hwstamp_set(struct net_device *dev, struct ifreq *ifr);
722 int mlx5e_hwstamp_get(struct net_device *dev, struct ifreq *ifr);
723 void mlx5e_modify_rx_cqe_compression(struct mlx5e_priv *priv, bool val);
724
725 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
726                           u16 vid);
727 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
728                            u16 vid);
729 void mlx5e_enable_vlan_filter(struct mlx5e_priv *priv);
730 void mlx5e_disable_vlan_filter(struct mlx5e_priv *priv);
731
732 int mlx5e_modify_rqs_vsd(struct mlx5e_priv *priv, bool vsd);
733
734 int mlx5e_redirect_rqt(struct mlx5e_priv *priv, u32 rqtn, int sz, int ix);
735 void mlx5e_build_tir_ctx_hash(void *tirc, struct mlx5e_priv *priv);
736
737 int mlx5e_open_locked(struct net_device *netdev);
738 int mlx5e_close_locked(struct net_device *netdev);
739 void mlx5e_build_default_indir_rqt(struct mlx5_core_dev *mdev,
740                                    u32 *indirection_rqt, int len,
741                                    int num_channels);
742 int mlx5e_get_max_linkspeed(struct mlx5_core_dev *mdev, u32 *speed);
743
744 void mlx5e_set_rx_cq_mode_params(struct mlx5e_params *params,
745                                  u8 cq_period_mode);
746
747 static inline void mlx5e_tx_notify_hw(struct mlx5e_sq *sq,
748                                       struct mlx5_wqe_ctrl_seg *ctrl, int bf_sz)
749 {
750         u16 ofst = MLX5_BF_OFFSET + sq->bf_offset;
751
752         /* ensure wqe is visible to device before updating doorbell record */
753         dma_wmb();
754
755         *sq->wq.db = cpu_to_be32(sq->pc);
756
757         /* ensure doorbell record is visible to device before ringing the
758          * doorbell
759          */
760         wmb();
761         if (bf_sz)
762                 __iowrite64_copy(sq->uar_map + ofst, ctrl, bf_sz);
763         else
764                 mlx5_write64((__be32 *)ctrl, sq->uar_map + ofst, NULL);
765         /* flush the write-combining mapped buffer */
766         wmb();
767
768         sq->bf_offset ^= sq->bf_buf_size;
769 }
770
771 static inline void mlx5e_cq_arm(struct mlx5e_cq *cq)
772 {
773         struct mlx5_core_cq *mcq;
774
775         mcq = &cq->mcq;
776         mlx5_cq_arm(mcq, MLX5_CQ_DB_REQ_NOT, mcq->uar->map, NULL, cq->wq.cc);
777 }
778
779 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
780 {
781         return min_t(int, mdev->priv.eq_table.num_comp_vectors,
782                      MLX5E_MAX_NUM_CHANNELS);
783 }
784
785 extern const struct ethtool_ops mlx5e_ethtool_ops;
786 #ifdef CONFIG_MLX5_CORE_EN_DCB
787 extern const struct dcbnl_rtnl_ops mlx5e_dcbnl_ops;
788 int mlx5e_dcbnl_ieee_setets_core(struct mlx5e_priv *priv, struct ieee_ets *ets);
789 #endif
790
791 #ifndef CONFIG_RFS_ACCEL
792 static inline int mlx5e_arfs_create_tables(struct mlx5e_priv *priv)
793 {
794         return 0;
795 }
796
797 static inline void mlx5e_arfs_destroy_tables(struct mlx5e_priv *priv) {}
798
799 static inline int mlx5e_arfs_enable(struct mlx5e_priv *priv)
800 {
801         return -ENOTSUPP;
802 }
803
804 static inline int mlx5e_arfs_disable(struct mlx5e_priv *priv)
805 {
806         return -ENOTSUPP;
807 }
808 #else
809 int mlx5e_arfs_create_tables(struct mlx5e_priv *priv);
810 void mlx5e_arfs_destroy_tables(struct mlx5e_priv *priv);
811 int mlx5e_arfs_enable(struct mlx5e_priv *priv);
812 int mlx5e_arfs_disable(struct mlx5e_priv *priv);
813 int mlx5e_rx_flow_steer(struct net_device *dev, const struct sk_buff *skb,
814                         u16 rxq_index, u32 flow_id);
815 #endif
816
817 u16 mlx5e_get_max_inline_cap(struct mlx5_core_dev *mdev);
818 int mlx5e_create_tir(struct mlx5_core_dev *mdev,
819                      struct mlx5e_tir *tir, u32 *in, int inlen);
820 void mlx5e_destroy_tir(struct mlx5_core_dev *mdev,
821                        struct mlx5e_tir *tir);
822 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
823 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
824 int mlx5e_refresh_tirs_self_loopback_enable(struct mlx5_core_dev *mdev);
825
826 struct mlx5_eswitch_rep;
827 int mlx5e_vport_rep_load(struct mlx5_eswitch *esw,
828                          struct mlx5_eswitch_rep *rep);
829 void mlx5e_vport_rep_unload(struct mlx5_eswitch *esw,
830                             struct mlx5_eswitch_rep *rep);
831 int mlx5e_nic_rep_load(struct mlx5_eswitch *esw, struct mlx5_eswitch_rep *rep);
832 void mlx5e_nic_rep_unload(struct mlx5_eswitch *esw,
833                           struct mlx5_eswitch_rep *rep);
834 int mlx5e_add_sqs_fwd_rules(struct mlx5e_priv *priv);
835 void mlx5e_remove_sqs_fwd_rules(struct mlx5e_priv *priv);
836 int mlx5e_attr_get(struct net_device *dev, struct switchdev_attr *attr);
837
838 int mlx5e_create_direct_rqts(struct mlx5e_priv *priv);
839 void mlx5e_destroy_rqt(struct mlx5e_priv *priv, struct mlx5e_rqt *rqt);
840 int mlx5e_create_direct_tirs(struct mlx5e_priv *priv);
841 void mlx5e_destroy_direct_tirs(struct mlx5e_priv *priv);
842 int mlx5e_create_tises(struct mlx5e_priv *priv);
843 void mlx5e_cleanup_nic_tx(struct mlx5e_priv *priv);
844 int mlx5e_close(struct net_device *netdev);
845 int mlx5e_open(struct net_device *netdev);
846 void mlx5e_update_stats_work(struct work_struct *work);
847 struct net_device *mlx5e_create_netdev(struct mlx5_core_dev *mdev,
848                                        const struct mlx5e_profile *profile,
849                                        void *ppriv);
850 void mlx5e_destroy_netdev(struct mlx5_core_dev *mdev, struct mlx5e_priv *priv);
851 int mlx5e_attach_netdev(struct mlx5_core_dev *mdev, struct net_device *netdev);
852 void mlx5e_detach_netdev(struct mlx5_core_dev *mdev, struct net_device *netdev);
853 struct rtnl_link_stats64 *
854 mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
855
856 #endif /* __MLX5_EN_H__ */