drivers/media/platform/s5p-mfc/s5p_mfc.c

   1 /*
   2  * Samsung S5P Multi Format Codec v 5.1
   3  *
   4  * Copyright (c) 2011 Samsung Electronics Co., Ltd.
   5  * Kamil Debski, <k.debski@samsung.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  */
  12
  13 #include <linux/clk.h>
  14 #include <linux/delay.h>
  15 #include <linux/interrupt.h>
  16 #include <linux/io.h>
  17 #include <linux/module.h>
  18 #include <linux/platform_device.h>
  19 #include <linux/sched.h>
  20 #include <linux/slab.h>
  21 #include <linux/videodev2.h>
  22 #include <media/v4l2-event.h>
  23 #include <linux/workqueue.h>
  24 #include <linux/of.h>
  25 #include <linux/of_device.h>
  26 #include <linux/of_reserved_mem.h>
  27 #include <media/videobuf2-v4l2.h>
  28 #include "s5p_mfc_common.h"
  29 #include "s5p_mfc_ctrl.h"
  30 #include "s5p_mfc_debug.h"
  31 #include "s5p_mfc_dec.h"
  32 #include "s5p_mfc_enc.h"
  33 #include "s5p_mfc_intr.h"
  34 #include "s5p_mfc_iommu.h"
  35 #include "s5p_mfc_opr.h"
  36 #include "s5p_mfc_cmd.h"
  37 #include "s5p_mfc_pm.h"
  38
  39 #define S5P_MFC_DEC_NAME        "s5p-mfc-dec"
  40 #define S5P_MFC_ENC_NAME        "s5p-mfc-enc"
  41
  42 int mfc_debug_level;
  43 module_param_named(debug, mfc_debug_level, int, S_IRUGO | S_IWUSR);
  44 MODULE_PARM_DESC(debug, "Debug level - higher value produces more verbose messages");
  45
  46 static char *mfc_mem_size;
  47 module_param_named(mem, mfc_mem_size, charp, 0644);
  48 MODULE_PARM_DESC(mem, "Preallocated memory size for the firmware and context buffers");
  49
  50 /* Helper functions for interrupt processing */
  51
  52 /* Remove from hw execution round robin */
  53 void clear_work_bit(struct s5p_mfc_ctx *ctx)
  54 {
  55         struct s5p_mfc_dev *dev = ctx->dev;
  56
  57         spin_lock(&dev->condlock);
  58         __clear_bit(ctx->num, &dev->ctx_work_bits);
  59         spin_unlock(&dev->condlock);
  60 }
  61
  62 /* Add to hw execution round robin */
  63 void set_work_bit(struct s5p_mfc_ctx *ctx)
  64 {
  65         struct s5p_mfc_dev *dev = ctx->dev;
  66
  67         spin_lock(&dev->condlock);
  68         __set_bit(ctx->num, &dev->ctx_work_bits);
  69         spin_unlock(&dev->condlock);
  70 }
  71
  72 /* Remove from hw execution round robin */
  73 void clear_work_bit_irqsave(struct s5p_mfc_ctx *ctx)
  74 {
  75         struct s5p_mfc_dev *dev = ctx->dev;
  76         unsigned long flags;
  77
  78         spin_lock_irqsave(&dev->condlock, flags);
  79         __clear_bit(ctx->num, &dev->ctx_work_bits);
  80         spin_unlock_irqrestore(&dev->condlock, flags);
  81 }
  82
  83 /* Add to hw execution round robin */
  84 void set_work_bit_irqsave(struct s5p_mfc_ctx *ctx)
  85 {
  86         struct s5p_mfc_dev *dev = ctx->dev;
  87         unsigned long flags;
  88
  89         spin_lock_irqsave(&dev->condlock, flags);
  90         __set_bit(ctx->num, &dev->ctx_work_bits);
  91         spin_unlock_irqrestore(&dev->condlock, flags);
  92 }
  93
  94 int s5p_mfc_get_new_ctx(struct s5p_mfc_dev *dev)
  95 {
  96         unsigned long flags;
  97         int ctx;
  98
  99         spin_lock_irqsave(&dev->condlock, flags);
 100         ctx = dev->curr_ctx;
 101         do {
 102                 ctx = (ctx + 1) % MFC_NUM_CONTEXTS;
 103                 if (ctx == dev->curr_ctx) {
 104                         if (!test_bit(ctx, &dev->ctx_work_bits))
 105                                 ctx = -EAGAIN;
 106                         break;
 107                 }
 108         } while (!test_bit(ctx, &dev->ctx_work_bits));
 109         spin_unlock_irqrestore(&dev->condlock, flags);
 110
 111         return ctx;
 112 }
 113
 114 /* Wake up context wait_queue */
 115 static void wake_up_ctx(struct s5p_mfc_ctx *ctx, unsigned int reason,
 116                         unsigned int err)
 117 {
 118         ctx->int_cond = 1;
 119         ctx->int_type = reason;
 120         ctx->int_err = err;
 121         wake_up(&ctx->queue);
 122 }
 123
 124 /* Wake up device wait_queue */
 125 static void wake_up_dev(struct s5p_mfc_dev *dev, unsigned int reason,
 126                         unsigned int err)
 127 {
 128         dev->int_cond = 1;
 129         dev->int_type = reason;
 130         dev->int_err = err;
 131         wake_up(&dev->queue);
 132 }
 133
 134 void s5p_mfc_cleanup_queue(struct list_head *lh, struct vb2_queue *vq)
 135 {
 136         struct s5p_mfc_buf *b;
 137         int i;
 138
 139         while (!list_empty(lh)) {
 140                 b = list_entry(lh->next, struct s5p_mfc_buf, list);
 141                 for (i = 0; i < b->b->vb2_buf.num_planes; i++)
 142                         vb2_set_plane_payload(&b->b->vb2_buf, i, 0);
 143                 vb2_buffer_done(&b->b->vb2_buf, VB2_BUF_STATE_ERROR);
 144                 list_del(&b->list);
 145         }
 146 }
 147
 148 static void s5p_mfc_watchdog(struct timer_list *t)
 149 {
 150         struct s5p_mfc_dev *dev = from_timer(dev, t, watchdog_timer);
 151
 152         if (test_bit(0, &dev->hw_lock))
 153                 atomic_inc(&dev->watchdog_cnt);
 154         if (atomic_read(&dev->watchdog_cnt) >= MFC_WATCHDOG_CNT) {
 155                 /* This means that hw is busy and no interrupts were
 156                  * generated by hw for the Nth time of running this
 157                  * watchdog timer. This usually means a serious hw
 158                  * error. Now it is time to kill all instances and
 159                  * reset the MFC. */
 160                 mfc_err("Time out during waiting for HW\n");
 161                 schedule_work(&dev->watchdog_work);
 162         }
 163         dev->watchdog_timer.expires = jiffies +
 164                                         msecs_to_jiffies(MFC_WATCHDOG_INTERVAL);
 165         add_timer(&dev->watchdog_timer);
 166 }
 167
 168 static void s5p_mfc_watchdog_worker(struct work_struct *work)
 169 {
 170         struct s5p_mfc_dev *dev;
 171         struct s5p_mfc_ctx *ctx;
 172         unsigned long flags;
 173         int mutex_locked;
 174         int i, ret;
 175
 176         dev = container_of(work, struct s5p_mfc_dev, watchdog_work);
 177
 178         mfc_err("Driver timeout error handling\n");
 179         /* Lock the mutex that protects open and release.
 180          * This is necessary as they may load and unload firmware. */
 181         mutex_locked = mutex_trylock(&dev->mfc_mutex);
 182         if (!mutex_locked)
 183                 mfc_err("Error: some instance may be closing/opening\n");
 184         spin_lock_irqsave(&dev->irqlock, flags);
 185
 186         s5p_mfc_clock_off();
 187
 188         for (i = 0; i < MFC_NUM_CONTEXTS; i++) {
 189                 ctx = dev->ctx[i];
 190                 if (!ctx)
 191                         continue;
 192                 ctx->state = MFCINST_ERROR;
 193                 s5p_mfc_cleanup_queue(&ctx->dst_queue, &ctx->vq_dst);
 194                 s5p_mfc_cleanup_queue(&ctx->src_queue, &ctx->vq_src);
 195                 clear_work_bit(ctx);
 196                 wake_up_ctx(ctx, S5P_MFC_R2H_CMD_ERR_RET, 0);
 197         }
 198         clear_bit(0, &dev->hw_lock);
 199         spin_unlock_irqrestore(&dev->irqlock, flags);
 200
 201         /* De-init MFC */
 202         s5p_mfc_deinit_hw(dev);
 203
 204         /* Double check if there is at least one instance running.
 205          * If no instance is in memory than no firmware should be present */
 206         if (dev->num_inst > 0) {
 207                 ret = s5p_mfc_load_firmware(dev);
 208                 if (ret) {
 209                         mfc_err("Failed to reload FW\n");
 210                         goto unlock;
 211                 }
 212                 s5p_mfc_clock_on();
 213                 ret = s5p_mfc_init_hw(dev);
 214                 s5p_mfc_clock_off();
 215                 if (ret)
 216                         mfc_err("Failed to reinit FW\n");
 217         }
 218 unlock:
 219         if (mutex_locked)
 220                 mutex_unlock(&dev->mfc_mutex);
 221 }
 222
 223 static void s5p_mfc_handle_frame_all_extracted(struct s5p_mfc_ctx *ctx)
 224 {
 225         struct s5p_mfc_buf *dst_buf;
 226         struct s5p_mfc_dev *dev = ctx->dev;
 227
 228         ctx->state = MFCINST_FINISHED;
 229         ctx->sequence++;
 230         while (!list_empty(&ctx->dst_queue)) {
 231                 dst_buf = list_entry(ctx->dst_queue.next,
 232                                      struct s5p_mfc_buf, list);
 233                 mfc_debug(2, "Cleaning up buffer: %d\n",
 234                                           dst_buf->b->vb2_buf.index);
 235                 vb2_set_plane_payload(&dst_buf->b->vb2_buf, 0, 0);
 236                 vb2_set_plane_payload(&dst_buf->b->vb2_buf, 1, 0);
 237                 list_del(&dst_buf->list);
 238                 dst_buf->flags |= MFC_BUF_FLAG_EOS;
 239                 ctx->dst_queue_cnt--;
 240                 dst_buf->b->sequence = (ctx->sequence++);
 241
 242                 if (s5p_mfc_hw_call(dev->mfc_ops, get_pic_type_top, ctx) ==
 243                         s5p_mfc_hw_call(dev->mfc_ops, get_pic_type_bot, ctx))
 244                         dst_buf->b->field = V4L2_FIELD_NONE;
 245                 else
 246                         dst_buf->b->field = V4L2_FIELD_INTERLACED;
 247                 dst_buf->b->flags |= V4L2_BUF_FLAG_LAST;
 248
 249                 ctx->dec_dst_flag &= ~(1 << dst_buf->b->vb2_buf.index);
 250                 vb2_buffer_done(&dst_buf->b->vb2_buf, VB2_BUF_STATE_DONE);
 251         }
 252 }
 253
 254 static void s5p_mfc_handle_frame_copy_time(struct s5p_mfc_ctx *ctx)
 255 {
 256         struct s5p_mfc_dev *dev = ctx->dev;
 257         struct s5p_mfc_buf  *dst_buf, *src_buf;
 258         size_t dec_y_addr;
 259         unsigned int frame_type;
 260
 261         /* Make sure we actually have a new frame before continuing. */
 262         frame_type = s5p_mfc_hw_call(dev->mfc_ops, get_dec_frame_type, dev);
 263         if (frame_type == S5P_FIMV_DECODE_FRAME_SKIPPED)
 264                 return;
 265         dec_y_addr = s5p_mfc_hw_call(dev->mfc_ops, get_dec_y_adr, dev);
 266
 267         /* Copy timestamp / timecode from decoded src to dst and set
 268            appropriate flags. */
 269         src_buf = list_entry(ctx->src_queue.next, struct s5p_mfc_buf, list);
 270         list_for_each_entry(dst_buf, &ctx->dst_queue, list) {
 271                 if (vb2_dma_contig_plane_dma_addr(&dst_buf->b->vb2_buf, 0)
 272                                 == dec_y_addr) {
 273                         dst_buf->b->timecode =
 274                                                 src_buf->b->timecode;
 275                         dst_buf->b->vb2_buf.timestamp =
 276                                                 src_buf->b->vb2_buf.timestamp;
 277                         dst_buf->b->flags &=
 278                                 ~V4L2_BUF_FLAG_TSTAMP_SRC_MASK;
 279                         dst_buf->b->flags |=
 280                                 src_buf->b->flags
 281                                 & V4L2_BUF_FLAG_TSTAMP_SRC_MASK;
 282                         switch (frame_type) {
 283                         case S5P_FIMV_DECODE_FRAME_I_FRAME:
 284                                 dst_buf->b->flags |=
 285                                                 V4L2_BUF_FLAG_KEYFRAME;
 286                                 break;
 287                         case S5P_FIMV_DECODE_FRAME_P_FRAME:
 288                                 dst_buf->b->flags |=
 289                                                 V4L2_BUF_FLAG_PFRAME;
 290                                 break;
 291                         case S5P_FIMV_DECODE_FRAME_B_FRAME:
 292                                 dst_buf->b->flags |=
 293                                                 V4L2_BUF_FLAG_BFRAME;
 294                                 break;
 295                         default:
 296                                 /* Don't know how to handle
 297                                    S5P_FIMV_DECODE_FRAME_OTHER_FRAME. */
 298                                 mfc_debug(2, "Unexpected frame type: %d\n",
 299                                                 frame_type);
 300                         }
 301                         break;
 302                 }
 303         }
 304 }
 305
 306 static void s5p_mfc_handle_frame_new(struct s5p_mfc_ctx *ctx, unsigned int err)
 307 {
 308         struct s5p_mfc_dev *dev = ctx->dev;
 309         struct s5p_mfc_buf  *dst_buf;
 310         size_t dspl_y_addr;
 311         unsigned int frame_type;
 312
 313         dspl_y_addr = s5p_mfc_hw_call(dev->mfc_ops, get_dspl_y_adr, dev);
 314         if (IS_MFCV6_PLUS(dev))
 315                 frame_type = s5p_mfc_hw_call(dev->mfc_ops,
 316                         get_disp_frame_type, ctx);
 317         else
 318                 frame_type = s5p_mfc_hw_call(dev->mfc_ops,
 319                         get_dec_frame_type, dev);
 320
 321         /* If frame is same as previous then skip and do not dequeue */
 322         if (frame_type == S5P_FIMV_DECODE_FRAME_SKIPPED) {
 323                 if (!ctx->after_packed_pb)
 324                         ctx->sequence++;
 325                 ctx->after_packed_pb = 0;
 326                 return;
 327         }
 328         ctx->sequence++;
 329         /* The MFC returns address of the buffer, now we have to
 330          * check which videobuf does it correspond to */
 331         list_for_each_entry(dst_buf, &ctx->dst_queue, list) {
 332                 /* Check if this is the buffer we're looking for */
 333                 if (vb2_dma_contig_plane_dma_addr(&dst_buf->b->vb2_buf, 0)
 334                                 == dspl_y_addr) {
 335                         list_del(&dst_buf->list);
 336                         ctx->dst_queue_cnt--;
 337                         dst_buf->b->sequence = ctx->sequence;
 338                         if (s5p_mfc_hw_call(dev->mfc_ops,
 339                                         get_pic_type_top, ctx) ==
 340                                 s5p_mfc_hw_call(dev->mfc_ops,
 341                                         get_pic_type_bot, ctx))
 342                                 dst_buf->b->field = V4L2_FIELD_NONE;
 343                         else
 344                                 dst_buf->b->field =
 345                                                         V4L2_FIELD_INTERLACED;
 346                         vb2_set_plane_payload(&dst_buf->b->vb2_buf, 0,
 347                                                 ctx->luma_size);
 348                         vb2_set_plane_payload(&dst_buf->b->vb2_buf, 1,
 349                                                 ctx->chroma_size);
 350                         clear_bit(dst_buf->b->vb2_buf.index,
 351                                                         &ctx->dec_dst_flag);
 352
 353                         vb2_buffer_done(&dst_buf->b->vb2_buf, err ?
 354                                 VB2_BUF_STATE_ERROR : VB2_BUF_STATE_DONE);
 355
 356                         break;
 357                 }
 358         }
 359 }
 360
 361 /* Handle frame decoding interrupt */
 362 static void s5p_mfc_handle_frame(struct s5p_mfc_ctx *ctx,
 363                                         unsigned int reason, unsigned int err)
 364 {
 365         struct s5p_mfc_dev *dev = ctx->dev;
 366         unsigned int dst_frame_status;
 367         unsigned int dec_frame_status;
 368         struct s5p_mfc_buf *src_buf;
 369         unsigned int res_change;
 370
 371         dst_frame_status = s5p_mfc_hw_call(dev->mfc_ops, get_dspl_status, dev)
 372                                 & S5P_FIMV_DEC_STATUS_DECODING_STATUS_MASK;
 373         dec_frame_status = s5p_mfc_hw_call(dev->mfc_ops, get_dec_status, dev)
 374                                 & S5P_FIMV_DEC_STATUS_DECODING_STATUS_MASK;
 375         res_change = (s5p_mfc_hw_call(dev->mfc_ops, get_dspl_status, dev)
 376                                 & S5P_FIMV_DEC_STATUS_RESOLUTION_MASK)
 377                                 >> S5P_FIMV_DEC_STATUS_RESOLUTION_SHIFT;
 378         mfc_debug(2, "Frame Status: %x\n", dst_frame_status);
 379         if (ctx->state == MFCINST_RES_CHANGE_INIT)
 380                 ctx->state = MFCINST_RES_CHANGE_FLUSH;
 381         if (res_change == S5P_FIMV_RES_INCREASE ||
 382                 res_change == S5P_FIMV_RES_DECREASE) {
 383                 ctx->state = MFCINST_RES_CHANGE_INIT;
 384                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 385                 wake_up_ctx(ctx, reason, err);
 386                 WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 387                 s5p_mfc_clock_off();
 388                 s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 389                 return;
 390         }
 391         if (ctx->dpb_flush_flag)
 392                 ctx->dpb_flush_flag = 0;
 393
 394         /* All frames remaining in the buffer have been extracted  */
 395         if (dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_EMPTY) {
 396                 if (ctx->state == MFCINST_RES_CHANGE_FLUSH) {
 397                         static const struct v4l2_event ev_src_ch = {
 398                                 .type = V4L2_EVENT_SOURCE_CHANGE,
 399                                 .u.src_change.changes =
 400                                         V4L2_EVENT_SRC_CH_RESOLUTION,
 401                         };
 402
 403                         s5p_mfc_handle_frame_all_extracted(ctx);
 404                         ctx->state = MFCINST_RES_CHANGE_END;
 405                         v4l2_event_queue_fh(&ctx->fh, &ev_src_ch);
 406
 407                         goto leave_handle_frame;
 408                 } else {
 409                         s5p_mfc_handle_frame_all_extracted(ctx);
 410                 }
 411         }
 412
 413         if (dec_frame_status == S5P_FIMV_DEC_STATUS_DECODING_DISPLAY)
 414                 s5p_mfc_handle_frame_copy_time(ctx);
 415
 416         /* A frame has been decoded and is in the buffer  */
 417         if (dst_frame_status == S5P_FIMV_DEC_STATUS_DISPLAY_ONLY ||
 418             dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_DISPLAY) {
 419                 s5p_mfc_handle_frame_new(ctx, err);
 420         } else {
 421                 mfc_debug(2, "No frame decode\n");
 422         }
 423         /* Mark source buffer as complete */
 424         if (dst_frame_status != S5P_FIMV_DEC_STATUS_DISPLAY_ONLY
 425                 && !list_empty(&ctx->src_queue)) {
 426                 src_buf = list_entry(ctx->src_queue.next, struct s5p_mfc_buf,
 427                                                                 list);
 428                 ctx->consumed_stream += s5p_mfc_hw_call(dev->mfc_ops,
 429                                                 get_consumed_stream, dev);
 430                 if (ctx->codec_mode != S5P_MFC_CODEC_H264_DEC &&
 431                         ctx->codec_mode != S5P_MFC_CODEC_VP8_DEC &&
 432                         ctx->consumed_stream + STUFF_BYTE <
 433                         src_buf->b->vb2_buf.planes[0].bytesused) {
 434                         /* Run MFC again on the same buffer */
 435                         mfc_debug(2, "Running again the same buffer\n");
 436                         ctx->after_packed_pb = 1;
 437                 } else {
 438                         mfc_debug(2, "MFC needs next buffer\n");
 439                         ctx->consumed_stream = 0;
 440                         if (src_buf->flags & MFC_BUF_FLAG_EOS)
 441                                 ctx->state = MFCINST_FINISHING;
 442                         list_del(&src_buf->list);
 443                         ctx->src_queue_cnt--;
 444                         if (s5p_mfc_hw_call(dev->mfc_ops, err_dec, err) > 0)
 445                                 vb2_buffer_done(&src_buf->b->vb2_buf,
 446                                                 VB2_BUF_STATE_ERROR);
 447                         else
 448                                 vb2_buffer_done(&src_buf->b->vb2_buf,
 449                                                 VB2_BUF_STATE_DONE);
 450                 }
 451         }
 452 leave_handle_frame:
 453         if ((ctx->src_queue_cnt == 0 && ctx->state != MFCINST_FINISHING)
 454                                     || ctx->dst_queue_cnt < ctx->pb_count)
 455                 clear_work_bit(ctx);
 456         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 457         wake_up_ctx(ctx, reason, err);
 458         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 459         s5p_mfc_clock_off();
 460         /* if suspending, wake up device and do not try_run again*/
 461         if (test_bit(0, &dev->enter_suspend))
 462                 wake_up_dev(dev, reason, err);
 463         else
 464                 s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 465 }
 466
 467 /* Error handling for interrupt */
 468 static void s5p_mfc_handle_error(struct s5p_mfc_dev *dev,
 469                 struct s5p_mfc_ctx *ctx, unsigned int reason, unsigned int err)
 470 {
 471         mfc_err("Interrupt Error: %08x\n", err);
 472
 473         if (ctx) {
 474                 /* Error recovery is dependent on the state of context */
 475                 switch (ctx->state) {
 476                 case MFCINST_RES_CHANGE_INIT:
 477                 case MFCINST_RES_CHANGE_FLUSH:
 478                 case MFCINST_RES_CHANGE_END:
 479                 case MFCINST_FINISHING:
 480                 case MFCINST_FINISHED:
 481                 case MFCINST_RUNNING:
 482                         /* It is highly probable that an error occurred
 483                          * while decoding a frame */
 484                         clear_work_bit(ctx);
 485                         ctx->state = MFCINST_ERROR;
 486                         /* Mark all dst buffers as having an error */
 487                         s5p_mfc_cleanup_queue(&ctx->dst_queue, &ctx->vq_dst);
 488                         /* Mark all src buffers as having an error */
 489                         s5p_mfc_cleanup_queue(&ctx->src_queue, &ctx->vq_src);
 490                         wake_up_ctx(ctx, reason, err);
 491                         break;
 492                 default:
 493                         clear_work_bit(ctx);
 494                         ctx->state = MFCINST_ERROR;
 495                         wake_up_ctx(ctx, reason, err);
 496                         break;
 497                 }
 498         }
 499         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 500         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 501         s5p_mfc_clock_off();
 502         wake_up_dev(dev, reason, err);
 503 }
 504
 505 /* Header parsing interrupt handling */
 506 static void s5p_mfc_handle_seq_done(struct s5p_mfc_ctx *ctx,
 507                                  unsigned int reason, unsigned int err)
 508 {
 509         struct s5p_mfc_dev *dev;
 510
 511         if (!ctx)
 512                 return;
 513         dev = ctx->dev;
 514         if (ctx->c_ops->post_seq_start) {
 515                 if (ctx->c_ops->post_seq_start(ctx))
 516                         mfc_err("post_seq_start() failed\n");
 517         } else {
 518                 ctx->img_width = s5p_mfc_hw_call(dev->mfc_ops, get_img_width,
 519                                 dev);
 520                 ctx->img_height = s5p_mfc_hw_call(dev->mfc_ops, get_img_height,
 521                                 dev);
 522
 523                 s5p_mfc_hw_call(dev->mfc_ops, dec_calc_dpb_size, ctx);
 524
 525                 ctx->pb_count = s5p_mfc_hw_call(dev->mfc_ops, get_dpb_count,
 526                                 dev);
 527                 ctx->mv_count = s5p_mfc_hw_call(dev->mfc_ops, get_mv_count,
 528                                 dev);
 529                 if (ctx->img_width == 0 || ctx->img_height == 0)
 530                         ctx->state = MFCINST_ERROR;
 531                 else
 532                         ctx->state = MFCINST_HEAD_PARSED;
 533
 534                 if ((ctx->codec_mode == S5P_MFC_CODEC_H264_DEC ||
 535                         ctx->codec_mode == S5P_MFC_CODEC_H264_MVC_DEC) &&
 536                                 !list_empty(&ctx->src_queue)) {
 537                         struct s5p_mfc_buf *src_buf;
 538                         src_buf = list_entry(ctx->src_queue.next,
 539                                         struct s5p_mfc_buf, list);
 540                         if (s5p_mfc_hw_call(dev->mfc_ops, get_consumed_stream,
 541                                                 dev) <
 542                                         src_buf->b->vb2_buf.planes[0].bytesused)
 543                                 ctx->head_processed = 0;
 544                         else
 545                                 ctx->head_processed = 1;
 546                 } else {
 547                         ctx->head_processed = 1;
 548                 }
 549         }
 550         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 551         clear_work_bit(ctx);
 552         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 553         s5p_mfc_clock_off();
 554         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 555         wake_up_ctx(ctx, reason, err);
 556 }
 557
 558 /* Header parsing interrupt handling */
 559 static void s5p_mfc_handle_init_buffers(struct s5p_mfc_ctx *ctx,
 560                                  unsigned int reason, unsigned int err)
 561 {
 562         struct s5p_mfc_buf *src_buf;
 563         struct s5p_mfc_dev *dev;
 564
 565         if (!ctx)
 566                 return;
 567         dev = ctx->dev;
 568         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 569         ctx->int_type = reason;
 570         ctx->int_err = err;
 571         ctx->int_cond = 1;
 572         clear_work_bit(ctx);
 573         if (err == 0) {
 574                 ctx->state = MFCINST_RUNNING;
 575                 if (!ctx->dpb_flush_flag && ctx->head_processed) {
 576                         if (!list_empty(&ctx->src_queue)) {
 577                                 src_buf = list_entry(ctx->src_queue.next,
 578                                              struct s5p_mfc_buf, list);
 579                                 list_del(&src_buf->list);
 580                                 ctx->src_queue_cnt--;
 581                                 vb2_buffer_done(&src_buf->b->vb2_buf,
 582                                                 VB2_BUF_STATE_DONE);
 583                         }
 584                 } else {
 585                         ctx->dpb_flush_flag = 0;
 586                 }
 587                 WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 588
 589                 s5p_mfc_clock_off();
 590
 591                 wake_up(&ctx->queue);
 592                 s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 593         } else {
 594                 WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 595
 596                 s5p_mfc_clock_off();
 597
 598                 wake_up(&ctx->queue);
 599         }
 600 }
 601
 602 static void s5p_mfc_handle_stream_complete(struct s5p_mfc_ctx *ctx)
 603 {
 604         struct s5p_mfc_dev *dev = ctx->dev;
 605         struct s5p_mfc_buf *mb_entry;
 606
 607         mfc_debug(2, "Stream completed\n");
 608
 609         ctx->state = MFCINST_FINISHED;
 610
 611         if (!list_empty(&ctx->dst_queue)) {
 612                 mb_entry = list_entry(ctx->dst_queue.next, struct s5p_mfc_buf,
 613                                                                         list);
 614                 list_del(&mb_entry->list);
 615                 ctx->dst_queue_cnt--;
 616                 vb2_set_plane_payload(&mb_entry->b->vb2_buf, 0, 0);
 617                 vb2_buffer_done(&mb_entry->b->vb2_buf, VB2_BUF_STATE_DONE);
 618         }
 619
 620         clear_work_bit(ctx);
 621
 622         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 623
 624         s5p_mfc_clock_off();
 625         wake_up(&ctx->queue);
 626         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 627 }
 628
 629 /* Interrupt processing */
 630 static irqreturn_t s5p_mfc_irq(int irq, void *priv)
 631 {
 632         struct s5p_mfc_dev *dev = priv;
 633         struct s5p_mfc_ctx *ctx;
 634         unsigned int reason;
 635         unsigned int err;
 636
 637         mfc_debug_enter();
 638         /* Reset the timeout watchdog */
 639         atomic_set(&dev->watchdog_cnt, 0);
 640         spin_lock(&dev->irqlock);
 641         ctx = dev->ctx[dev->curr_ctx];
 642         /* Get the reason of interrupt and the error code */
 643         reason = s5p_mfc_hw_call(dev->mfc_ops, get_int_reason, dev);
 644         err = s5p_mfc_hw_call(dev->mfc_ops, get_int_err, dev);
 645         mfc_debug(1, "Int reason: %d (err: %08x)\n", reason, err);
 646         switch (reason) {
 647         case S5P_MFC_R2H_CMD_ERR_RET:
 648                 /* An error has occurred */
 649                 if (ctx->state == MFCINST_RUNNING &&
 650                         (s5p_mfc_hw_call(dev->mfc_ops, err_dec, err) >=
 651                                 dev->warn_start ||
 652                                 err == S5P_FIMV_ERR_NO_VALID_SEQ_HDR ||
 653                                 err == S5P_FIMV_ERR_INCOMPLETE_FRAME ||
 654                                 err == S5P_FIMV_ERR_TIMEOUT))
 655                         s5p_mfc_handle_frame(ctx, reason, err);
 656                 else
 657                         s5p_mfc_handle_error(dev, ctx, reason, err);
 658                 clear_bit(0, &dev->enter_suspend);
 659                 break;
 660
 661         case S5P_MFC_R2H_CMD_SLICE_DONE_RET:
 662         case S5P_MFC_R2H_CMD_FIELD_DONE_RET:
 663         case S5P_MFC_R2H_CMD_FRAME_DONE_RET:
 664                 if (ctx->c_ops->post_frame_start) {
 665                         if (ctx->c_ops->post_frame_start(ctx))
 666                                 mfc_err("post_frame_start() failed\n");
 667
 668                         if (ctx->state == MFCINST_FINISHING &&
 669                                                 list_empty(&ctx->ref_queue)) {
 670                                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 671                                 s5p_mfc_handle_stream_complete(ctx);
 672                                 break;
 673                         }
 674                         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 675                         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 676                         s5p_mfc_clock_off();
 677                         wake_up_ctx(ctx, reason, err);
 678                         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 679                 } else {
 680                         s5p_mfc_handle_frame(ctx, reason, err);
 681                 }
 682                 break;
 683
 684         case S5P_MFC_R2H_CMD_SEQ_DONE_RET:
 685                 s5p_mfc_handle_seq_done(ctx, reason, err);
 686                 break;
 687
 688         case S5P_MFC_R2H_CMD_OPEN_INSTANCE_RET:
 689                 ctx->inst_no = s5p_mfc_hw_call(dev->mfc_ops, get_inst_no, dev);
 690                 ctx->state = MFCINST_GOT_INST;
 691                 goto irq_cleanup_hw;
 692
 693         case S5P_MFC_R2H_CMD_CLOSE_INSTANCE_RET:
 694                 ctx->inst_no = MFC_NO_INSTANCE_SET;
 695                 ctx->state = MFCINST_FREE;
 696                 goto irq_cleanup_hw;
 697
 698         case S5P_MFC_R2H_CMD_SYS_INIT_RET:
 699         case S5P_MFC_R2H_CMD_FW_STATUS_RET:
 700         case S5P_MFC_R2H_CMD_SLEEP_RET:
 701         case S5P_MFC_R2H_CMD_WAKEUP_RET:
 702                 if (ctx)
 703                         clear_work_bit(ctx);
 704                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 705                 clear_bit(0, &dev->hw_lock);
 706                 clear_bit(0, &dev->enter_suspend);
 707                 wake_up_dev(dev, reason, err);
 708                 break;
 709
 710         case S5P_MFC_R2H_CMD_INIT_BUFFERS_RET:
 711                 s5p_mfc_handle_init_buffers(ctx, reason, err);
 712                 break;
 713
 714         case S5P_MFC_R2H_CMD_COMPLETE_SEQ_RET:
 715                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 716                 ctx->int_type = reason;
 717                 ctx->int_err = err;
 718                 s5p_mfc_handle_stream_complete(ctx);
 719                 break;
 720
 721         case S5P_MFC_R2H_CMD_DPB_FLUSH_RET:
 722                 ctx->state = MFCINST_RUNNING;
 723                 goto irq_cleanup_hw;
 724
 725         default:
 726                 mfc_debug(2, "Unknown int reason\n");
 727                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 728         }
 729         spin_unlock(&dev->irqlock);
 730         mfc_debug_leave();
 731         return IRQ_HANDLED;
 732 irq_cleanup_hw:
 733         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 734         ctx->int_type = reason;
 735         ctx->int_err = err;
 736         ctx->int_cond = 1;
 737         if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 738                 mfc_err("Failed to unlock hw\n");
 739
 740         s5p_mfc_clock_off();
 741         clear_work_bit(ctx);
 742         wake_up(&ctx->queue);
 743
 744         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 745         spin_unlock(&dev->irqlock);
 746         mfc_debug(2, "Exit via irq_cleanup_hw\n");
 747         return IRQ_HANDLED;
 748 }
 749
 750 /* Open an MFC node */
 751 static int s5p_mfc_open(struct file *file)
 752 {
 753         struct video_device *vdev = video_devdata(file);
 754         struct s5p_mfc_dev *dev = video_drvdata(file);
 755         struct s5p_mfc_ctx *ctx = NULL;
 756         struct vb2_queue *q;
 757         int ret = 0;
 758
 759         mfc_debug_enter();
 760         if (mutex_lock_interruptible(&dev->mfc_mutex))
 761                 return -ERESTARTSYS;
 762         dev->num_inst++;        /* It is guarded by mfc_mutex in vfd */
 763         /* Allocate memory for context */
 764         ctx = kzalloc(sizeof(*ctx), GFP_KERNEL);
 765         if (!ctx) {
 766                 ret = -ENOMEM;
 767                 goto err_alloc;
 768         }
 769         init_waitqueue_head(&ctx->queue);
 770         v4l2_fh_init(&ctx->fh, vdev);
 771         file->private_data = &ctx->fh;
 772         v4l2_fh_add(&ctx->fh);
 773         ctx->dev = dev;
 774         INIT_LIST_HEAD(&ctx->src_queue);
 775         INIT_LIST_HEAD(&ctx->dst_queue);
 776         ctx->src_queue_cnt = 0;
 777         ctx->dst_queue_cnt = 0;
 778         /* Get context number */
 779         ctx->num = 0;
 780         while (dev->ctx[ctx->num]) {
 781                 ctx->num++;
 782                 if (ctx->num >= MFC_NUM_CONTEXTS) {
 783                         mfc_debug(2, "Too many open contexts\n");
 784                         ret = -EBUSY;
 785                         goto err_no_ctx;
 786                 }
 787         }
 788         /* Mark context as idle */
 789         clear_work_bit_irqsave(ctx);
 790         dev->ctx[ctx->num] = ctx;
 791         if (vdev == dev->vfd_dec) {
 792                 ctx->type = MFCINST_DECODER;
 793                 ctx->c_ops = get_dec_codec_ops();
 794                 s5p_mfc_dec_init(ctx);
 795                 /* Setup ctrl handler */
 796                 ret = s5p_mfc_dec_ctrls_setup(ctx);
 797                 if (ret) {
 798                         mfc_err("Failed to setup mfc controls\n");
 799                         goto err_ctrls_setup;
 800                 }
 801         } else if (vdev == dev->vfd_enc) {
 802                 ctx->type = MFCINST_ENCODER;
 803                 ctx->c_ops = get_enc_codec_ops();
 804                 /* only for encoder */
 805                 INIT_LIST_HEAD(&ctx->ref_queue);
 806                 ctx->ref_queue_cnt = 0;
 807                 s5p_mfc_enc_init(ctx);
 808                 /* Setup ctrl handler */
 809                 ret = s5p_mfc_enc_ctrls_setup(ctx);
 810                 if (ret) {
 811                         mfc_err("Failed to setup mfc controls\n");
 812                         goto err_ctrls_setup;
 813                 }
 814         } else {
 815                 ret = -ENOENT;
 816                 goto err_bad_node;
 817         }
 818         ctx->fh.ctrl_handler = &ctx->ctrl_handler;
 819         ctx->inst_no = MFC_NO_INSTANCE_SET;
 820         /* Load firmware if this is the first instance */
 821         if (dev->num_inst == 1) {
 822                 dev->watchdog_timer.expires = jiffies +
 823                                         msecs_to_jiffies(MFC_WATCHDOG_INTERVAL);
 824                 add_timer(&dev->watchdog_timer);
 825                 ret = s5p_mfc_power_on();
 826                 if (ret < 0) {
 827                         mfc_err("power on failed\n");
 828                         goto err_pwr_enable;
 829                 }
 830                 s5p_mfc_clock_on();
 831                 ret = s5p_mfc_load_firmware(dev);
 832                 if (ret) {
 833                         s5p_mfc_clock_off();
 834                         goto err_load_fw;
 835                 }
 836                 /* Init the FW */
 837                 ret = s5p_mfc_init_hw(dev);
 838                 s5p_mfc_clock_off();
 839                 if (ret)
 840                         goto err_init_hw;
 841         }
 842         /* Init videobuf2 queue for CAPTURE */
 843         q = &ctx->vq_dst;
 844         q->type = V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE;
 845         q->drv_priv = &ctx->fh;
 846         q->lock = &dev->mfc_mutex;
 847         if (vdev == dev->vfd_dec) {
 848                 q->io_modes = VB2_MMAP;
 849                 q->ops = get_dec_queue_ops();
 850         } else if (vdev == dev->vfd_enc) {
 851                 q->io_modes = VB2_MMAP | VB2_USERPTR;
 852                 q->ops = get_enc_queue_ops();
 853         } else {
 854                 ret = -ENOENT;
 855                 goto err_queue_init;
 856         }
 857         /*
 858          * We'll do mostly sequential access, so sacrifice TLB efficiency for
 859          * faster allocation.
 860          */
 861         q->dma_attrs = DMA_ATTR_ALLOC_SINGLE_PAGES;
 862         q->mem_ops = &vb2_dma_contig_memops;
 863         q->timestamp_flags = V4L2_BUF_FLAG_TIMESTAMP_COPY;
 864         ret = vb2_queue_init(q);
 865         if (ret) {
 866                 mfc_err("Failed to initialize videobuf2 queue(capture)\n");
 867                 goto err_queue_init;
 868         }
 869         /* Init videobuf2 queue for OUTPUT */
 870         q = &ctx->vq_src;
 871         q->type = V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE;
 872         q->drv_priv = &ctx->fh;
 873         q->lock = &dev->mfc_mutex;
 874         if (vdev == dev->vfd_dec) {
 875                 q->io_modes = VB2_MMAP;
 876                 q->ops = get_dec_queue_ops();
 877         } else if (vdev == dev->vfd_enc) {
 878                 q->io_modes = VB2_MMAP | VB2_USERPTR;
 879                 q->ops = get_enc_queue_ops();
 880         } else {
 881                 ret = -ENOENT;
 882                 goto err_queue_init;
 883         }
 884         /* One way to indicate end-of-stream for MFC is to set the
 885          * bytesused == 0. However by default videobuf2 handles bytesused
 886          * equal to 0 as a special case and changes its value to the size
 887          * of the buffer. Set the allow_zero_bytesused flag so that videobuf2
 888          * will keep the value of bytesused intact.
 889          */
 890         q->allow_zero_bytesused = 1;
 891
 892         /*
 893          * We'll do mostly sequential access, so sacrifice TLB efficiency for
 894          * faster allocation.
 895          */
 896         q->dma_attrs = DMA_ATTR_ALLOC_SINGLE_PAGES;
 897         q->mem_ops = &vb2_dma_contig_memops;
 898         q->timestamp_flags = V4L2_BUF_FLAG_TIMESTAMP_COPY;
 899         ret = vb2_queue_init(q);
 900         if (ret) {
 901                 mfc_err("Failed to initialize videobuf2 queue(output)\n");
 902                 goto err_queue_init;
 903         }
 904         mutex_unlock(&dev->mfc_mutex);
 905         mfc_debug_leave();
 906         return ret;
 907         /* Deinit when failure occurred */
 908 err_queue_init:
 909         if (dev->num_inst == 1)
 910                 s5p_mfc_deinit_hw(dev);
 911 err_init_hw:
 912 err_load_fw:
 913 err_pwr_enable:
 914         if (dev->num_inst == 1) {
 915                 if (s5p_mfc_power_off() < 0)
 916                         mfc_err("power off failed\n");
 917                 del_timer_sync(&dev->watchdog_timer);
 918         }
 919 err_ctrls_setup:
 920         s5p_mfc_dec_ctrls_delete(ctx);
 921 err_bad_node:
 922         dev->ctx[ctx->num] = NULL;
 923 err_no_ctx:
 924         v4l2_fh_del(&ctx->fh);
 925         v4l2_fh_exit(&ctx->fh);
 926         kfree(ctx);
 927 err_alloc:
 928         dev->num_inst--;
 929         mutex_unlock(&dev->mfc_mutex);
 930         mfc_debug_leave();
 931         return ret;
 932 }
 933
 934 /* Release MFC context */
 935 static int s5p_mfc_release(struct file *file)
 936 {
 937         struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 938         struct s5p_mfc_dev *dev = ctx->dev;
 939
 940         /* if dev is null, do cleanup that doesn't need dev */
 941         mfc_debug_enter();
 942         if (dev)
 943                 mutex_lock(&dev->mfc_mutex);
 944         vb2_queue_release(&ctx->vq_src);
 945         vb2_queue_release(&ctx->vq_dst);
 946         if (dev) {
 947                 s5p_mfc_clock_on();
 948
 949                 /* Mark context as idle */
 950                 clear_work_bit_irqsave(ctx);
 951                 /*
 952                  * If instance was initialised and not yet freed,
 953                  * return instance and free resources
 954                 */
 955                 if (ctx->state != MFCINST_FREE && ctx->state != MFCINST_INIT) {
 956                         mfc_debug(2, "Has to free instance\n");
 957                         s5p_mfc_close_mfc_inst(dev, ctx);
 958                 }
 959                 /* hardware locking scheme */
 960                 if (dev->curr_ctx == ctx->num)
 961                         clear_bit(0, &dev->hw_lock);
 962                 dev->num_inst--;
 963                 if (dev->num_inst == 0) {
 964                         mfc_debug(2, "Last instance\n");
 965                         s5p_mfc_deinit_hw(dev);
 966                         del_timer_sync(&dev->watchdog_timer);
 967                         s5p_mfc_clock_off();
 968                         if (s5p_mfc_power_off() < 0)
 969                                 mfc_err("Power off failed\n");
 970                 } else {
 971                         mfc_debug(2, "Shutting down clock\n");
 972                         s5p_mfc_clock_off();
 973                 }
 974         }
 975         if (dev)
 976                 dev->ctx[ctx->num] = NULL;
 977         s5p_mfc_dec_ctrls_delete(ctx);
 978         v4l2_fh_del(&ctx->fh);
 979         /* vdev is gone if dev is null */
 980         if (dev)
 981                 v4l2_fh_exit(&ctx->fh);
 982         kfree(ctx);
 983         mfc_debug_leave();
 984         if (dev)
 985                 mutex_unlock(&dev->mfc_mutex);
 986
 987         return 0;
 988 }
 989
 990 /* Poll */
 991 static __poll_t s5p_mfc_poll(struct file *file,
 992                                  struct poll_table_struct *wait)
 993 {
 994         struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 995         struct s5p_mfc_dev *dev = ctx->dev;
 996         struct vb2_queue *src_q, *dst_q;
 997         struct vb2_buffer *src_vb = NULL, *dst_vb = NULL;
 998         __poll_t rc = 0;
 999         unsigned long flags;
1000
1001         mutex_lock(&dev->mfc_mutex);
1002         src_q = &ctx->vq_src;
1003         dst_q = &ctx->vq_dst;
1004         /*
1005          * There has to be at least one buffer queued on each queued_list, which
1006          * means either in driver already or waiting for driver to claim it
1007          * and start processing.
1008          */
1009         if ((!src_q->streaming || list_empty(&src_q->queued_list))
1010                 && (!dst_q->streaming || list_empty(&dst_q->queued_list))) {
1011                 rc = POLLERR;
1012                 goto end;
1013         }
1014         mutex_unlock(&dev->mfc_mutex);
1015         poll_wait(file, &ctx->fh.wait, wait);
1016         poll_wait(file, &src_q->done_wq, wait);
1017         poll_wait(file, &dst_q->done_wq, wait);
1018         mutex_lock(&dev->mfc_mutex);
1019         if (v4l2_event_pending(&ctx->fh))
1020                 rc |= POLLPRI;
1021         spin_lock_irqsave(&src_q->done_lock, flags);
1022         if (!list_empty(&src_q->done_list))
1023                 src_vb = list_first_entry(&src_q->done_list, struct vb2_buffer,
1024                                                                 done_entry);
1025         if (src_vb && (src_vb->state == VB2_BUF_STATE_DONE
1026                                 || src_vb->state == VB2_BUF_STATE_ERROR))
1027                 rc |= POLLOUT | POLLWRNORM;
1028         spin_unlock_irqrestore(&src_q->done_lock, flags);
1029         spin_lock_irqsave(&dst_q->done_lock, flags);
1030         if (!list_empty(&dst_q->done_list))
1031                 dst_vb = list_first_entry(&dst_q->done_list, struct vb2_buffer,
1032                                                                 done_entry);
1033         if (dst_vb && (dst_vb->state == VB2_BUF_STATE_DONE
1034                                 || dst_vb->state == VB2_BUF_STATE_ERROR))
1035                 rc |= POLLIN | POLLRDNORM;
1036         spin_unlock_irqrestore(&dst_q->done_lock, flags);
1037 end:
1038         mutex_unlock(&dev->mfc_mutex);
1039         return rc;
1040 }
1041
1042 /* Mmap */
1043 static int s5p_mfc_mmap(struct file *file, struct vm_area_struct *vma)
1044 {
1045         struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
1046         unsigned long offset = vma->vm_pgoff << PAGE_SHIFT;
1047         int ret;
1048
1049         if (offset < DST_QUEUE_OFF_BASE) {
1050                 mfc_debug(2, "mmaping source\n");
1051                 ret = vb2_mmap(&ctx->vq_src, vma);
1052         } else {                /* capture */
1053                 mfc_debug(2, "mmaping destination\n");
1054                 vma->vm_pgoff -= (DST_QUEUE_OFF_BASE >> PAGE_SHIFT);
1055                 ret = vb2_mmap(&ctx->vq_dst, vma);
1056         }
1057         return ret;
1058 }
1059
1060 /* v4l2 ops */
1061 static const struct v4l2_file_operations s5p_mfc_fops = {
1062         .owner = THIS_MODULE,
1063         .open = s5p_mfc_open,
1064         .release = s5p_mfc_release,
1065         .poll = s5p_mfc_poll,
1066         .unlocked_ioctl = video_ioctl2,
1067         .mmap = s5p_mfc_mmap,
1068 };
1069
1070 /* DMA memory related helper functions */
1071 static void s5p_mfc_memdev_release(struct device *dev)
1072 {
1073         of_reserved_mem_device_release(dev);
1074 }
1075
1076 static struct device *s5p_mfc_alloc_memdev(struct device *dev,
1077                                            const char *name, unsigned int idx)
1078 {
1079         struct device *child;
1080         int ret;
1081
1082         child = devm_kzalloc(dev, sizeof(*child), GFP_KERNEL);
1083         if (!child)
1084                 return NULL;
1085
1086         device_initialize(child);
1087         dev_set_name(child, "%s:%s", dev_name(dev), name);
1088         child->parent = dev;
1089         child->bus = dev->bus;
1090         child->coherent_dma_mask = dev->coherent_dma_mask;
1091         child->dma_mask = dev->dma_mask;
1092         child->release = s5p_mfc_memdev_release;
1093
1094         if (device_add(child) == 0) {
1095                 ret = of_reserved_mem_device_init_by_idx(child, dev->of_node,
1096                                                          idx);
1097                 if (ret == 0)
1098                         return child;
1099                 device_del(child);
1100         }
1101
1102         put_device(child);
1103         return NULL;
1104 }
1105
1106 static int s5p_mfc_configure_2port_memory(struct s5p_mfc_dev *mfc_dev)
1107 {
1108         struct device *dev = &mfc_dev->plat_dev->dev;
1109         void *bank2_virt;
1110         dma_addr_t bank2_dma_addr;
1111         unsigned long align_size = 1 << MFC_BASE_ALIGN_ORDER;
1112         int ret;
1113
1114         /*
1115          * Create and initialize virtual devices for accessing
1116          * reserved memory regions.
1117          */
1118         mfc_dev->mem_dev[BANK_L_CTX] = s5p_mfc_alloc_memdev(dev, "left",
1119                                                            BANK_L_CTX);
1120         if (!mfc_dev->mem_dev[BANK_L_CTX])
1121                 return -ENODEV;
1122         mfc_dev->mem_dev[BANK_R_CTX] = s5p_mfc_alloc_memdev(dev, "right",
1123                                                            BANK_R_CTX);
1124         if (!mfc_dev->mem_dev[BANK_R_CTX]) {
1125                 device_unregister(mfc_dev->mem_dev[BANK_L_CTX]);
1126                 return -ENODEV;
1127         }
1128
1129         /* Allocate memory for firmware and initialize both banks addresses */
1130         ret = s5p_mfc_alloc_firmware(mfc_dev);
1131         if (ret) {
1132                 device_unregister(mfc_dev->mem_dev[BANK_R_CTX]);
1133                 device_unregister(mfc_dev->mem_dev[BANK_L_CTX]);
1134                 return ret;
1135         }
1136
1137         mfc_dev->dma_base[BANK_L_CTX] = mfc_dev->fw_buf.dma;
1138
1139         bank2_virt = dma_alloc_coherent(mfc_dev->mem_dev[BANK_R_CTX],
1140                                        align_size, &bank2_dma_addr, GFP_KERNEL);
1141         if (!bank2_virt) {
1142                 mfc_err("Allocating bank2 base failed\n");
1143                 s5p_mfc_release_firmware(mfc_dev);
1144                 device_unregister(mfc_dev->mem_dev[BANK_R_CTX]);
1145                 device_unregister(mfc_dev->mem_dev[BANK_L_CTX]);
1146                 return -ENOMEM;
1147         }
1148
1149         /* Valid buffers passed to MFC encoder with LAST_FRAME command
1150          * should not have address of bank2 - MFC will treat it as a null frame.
1151          * To avoid such situation we set bank2 address below the pool address.
1152          */
1153         mfc_dev->dma_base[BANK_R_CTX] = bank2_dma_addr - align_size;
1154
1155         dma_free_coherent(mfc_dev->mem_dev[BANK_R_CTX], align_size, bank2_virt,
1156                           bank2_dma_addr);
1157
1158         vb2_dma_contig_set_max_seg_size(mfc_dev->mem_dev[BANK_L_CTX],
1159                                         DMA_BIT_MASK(32));
1160         vb2_dma_contig_set_max_seg_size(mfc_dev->mem_dev[BANK_R_CTX],
1161                                         DMA_BIT_MASK(32));
1162
1163         return 0;
1164 }
1165
1166 static void s5p_mfc_unconfigure_2port_memory(struct s5p_mfc_dev *mfc_dev)
1167 {
1168         device_unregister(mfc_dev->mem_dev[BANK_L_CTX]);
1169         device_unregister(mfc_dev->mem_dev[BANK_R_CTX]);
1170         vb2_dma_contig_clear_max_seg_size(mfc_dev->mem_dev[BANK_L_CTX]);
1171         vb2_dma_contig_clear_max_seg_size(mfc_dev->mem_dev[BANK_R_CTX]);
1172 }
1173
1174 static int s5p_mfc_configure_common_memory(struct s5p_mfc_dev *mfc_dev)
1175 {
1176         struct device *dev = &mfc_dev->plat_dev->dev;
1177         unsigned long mem_size = SZ_4M;
1178         unsigned int bitmap_size;
1179
1180         if (IS_ENABLED(CONFIG_DMA_CMA) || exynos_is_iommu_available(dev))
1181                 mem_size = SZ_8M;
1182
1183         if (mfc_mem_size)
1184                 mem_size = memparse(mfc_mem_size, NULL);
1185
1186         bitmap_size = BITS_TO_LONGS(mem_size >> PAGE_SHIFT) * sizeof(long);
1187
1188         mfc_dev->mem_bitmap = kzalloc(bitmap_size, GFP_KERNEL);
1189         if (!mfc_dev->mem_bitmap)
1190                 return -ENOMEM;
1191
1192         mfc_dev->mem_virt = dma_alloc_coherent(dev, mem_size,
1193                                                &mfc_dev->mem_base, GFP_KERNEL);
1194         if (!mfc_dev->mem_virt) {
1195                 kfree(mfc_dev->mem_bitmap);
1196                 dev_err(dev, "failed to preallocate %ld MiB for the firmware and context buffers\n",
1197                         (mem_size / SZ_1M));
1198                 return -ENOMEM;
1199         }
1200         mfc_dev->mem_size = mem_size;
1201         mfc_dev->dma_base[BANK_L_CTX] = mfc_dev->mem_base;
1202         mfc_dev->dma_base[BANK_R_CTX] = mfc_dev->mem_base;
1203
1204         /*
1205          * MFC hardware cannot handle 0 as a base address, so mark first 128K
1206          * as used (to keep required base alignment) and adjust base address
1207          */
1208         if (mfc_dev->mem_base == (dma_addr_t)0) {
1209                 unsigned int offset = 1 << MFC_BASE_ALIGN_ORDER;
1210
1211                 bitmap_set(mfc_dev->mem_bitmap, 0, offset >> PAGE_SHIFT);
1212                 mfc_dev->dma_base[BANK_L_CTX] += offset;
1213                 mfc_dev->dma_base[BANK_R_CTX] += offset;
1214         }
1215
1216         /* Firmware allocation cannot fail in this case */
1217         s5p_mfc_alloc_firmware(mfc_dev);
1218
1219         mfc_dev->mem_dev[BANK_L_CTX] = mfc_dev->mem_dev[BANK_R_CTX] = dev;
1220         vb2_dma_contig_set_max_seg_size(dev, DMA_BIT_MASK(32));
1221
1222         dev_info(dev, "preallocated %ld MiB buffer for the firmware and context buffers\n",
1223                  (mem_size / SZ_1M));
1224
1225         return 0;
1226 }
1227
1228 static void s5p_mfc_unconfigure_common_memory(struct s5p_mfc_dev *mfc_dev)
1229 {
1230         struct device *dev = &mfc_dev->plat_dev->dev;
1231
1232         dma_free_coherent(dev, mfc_dev->mem_size, mfc_dev->mem_virt,
1233                           mfc_dev->mem_base);
1234         kfree(mfc_dev->mem_bitmap);
1235         vb2_dma_contig_clear_max_seg_size(dev);
1236 }
1237
1238 static int s5p_mfc_configure_dma_memory(struct s5p_mfc_dev *mfc_dev)
1239 {
1240         struct device *dev = &mfc_dev->plat_dev->dev;
1241
1242         if (exynos_is_iommu_available(dev) || !IS_TWOPORT(mfc_dev))
1243                 return s5p_mfc_configure_common_memory(mfc_dev);
1244         else
1245                 return s5p_mfc_configure_2port_memory(mfc_dev);
1246 }
1247
1248 static void s5p_mfc_unconfigure_dma_memory(struct s5p_mfc_dev *mfc_dev)
1249 {
1250         struct device *dev = &mfc_dev->plat_dev->dev;
1251
1252         s5p_mfc_release_firmware(mfc_dev);
1253         if (exynos_is_iommu_available(dev) || !IS_TWOPORT(mfc_dev))
1254                 s5p_mfc_unconfigure_common_memory(mfc_dev);
1255         else
1256                 s5p_mfc_unconfigure_2port_memory(mfc_dev);
1257 }
1258
1259 /* MFC probe function */
1260 static int s5p_mfc_probe(struct platform_device *pdev)
1261 {
1262         struct s5p_mfc_dev *dev;
1263         struct video_device *vfd;
1264         struct resource *res;
1265         int ret;
1266
1267         pr_debug("%s++\n", __func__);
1268         dev = devm_kzalloc(&pdev->dev, sizeof(*dev), GFP_KERNEL);
1269         if (!dev)
1270                 return -ENOMEM;
1271
1272         spin_lock_init(&dev->irqlock);
1273         spin_lock_init(&dev->condlock);
1274         dev->plat_dev = pdev;
1275         if (!dev->plat_dev) {
1276                 dev_err(&pdev->dev, "No platform data specified\n");
1277                 return -ENODEV;
1278         }
1279
1280         dev->variant = of_device_get_match_data(&pdev->dev);
1281
1282         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1283         dev->regs_base = devm_ioremap_resource(&pdev->dev, res);
1284         if (IS_ERR(dev->regs_base))
1285                 return PTR_ERR(dev->regs_base);
1286
1287         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1288         if (!res) {
1289                 dev_err(&pdev->dev, "failed to get irq resource\n");
1290                 return -ENOENT;
1291         }
1292         dev->irq = res->start;
1293         ret = devm_request_irq(&pdev->dev, dev->irq, s5p_mfc_irq,
1294                                         0, pdev->name, dev);
1295         if (ret) {
1296                 dev_err(&pdev->dev, "Failed to install irq (%d)\n", ret);
1297                 return ret;
1298         }
1299
1300         ret = s5p_mfc_configure_dma_memory(dev);
1301         if (ret < 0) {
1302                 dev_err(&pdev->dev, "failed to configure DMA memory\n");
1303                 return ret;
1304         }
1305
1306         ret = s5p_mfc_init_pm(dev);
1307         if (ret < 0) {
1308                 dev_err(&pdev->dev, "failed to get mfc clock source\n");
1309                 goto err_dma;
1310         }
1311
1312         /*
1313          * Load fails if fs isn't mounted. Try loading anyway.
1314          * _open() will load it, it it fails now. Ignore failure.
1315          */
1316         s5p_mfc_load_firmware(dev);
1317
1318         mutex_init(&dev->mfc_mutex);
1319         init_waitqueue_head(&dev->queue);
1320         dev->hw_lock = 0;
1321         INIT_WORK(&dev->watchdog_work, s5p_mfc_watchdog_worker);
1322         atomic_set(&dev->watchdog_cnt, 0);
1323         timer_setup(&dev->watchdog_timer, s5p_mfc_watchdog, 0);
1324
1325         ret = v4l2_device_register(&pdev->dev, &dev->v4l2_dev);
1326         if (ret)
1327                 goto err_v4l2_dev_reg;
1328
1329         /* decoder */
1330         vfd = video_device_alloc();
1331         if (!vfd) {
1332                 v4l2_err(&dev->v4l2_dev, "Failed to allocate video device\n");
1333                 ret = -ENOMEM;
1334                 goto err_dec_alloc;
1335         }
1336         vfd->fops       = &s5p_mfc_fops;
1337         vfd->ioctl_ops  = get_dec_v4l2_ioctl_ops();
1338         vfd->release    = video_device_release;
1339         vfd->lock       = &dev->mfc_mutex;
1340         vfd->v4l2_dev   = &dev->v4l2_dev;
1341         vfd->vfl_dir    = VFL_DIR_M2M;
1342         snprintf(vfd->name, sizeof(vfd->name), "%s", S5P_MFC_DEC_NAME);
1343         dev->vfd_dec    = vfd;
1344         video_set_drvdata(vfd, dev);
1345
1346         /* encoder */
1347         vfd = video_device_alloc();
1348         if (!vfd) {
1349                 v4l2_err(&dev->v4l2_dev, "Failed to allocate video device\n");
1350                 ret = -ENOMEM;
1351                 goto err_enc_alloc;
1352         }
1353         vfd->fops       = &s5p_mfc_fops;
1354         vfd->ioctl_ops  = get_enc_v4l2_ioctl_ops();
1355         vfd->release    = video_device_release;
1356         vfd->lock       = &dev->mfc_mutex;
1357         vfd->v4l2_dev   = &dev->v4l2_dev;
1358         vfd->vfl_dir    = VFL_DIR_M2M;
1359         snprintf(vfd->name, sizeof(vfd->name), "%s", S5P_MFC_ENC_NAME);
1360         dev->vfd_enc    = vfd;
1361         video_set_drvdata(vfd, dev);
1362         platform_set_drvdata(pdev, dev);
1363
1364         /* Initialize HW ops and commands based on MFC version */
1365         s5p_mfc_init_hw_ops(dev);
1366         s5p_mfc_init_hw_cmds(dev);
1367         s5p_mfc_init_regs(dev);
1368
1369         /* Register decoder and encoder */
1370         ret = video_register_device(dev->vfd_dec, VFL_TYPE_GRABBER, 0);
1371         if (ret) {
1372                 v4l2_err(&dev->v4l2_dev, "Failed to register video device\n");
1373                 goto err_dec_reg;
1374         }
1375         v4l2_info(&dev->v4l2_dev,
1376                   "decoder registered as /dev/video%d\n", dev->vfd_dec->num);
1377
1378         ret = video_register_device(dev->vfd_enc, VFL_TYPE_GRABBER, 0);
1379         if (ret) {
1380                 v4l2_err(&dev->v4l2_dev, "Failed to register video device\n");
1381                 goto err_enc_reg;
1382         }
1383         v4l2_info(&dev->v4l2_dev,
1384                   "encoder registered as /dev/video%d\n", dev->vfd_enc->num);
1385
1386         pr_debug("%s--\n", __func__);
1387         return 0;
1388
1389 /* Deinit MFC if probe had failed */
1390 err_enc_reg:
1391         video_unregister_device(dev->vfd_dec);
1392 err_dec_reg:
1393         video_device_release(dev->vfd_enc);
1394 err_enc_alloc:
1395         video_device_release(dev->vfd_dec);
1396 err_dec_alloc:
1397         v4l2_device_unregister(&dev->v4l2_dev);
1398 err_v4l2_dev_reg:
1399         s5p_mfc_final_pm(dev);
1400 err_dma:
1401         s5p_mfc_unconfigure_dma_memory(dev);
1402
1403         pr_debug("%s-- with error\n", __func__);
1404         return ret;
1405
1406 }
1407
1408 /* Remove the driver */
1409 static int s5p_mfc_remove(struct platform_device *pdev)
1410 {
1411         struct s5p_mfc_dev *dev = platform_get_drvdata(pdev);
1412         struct s5p_mfc_ctx *ctx;
1413         int i;
1414
1415         v4l2_info(&dev->v4l2_dev, "Removing %s\n", pdev->name);
1416
1417         /*
1418          * Clear ctx dev pointer to avoid races between s5p_mfc_remove()
1419          * and s5p_mfc_release() and s5p_mfc_release() accessing ctx->dev
1420          * after s5p_mfc_remove() is run during unbind.
1421         */
1422         mutex_lock(&dev->mfc_mutex);
1423         for (i = 0; i < MFC_NUM_CONTEXTS; i++) {
1424                 ctx = dev->ctx[i];
1425                 if (!ctx)
1426                         continue;
1427                 /* clear ctx->dev */
1428                 ctx->dev = NULL;
1429         }
1430         mutex_unlock(&dev->mfc_mutex);
1431
1432         del_timer_sync(&dev->watchdog_timer);
1433         flush_work(&dev->watchdog_work);
1434
1435         video_unregister_device(dev->vfd_enc);
1436         video_unregister_device(dev->vfd_dec);
1437         video_device_release(dev->vfd_enc);
1438         video_device_release(dev->vfd_dec);
1439         v4l2_device_unregister(&dev->v4l2_dev);
1440         s5p_mfc_unconfigure_dma_memory(dev);
1441
1442         s5p_mfc_final_pm(dev);
1443         return 0;
1444 }
1445
1446 #ifdef CONFIG_PM_SLEEP
1447
1448 static int s5p_mfc_suspend(struct device *dev)
1449 {
1450         struct platform_device *pdev = to_platform_device(dev);
1451         struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
1452         int ret;
1453
1454         if (m_dev->num_inst == 0)
1455                 return 0;
1456
1457         if (test_and_set_bit(0, &m_dev->enter_suspend) != 0) {
1458                 mfc_err("Error: going to suspend for a second time\n");
1459                 return -EIO;
1460         }
1461
1462         /* Check if we're processing then wait if it necessary. */
1463         while (test_and_set_bit(0, &m_dev->hw_lock) != 0) {
1464                 /* Try and lock the HW */
1465                 /* Wait on the interrupt waitqueue */
1466                 ret = wait_event_interruptible_timeout(m_dev->queue,
1467                         m_dev->int_cond, msecs_to_jiffies(MFC_INT_TIMEOUT));
1468                 if (ret == 0) {
1469                         mfc_err("Waiting for hardware to finish timed out\n");
1470                         clear_bit(0, &m_dev->enter_suspend);
1471                         return -EIO;
1472                 }
1473         }
1474
1475         ret = s5p_mfc_sleep(m_dev);
1476         if (ret) {
1477                 clear_bit(0, &m_dev->enter_suspend);
1478                 clear_bit(0, &m_dev->hw_lock);
1479         }
1480         return ret;
1481 }
1482
1483 static int s5p_mfc_resume(struct device *dev)
1484 {
1485         struct platform_device *pdev = to_platform_device(dev);
1486         struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
1487
1488         if (m_dev->num_inst == 0)
1489                 return 0;
1490         return s5p_mfc_wakeup(m_dev);
1491 }
1492 #endif
1493
1494 /* Power management */
1495 static const struct dev_pm_ops s5p_mfc_pm_ops = {
1496         SET_SYSTEM_SLEEP_PM_OPS(s5p_mfc_suspend, s5p_mfc_resume)
1497 };
1498
1499 static struct s5p_mfc_buf_size_v5 mfc_buf_size_v5 = {
1500         .h264_ctx       = MFC_H264_CTX_BUF_SIZE,
1501         .non_h264_ctx   = MFC_CTX_BUF_SIZE,
1502         .dsc            = DESC_BUF_SIZE,
1503         .shm            = SHARED_BUF_SIZE,
1504 };
1505
1506 static struct s5p_mfc_buf_size buf_size_v5 = {
1507         .fw     = MAX_FW_SIZE,
1508         .cpb    = MAX_CPB_SIZE,
1509         .priv   = &mfc_buf_size_v5,
1510 };
1511
1512 static struct s5p_mfc_variant mfc_drvdata_v5 = {
1513         .version        = MFC_VERSION,
1514         .version_bit    = MFC_V5_BIT,
1515         .port_num       = MFC_NUM_PORTS,
1516         .buf_size       = &buf_size_v5,
1517         .fw_name[0]     = "s5p-mfc.fw",
1518         .clk_names      = {"mfc", "sclk_mfc"},
1519         .num_clocks     = 2,
1520         .use_clock_gating = true,
1521 };
1522
1523 static struct s5p_mfc_buf_size_v6 mfc_buf_size_v6 = {
1524         .dev_ctx        = MFC_CTX_BUF_SIZE_V6,
1525         .h264_dec_ctx   = MFC_H264_DEC_CTX_BUF_SIZE_V6,
1526         .other_dec_ctx  = MFC_OTHER_DEC_CTX_BUF_SIZE_V6,
1527         .h264_enc_ctx   = MFC_H264_ENC_CTX_BUF_SIZE_V6,
1528         .other_enc_ctx  = MFC_OTHER_ENC_CTX_BUF_SIZE_V6,
1529 };
1530
1531 static struct s5p_mfc_buf_size buf_size_v6 = {
1532         .fw     = MAX_FW_SIZE_V6,
1533         .cpb    = MAX_CPB_SIZE_V6,
1534         .priv   = &mfc_buf_size_v6,
1535 };
1536
1537 static struct s5p_mfc_variant mfc_drvdata_v6 = {
1538         .version        = MFC_VERSION_V6,
1539         .version_bit    = MFC_V6_BIT,
1540         .port_num       = MFC_NUM_PORTS_V6,
1541         .buf_size       = &buf_size_v6,
1542         .fw_name[0]     = "s5p-mfc-v6.fw",
1543         /*
1544          * v6-v2 firmware contains bug fixes and interface change
1545          * for init buffer command
1546          */
1547         .fw_name[1]     = "s5p-mfc-v6-v2.fw",
1548         .clk_names      = {"mfc"},
1549         .num_clocks     = 1,
1550 };
1551
1552 static struct s5p_mfc_buf_size_v6 mfc_buf_size_v7 = {
1553         .dev_ctx        = MFC_CTX_BUF_SIZE_V7,
1554         .h264_dec_ctx   = MFC_H264_DEC_CTX_BUF_SIZE_V7,
1555         .other_dec_ctx  = MFC_OTHER_DEC_CTX_BUF_SIZE_V7,
1556         .h264_enc_ctx   = MFC_H264_ENC_CTX_BUF_SIZE_V7,
1557         .other_enc_ctx  = MFC_OTHER_ENC_CTX_BUF_SIZE_V7,
1558 };
1559
1560 static struct s5p_mfc_buf_size buf_size_v7 = {
1561         .fw     = MAX_FW_SIZE_V7,
1562         .cpb    = MAX_CPB_SIZE_V7,
1563         .priv   = &mfc_buf_size_v7,
1564 };
1565
1566 static struct s5p_mfc_variant mfc_drvdata_v7 = {
1567         .version        = MFC_VERSION_V7,
1568         .version_bit    = MFC_V7_BIT,
1569         .port_num       = MFC_NUM_PORTS_V7,
1570         .buf_size       = &buf_size_v7,
1571         .fw_name[0]     = "s5p-mfc-v7.fw",
1572         .clk_names      = {"mfc", "sclk_mfc"},
1573         .num_clocks     = 2,
1574 };
1575
1576 static struct s5p_mfc_buf_size_v6 mfc_buf_size_v8 = {
1577         .dev_ctx        = MFC_CTX_BUF_SIZE_V8,
1578         .h264_dec_ctx   = MFC_H264_DEC_CTX_BUF_SIZE_V8,
1579         .other_dec_ctx  = MFC_OTHER_DEC_CTX_BUF_SIZE_V8,
1580         .h264_enc_ctx   = MFC_H264_ENC_CTX_BUF_SIZE_V8,
1581         .other_enc_ctx  = MFC_OTHER_ENC_CTX_BUF_SIZE_V8,
1582 };
1583
1584 static struct s5p_mfc_buf_size buf_size_v8 = {
1585         .fw     = MAX_FW_SIZE_V8,
1586         .cpb    = MAX_CPB_SIZE_V8,
1587         .priv   = &mfc_buf_size_v8,
1588 };
1589
1590 static struct s5p_mfc_variant mfc_drvdata_v8 = {
1591         .version        = MFC_VERSION_V8,
1592         .version_bit    = MFC_V8_BIT,
1593         .port_num       = MFC_NUM_PORTS_V8,
1594         .buf_size       = &buf_size_v8,
1595         .fw_name[0]     = "s5p-mfc-v8.fw",
1596         .clk_names      = {"mfc"},
1597         .num_clocks     = 1,
1598 };
1599
1600 static struct s5p_mfc_variant mfc_drvdata_v8_5433 = {
1601         .version        = MFC_VERSION_V8,
1602         .version_bit    = MFC_V8_BIT,
1603         .port_num       = MFC_NUM_PORTS_V8,
1604         .buf_size       = &buf_size_v8,
1605         .fw_name[0]     = "s5p-mfc-v8.fw",
1606         .clk_names      = {"pclk", "aclk", "aclk_xiu"},
1607         .num_clocks     = 3,
1608 };
1609
1610 static const struct of_device_id exynos_mfc_match[] = {
1611         {
1612                 .compatible = "samsung,mfc-v5",
1613                 .data = &mfc_drvdata_v5,
1614         }, {
1615                 .compatible = "samsung,mfc-v6",
1616                 .data = &mfc_drvdata_v6,
1617         }, {
1618                 .compatible = "samsung,mfc-v7",
1619                 .data = &mfc_drvdata_v7,
1620         }, {
1621                 .compatible = "samsung,mfc-v8",
1622                 .data = &mfc_drvdata_v8,
1623         }, {
1624                 .compatible = "samsung,exynos5433-mfc",
1625                 .data = &mfc_drvdata_v8_5433,
1626         },
1627         {},
1628 };
1629 MODULE_DEVICE_TABLE(of, exynos_mfc_match);
1630
1631 static struct platform_driver s5p_mfc_driver = {
1632         .probe          = s5p_mfc_probe,
1633         .remove         = s5p_mfc_remove,
1634         .driver = {
1635                 .name   = S5P_MFC_NAME,
1636                 .pm     = &s5p_mfc_pm_ops,
1637                 .of_match_table = exynos_mfc_match,
1638         },
1639 };
1640
1641 module_platform_driver(s5p_mfc_driver);
1642
1643 MODULE_LICENSE("GPL");
1644 MODULE_AUTHOR("Kamil Debski <k.debski@samsung.com>");
1645 MODULE_DESCRIPTION("Samsung S5P Multi Format Codec V4L2 driver");
1646