iommu/io-pgtable: Replace IO_PGTABLE_QUIRK_NO_DMA with specific flag
[sfrench/cifs-2.6.git] / drivers / iommu / io-pgtable-arm.c
1 /*
2  * CPU-agnostic ARM page table allocator.
3  *
4  * This program is free software; you can redistribute it and/or modify
5  * it under the terms of the GNU General Public License version 2 as
6  * published by the Free Software Foundation.
7  *
8  * This program is distributed in the hope that it will be useful,
9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
11  * GNU General Public License for more details.
12  *
13  * You should have received a copy of the GNU General Public License
14  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
15  *
16  * Copyright (C) 2014 ARM Limited
17  *
18  * Author: Will Deacon <will.deacon@arm.com>
19  */
20
21 #define pr_fmt(fmt)     "arm-lpae io-pgtable: " fmt
22
23 #include <linux/atomic.h>
24 #include <linux/bitops.h>
25 #include <linux/io-pgtable.h>
26 #include <linux/iommu.h>
27 #include <linux/kernel.h>
28 #include <linux/sizes.h>
29 #include <linux/slab.h>
30 #include <linux/types.h>
31 #include <linux/dma-mapping.h>
32
33 #include <asm/barrier.h>
34
35 #define ARM_LPAE_MAX_ADDR_BITS          52
36 #define ARM_LPAE_S2_MAX_CONCAT_PAGES    16
37 #define ARM_LPAE_MAX_LEVELS             4
38
39 /* Struct accessors */
40 #define io_pgtable_to_data(x)                                           \
41         container_of((x), struct arm_lpae_io_pgtable, iop)
42
43 #define io_pgtable_ops_to_data(x)                                       \
44         io_pgtable_to_data(io_pgtable_ops_to_pgtable(x))
45
46 /*
47  * For consistency with the architecture, we always consider
48  * ARM_LPAE_MAX_LEVELS levels, with the walk starting at level n >=0
49  */
50 #define ARM_LPAE_START_LVL(d)           (ARM_LPAE_MAX_LEVELS - (d)->levels)
51
52 /*
53  * Calculate the right shift amount to get to the portion describing level l
54  * in a virtual address mapped by the pagetable in d.
55  */
56 #define ARM_LPAE_LVL_SHIFT(l,d)                                         \
57         ((((d)->levels - ((l) - ARM_LPAE_START_LVL(d) + 1))             \
58           * (d)->bits_per_level) + (d)->pg_shift)
59
60 #define ARM_LPAE_GRANULE(d)             (1UL << (d)->pg_shift)
61
62 #define ARM_LPAE_PAGES_PER_PGD(d)                                       \
63         DIV_ROUND_UP((d)->pgd_size, ARM_LPAE_GRANULE(d))
64
65 /*
66  * Calculate the index at level l used to map virtual address a using the
67  * pagetable in d.
68  */
69 #define ARM_LPAE_PGD_IDX(l,d)                                           \
70         ((l) == ARM_LPAE_START_LVL(d) ? ilog2(ARM_LPAE_PAGES_PER_PGD(d)) : 0)
71
72 #define ARM_LPAE_LVL_IDX(a,l,d)                                         \
73         (((u64)(a) >> ARM_LPAE_LVL_SHIFT(l,d)) &                        \
74          ((1 << ((d)->bits_per_level + ARM_LPAE_PGD_IDX(l,d))) - 1))
75
76 /* Calculate the block/page mapping size at level l for pagetable in d. */
77 #define ARM_LPAE_BLOCK_SIZE(l,d)                                        \
78         (1ULL << (ilog2(sizeof(arm_lpae_iopte)) +                       \
79                 ((ARM_LPAE_MAX_LEVELS - (l)) * (d)->bits_per_level)))
80
81 /* Page table bits */
82 #define ARM_LPAE_PTE_TYPE_SHIFT         0
83 #define ARM_LPAE_PTE_TYPE_MASK          0x3
84
85 #define ARM_LPAE_PTE_TYPE_BLOCK         1
86 #define ARM_LPAE_PTE_TYPE_TABLE         3
87 #define ARM_LPAE_PTE_TYPE_PAGE          3
88
89 #define ARM_LPAE_PTE_ADDR_MASK          GENMASK_ULL(47,12)
90
91 #define ARM_LPAE_PTE_NSTABLE            (((arm_lpae_iopte)1) << 63)
92 #define ARM_LPAE_PTE_XN                 (((arm_lpae_iopte)3) << 53)
93 #define ARM_LPAE_PTE_AF                 (((arm_lpae_iopte)1) << 10)
94 #define ARM_LPAE_PTE_SH_NS              (((arm_lpae_iopte)0) << 8)
95 #define ARM_LPAE_PTE_SH_OS              (((arm_lpae_iopte)2) << 8)
96 #define ARM_LPAE_PTE_SH_IS              (((arm_lpae_iopte)3) << 8)
97 #define ARM_LPAE_PTE_NS                 (((arm_lpae_iopte)1) << 5)
98 #define ARM_LPAE_PTE_VALID              (((arm_lpae_iopte)1) << 0)
99
100 #define ARM_LPAE_PTE_ATTR_LO_MASK       (((arm_lpae_iopte)0x3ff) << 2)
101 /* Ignore the contiguous bit for block splitting */
102 #define ARM_LPAE_PTE_ATTR_HI_MASK       (((arm_lpae_iopte)6) << 52)
103 #define ARM_LPAE_PTE_ATTR_MASK          (ARM_LPAE_PTE_ATTR_LO_MASK |    \
104                                          ARM_LPAE_PTE_ATTR_HI_MASK)
105 /* Software bit for solving coherency races */
106 #define ARM_LPAE_PTE_SW_SYNC            (((arm_lpae_iopte)1) << 55)
107
108 /* Stage-1 PTE */
109 #define ARM_LPAE_PTE_AP_UNPRIV          (((arm_lpae_iopte)1) << 6)
110 #define ARM_LPAE_PTE_AP_RDONLY          (((arm_lpae_iopte)2) << 6)
111 #define ARM_LPAE_PTE_ATTRINDX_SHIFT     2
112 #define ARM_LPAE_PTE_nG                 (((arm_lpae_iopte)1) << 11)
113
114 /* Stage-2 PTE */
115 #define ARM_LPAE_PTE_HAP_FAULT          (((arm_lpae_iopte)0) << 6)
116 #define ARM_LPAE_PTE_HAP_READ           (((arm_lpae_iopte)1) << 6)
117 #define ARM_LPAE_PTE_HAP_WRITE          (((arm_lpae_iopte)2) << 6)
118 #define ARM_LPAE_PTE_MEMATTR_OIWB       (((arm_lpae_iopte)0xf) << 2)
119 #define ARM_LPAE_PTE_MEMATTR_NC         (((arm_lpae_iopte)0x5) << 2)
120 #define ARM_LPAE_PTE_MEMATTR_DEV        (((arm_lpae_iopte)0x1) << 2)
121
122 /* Register bits */
123 #define ARM_32_LPAE_TCR_EAE             (1 << 31)
124 #define ARM_64_LPAE_S2_TCR_RES1         (1 << 31)
125
126 #define ARM_LPAE_TCR_EPD1               (1 << 23)
127
128 #define ARM_LPAE_TCR_TG0_4K             (0 << 14)
129 #define ARM_LPAE_TCR_TG0_64K            (1 << 14)
130 #define ARM_LPAE_TCR_TG0_16K            (2 << 14)
131
132 #define ARM_LPAE_TCR_SH0_SHIFT          12
133 #define ARM_LPAE_TCR_SH0_MASK           0x3
134 #define ARM_LPAE_TCR_SH_NS              0
135 #define ARM_LPAE_TCR_SH_OS              2
136 #define ARM_LPAE_TCR_SH_IS              3
137
138 #define ARM_LPAE_TCR_ORGN0_SHIFT        10
139 #define ARM_LPAE_TCR_IRGN0_SHIFT        8
140 #define ARM_LPAE_TCR_RGN_MASK           0x3
141 #define ARM_LPAE_TCR_RGN_NC             0
142 #define ARM_LPAE_TCR_RGN_WBWA           1
143 #define ARM_LPAE_TCR_RGN_WT             2
144 #define ARM_LPAE_TCR_RGN_WB             3
145
146 #define ARM_LPAE_TCR_SL0_SHIFT          6
147 #define ARM_LPAE_TCR_SL0_MASK           0x3
148
149 #define ARM_LPAE_TCR_T0SZ_SHIFT         0
150 #define ARM_LPAE_TCR_SZ_MASK            0xf
151
152 #define ARM_LPAE_TCR_PS_SHIFT           16
153 #define ARM_LPAE_TCR_PS_MASK            0x7
154
155 #define ARM_LPAE_TCR_IPS_SHIFT          32
156 #define ARM_LPAE_TCR_IPS_MASK           0x7
157
158 #define ARM_LPAE_TCR_PS_32_BIT          0x0ULL
159 #define ARM_LPAE_TCR_PS_36_BIT          0x1ULL
160 #define ARM_LPAE_TCR_PS_40_BIT          0x2ULL
161 #define ARM_LPAE_TCR_PS_42_BIT          0x3ULL
162 #define ARM_LPAE_TCR_PS_44_BIT          0x4ULL
163 #define ARM_LPAE_TCR_PS_48_BIT          0x5ULL
164 #define ARM_LPAE_TCR_PS_52_BIT          0x6ULL
165
166 #define ARM_LPAE_MAIR_ATTR_SHIFT(n)     ((n) << 3)
167 #define ARM_LPAE_MAIR_ATTR_MASK         0xff
168 #define ARM_LPAE_MAIR_ATTR_DEVICE       0x04
169 #define ARM_LPAE_MAIR_ATTR_NC           0x44
170 #define ARM_LPAE_MAIR_ATTR_INC_OWBRWA   0xf4
171 #define ARM_LPAE_MAIR_ATTR_WBRWA        0xff
172 #define ARM_LPAE_MAIR_ATTR_IDX_NC       0
173 #define ARM_LPAE_MAIR_ATTR_IDX_CACHE    1
174 #define ARM_LPAE_MAIR_ATTR_IDX_DEV      2
175 #define ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE       3
176
177 #define ARM_MALI_LPAE_TTBR_ADRMODE_TABLE (3u << 0)
178 #define ARM_MALI_LPAE_TTBR_READ_INNER   BIT(2)
179 #define ARM_MALI_LPAE_TTBR_SHARE_OUTER  BIT(4)
180
181 /* IOPTE accessors */
182 #define iopte_deref(pte,d) __va(iopte_to_paddr(pte, d))
183
184 #define iopte_type(pte,l)                                       \
185         (((pte) >> ARM_LPAE_PTE_TYPE_SHIFT) & ARM_LPAE_PTE_TYPE_MASK)
186
187 #define iopte_prot(pte) ((pte) & ARM_LPAE_PTE_ATTR_MASK)
188
189 struct arm_lpae_io_pgtable {
190         struct io_pgtable       iop;
191
192         int                     levels;
193         size_t                  pgd_size;
194         unsigned long           pg_shift;
195         unsigned long           bits_per_level;
196
197         void                    *pgd;
198 };
199
200 typedef u64 arm_lpae_iopte;
201
202 static inline bool iopte_leaf(arm_lpae_iopte pte, int lvl,
203                               enum io_pgtable_fmt fmt)
204 {
205         if (lvl == (ARM_LPAE_MAX_LEVELS - 1) && fmt != ARM_MALI_LPAE)
206                 return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_PAGE;
207
208         return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_BLOCK;
209 }
210
211 static arm_lpae_iopte paddr_to_iopte(phys_addr_t paddr,
212                                      struct arm_lpae_io_pgtable *data)
213 {
214         arm_lpae_iopte pte = paddr;
215
216         /* Of the bits which overlap, either 51:48 or 15:12 are always RES0 */
217         return (pte | (pte >> (48 - 12))) & ARM_LPAE_PTE_ADDR_MASK;
218 }
219
220 static phys_addr_t iopte_to_paddr(arm_lpae_iopte pte,
221                                   struct arm_lpae_io_pgtable *data)
222 {
223         u64 paddr = pte & ARM_LPAE_PTE_ADDR_MASK;
224
225         if (data->pg_shift < 16)
226                 return paddr;
227
228         /* Rotate the packed high-order bits back to the top */
229         return (paddr | (paddr << (48 - 12))) & (ARM_LPAE_PTE_ADDR_MASK << 4);
230 }
231
232 static bool selftest_running = false;
233
234 static dma_addr_t __arm_lpae_dma_addr(void *pages)
235 {
236         return (dma_addr_t)virt_to_phys(pages);
237 }
238
239 static void *__arm_lpae_alloc_pages(size_t size, gfp_t gfp,
240                                     struct io_pgtable_cfg *cfg)
241 {
242         struct device *dev = cfg->iommu_dev;
243         int order = get_order(size);
244         struct page *p;
245         dma_addr_t dma;
246         void *pages;
247
248         VM_BUG_ON((gfp & __GFP_HIGHMEM));
249         p = alloc_pages_node(dev ? dev_to_node(dev) : NUMA_NO_NODE,
250                              gfp | __GFP_ZERO, order);
251         if (!p)
252                 return NULL;
253
254         pages = page_address(p);
255         if (!cfg->coherent_walk) {
256                 dma = dma_map_single(dev, pages, size, DMA_TO_DEVICE);
257                 if (dma_mapping_error(dev, dma))
258                         goto out_free;
259                 /*
260                  * We depend on the IOMMU being able to work with any physical
261                  * address directly, so if the DMA layer suggests otherwise by
262                  * translating or truncating them, that bodes very badly...
263                  */
264                 if (dma != virt_to_phys(pages))
265                         goto out_unmap;
266         }
267
268         return pages;
269
270 out_unmap:
271         dev_err(dev, "Cannot accommodate DMA translation for IOMMU page tables\n");
272         dma_unmap_single(dev, dma, size, DMA_TO_DEVICE);
273 out_free:
274         __free_pages(p, order);
275         return NULL;
276 }
277
278 static void __arm_lpae_free_pages(void *pages, size_t size,
279                                   struct io_pgtable_cfg *cfg)
280 {
281         if (!cfg->coherent_walk)
282                 dma_unmap_single(cfg->iommu_dev, __arm_lpae_dma_addr(pages),
283                                  size, DMA_TO_DEVICE);
284         free_pages((unsigned long)pages, get_order(size));
285 }
286
287 static void __arm_lpae_sync_pte(arm_lpae_iopte *ptep,
288                                 struct io_pgtable_cfg *cfg)
289 {
290         dma_sync_single_for_device(cfg->iommu_dev, __arm_lpae_dma_addr(ptep),
291                                    sizeof(*ptep), DMA_TO_DEVICE);
292 }
293
294 static void __arm_lpae_set_pte(arm_lpae_iopte *ptep, arm_lpae_iopte pte,
295                                struct io_pgtable_cfg *cfg)
296 {
297         *ptep = pte;
298
299         if (!cfg->coherent_walk)
300                 __arm_lpae_sync_pte(ptep, cfg);
301 }
302
303 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
304                                unsigned long iova, size_t size, int lvl,
305                                arm_lpae_iopte *ptep);
306
307 static void __arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
308                                 phys_addr_t paddr, arm_lpae_iopte prot,
309                                 int lvl, arm_lpae_iopte *ptep)
310 {
311         arm_lpae_iopte pte = prot;
312
313         if (data->iop.cfg.quirks & IO_PGTABLE_QUIRK_ARM_NS)
314                 pte |= ARM_LPAE_PTE_NS;
315
316         if (data->iop.fmt != ARM_MALI_LPAE && lvl == ARM_LPAE_MAX_LEVELS - 1)
317                 pte |= ARM_LPAE_PTE_TYPE_PAGE;
318         else
319                 pte |= ARM_LPAE_PTE_TYPE_BLOCK;
320
321         if (data->iop.fmt != ARM_MALI_LPAE)
322                 pte |= ARM_LPAE_PTE_AF;
323         pte |= ARM_LPAE_PTE_SH_IS;
324         pte |= paddr_to_iopte(paddr, data);
325
326         __arm_lpae_set_pte(ptep, pte, &data->iop.cfg);
327 }
328
329 static int arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
330                              unsigned long iova, phys_addr_t paddr,
331                              arm_lpae_iopte prot, int lvl,
332                              arm_lpae_iopte *ptep)
333 {
334         arm_lpae_iopte pte = *ptep;
335
336         if (iopte_leaf(pte, lvl, data->iop.fmt)) {
337                 /* We require an unmap first */
338                 WARN_ON(!selftest_running);
339                 return -EEXIST;
340         } else if (iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_TABLE) {
341                 /*
342                  * We need to unmap and free the old table before
343                  * overwriting it with a block entry.
344                  */
345                 arm_lpae_iopte *tblp;
346                 size_t sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
347
348                 tblp = ptep - ARM_LPAE_LVL_IDX(iova, lvl, data);
349                 if (WARN_ON(__arm_lpae_unmap(data, iova, sz, lvl, tblp) != sz))
350                         return -EINVAL;
351         }
352
353         __arm_lpae_init_pte(data, paddr, prot, lvl, ptep);
354         return 0;
355 }
356
357 static arm_lpae_iopte arm_lpae_install_table(arm_lpae_iopte *table,
358                                              arm_lpae_iopte *ptep,
359                                              arm_lpae_iopte curr,
360                                              struct io_pgtable_cfg *cfg)
361 {
362         arm_lpae_iopte old, new;
363
364         new = __pa(table) | ARM_LPAE_PTE_TYPE_TABLE;
365         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_NS)
366                 new |= ARM_LPAE_PTE_NSTABLE;
367
368         /*
369          * Ensure the table itself is visible before its PTE can be.
370          * Whilst we could get away with cmpxchg64_release below, this
371          * doesn't have any ordering semantics when !CONFIG_SMP.
372          */
373         dma_wmb();
374
375         old = cmpxchg64_relaxed(ptep, curr, new);
376
377         if (cfg->coherent_walk || (old & ARM_LPAE_PTE_SW_SYNC))
378                 return old;
379
380         /* Even if it's not ours, there's no point waiting; just kick it */
381         __arm_lpae_sync_pte(ptep, cfg);
382         if (old == curr)
383                 WRITE_ONCE(*ptep, new | ARM_LPAE_PTE_SW_SYNC);
384
385         return old;
386 }
387
388 static int __arm_lpae_map(struct arm_lpae_io_pgtable *data, unsigned long iova,
389                           phys_addr_t paddr, size_t size, arm_lpae_iopte prot,
390                           int lvl, arm_lpae_iopte *ptep)
391 {
392         arm_lpae_iopte *cptep, pte;
393         size_t block_size = ARM_LPAE_BLOCK_SIZE(lvl, data);
394         size_t tblsz = ARM_LPAE_GRANULE(data);
395         struct io_pgtable_cfg *cfg = &data->iop.cfg;
396
397         /* Find our entry at the current level */
398         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
399
400         /* If we can install a leaf entry at this level, then do so */
401         if (size == block_size && (size & cfg->pgsize_bitmap))
402                 return arm_lpae_init_pte(data, iova, paddr, prot, lvl, ptep);
403
404         /* We can't allocate tables at the final level */
405         if (WARN_ON(lvl >= ARM_LPAE_MAX_LEVELS - 1))
406                 return -EINVAL;
407
408         /* Grab a pointer to the next level */
409         pte = READ_ONCE(*ptep);
410         if (!pte) {
411                 cptep = __arm_lpae_alloc_pages(tblsz, GFP_ATOMIC, cfg);
412                 if (!cptep)
413                         return -ENOMEM;
414
415                 pte = arm_lpae_install_table(cptep, ptep, 0, cfg);
416                 if (pte)
417                         __arm_lpae_free_pages(cptep, tblsz, cfg);
418         } else if (!cfg->coherent_walk && !(pte & ARM_LPAE_PTE_SW_SYNC)) {
419                 __arm_lpae_sync_pte(ptep, cfg);
420         }
421
422         if (pte && !iopte_leaf(pte, lvl, data->iop.fmt)) {
423                 cptep = iopte_deref(pte, data);
424         } else if (pte) {
425                 /* We require an unmap first */
426                 WARN_ON(!selftest_running);
427                 return -EEXIST;
428         }
429
430         /* Rinse, repeat */
431         return __arm_lpae_map(data, iova, paddr, size, prot, lvl + 1, cptep);
432 }
433
434 static arm_lpae_iopte arm_lpae_prot_to_pte(struct arm_lpae_io_pgtable *data,
435                                            int prot)
436 {
437         arm_lpae_iopte pte;
438
439         if (data->iop.fmt == ARM_64_LPAE_S1 ||
440             data->iop.fmt == ARM_32_LPAE_S1) {
441                 pte = ARM_LPAE_PTE_nG;
442                 if (!(prot & IOMMU_WRITE) && (prot & IOMMU_READ))
443                         pte |= ARM_LPAE_PTE_AP_RDONLY;
444                 if (!(prot & IOMMU_PRIV))
445                         pte |= ARM_LPAE_PTE_AP_UNPRIV;
446         } else {
447                 pte = ARM_LPAE_PTE_HAP_FAULT;
448                 if (prot & IOMMU_READ)
449                         pte |= ARM_LPAE_PTE_HAP_READ;
450                 if (prot & IOMMU_WRITE)
451                         pte |= ARM_LPAE_PTE_HAP_WRITE;
452         }
453
454         /*
455          * Note that this logic is structured to accommodate Mali LPAE
456          * having stage-1-like attributes but stage-2-like permissions.
457          */
458         if (data->iop.fmt == ARM_64_LPAE_S2 ||
459             data->iop.fmt == ARM_32_LPAE_S2) {
460                 if (prot & IOMMU_MMIO)
461                         pte |= ARM_LPAE_PTE_MEMATTR_DEV;
462                 else if (prot & IOMMU_CACHE)
463                         pte |= ARM_LPAE_PTE_MEMATTR_OIWB;
464                 else
465                         pte |= ARM_LPAE_PTE_MEMATTR_NC;
466         } else {
467                 if (prot & IOMMU_MMIO)
468                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_DEV
469                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
470                 else if (prot & IOMMU_CACHE)
471                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_CACHE
472                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
473                 else if (prot & IOMMU_QCOM_SYS_CACHE)
474                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE
475                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
476         }
477
478         if (prot & IOMMU_NOEXEC)
479                 pte |= ARM_LPAE_PTE_XN;
480
481         return pte;
482 }
483
484 static int arm_lpae_map(struct io_pgtable_ops *ops, unsigned long iova,
485                         phys_addr_t paddr, size_t size, int iommu_prot)
486 {
487         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
488         arm_lpae_iopte *ptep = data->pgd;
489         int ret, lvl = ARM_LPAE_START_LVL(data);
490         arm_lpae_iopte prot;
491
492         /* If no access, then nothing to do */
493         if (!(iommu_prot & (IOMMU_READ | IOMMU_WRITE)))
494                 return 0;
495
496         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias) ||
497                     paddr >= (1ULL << data->iop.cfg.oas)))
498                 return -ERANGE;
499
500         prot = arm_lpae_prot_to_pte(data, iommu_prot);
501         ret = __arm_lpae_map(data, iova, paddr, size, prot, lvl, ptep);
502         /*
503          * Synchronise all PTE updates for the new mapping before there's
504          * a chance for anything to kick off a table walk for the new iova.
505          */
506         wmb();
507
508         return ret;
509 }
510
511 static void __arm_lpae_free_pgtable(struct arm_lpae_io_pgtable *data, int lvl,
512                                     arm_lpae_iopte *ptep)
513 {
514         arm_lpae_iopte *start, *end;
515         unsigned long table_size;
516
517         if (lvl == ARM_LPAE_START_LVL(data))
518                 table_size = data->pgd_size;
519         else
520                 table_size = ARM_LPAE_GRANULE(data);
521
522         start = ptep;
523
524         /* Only leaf entries at the last level */
525         if (lvl == ARM_LPAE_MAX_LEVELS - 1)
526                 end = ptep;
527         else
528                 end = (void *)ptep + table_size;
529
530         while (ptep != end) {
531                 arm_lpae_iopte pte = *ptep++;
532
533                 if (!pte || iopte_leaf(pte, lvl, data->iop.fmt))
534                         continue;
535
536                 __arm_lpae_free_pgtable(data, lvl + 1, iopte_deref(pte, data));
537         }
538
539         __arm_lpae_free_pages(start, table_size, &data->iop.cfg);
540 }
541
542 static void arm_lpae_free_pgtable(struct io_pgtable *iop)
543 {
544         struct arm_lpae_io_pgtable *data = io_pgtable_to_data(iop);
545
546         __arm_lpae_free_pgtable(data, ARM_LPAE_START_LVL(data), data->pgd);
547         kfree(data);
548 }
549
550 static size_t arm_lpae_split_blk_unmap(struct arm_lpae_io_pgtable *data,
551                                        unsigned long iova, size_t size,
552                                        arm_lpae_iopte blk_pte, int lvl,
553                                        arm_lpae_iopte *ptep)
554 {
555         struct io_pgtable_cfg *cfg = &data->iop.cfg;
556         arm_lpae_iopte pte, *tablep;
557         phys_addr_t blk_paddr;
558         size_t tablesz = ARM_LPAE_GRANULE(data);
559         size_t split_sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
560         int i, unmap_idx = -1;
561
562         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
563                 return 0;
564
565         tablep = __arm_lpae_alloc_pages(tablesz, GFP_ATOMIC, cfg);
566         if (!tablep)
567                 return 0; /* Bytes unmapped */
568
569         if (size == split_sz)
570                 unmap_idx = ARM_LPAE_LVL_IDX(iova, lvl, data);
571
572         blk_paddr = iopte_to_paddr(blk_pte, data);
573         pte = iopte_prot(blk_pte);
574
575         for (i = 0; i < tablesz / sizeof(pte); i++, blk_paddr += split_sz) {
576                 /* Unmap! */
577                 if (i == unmap_idx)
578                         continue;
579
580                 __arm_lpae_init_pte(data, blk_paddr, pte, lvl, &tablep[i]);
581         }
582
583         pte = arm_lpae_install_table(tablep, ptep, blk_pte, cfg);
584         if (pte != blk_pte) {
585                 __arm_lpae_free_pages(tablep, tablesz, cfg);
586                 /*
587                  * We may race against someone unmapping another part of this
588                  * block, but anything else is invalid. We can't misinterpret
589                  * a page entry here since we're never at the last level.
590                  */
591                 if (iopte_type(pte, lvl - 1) != ARM_LPAE_PTE_TYPE_TABLE)
592                         return 0;
593
594                 tablep = iopte_deref(pte, data);
595         } else if (unmap_idx >= 0) {
596                 io_pgtable_tlb_add_flush(&data->iop, iova, size, size, true);
597                 io_pgtable_tlb_sync(&data->iop);
598                 return size;
599         }
600
601         return __arm_lpae_unmap(data, iova, size, lvl, tablep);
602 }
603
604 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
605                                unsigned long iova, size_t size, int lvl,
606                                arm_lpae_iopte *ptep)
607 {
608         arm_lpae_iopte pte;
609         struct io_pgtable *iop = &data->iop;
610
611         /* Something went horribly wrong and we ran out of page table */
612         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
613                 return 0;
614
615         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
616         pte = READ_ONCE(*ptep);
617         if (WARN_ON(!pte))
618                 return 0;
619
620         /* If the size matches this level, we're in the right place */
621         if (size == ARM_LPAE_BLOCK_SIZE(lvl, data)) {
622                 __arm_lpae_set_pte(ptep, 0, &iop->cfg);
623
624                 if (!iopte_leaf(pte, lvl, iop->fmt)) {
625                         /* Also flush any partial walks */
626                         io_pgtable_tlb_add_flush(iop, iova, size,
627                                                 ARM_LPAE_GRANULE(data), false);
628                         io_pgtable_tlb_sync(iop);
629                         ptep = iopte_deref(pte, data);
630                         __arm_lpae_free_pgtable(data, lvl + 1, ptep);
631                 } else if (iop->cfg.quirks & IO_PGTABLE_QUIRK_NON_STRICT) {
632                         /*
633                          * Order the PTE update against queueing the IOVA, to
634                          * guarantee that a flush callback from a different CPU
635                          * has observed it before the TLBIALL can be issued.
636                          */
637                         smp_wmb();
638                 } else {
639                         io_pgtable_tlb_add_flush(iop, iova, size, size, true);
640                 }
641
642                 return size;
643         } else if (iopte_leaf(pte, lvl, iop->fmt)) {
644                 /*
645                  * Insert a table at the next level to map the old region,
646                  * minus the part we want to unmap
647                  */
648                 return arm_lpae_split_blk_unmap(data, iova, size, pte,
649                                                 lvl + 1, ptep);
650         }
651
652         /* Keep on walkin' */
653         ptep = iopte_deref(pte, data);
654         return __arm_lpae_unmap(data, iova, size, lvl + 1, ptep);
655 }
656
657 static size_t arm_lpae_unmap(struct io_pgtable_ops *ops, unsigned long iova,
658                              size_t size)
659 {
660         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
661         arm_lpae_iopte *ptep = data->pgd;
662         int lvl = ARM_LPAE_START_LVL(data);
663
664         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias)))
665                 return 0;
666
667         return __arm_lpae_unmap(data, iova, size, lvl, ptep);
668 }
669
670 static phys_addr_t arm_lpae_iova_to_phys(struct io_pgtable_ops *ops,
671                                          unsigned long iova)
672 {
673         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
674         arm_lpae_iopte pte, *ptep = data->pgd;
675         int lvl = ARM_LPAE_START_LVL(data);
676
677         do {
678                 /* Valid IOPTE pointer? */
679                 if (!ptep)
680                         return 0;
681
682                 /* Grab the IOPTE we're interested in */
683                 ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
684                 pte = READ_ONCE(*ptep);
685
686                 /* Valid entry? */
687                 if (!pte)
688                         return 0;
689
690                 /* Leaf entry? */
691                 if (iopte_leaf(pte, lvl, data->iop.fmt))
692                         goto found_translation;
693
694                 /* Take it to the next level */
695                 ptep = iopte_deref(pte, data);
696         } while (++lvl < ARM_LPAE_MAX_LEVELS);
697
698         /* Ran out of page tables to walk */
699         return 0;
700
701 found_translation:
702         iova &= (ARM_LPAE_BLOCK_SIZE(lvl, data) - 1);
703         return iopte_to_paddr(pte, data) | iova;
704 }
705
706 static void arm_lpae_restrict_pgsizes(struct io_pgtable_cfg *cfg)
707 {
708         unsigned long granule, page_sizes;
709         unsigned int max_addr_bits = 48;
710
711         /*
712          * We need to restrict the supported page sizes to match the
713          * translation regime for a particular granule. Aim to match
714          * the CPU page size if possible, otherwise prefer smaller sizes.
715          * While we're at it, restrict the block sizes to match the
716          * chosen granule.
717          */
718         if (cfg->pgsize_bitmap & PAGE_SIZE)
719                 granule = PAGE_SIZE;
720         else if (cfg->pgsize_bitmap & ~PAGE_MASK)
721                 granule = 1UL << __fls(cfg->pgsize_bitmap & ~PAGE_MASK);
722         else if (cfg->pgsize_bitmap & PAGE_MASK)
723                 granule = 1UL << __ffs(cfg->pgsize_bitmap & PAGE_MASK);
724         else
725                 granule = 0;
726
727         switch (granule) {
728         case SZ_4K:
729                 page_sizes = (SZ_4K | SZ_2M | SZ_1G);
730                 break;
731         case SZ_16K:
732                 page_sizes = (SZ_16K | SZ_32M);
733                 break;
734         case SZ_64K:
735                 max_addr_bits = 52;
736                 page_sizes = (SZ_64K | SZ_512M);
737                 if (cfg->oas > 48)
738                         page_sizes |= 1ULL << 42; /* 4TB */
739                 break;
740         default:
741                 page_sizes = 0;
742         }
743
744         cfg->pgsize_bitmap &= page_sizes;
745         cfg->ias = min(cfg->ias, max_addr_bits);
746         cfg->oas = min(cfg->oas, max_addr_bits);
747 }
748
749 static struct arm_lpae_io_pgtable *
750 arm_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg)
751 {
752         unsigned long va_bits, pgd_bits;
753         struct arm_lpae_io_pgtable *data;
754
755         arm_lpae_restrict_pgsizes(cfg);
756
757         if (!(cfg->pgsize_bitmap & (SZ_4K | SZ_16K | SZ_64K)))
758                 return NULL;
759
760         if (cfg->ias > ARM_LPAE_MAX_ADDR_BITS)
761                 return NULL;
762
763         if (cfg->oas > ARM_LPAE_MAX_ADDR_BITS)
764                 return NULL;
765
766         if (!selftest_running && cfg->iommu_dev->dma_pfn_offset) {
767                 dev_err(cfg->iommu_dev, "Cannot accommodate DMA offset for IOMMU page tables\n");
768                 return NULL;
769         }
770
771         data = kmalloc(sizeof(*data), GFP_KERNEL);
772         if (!data)
773                 return NULL;
774
775         data->pg_shift = __ffs(cfg->pgsize_bitmap);
776         data->bits_per_level = data->pg_shift - ilog2(sizeof(arm_lpae_iopte));
777
778         va_bits = cfg->ias - data->pg_shift;
779         data->levels = DIV_ROUND_UP(va_bits, data->bits_per_level);
780
781         /* Calculate the actual size of our pgd (without concatenation) */
782         pgd_bits = va_bits - (data->bits_per_level * (data->levels - 1));
783         data->pgd_size = 1UL << (pgd_bits + ilog2(sizeof(arm_lpae_iopte)));
784
785         data->iop.ops = (struct io_pgtable_ops) {
786                 .map            = arm_lpae_map,
787                 .unmap          = arm_lpae_unmap,
788                 .iova_to_phys   = arm_lpae_iova_to_phys,
789         };
790
791         return data;
792 }
793
794 static struct io_pgtable *
795 arm_64_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
796 {
797         u64 reg;
798         struct arm_lpae_io_pgtable *data;
799
800         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_ARM_NS |
801                             IO_PGTABLE_QUIRK_NON_STRICT))
802                 return NULL;
803
804         data = arm_lpae_alloc_pgtable(cfg);
805         if (!data)
806                 return NULL;
807
808         /* TCR */
809         reg = (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
810               (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
811               (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
812
813         switch (ARM_LPAE_GRANULE(data)) {
814         case SZ_4K:
815                 reg |= ARM_LPAE_TCR_TG0_4K;
816                 break;
817         case SZ_16K:
818                 reg |= ARM_LPAE_TCR_TG0_16K;
819                 break;
820         case SZ_64K:
821                 reg |= ARM_LPAE_TCR_TG0_64K;
822                 break;
823         }
824
825         switch (cfg->oas) {
826         case 32:
827                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_IPS_SHIFT);
828                 break;
829         case 36:
830                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_IPS_SHIFT);
831                 break;
832         case 40:
833                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_IPS_SHIFT);
834                 break;
835         case 42:
836                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_IPS_SHIFT);
837                 break;
838         case 44:
839                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_IPS_SHIFT);
840                 break;
841         case 48:
842                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_IPS_SHIFT);
843                 break;
844         case 52:
845                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_IPS_SHIFT);
846                 break;
847         default:
848                 goto out_free_data;
849         }
850
851         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
852
853         /* Disable speculative walks through TTBR1 */
854         reg |= ARM_LPAE_TCR_EPD1;
855         cfg->arm_lpae_s1_cfg.tcr = reg;
856
857         /* MAIRs */
858         reg = (ARM_LPAE_MAIR_ATTR_NC
859                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
860               (ARM_LPAE_MAIR_ATTR_WBRWA
861                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
862               (ARM_LPAE_MAIR_ATTR_DEVICE
863                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV)) |
864               (ARM_LPAE_MAIR_ATTR_INC_OWBRWA
865                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE));
866
867         cfg->arm_lpae_s1_cfg.mair[0] = reg;
868         cfg->arm_lpae_s1_cfg.mair[1] = 0;
869
870         /* Looking good; allocate a pgd */
871         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
872         if (!data->pgd)
873                 goto out_free_data;
874
875         /* Ensure the empty pgd is visible before any actual TTBR write */
876         wmb();
877
878         /* TTBRs */
879         cfg->arm_lpae_s1_cfg.ttbr[0] = virt_to_phys(data->pgd);
880         cfg->arm_lpae_s1_cfg.ttbr[1] = 0;
881         return &data->iop;
882
883 out_free_data:
884         kfree(data);
885         return NULL;
886 }
887
888 static struct io_pgtable *
889 arm_64_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
890 {
891         u64 reg, sl;
892         struct arm_lpae_io_pgtable *data;
893
894         /* The NS quirk doesn't apply at stage 2 */
895         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_NON_STRICT))
896                 return NULL;
897
898         data = arm_lpae_alloc_pgtable(cfg);
899         if (!data)
900                 return NULL;
901
902         /*
903          * Concatenate PGDs at level 1 if possible in order to reduce
904          * the depth of the stage-2 walk.
905          */
906         if (data->levels == ARM_LPAE_MAX_LEVELS) {
907                 unsigned long pgd_pages;
908
909                 pgd_pages = data->pgd_size >> ilog2(sizeof(arm_lpae_iopte));
910                 if (pgd_pages <= ARM_LPAE_S2_MAX_CONCAT_PAGES) {
911                         data->pgd_size = pgd_pages << data->pg_shift;
912                         data->levels--;
913                 }
914         }
915
916         /* VTCR */
917         reg = ARM_64_LPAE_S2_TCR_RES1 |
918              (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
919              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
920              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
921
922         sl = ARM_LPAE_START_LVL(data);
923
924         switch (ARM_LPAE_GRANULE(data)) {
925         case SZ_4K:
926                 reg |= ARM_LPAE_TCR_TG0_4K;
927                 sl++; /* SL0 format is different for 4K granule size */
928                 break;
929         case SZ_16K:
930                 reg |= ARM_LPAE_TCR_TG0_16K;
931                 break;
932         case SZ_64K:
933                 reg |= ARM_LPAE_TCR_TG0_64K;
934                 break;
935         }
936
937         switch (cfg->oas) {
938         case 32:
939                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_PS_SHIFT);
940                 break;
941         case 36:
942                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_PS_SHIFT);
943                 break;
944         case 40:
945                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_PS_SHIFT);
946                 break;
947         case 42:
948                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_PS_SHIFT);
949                 break;
950         case 44:
951                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_PS_SHIFT);
952                 break;
953         case 48:
954                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_PS_SHIFT);
955                 break;
956         case 52:
957                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_PS_SHIFT);
958                 break;
959         default:
960                 goto out_free_data;
961         }
962
963         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
964         reg |= (~sl & ARM_LPAE_TCR_SL0_MASK) << ARM_LPAE_TCR_SL0_SHIFT;
965         cfg->arm_lpae_s2_cfg.vtcr = reg;
966
967         /* Allocate pgd pages */
968         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
969         if (!data->pgd)
970                 goto out_free_data;
971
972         /* Ensure the empty pgd is visible before any actual TTBR write */
973         wmb();
974
975         /* VTTBR */
976         cfg->arm_lpae_s2_cfg.vttbr = virt_to_phys(data->pgd);
977         return &data->iop;
978
979 out_free_data:
980         kfree(data);
981         return NULL;
982 }
983
984 static struct io_pgtable *
985 arm_32_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
986 {
987         struct io_pgtable *iop;
988
989         if (cfg->ias > 32 || cfg->oas > 40)
990                 return NULL;
991
992         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
993         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
994         if (iop) {
995                 cfg->arm_lpae_s1_cfg.tcr |= ARM_32_LPAE_TCR_EAE;
996                 cfg->arm_lpae_s1_cfg.tcr &= 0xffffffff;
997         }
998
999         return iop;
1000 }
1001
1002 static struct io_pgtable *
1003 arm_32_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
1004 {
1005         struct io_pgtable *iop;
1006
1007         if (cfg->ias > 40 || cfg->oas > 40)
1008                 return NULL;
1009
1010         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1011         iop = arm_64_lpae_alloc_pgtable_s2(cfg, cookie);
1012         if (iop)
1013                 cfg->arm_lpae_s2_cfg.vtcr &= 0xffffffff;
1014
1015         return iop;
1016 }
1017
1018 static struct io_pgtable *
1019 arm_mali_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg, void *cookie)
1020 {
1021         struct io_pgtable *iop;
1022
1023         if (cfg->ias != 48 || cfg->oas > 40)
1024                 return NULL;
1025
1026         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1027         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
1028         if (iop) {
1029                 u64 mair, ttbr;
1030
1031                 /* Copy values as union fields overlap */
1032                 mair = cfg->arm_lpae_s1_cfg.mair[0];
1033                 ttbr = cfg->arm_lpae_s1_cfg.ttbr[0];
1034
1035                 cfg->arm_mali_lpae_cfg.memattr = mair;
1036                 cfg->arm_mali_lpae_cfg.transtab = ttbr |
1037                         ARM_MALI_LPAE_TTBR_READ_INNER |
1038                         ARM_MALI_LPAE_TTBR_ADRMODE_TABLE;
1039         }
1040
1041         return iop;
1042 }
1043
1044 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s1_init_fns = {
1045         .alloc  = arm_64_lpae_alloc_pgtable_s1,
1046         .free   = arm_lpae_free_pgtable,
1047 };
1048
1049 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s2_init_fns = {
1050         .alloc  = arm_64_lpae_alloc_pgtable_s2,
1051         .free   = arm_lpae_free_pgtable,
1052 };
1053
1054 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s1_init_fns = {
1055         .alloc  = arm_32_lpae_alloc_pgtable_s1,
1056         .free   = arm_lpae_free_pgtable,
1057 };
1058
1059 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s2_init_fns = {
1060         .alloc  = arm_32_lpae_alloc_pgtable_s2,
1061         .free   = arm_lpae_free_pgtable,
1062 };
1063
1064 struct io_pgtable_init_fns io_pgtable_arm_mali_lpae_init_fns = {
1065         .alloc  = arm_mali_lpae_alloc_pgtable,
1066         .free   = arm_lpae_free_pgtable,
1067 };
1068
1069 #ifdef CONFIG_IOMMU_IO_PGTABLE_LPAE_SELFTEST
1070
1071 static struct io_pgtable_cfg *cfg_cookie;
1072
1073 static void dummy_tlb_flush_all(void *cookie)
1074 {
1075         WARN_ON(cookie != cfg_cookie);
1076 }
1077
1078 static void dummy_tlb_add_flush(unsigned long iova, size_t size,
1079                                 size_t granule, bool leaf, void *cookie)
1080 {
1081         WARN_ON(cookie != cfg_cookie);
1082         WARN_ON(!(size & cfg_cookie->pgsize_bitmap));
1083 }
1084
1085 static void dummy_tlb_sync(void *cookie)
1086 {
1087         WARN_ON(cookie != cfg_cookie);
1088 }
1089
1090 static const struct iommu_gather_ops dummy_tlb_ops __initconst = {
1091         .tlb_flush_all  = dummy_tlb_flush_all,
1092         .tlb_add_flush  = dummy_tlb_add_flush,
1093         .tlb_sync       = dummy_tlb_sync,
1094 };
1095
1096 static void __init arm_lpae_dump_ops(struct io_pgtable_ops *ops)
1097 {
1098         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
1099         struct io_pgtable_cfg *cfg = &data->iop.cfg;
1100
1101         pr_err("cfg: pgsize_bitmap 0x%lx, ias %u-bit\n",
1102                 cfg->pgsize_bitmap, cfg->ias);
1103         pr_err("data: %d levels, 0x%zx pgd_size, %lu pg_shift, %lu bits_per_level, pgd @ %p\n",
1104                 data->levels, data->pgd_size, data->pg_shift,
1105                 data->bits_per_level, data->pgd);
1106 }
1107
1108 #define __FAIL(ops, i)  ({                                              \
1109                 WARN(1, "selftest: test failed for fmt idx %d\n", (i)); \
1110                 arm_lpae_dump_ops(ops);                                 \
1111                 selftest_running = false;                               \
1112                 -EFAULT;                                                \
1113 })
1114
1115 static int __init arm_lpae_run_tests(struct io_pgtable_cfg *cfg)
1116 {
1117         static const enum io_pgtable_fmt fmts[] = {
1118                 ARM_64_LPAE_S1,
1119                 ARM_64_LPAE_S2,
1120         };
1121
1122         int i, j;
1123         unsigned long iova;
1124         size_t size;
1125         struct io_pgtable_ops *ops;
1126
1127         selftest_running = true;
1128
1129         for (i = 0; i < ARRAY_SIZE(fmts); ++i) {
1130                 cfg_cookie = cfg;
1131                 ops = alloc_io_pgtable_ops(fmts[i], cfg, cfg);
1132                 if (!ops) {
1133                         pr_err("selftest: failed to allocate io pgtable ops\n");
1134                         return -ENOMEM;
1135                 }
1136
1137                 /*
1138                  * Initial sanity checks.
1139                  * Empty page tables shouldn't provide any translations.
1140                  */
1141                 if (ops->iova_to_phys(ops, 42))
1142                         return __FAIL(ops, i);
1143
1144                 if (ops->iova_to_phys(ops, SZ_1G + 42))
1145                         return __FAIL(ops, i);
1146
1147                 if (ops->iova_to_phys(ops, SZ_2G + 42))
1148                         return __FAIL(ops, i);
1149
1150                 /*
1151                  * Distinct mappings of different granule sizes.
1152                  */
1153                 iova = 0;
1154                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1155                         size = 1UL << j;
1156
1157                         if (ops->map(ops, iova, iova, size, IOMMU_READ |
1158                                                             IOMMU_WRITE |
1159                                                             IOMMU_NOEXEC |
1160                                                             IOMMU_CACHE))
1161                                 return __FAIL(ops, i);
1162
1163                         /* Overlapping mappings */
1164                         if (!ops->map(ops, iova, iova + size, size,
1165                                       IOMMU_READ | IOMMU_NOEXEC))
1166                                 return __FAIL(ops, i);
1167
1168                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1169                                 return __FAIL(ops, i);
1170
1171                         iova += SZ_1G;
1172                 }
1173
1174                 /* Partial unmap */
1175                 size = 1UL << __ffs(cfg->pgsize_bitmap);
1176                 if (ops->unmap(ops, SZ_1G + size, size) != size)
1177                         return __FAIL(ops, i);
1178
1179                 /* Remap of partial unmap */
1180                 if (ops->map(ops, SZ_1G + size, size, size, IOMMU_READ))
1181                         return __FAIL(ops, i);
1182
1183                 if (ops->iova_to_phys(ops, SZ_1G + size + 42) != (size + 42))
1184                         return __FAIL(ops, i);
1185
1186                 /* Full unmap */
1187                 iova = 0;
1188                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1189                         size = 1UL << j;
1190
1191                         if (ops->unmap(ops, iova, size) != size)
1192                                 return __FAIL(ops, i);
1193
1194                         if (ops->iova_to_phys(ops, iova + 42))
1195                                 return __FAIL(ops, i);
1196
1197                         /* Remap full block */
1198                         if (ops->map(ops, iova, iova, size, IOMMU_WRITE))
1199                                 return __FAIL(ops, i);
1200
1201                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1202                                 return __FAIL(ops, i);
1203
1204                         iova += SZ_1G;
1205                 }
1206
1207                 free_io_pgtable_ops(ops);
1208         }
1209
1210         selftest_running = false;
1211         return 0;
1212 }
1213
1214 static int __init arm_lpae_do_selftests(void)
1215 {
1216         static const unsigned long pgsize[] = {
1217                 SZ_4K | SZ_2M | SZ_1G,
1218                 SZ_16K | SZ_32M,
1219                 SZ_64K | SZ_512M,
1220         };
1221
1222         static const unsigned int ias[] = {
1223                 32, 36, 40, 42, 44, 48,
1224         };
1225
1226         int i, j, pass = 0, fail = 0;
1227         struct io_pgtable_cfg cfg = {
1228                 .tlb = &dummy_tlb_ops,
1229                 .oas = 48,
1230                 .coherent_walk = true,
1231         };
1232
1233         for (i = 0; i < ARRAY_SIZE(pgsize); ++i) {
1234                 for (j = 0; j < ARRAY_SIZE(ias); ++j) {
1235                         cfg.pgsize_bitmap = pgsize[i];
1236                         cfg.ias = ias[j];
1237                         pr_info("selftest: pgsize_bitmap 0x%08lx, IAS %u\n",
1238                                 pgsize[i], ias[j]);
1239                         if (arm_lpae_run_tests(&cfg))
1240                                 fail++;
1241                         else
1242                                 pass++;
1243                 }
1244         }
1245
1246         pr_info("selftest: completed with %d PASS %d FAIL\n", pass, fail);
1247         return fail ? -EFAULT : 0;
1248 }
1249 subsys_initcall(arm_lpae_do_selftests);
1250 #endif