2454ac11aa97f848e447c434adc4b4971b145ac2
[sfrench/cifs-2.6.git] / drivers / iommu / io-pgtable-arm.c
1 /*
2  * CPU-agnostic ARM page table allocator.
3  *
4  * This program is free software; you can redistribute it and/or modify
5  * it under the terms of the GNU General Public License version 2 as
6  * published by the Free Software Foundation.
7  *
8  * This program is distributed in the hope that it will be useful,
9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
11  * GNU General Public License for more details.
12  *
13  * You should have received a copy of the GNU General Public License
14  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
15  *
16  * Copyright (C) 2014 ARM Limited
17  *
18  * Author: Will Deacon <will.deacon@arm.com>
19  */
20
21 #define pr_fmt(fmt)     "arm-lpae io-pgtable: " fmt
22
23 #include <linux/atomic.h>
24 #include <linux/bitops.h>
25 #include <linux/io-pgtable.h>
26 #include <linux/iommu.h>
27 #include <linux/kernel.h>
28 #include <linux/sizes.h>
29 #include <linux/slab.h>
30 #include <linux/types.h>
31 #include <linux/dma-mapping.h>
32
33 #include <asm/barrier.h>
34
35 #define ARM_LPAE_MAX_ADDR_BITS          52
36 #define ARM_LPAE_S2_MAX_CONCAT_PAGES    16
37 #define ARM_LPAE_MAX_LEVELS             4
38
39 /* Struct accessors */
40 #define io_pgtable_to_data(x)                                           \
41         container_of((x), struct arm_lpae_io_pgtable, iop)
42
43 #define io_pgtable_ops_to_data(x)                                       \
44         io_pgtable_to_data(io_pgtable_ops_to_pgtable(x))
45
46 /*
47  * For consistency with the architecture, we always consider
48  * ARM_LPAE_MAX_LEVELS levels, with the walk starting at level n >=0
49  */
50 #define ARM_LPAE_START_LVL(d)           (ARM_LPAE_MAX_LEVELS - (d)->levels)
51
52 /*
53  * Calculate the right shift amount to get to the portion describing level l
54  * in a virtual address mapped by the pagetable in d.
55  */
56 #define ARM_LPAE_LVL_SHIFT(l,d)                                         \
57         ((((d)->levels - ((l) - ARM_LPAE_START_LVL(d) + 1))             \
58           * (d)->bits_per_level) + (d)->pg_shift)
59
60 #define ARM_LPAE_GRANULE(d)             (1UL << (d)->pg_shift)
61
62 #define ARM_LPAE_PAGES_PER_PGD(d)                                       \
63         DIV_ROUND_UP((d)->pgd_size, ARM_LPAE_GRANULE(d))
64
65 /*
66  * Calculate the index at level l used to map virtual address a using the
67  * pagetable in d.
68  */
69 #define ARM_LPAE_PGD_IDX(l,d)                                           \
70         ((l) == ARM_LPAE_START_LVL(d) ? ilog2(ARM_LPAE_PAGES_PER_PGD(d)) : 0)
71
72 #define ARM_LPAE_LVL_IDX(a,l,d)                                         \
73         (((u64)(a) >> ARM_LPAE_LVL_SHIFT(l,d)) &                        \
74          ((1 << ((d)->bits_per_level + ARM_LPAE_PGD_IDX(l,d))) - 1))
75
76 /* Calculate the block/page mapping size at level l for pagetable in d. */
77 #define ARM_LPAE_BLOCK_SIZE(l,d)                                        \
78         (1ULL << (ilog2(sizeof(arm_lpae_iopte)) +                       \
79                 ((ARM_LPAE_MAX_LEVELS - (l)) * (d)->bits_per_level)))
80
81 /* Page table bits */
82 #define ARM_LPAE_PTE_TYPE_SHIFT         0
83 #define ARM_LPAE_PTE_TYPE_MASK          0x3
84
85 #define ARM_LPAE_PTE_TYPE_BLOCK         1
86 #define ARM_LPAE_PTE_TYPE_TABLE         3
87 #define ARM_LPAE_PTE_TYPE_PAGE          3
88
89 #define ARM_LPAE_PTE_ADDR_MASK          GENMASK_ULL(47,12)
90
91 #define ARM_LPAE_PTE_NSTABLE            (((arm_lpae_iopte)1) << 63)
92 #define ARM_LPAE_PTE_XN                 (((arm_lpae_iopte)3) << 53)
93 #define ARM_LPAE_PTE_AF                 (((arm_lpae_iopte)1) << 10)
94 #define ARM_LPAE_PTE_SH_NS              (((arm_lpae_iopte)0) << 8)
95 #define ARM_LPAE_PTE_SH_OS              (((arm_lpae_iopte)2) << 8)
96 #define ARM_LPAE_PTE_SH_IS              (((arm_lpae_iopte)3) << 8)
97 #define ARM_LPAE_PTE_NS                 (((arm_lpae_iopte)1) << 5)
98 #define ARM_LPAE_PTE_VALID              (((arm_lpae_iopte)1) << 0)
99
100 #define ARM_LPAE_PTE_ATTR_LO_MASK       (((arm_lpae_iopte)0x3ff) << 2)
101 /* Ignore the contiguous bit for block splitting */
102 #define ARM_LPAE_PTE_ATTR_HI_MASK       (((arm_lpae_iopte)6) << 52)
103 #define ARM_LPAE_PTE_ATTR_MASK          (ARM_LPAE_PTE_ATTR_LO_MASK |    \
104                                          ARM_LPAE_PTE_ATTR_HI_MASK)
105 /* Software bit for solving coherency races */
106 #define ARM_LPAE_PTE_SW_SYNC            (((arm_lpae_iopte)1) << 55)
107
108 /* Stage-1 PTE */
109 #define ARM_LPAE_PTE_AP_UNPRIV          (((arm_lpae_iopte)1) << 6)
110 #define ARM_LPAE_PTE_AP_RDONLY          (((arm_lpae_iopte)2) << 6)
111 #define ARM_LPAE_PTE_ATTRINDX_SHIFT     2
112 #define ARM_LPAE_PTE_nG                 (((arm_lpae_iopte)1) << 11)
113
114 /* Stage-2 PTE */
115 #define ARM_LPAE_PTE_HAP_FAULT          (((arm_lpae_iopte)0) << 6)
116 #define ARM_LPAE_PTE_HAP_READ           (((arm_lpae_iopte)1) << 6)
117 #define ARM_LPAE_PTE_HAP_WRITE          (((arm_lpae_iopte)2) << 6)
118 #define ARM_LPAE_PTE_MEMATTR_OIWB       (((arm_lpae_iopte)0xf) << 2)
119 #define ARM_LPAE_PTE_MEMATTR_NC         (((arm_lpae_iopte)0x5) << 2)
120 #define ARM_LPAE_PTE_MEMATTR_DEV        (((arm_lpae_iopte)0x1) << 2)
121
122 /* Register bits */
123 #define ARM_32_LPAE_TCR_EAE             (1 << 31)
124 #define ARM_64_LPAE_S2_TCR_RES1         (1 << 31)
125
126 #define ARM_LPAE_TCR_EPD1               (1 << 23)
127
128 #define ARM_LPAE_TCR_TG0_4K             (0 << 14)
129 #define ARM_LPAE_TCR_TG0_64K            (1 << 14)
130 #define ARM_LPAE_TCR_TG0_16K            (2 << 14)
131
132 #define ARM_LPAE_TCR_SH0_SHIFT          12
133 #define ARM_LPAE_TCR_SH0_MASK           0x3
134 #define ARM_LPAE_TCR_SH_NS              0
135 #define ARM_LPAE_TCR_SH_OS              2
136 #define ARM_LPAE_TCR_SH_IS              3
137
138 #define ARM_LPAE_TCR_ORGN0_SHIFT        10
139 #define ARM_LPAE_TCR_IRGN0_SHIFT        8
140 #define ARM_LPAE_TCR_RGN_MASK           0x3
141 #define ARM_LPAE_TCR_RGN_NC             0
142 #define ARM_LPAE_TCR_RGN_WBWA           1
143 #define ARM_LPAE_TCR_RGN_WT             2
144 #define ARM_LPAE_TCR_RGN_WB             3
145
146 #define ARM_LPAE_TCR_SL0_SHIFT          6
147 #define ARM_LPAE_TCR_SL0_MASK           0x3
148
149 #define ARM_LPAE_TCR_T0SZ_SHIFT         0
150 #define ARM_LPAE_TCR_SZ_MASK            0xf
151
152 #define ARM_LPAE_TCR_PS_SHIFT           16
153 #define ARM_LPAE_TCR_PS_MASK            0x7
154
155 #define ARM_LPAE_TCR_IPS_SHIFT          32
156 #define ARM_LPAE_TCR_IPS_MASK           0x7
157
158 #define ARM_LPAE_TCR_PS_32_BIT          0x0ULL
159 #define ARM_LPAE_TCR_PS_36_BIT          0x1ULL
160 #define ARM_LPAE_TCR_PS_40_BIT          0x2ULL
161 #define ARM_LPAE_TCR_PS_42_BIT          0x3ULL
162 #define ARM_LPAE_TCR_PS_44_BIT          0x4ULL
163 #define ARM_LPAE_TCR_PS_48_BIT          0x5ULL
164 #define ARM_LPAE_TCR_PS_52_BIT          0x6ULL
165
166 #define ARM_LPAE_MAIR_ATTR_SHIFT(n)     ((n) << 3)
167 #define ARM_LPAE_MAIR_ATTR_MASK         0xff
168 #define ARM_LPAE_MAIR_ATTR_DEVICE       0x04
169 #define ARM_LPAE_MAIR_ATTR_NC           0x44
170 #define ARM_LPAE_MAIR_ATTR_INC_OWBRWA   0xf4
171 #define ARM_LPAE_MAIR_ATTR_WBRWA        0xff
172 #define ARM_LPAE_MAIR_ATTR_IDX_NC       0
173 #define ARM_LPAE_MAIR_ATTR_IDX_CACHE    1
174 #define ARM_LPAE_MAIR_ATTR_IDX_DEV      2
175 #define ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE       3
176
177 #define ARM_MALI_LPAE_TTBR_ADRMODE_TABLE (3u << 0)
178 #define ARM_MALI_LPAE_TTBR_READ_INNER   BIT(2)
179 #define ARM_MALI_LPAE_TTBR_SHARE_OUTER  BIT(4)
180
181 /* IOPTE accessors */
182 #define iopte_deref(pte,d) __va(iopte_to_paddr(pte, d))
183
184 #define iopte_type(pte,l)                                       \
185         (((pte) >> ARM_LPAE_PTE_TYPE_SHIFT) & ARM_LPAE_PTE_TYPE_MASK)
186
187 #define iopte_prot(pte) ((pte) & ARM_LPAE_PTE_ATTR_MASK)
188
189 struct arm_lpae_io_pgtable {
190         struct io_pgtable       iop;
191
192         int                     levels;
193         size_t                  pgd_size;
194         unsigned long           pg_shift;
195         unsigned long           bits_per_level;
196
197         void                    *pgd;
198 };
199
200 typedef u64 arm_lpae_iopte;
201
202 static inline bool iopte_leaf(arm_lpae_iopte pte, int lvl,
203                               enum io_pgtable_fmt fmt)
204 {
205         if (lvl == (ARM_LPAE_MAX_LEVELS - 1) && fmt != ARM_MALI_LPAE)
206                 return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_PAGE;
207
208         return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_BLOCK;
209 }
210
211 static arm_lpae_iopte paddr_to_iopte(phys_addr_t paddr,
212                                      struct arm_lpae_io_pgtable *data)
213 {
214         arm_lpae_iopte pte = paddr;
215
216         /* Of the bits which overlap, either 51:48 or 15:12 are always RES0 */
217         return (pte | (pte >> (48 - 12))) & ARM_LPAE_PTE_ADDR_MASK;
218 }
219
220 static phys_addr_t iopte_to_paddr(arm_lpae_iopte pte,
221                                   struct arm_lpae_io_pgtable *data)
222 {
223         u64 paddr = pte & ARM_LPAE_PTE_ADDR_MASK;
224
225         if (data->pg_shift < 16)
226                 return paddr;
227
228         /* Rotate the packed high-order bits back to the top */
229         return (paddr | (paddr << (48 - 12))) & (ARM_LPAE_PTE_ADDR_MASK << 4);
230 }
231
232 static bool selftest_running = false;
233
234 static dma_addr_t __arm_lpae_dma_addr(void *pages)
235 {
236         return (dma_addr_t)virt_to_phys(pages);
237 }
238
239 static void *__arm_lpae_alloc_pages(size_t size, gfp_t gfp,
240                                     struct io_pgtable_cfg *cfg)
241 {
242         struct device *dev = cfg->iommu_dev;
243         int order = get_order(size);
244         struct page *p;
245         dma_addr_t dma;
246         void *pages;
247
248         VM_BUG_ON((gfp & __GFP_HIGHMEM));
249         p = alloc_pages_node(dev ? dev_to_node(dev) : NUMA_NO_NODE,
250                              gfp | __GFP_ZERO, order);
251         if (!p)
252                 return NULL;
253
254         pages = page_address(p);
255         if (!(cfg->quirks & IO_PGTABLE_QUIRK_NO_DMA)) {
256                 dma = dma_map_single(dev, pages, size, DMA_TO_DEVICE);
257                 if (dma_mapping_error(dev, dma))
258                         goto out_free;
259                 /*
260                  * We depend on the IOMMU being able to work with any physical
261                  * address directly, so if the DMA layer suggests otherwise by
262                  * translating or truncating them, that bodes very badly...
263                  */
264                 if (dma != virt_to_phys(pages))
265                         goto out_unmap;
266         }
267
268         return pages;
269
270 out_unmap:
271         dev_err(dev, "Cannot accommodate DMA translation for IOMMU page tables\n");
272         dma_unmap_single(dev, dma, size, DMA_TO_DEVICE);
273 out_free:
274         __free_pages(p, order);
275         return NULL;
276 }
277
278 static void __arm_lpae_free_pages(void *pages, size_t size,
279                                   struct io_pgtable_cfg *cfg)
280 {
281         if (!(cfg->quirks & IO_PGTABLE_QUIRK_NO_DMA))
282                 dma_unmap_single(cfg->iommu_dev, __arm_lpae_dma_addr(pages),
283                                  size, DMA_TO_DEVICE);
284         free_pages((unsigned long)pages, get_order(size));
285 }
286
287 static void __arm_lpae_sync_pte(arm_lpae_iopte *ptep,
288                                 struct io_pgtable_cfg *cfg)
289 {
290         dma_sync_single_for_device(cfg->iommu_dev, __arm_lpae_dma_addr(ptep),
291                                    sizeof(*ptep), DMA_TO_DEVICE);
292 }
293
294 static void __arm_lpae_set_pte(arm_lpae_iopte *ptep, arm_lpae_iopte pte,
295                                struct io_pgtable_cfg *cfg)
296 {
297         *ptep = pte;
298
299         if (!(cfg->quirks & IO_PGTABLE_QUIRK_NO_DMA))
300                 __arm_lpae_sync_pte(ptep, cfg);
301 }
302
303 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
304                                unsigned long iova, size_t size, int lvl,
305                                arm_lpae_iopte *ptep);
306
307 static void __arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
308                                 phys_addr_t paddr, arm_lpae_iopte prot,
309                                 int lvl, arm_lpae_iopte *ptep)
310 {
311         arm_lpae_iopte pte = prot;
312
313         if (data->iop.cfg.quirks & IO_PGTABLE_QUIRK_ARM_NS)
314                 pte |= ARM_LPAE_PTE_NS;
315
316         if (data->iop.fmt != ARM_MALI_LPAE && lvl == ARM_LPAE_MAX_LEVELS - 1)
317                 pte |= ARM_LPAE_PTE_TYPE_PAGE;
318         else
319                 pte |= ARM_LPAE_PTE_TYPE_BLOCK;
320
321         if (data->iop.fmt != ARM_MALI_LPAE)
322                 pte |= ARM_LPAE_PTE_AF;
323         pte |= ARM_LPAE_PTE_SH_IS;
324         pte |= paddr_to_iopte(paddr, data);
325
326         __arm_lpae_set_pte(ptep, pte, &data->iop.cfg);
327 }
328
329 static int arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
330                              unsigned long iova, phys_addr_t paddr,
331                              arm_lpae_iopte prot, int lvl,
332                              arm_lpae_iopte *ptep)
333 {
334         arm_lpae_iopte pte = *ptep;
335
336         if (iopte_leaf(pte, lvl, data->iop.fmt)) {
337                 /* We require an unmap first */
338                 WARN_ON(!selftest_running);
339                 return -EEXIST;
340         } else if (iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_TABLE) {
341                 /*
342                  * We need to unmap and free the old table before
343                  * overwriting it with a block entry.
344                  */
345                 arm_lpae_iopte *tblp;
346                 size_t sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
347
348                 tblp = ptep - ARM_LPAE_LVL_IDX(iova, lvl, data);
349                 if (WARN_ON(__arm_lpae_unmap(data, iova, sz, lvl, tblp) != sz))
350                         return -EINVAL;
351         }
352
353         __arm_lpae_init_pte(data, paddr, prot, lvl, ptep);
354         return 0;
355 }
356
357 static arm_lpae_iopte arm_lpae_install_table(arm_lpae_iopte *table,
358                                              arm_lpae_iopte *ptep,
359                                              arm_lpae_iopte curr,
360                                              struct io_pgtable_cfg *cfg)
361 {
362         arm_lpae_iopte old, new;
363
364         new = __pa(table) | ARM_LPAE_PTE_TYPE_TABLE;
365         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_NS)
366                 new |= ARM_LPAE_PTE_NSTABLE;
367
368         /*
369          * Ensure the table itself is visible before its PTE can be.
370          * Whilst we could get away with cmpxchg64_release below, this
371          * doesn't have any ordering semantics when !CONFIG_SMP.
372          */
373         dma_wmb();
374
375         old = cmpxchg64_relaxed(ptep, curr, new);
376
377         if ((cfg->quirks & IO_PGTABLE_QUIRK_NO_DMA) ||
378             (old & ARM_LPAE_PTE_SW_SYNC))
379                 return old;
380
381         /* Even if it's not ours, there's no point waiting; just kick it */
382         __arm_lpae_sync_pte(ptep, cfg);
383         if (old == curr)
384                 WRITE_ONCE(*ptep, new | ARM_LPAE_PTE_SW_SYNC);
385
386         return old;
387 }
388
389 static int __arm_lpae_map(struct arm_lpae_io_pgtable *data, unsigned long iova,
390                           phys_addr_t paddr, size_t size, arm_lpae_iopte prot,
391                           int lvl, arm_lpae_iopte *ptep)
392 {
393         arm_lpae_iopte *cptep, pte;
394         size_t block_size = ARM_LPAE_BLOCK_SIZE(lvl, data);
395         size_t tblsz = ARM_LPAE_GRANULE(data);
396         struct io_pgtable_cfg *cfg = &data->iop.cfg;
397
398         /* Find our entry at the current level */
399         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
400
401         /* If we can install a leaf entry at this level, then do so */
402         if (size == block_size && (size & cfg->pgsize_bitmap))
403                 return arm_lpae_init_pte(data, iova, paddr, prot, lvl, ptep);
404
405         /* We can't allocate tables at the final level */
406         if (WARN_ON(lvl >= ARM_LPAE_MAX_LEVELS - 1))
407                 return -EINVAL;
408
409         /* Grab a pointer to the next level */
410         pte = READ_ONCE(*ptep);
411         if (!pte) {
412                 cptep = __arm_lpae_alloc_pages(tblsz, GFP_ATOMIC, cfg);
413                 if (!cptep)
414                         return -ENOMEM;
415
416                 pte = arm_lpae_install_table(cptep, ptep, 0, cfg);
417                 if (pte)
418                         __arm_lpae_free_pages(cptep, tblsz, cfg);
419         } else if (!(cfg->quirks & IO_PGTABLE_QUIRK_NO_DMA) &&
420                    !(pte & ARM_LPAE_PTE_SW_SYNC)) {
421                 __arm_lpae_sync_pte(ptep, cfg);
422         }
423
424         if (pte && !iopte_leaf(pte, lvl, data->iop.fmt)) {
425                 cptep = iopte_deref(pte, data);
426         } else if (pte) {
427                 /* We require an unmap first */
428                 WARN_ON(!selftest_running);
429                 return -EEXIST;
430         }
431
432         /* Rinse, repeat */
433         return __arm_lpae_map(data, iova, paddr, size, prot, lvl + 1, cptep);
434 }
435
436 static arm_lpae_iopte arm_lpae_prot_to_pte(struct arm_lpae_io_pgtable *data,
437                                            int prot)
438 {
439         arm_lpae_iopte pte;
440
441         if (data->iop.fmt == ARM_64_LPAE_S1 ||
442             data->iop.fmt == ARM_32_LPAE_S1) {
443                 pte = ARM_LPAE_PTE_nG;
444                 if (!(prot & IOMMU_WRITE) && (prot & IOMMU_READ))
445                         pte |= ARM_LPAE_PTE_AP_RDONLY;
446                 if (!(prot & IOMMU_PRIV))
447                         pte |= ARM_LPAE_PTE_AP_UNPRIV;
448         } else {
449                 pte = ARM_LPAE_PTE_HAP_FAULT;
450                 if (prot & IOMMU_READ)
451                         pte |= ARM_LPAE_PTE_HAP_READ;
452                 if (prot & IOMMU_WRITE)
453                         pte |= ARM_LPAE_PTE_HAP_WRITE;
454         }
455
456         /*
457          * Note that this logic is structured to accommodate Mali LPAE
458          * having stage-1-like attributes but stage-2-like permissions.
459          */
460         if (data->iop.fmt == ARM_64_LPAE_S2 ||
461             data->iop.fmt == ARM_32_LPAE_S2) {
462                 if (prot & IOMMU_MMIO)
463                         pte |= ARM_LPAE_PTE_MEMATTR_DEV;
464                 else if (prot & IOMMU_CACHE)
465                         pte |= ARM_LPAE_PTE_MEMATTR_OIWB;
466                 else
467                         pte |= ARM_LPAE_PTE_MEMATTR_NC;
468         } else {
469                 if (prot & IOMMU_MMIO)
470                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_DEV
471                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
472                 else if (prot & IOMMU_CACHE)
473                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_CACHE
474                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
475                 else if (prot & IOMMU_QCOM_SYS_CACHE)
476                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE
477                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
478         }
479
480         if (prot & IOMMU_NOEXEC)
481                 pte |= ARM_LPAE_PTE_XN;
482
483         return pte;
484 }
485
486 static int arm_lpae_map(struct io_pgtable_ops *ops, unsigned long iova,
487                         phys_addr_t paddr, size_t size, int iommu_prot)
488 {
489         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
490         arm_lpae_iopte *ptep = data->pgd;
491         int ret, lvl = ARM_LPAE_START_LVL(data);
492         arm_lpae_iopte prot;
493
494         /* If no access, then nothing to do */
495         if (!(iommu_prot & (IOMMU_READ | IOMMU_WRITE)))
496                 return 0;
497
498         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias) ||
499                     paddr >= (1ULL << data->iop.cfg.oas)))
500                 return -ERANGE;
501
502         prot = arm_lpae_prot_to_pte(data, iommu_prot);
503         ret = __arm_lpae_map(data, iova, paddr, size, prot, lvl, ptep);
504         /*
505          * Synchronise all PTE updates for the new mapping before there's
506          * a chance for anything to kick off a table walk for the new iova.
507          */
508         wmb();
509
510         return ret;
511 }
512
513 static void __arm_lpae_free_pgtable(struct arm_lpae_io_pgtable *data, int lvl,
514                                     arm_lpae_iopte *ptep)
515 {
516         arm_lpae_iopte *start, *end;
517         unsigned long table_size;
518
519         if (lvl == ARM_LPAE_START_LVL(data))
520                 table_size = data->pgd_size;
521         else
522                 table_size = ARM_LPAE_GRANULE(data);
523
524         start = ptep;
525
526         /* Only leaf entries at the last level */
527         if (lvl == ARM_LPAE_MAX_LEVELS - 1)
528                 end = ptep;
529         else
530                 end = (void *)ptep + table_size;
531
532         while (ptep != end) {
533                 arm_lpae_iopte pte = *ptep++;
534
535                 if (!pte || iopte_leaf(pte, lvl, data->iop.fmt))
536                         continue;
537
538                 __arm_lpae_free_pgtable(data, lvl + 1, iopte_deref(pte, data));
539         }
540
541         __arm_lpae_free_pages(start, table_size, &data->iop.cfg);
542 }
543
544 static void arm_lpae_free_pgtable(struct io_pgtable *iop)
545 {
546         struct arm_lpae_io_pgtable *data = io_pgtable_to_data(iop);
547
548         __arm_lpae_free_pgtable(data, ARM_LPAE_START_LVL(data), data->pgd);
549         kfree(data);
550 }
551
552 static size_t arm_lpae_split_blk_unmap(struct arm_lpae_io_pgtable *data,
553                                        unsigned long iova, size_t size,
554                                        arm_lpae_iopte blk_pte, int lvl,
555                                        arm_lpae_iopte *ptep)
556 {
557         struct io_pgtable_cfg *cfg = &data->iop.cfg;
558         arm_lpae_iopte pte, *tablep;
559         phys_addr_t blk_paddr;
560         size_t tablesz = ARM_LPAE_GRANULE(data);
561         size_t split_sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
562         int i, unmap_idx = -1;
563
564         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
565                 return 0;
566
567         tablep = __arm_lpae_alloc_pages(tablesz, GFP_ATOMIC, cfg);
568         if (!tablep)
569                 return 0; /* Bytes unmapped */
570
571         if (size == split_sz)
572                 unmap_idx = ARM_LPAE_LVL_IDX(iova, lvl, data);
573
574         blk_paddr = iopte_to_paddr(blk_pte, data);
575         pte = iopte_prot(blk_pte);
576
577         for (i = 0; i < tablesz / sizeof(pte); i++, blk_paddr += split_sz) {
578                 /* Unmap! */
579                 if (i == unmap_idx)
580                         continue;
581
582                 __arm_lpae_init_pte(data, blk_paddr, pte, lvl, &tablep[i]);
583         }
584
585         pte = arm_lpae_install_table(tablep, ptep, blk_pte, cfg);
586         if (pte != blk_pte) {
587                 __arm_lpae_free_pages(tablep, tablesz, cfg);
588                 /*
589                  * We may race against someone unmapping another part of this
590                  * block, but anything else is invalid. We can't misinterpret
591                  * a page entry here since we're never at the last level.
592                  */
593                 if (iopte_type(pte, lvl - 1) != ARM_LPAE_PTE_TYPE_TABLE)
594                         return 0;
595
596                 tablep = iopte_deref(pte, data);
597         } else if (unmap_idx >= 0) {
598                 io_pgtable_tlb_add_flush(&data->iop, iova, size, size, true);
599                 io_pgtable_tlb_sync(&data->iop);
600                 return size;
601         }
602
603         return __arm_lpae_unmap(data, iova, size, lvl, tablep);
604 }
605
606 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
607                                unsigned long iova, size_t size, int lvl,
608                                arm_lpae_iopte *ptep)
609 {
610         arm_lpae_iopte pte;
611         struct io_pgtable *iop = &data->iop;
612
613         /* Something went horribly wrong and we ran out of page table */
614         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
615                 return 0;
616
617         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
618         pte = READ_ONCE(*ptep);
619         if (WARN_ON(!pte))
620                 return 0;
621
622         /* If the size matches this level, we're in the right place */
623         if (size == ARM_LPAE_BLOCK_SIZE(lvl, data)) {
624                 __arm_lpae_set_pte(ptep, 0, &iop->cfg);
625
626                 if (!iopte_leaf(pte, lvl, iop->fmt)) {
627                         /* Also flush any partial walks */
628                         io_pgtable_tlb_add_flush(iop, iova, size,
629                                                 ARM_LPAE_GRANULE(data), false);
630                         io_pgtable_tlb_sync(iop);
631                         ptep = iopte_deref(pte, data);
632                         __arm_lpae_free_pgtable(data, lvl + 1, ptep);
633                 } else if (iop->cfg.quirks & IO_PGTABLE_QUIRK_NON_STRICT) {
634                         /*
635                          * Order the PTE update against queueing the IOVA, to
636                          * guarantee that a flush callback from a different CPU
637                          * has observed it before the TLBIALL can be issued.
638                          */
639                         smp_wmb();
640                 } else {
641                         io_pgtable_tlb_add_flush(iop, iova, size, size, true);
642                 }
643
644                 return size;
645         } else if (iopte_leaf(pte, lvl, iop->fmt)) {
646                 /*
647                  * Insert a table at the next level to map the old region,
648                  * minus the part we want to unmap
649                  */
650                 return arm_lpae_split_blk_unmap(data, iova, size, pte,
651                                                 lvl + 1, ptep);
652         }
653
654         /* Keep on walkin' */
655         ptep = iopte_deref(pte, data);
656         return __arm_lpae_unmap(data, iova, size, lvl + 1, ptep);
657 }
658
659 static size_t arm_lpae_unmap(struct io_pgtable_ops *ops, unsigned long iova,
660                              size_t size)
661 {
662         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
663         arm_lpae_iopte *ptep = data->pgd;
664         int lvl = ARM_LPAE_START_LVL(data);
665
666         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias)))
667                 return 0;
668
669         return __arm_lpae_unmap(data, iova, size, lvl, ptep);
670 }
671
672 static phys_addr_t arm_lpae_iova_to_phys(struct io_pgtable_ops *ops,
673                                          unsigned long iova)
674 {
675         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
676         arm_lpae_iopte pte, *ptep = data->pgd;
677         int lvl = ARM_LPAE_START_LVL(data);
678
679         do {
680                 /* Valid IOPTE pointer? */
681                 if (!ptep)
682                         return 0;
683
684                 /* Grab the IOPTE we're interested in */
685                 ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
686                 pte = READ_ONCE(*ptep);
687
688                 /* Valid entry? */
689                 if (!pte)
690                         return 0;
691
692                 /* Leaf entry? */
693                 if (iopte_leaf(pte, lvl, data->iop.fmt))
694                         goto found_translation;
695
696                 /* Take it to the next level */
697                 ptep = iopte_deref(pte, data);
698         } while (++lvl < ARM_LPAE_MAX_LEVELS);
699
700         /* Ran out of page tables to walk */
701         return 0;
702
703 found_translation:
704         iova &= (ARM_LPAE_BLOCK_SIZE(lvl, data) - 1);
705         return iopte_to_paddr(pte, data) | iova;
706 }
707
708 static void arm_lpae_restrict_pgsizes(struct io_pgtable_cfg *cfg)
709 {
710         unsigned long granule, page_sizes;
711         unsigned int max_addr_bits = 48;
712
713         /*
714          * We need to restrict the supported page sizes to match the
715          * translation regime for a particular granule. Aim to match
716          * the CPU page size if possible, otherwise prefer smaller sizes.
717          * While we're at it, restrict the block sizes to match the
718          * chosen granule.
719          */
720         if (cfg->pgsize_bitmap & PAGE_SIZE)
721                 granule = PAGE_SIZE;
722         else if (cfg->pgsize_bitmap & ~PAGE_MASK)
723                 granule = 1UL << __fls(cfg->pgsize_bitmap & ~PAGE_MASK);
724         else if (cfg->pgsize_bitmap & PAGE_MASK)
725                 granule = 1UL << __ffs(cfg->pgsize_bitmap & PAGE_MASK);
726         else
727                 granule = 0;
728
729         switch (granule) {
730         case SZ_4K:
731                 page_sizes = (SZ_4K | SZ_2M | SZ_1G);
732                 break;
733         case SZ_16K:
734                 page_sizes = (SZ_16K | SZ_32M);
735                 break;
736         case SZ_64K:
737                 max_addr_bits = 52;
738                 page_sizes = (SZ_64K | SZ_512M);
739                 if (cfg->oas > 48)
740                         page_sizes |= 1ULL << 42; /* 4TB */
741                 break;
742         default:
743                 page_sizes = 0;
744         }
745
746         cfg->pgsize_bitmap &= page_sizes;
747         cfg->ias = min(cfg->ias, max_addr_bits);
748         cfg->oas = min(cfg->oas, max_addr_bits);
749 }
750
751 static struct arm_lpae_io_pgtable *
752 arm_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg)
753 {
754         unsigned long va_bits, pgd_bits;
755         struct arm_lpae_io_pgtable *data;
756
757         arm_lpae_restrict_pgsizes(cfg);
758
759         if (!(cfg->pgsize_bitmap & (SZ_4K | SZ_16K | SZ_64K)))
760                 return NULL;
761
762         if (cfg->ias > ARM_LPAE_MAX_ADDR_BITS)
763                 return NULL;
764
765         if (cfg->oas > ARM_LPAE_MAX_ADDR_BITS)
766                 return NULL;
767
768         if (!selftest_running && cfg->iommu_dev->dma_pfn_offset) {
769                 dev_err(cfg->iommu_dev, "Cannot accommodate DMA offset for IOMMU page tables\n");
770                 return NULL;
771         }
772
773         data = kmalloc(sizeof(*data), GFP_KERNEL);
774         if (!data)
775                 return NULL;
776
777         data->pg_shift = __ffs(cfg->pgsize_bitmap);
778         data->bits_per_level = data->pg_shift - ilog2(sizeof(arm_lpae_iopte));
779
780         va_bits = cfg->ias - data->pg_shift;
781         data->levels = DIV_ROUND_UP(va_bits, data->bits_per_level);
782
783         /* Calculate the actual size of our pgd (without concatenation) */
784         pgd_bits = va_bits - (data->bits_per_level * (data->levels - 1));
785         data->pgd_size = 1UL << (pgd_bits + ilog2(sizeof(arm_lpae_iopte)));
786
787         data->iop.ops = (struct io_pgtable_ops) {
788                 .map            = arm_lpae_map,
789                 .unmap          = arm_lpae_unmap,
790                 .iova_to_phys   = arm_lpae_iova_to_phys,
791         };
792
793         return data;
794 }
795
796 static struct io_pgtable *
797 arm_64_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
798 {
799         u64 reg;
800         struct arm_lpae_io_pgtable *data;
801
802         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_ARM_NS | IO_PGTABLE_QUIRK_NO_DMA |
803                             IO_PGTABLE_QUIRK_NON_STRICT))
804                 return NULL;
805
806         data = arm_lpae_alloc_pgtable(cfg);
807         if (!data)
808                 return NULL;
809
810         /* TCR */
811         reg = (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
812               (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
813               (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
814
815         switch (ARM_LPAE_GRANULE(data)) {
816         case SZ_4K:
817                 reg |= ARM_LPAE_TCR_TG0_4K;
818                 break;
819         case SZ_16K:
820                 reg |= ARM_LPAE_TCR_TG0_16K;
821                 break;
822         case SZ_64K:
823                 reg |= ARM_LPAE_TCR_TG0_64K;
824                 break;
825         }
826
827         switch (cfg->oas) {
828         case 32:
829                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_IPS_SHIFT);
830                 break;
831         case 36:
832                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_IPS_SHIFT);
833                 break;
834         case 40:
835                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_IPS_SHIFT);
836                 break;
837         case 42:
838                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_IPS_SHIFT);
839                 break;
840         case 44:
841                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_IPS_SHIFT);
842                 break;
843         case 48:
844                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_IPS_SHIFT);
845                 break;
846         case 52:
847                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_IPS_SHIFT);
848                 break;
849         default:
850                 goto out_free_data;
851         }
852
853         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
854
855         /* Disable speculative walks through TTBR1 */
856         reg |= ARM_LPAE_TCR_EPD1;
857         cfg->arm_lpae_s1_cfg.tcr = reg;
858
859         /* MAIRs */
860         reg = (ARM_LPAE_MAIR_ATTR_NC
861                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
862               (ARM_LPAE_MAIR_ATTR_WBRWA
863                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
864               (ARM_LPAE_MAIR_ATTR_DEVICE
865                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV)) |
866               (ARM_LPAE_MAIR_ATTR_INC_OWBRWA
867                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE));
868
869         cfg->arm_lpae_s1_cfg.mair[0] = reg;
870         cfg->arm_lpae_s1_cfg.mair[1] = 0;
871
872         /* Looking good; allocate a pgd */
873         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
874         if (!data->pgd)
875                 goto out_free_data;
876
877         /* Ensure the empty pgd is visible before any actual TTBR write */
878         wmb();
879
880         /* TTBRs */
881         cfg->arm_lpae_s1_cfg.ttbr[0] = virt_to_phys(data->pgd);
882         cfg->arm_lpae_s1_cfg.ttbr[1] = 0;
883         return &data->iop;
884
885 out_free_data:
886         kfree(data);
887         return NULL;
888 }
889
890 static struct io_pgtable *
891 arm_64_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
892 {
893         u64 reg, sl;
894         struct arm_lpae_io_pgtable *data;
895
896         /* The NS quirk doesn't apply at stage 2 */
897         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_NO_DMA |
898                             IO_PGTABLE_QUIRK_NON_STRICT))
899                 return NULL;
900
901         data = arm_lpae_alloc_pgtable(cfg);
902         if (!data)
903                 return NULL;
904
905         /*
906          * Concatenate PGDs at level 1 if possible in order to reduce
907          * the depth of the stage-2 walk.
908          */
909         if (data->levels == ARM_LPAE_MAX_LEVELS) {
910                 unsigned long pgd_pages;
911
912                 pgd_pages = data->pgd_size >> ilog2(sizeof(arm_lpae_iopte));
913                 if (pgd_pages <= ARM_LPAE_S2_MAX_CONCAT_PAGES) {
914                         data->pgd_size = pgd_pages << data->pg_shift;
915                         data->levels--;
916                 }
917         }
918
919         /* VTCR */
920         reg = ARM_64_LPAE_S2_TCR_RES1 |
921              (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
922              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
923              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
924
925         sl = ARM_LPAE_START_LVL(data);
926
927         switch (ARM_LPAE_GRANULE(data)) {
928         case SZ_4K:
929                 reg |= ARM_LPAE_TCR_TG0_4K;
930                 sl++; /* SL0 format is different for 4K granule size */
931                 break;
932         case SZ_16K:
933                 reg |= ARM_LPAE_TCR_TG0_16K;
934                 break;
935         case SZ_64K:
936                 reg |= ARM_LPAE_TCR_TG0_64K;
937                 break;
938         }
939
940         switch (cfg->oas) {
941         case 32:
942                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_PS_SHIFT);
943                 break;
944         case 36:
945                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_PS_SHIFT);
946                 break;
947         case 40:
948                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_PS_SHIFT);
949                 break;
950         case 42:
951                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_PS_SHIFT);
952                 break;
953         case 44:
954                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_PS_SHIFT);
955                 break;
956         case 48:
957                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_PS_SHIFT);
958                 break;
959         case 52:
960                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_PS_SHIFT);
961                 break;
962         default:
963                 goto out_free_data;
964         }
965
966         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
967         reg |= (~sl & ARM_LPAE_TCR_SL0_MASK) << ARM_LPAE_TCR_SL0_SHIFT;
968         cfg->arm_lpae_s2_cfg.vtcr = reg;
969
970         /* Allocate pgd pages */
971         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
972         if (!data->pgd)
973                 goto out_free_data;
974
975         /* Ensure the empty pgd is visible before any actual TTBR write */
976         wmb();
977
978         /* VTTBR */
979         cfg->arm_lpae_s2_cfg.vttbr = virt_to_phys(data->pgd);
980         return &data->iop;
981
982 out_free_data:
983         kfree(data);
984         return NULL;
985 }
986
987 static struct io_pgtable *
988 arm_32_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
989 {
990         struct io_pgtable *iop;
991
992         if (cfg->ias > 32 || cfg->oas > 40)
993                 return NULL;
994
995         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
996         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
997         if (iop) {
998                 cfg->arm_lpae_s1_cfg.tcr |= ARM_32_LPAE_TCR_EAE;
999                 cfg->arm_lpae_s1_cfg.tcr &= 0xffffffff;
1000         }
1001
1002         return iop;
1003 }
1004
1005 static struct io_pgtable *
1006 arm_32_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
1007 {
1008         struct io_pgtable *iop;
1009
1010         if (cfg->ias > 40 || cfg->oas > 40)
1011                 return NULL;
1012
1013         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1014         iop = arm_64_lpae_alloc_pgtable_s2(cfg, cookie);
1015         if (iop)
1016                 cfg->arm_lpae_s2_cfg.vtcr &= 0xffffffff;
1017
1018         return iop;
1019 }
1020
1021 static struct io_pgtable *
1022 arm_mali_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg, void *cookie)
1023 {
1024         struct io_pgtable *iop;
1025
1026         if (cfg->ias != 48 || cfg->oas > 40)
1027                 return NULL;
1028
1029         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1030         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
1031         if (iop) {
1032                 u64 mair, ttbr;
1033
1034                 /* Copy values as union fields overlap */
1035                 mair = cfg->arm_lpae_s1_cfg.mair[0];
1036                 ttbr = cfg->arm_lpae_s1_cfg.ttbr[0];
1037
1038                 cfg->arm_mali_lpae_cfg.memattr = mair;
1039                 cfg->arm_mali_lpae_cfg.transtab = ttbr |
1040                         ARM_MALI_LPAE_TTBR_READ_INNER |
1041                         ARM_MALI_LPAE_TTBR_ADRMODE_TABLE;
1042         }
1043
1044         return iop;
1045 }
1046
1047 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s1_init_fns = {
1048         .alloc  = arm_64_lpae_alloc_pgtable_s1,
1049         .free   = arm_lpae_free_pgtable,
1050 };
1051
1052 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s2_init_fns = {
1053         .alloc  = arm_64_lpae_alloc_pgtable_s2,
1054         .free   = arm_lpae_free_pgtable,
1055 };
1056
1057 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s1_init_fns = {
1058         .alloc  = arm_32_lpae_alloc_pgtable_s1,
1059         .free   = arm_lpae_free_pgtable,
1060 };
1061
1062 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s2_init_fns = {
1063         .alloc  = arm_32_lpae_alloc_pgtable_s2,
1064         .free   = arm_lpae_free_pgtable,
1065 };
1066
1067 struct io_pgtable_init_fns io_pgtable_arm_mali_lpae_init_fns = {
1068         .alloc  = arm_mali_lpae_alloc_pgtable,
1069         .free   = arm_lpae_free_pgtable,
1070 };
1071
1072 #ifdef CONFIG_IOMMU_IO_PGTABLE_LPAE_SELFTEST
1073
1074 static struct io_pgtable_cfg *cfg_cookie;
1075
1076 static void dummy_tlb_flush_all(void *cookie)
1077 {
1078         WARN_ON(cookie != cfg_cookie);
1079 }
1080
1081 static void dummy_tlb_add_flush(unsigned long iova, size_t size,
1082                                 size_t granule, bool leaf, void *cookie)
1083 {
1084         WARN_ON(cookie != cfg_cookie);
1085         WARN_ON(!(size & cfg_cookie->pgsize_bitmap));
1086 }
1087
1088 static void dummy_tlb_sync(void *cookie)
1089 {
1090         WARN_ON(cookie != cfg_cookie);
1091 }
1092
1093 static const struct iommu_gather_ops dummy_tlb_ops __initconst = {
1094         .tlb_flush_all  = dummy_tlb_flush_all,
1095         .tlb_add_flush  = dummy_tlb_add_flush,
1096         .tlb_sync       = dummy_tlb_sync,
1097 };
1098
1099 static void __init arm_lpae_dump_ops(struct io_pgtable_ops *ops)
1100 {
1101         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
1102         struct io_pgtable_cfg *cfg = &data->iop.cfg;
1103
1104         pr_err("cfg: pgsize_bitmap 0x%lx, ias %u-bit\n",
1105                 cfg->pgsize_bitmap, cfg->ias);
1106         pr_err("data: %d levels, 0x%zx pgd_size, %lu pg_shift, %lu bits_per_level, pgd @ %p\n",
1107                 data->levels, data->pgd_size, data->pg_shift,
1108                 data->bits_per_level, data->pgd);
1109 }
1110
1111 #define __FAIL(ops, i)  ({                                              \
1112                 WARN(1, "selftest: test failed for fmt idx %d\n", (i)); \
1113                 arm_lpae_dump_ops(ops);                                 \
1114                 selftest_running = false;                               \
1115                 -EFAULT;                                                \
1116 })
1117
1118 static int __init arm_lpae_run_tests(struct io_pgtable_cfg *cfg)
1119 {
1120         static const enum io_pgtable_fmt fmts[] = {
1121                 ARM_64_LPAE_S1,
1122                 ARM_64_LPAE_S2,
1123         };
1124
1125         int i, j;
1126         unsigned long iova;
1127         size_t size;
1128         struct io_pgtable_ops *ops;
1129
1130         selftest_running = true;
1131
1132         for (i = 0; i < ARRAY_SIZE(fmts); ++i) {
1133                 cfg_cookie = cfg;
1134                 ops = alloc_io_pgtable_ops(fmts[i], cfg, cfg);
1135                 if (!ops) {
1136                         pr_err("selftest: failed to allocate io pgtable ops\n");
1137                         return -ENOMEM;
1138                 }
1139
1140                 /*
1141                  * Initial sanity checks.
1142                  * Empty page tables shouldn't provide any translations.
1143                  */
1144                 if (ops->iova_to_phys(ops, 42))
1145                         return __FAIL(ops, i);
1146
1147                 if (ops->iova_to_phys(ops, SZ_1G + 42))
1148                         return __FAIL(ops, i);
1149
1150                 if (ops->iova_to_phys(ops, SZ_2G + 42))
1151                         return __FAIL(ops, i);
1152
1153                 /*
1154                  * Distinct mappings of different granule sizes.
1155                  */
1156                 iova = 0;
1157                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1158                         size = 1UL << j;
1159
1160                         if (ops->map(ops, iova, iova, size, IOMMU_READ |
1161                                                             IOMMU_WRITE |
1162                                                             IOMMU_NOEXEC |
1163                                                             IOMMU_CACHE))
1164                                 return __FAIL(ops, i);
1165
1166                         /* Overlapping mappings */
1167                         if (!ops->map(ops, iova, iova + size, size,
1168                                       IOMMU_READ | IOMMU_NOEXEC))
1169                                 return __FAIL(ops, i);
1170
1171                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1172                                 return __FAIL(ops, i);
1173
1174                         iova += SZ_1G;
1175                 }
1176
1177                 /* Partial unmap */
1178                 size = 1UL << __ffs(cfg->pgsize_bitmap);
1179                 if (ops->unmap(ops, SZ_1G + size, size) != size)
1180                         return __FAIL(ops, i);
1181
1182                 /* Remap of partial unmap */
1183                 if (ops->map(ops, SZ_1G + size, size, size, IOMMU_READ))
1184                         return __FAIL(ops, i);
1185
1186                 if (ops->iova_to_phys(ops, SZ_1G + size + 42) != (size + 42))
1187                         return __FAIL(ops, i);
1188
1189                 /* Full unmap */
1190                 iova = 0;
1191                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1192                         size = 1UL << j;
1193
1194                         if (ops->unmap(ops, iova, size) != size)
1195                                 return __FAIL(ops, i);
1196
1197                         if (ops->iova_to_phys(ops, iova + 42))
1198                                 return __FAIL(ops, i);
1199
1200                         /* Remap full block */
1201                         if (ops->map(ops, iova, iova, size, IOMMU_WRITE))
1202                                 return __FAIL(ops, i);
1203
1204                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1205                                 return __FAIL(ops, i);
1206
1207                         iova += SZ_1G;
1208                 }
1209
1210                 free_io_pgtable_ops(ops);
1211         }
1212
1213         selftest_running = false;
1214         return 0;
1215 }
1216
1217 static int __init arm_lpae_do_selftests(void)
1218 {
1219         static const unsigned long pgsize[] = {
1220                 SZ_4K | SZ_2M | SZ_1G,
1221                 SZ_16K | SZ_32M,
1222                 SZ_64K | SZ_512M,
1223         };
1224
1225         static const unsigned int ias[] = {
1226                 32, 36, 40, 42, 44, 48,
1227         };
1228
1229         int i, j, pass = 0, fail = 0;
1230         struct io_pgtable_cfg cfg = {
1231                 .tlb = &dummy_tlb_ops,
1232                 .oas = 48,
1233                 .quirks = IO_PGTABLE_QUIRK_NO_DMA,
1234         };
1235
1236         for (i = 0; i < ARRAY_SIZE(pgsize); ++i) {
1237                 for (j = 0; j < ARRAY_SIZE(ias); ++j) {
1238                         cfg.pgsize_bitmap = pgsize[i];
1239                         cfg.ias = ias[j];
1240                         pr_info("selftest: pgsize_bitmap 0x%08lx, IAS %u\n",
1241                                 pgsize[i], ias[j]);
1242                         if (arm_lpae_run_tests(&cfg))
1243                                 fail++;
1244                         else
1245                                 pass++;
1246                 }
1247         }
1248
1249         pr_info("selftest: completed with %d PASS %d FAIL\n", pass, fail);
1250         return fail ? -EFAULT : 0;
1251 }
1252 subsys_initcall(arm_lpae_do_selftests);
1253 #endif