drivers/infiniband/hw/hfi1/hfi.h

   1 #ifndef _HFI1_KERNEL_H
   2 #define _HFI1_KERNEL_H
   3 /*
   4  * Copyright(c) 2015-2017 Intel Corporation.
   5  *
   6  * This file is provided under a dual BSD/GPLv2 license.  When using or
   7  * redistributing this file, you may do so under either license.
   8  *
   9  * GPL LICENSE SUMMARY
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of version 2 of the GNU General Public License as
  13  * published by the Free Software Foundation.
  14  *
  15  * This program is distributed in the hope that it will be useful, but
  16  * WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18  * General Public License for more details.
  19  *
  20  * BSD LICENSE
  21  *
  22  * Redistribution and use in source and binary forms, with or without
  23  * modification, are permitted provided that the following conditions
  24  * are met:
  25  *
  26  *  - Redistributions of source code must retain the above copyright
  27  *    notice, this list of conditions and the following disclaimer.
  28  *  - Redistributions in binary form must reproduce the above copyright
  29  *    notice, this list of conditions and the following disclaimer in
  30  *    the documentation and/or other materials provided with the
  31  *    distribution.
  32  *  - Neither the name of Intel Corporation nor the names of its
  33  *    contributors may be used to endorse or promote products derived
  34  *    from this software without specific prior written permission.
  35  *
  36  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  37  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  38  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  39  * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  40  * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  41  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  42  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  43  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  44  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  45  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  46  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  47  *
  48  */
  49
  50 #include <linux/interrupt.h>
  51 #include <linux/pci.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/mutex.h>
  54 #include <linux/list.h>
  55 #include <linux/scatterlist.h>
  56 #include <linux/slab.h>
  57 #include <linux/idr.h>
  58 #include <linux/io.h>
  59 #include <linux/fs.h>
  60 #include <linux/completion.h>
  61 #include <linux/kref.h>
  62 #include <linux/sched.h>
  63 #include <linux/cdev.h>
  64 #include <linux/delay.h>
  65 #include <linux/kthread.h>
  66 #include <linux/i2c.h>
  67 #include <linux/i2c-algo-bit.h>
  68 #include <rdma/ib_hdrs.h>
  69 #include <linux/rhashtable.h>
  70 #include <linux/netdevice.h>
  71 #include <rdma/rdma_vt.h>
  72
  73 #include "chip_registers.h"
  74 #include "common.h"
  75 #include "verbs.h"
  76 #include "pio.h"
  77 #include "chip.h"
  78 #include "mad.h"
  79 #include "qsfp.h"
  80 #include "platform.h"
  81 #include "affinity.h"
  82
  83 /* bumped 1 from s/w major version of TrueScale */
  84 #define HFI1_CHIP_VERS_MAJ 3U
  85
  86 /* don't care about this except printing */
  87 #define HFI1_CHIP_VERS_MIN 0U
  88
  89 /* The Organization Unique Identifier (Mfg code), and its position in GUID */
  90 #define HFI1_OUI 0x001175
  91 #define HFI1_OUI_LSB 40
  92
  93 #define DROP_PACKET_OFF         0
  94 #define DROP_PACKET_ON          1
  95
  96 extern unsigned long hfi1_cap_mask;
  97 #define HFI1_CAP_KGET_MASK(mask, cap) ((mask) & HFI1_CAP_##cap)
  98 #define HFI1_CAP_UGET_MASK(mask, cap) \
  99         (((mask) >> HFI1_CAP_USER_SHIFT) & HFI1_CAP_##cap)
 100 #define HFI1_CAP_KGET(cap) (HFI1_CAP_KGET_MASK(hfi1_cap_mask, cap))
 101 #define HFI1_CAP_UGET(cap) (HFI1_CAP_UGET_MASK(hfi1_cap_mask, cap))
 102 #define HFI1_CAP_IS_KSET(cap) (!!HFI1_CAP_KGET(cap))
 103 #define HFI1_CAP_IS_USET(cap) (!!HFI1_CAP_UGET(cap))
 104 #define HFI1_MISC_GET() ((hfi1_cap_mask >> HFI1_CAP_MISC_SHIFT) & \
 105                         HFI1_CAP_MISC_MASK)
 106 /* Offline Disabled Reason is 4-bits */
 107 #define HFI1_ODR_MASK(rsn) ((rsn) & OPA_PI_MASK_OFFLINE_REASON)
 108
 109 /*
 110  * Control context is always 0 and handles the error packets.
 111  * It also handles the VL15 and multicast packets.
 112  */
 113 #define HFI1_CTRL_CTXT    0
 114
 115 /*
 116  * Driver context will store software counters for each of the events
 117  * associated with these status registers
 118  */
 119 #define NUM_CCE_ERR_STATUS_COUNTERS 41
 120 #define NUM_RCV_ERR_STATUS_COUNTERS 64
 121 #define NUM_MISC_ERR_STATUS_COUNTERS 13
 122 #define NUM_SEND_PIO_ERR_STATUS_COUNTERS 36
 123 #define NUM_SEND_DMA_ERR_STATUS_COUNTERS 4
 124 #define NUM_SEND_EGRESS_ERR_STATUS_COUNTERS 64
 125 #define NUM_SEND_ERR_STATUS_COUNTERS 3
 126 #define NUM_SEND_CTXT_ERR_STATUS_COUNTERS 5
 127 #define NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS 24
 128
 129 /*
 130  * per driver stats, either not device nor port-specific, or
 131  * summed over all of the devices and ports.
 132  * They are described by name via ipathfs filesystem, so layout
 133  * and number of elements can change without breaking compatibility.
 134  * If members are added or deleted hfi1_statnames[] in debugfs.c must
 135  * change to match.
 136  */
 137 struct hfi1_ib_stats {
 138         __u64 sps_ints; /* number of interrupts handled */
 139         __u64 sps_errints; /* number of error interrupts */
 140         __u64 sps_txerrs; /* tx-related packet errors */
 141         __u64 sps_rcverrs; /* non-crc rcv packet errors */
 142         __u64 sps_hwerrs; /* hardware errors reported (parity, etc.) */
 143         __u64 sps_nopiobufs; /* no pio bufs avail from kernel */
 144         __u64 sps_ctxts; /* number of contexts currently open */
 145         __u64 sps_lenerrs; /* number of kernel packets where RHF != LRH len */
 146         __u64 sps_buffull;
 147         __u64 sps_hdrfull;
 148 };
 149
 150 extern struct hfi1_ib_stats hfi1_stats;
 151 extern const struct pci_error_handlers hfi1_pci_err_handler;
 152
 153 /*
 154  * First-cut criterion for "device is active" is
 155  * two thousand dwords combined Tx, Rx traffic per
 156  * 5-second interval. SMA packets are 64 dwords,
 157  * and occur "a few per second", presumably each way.
 158  */
 159 #define HFI1_TRAFFIC_ACTIVE_THRESHOLD (2000)
 160
 161 /*
 162  * Below contains all data related to a single context (formerly called port).
 163  */
 164
 165 #ifdef CONFIG_DEBUG_FS
 166 struct hfi1_opcode_stats_perctx;
 167 #endif
 168
 169 struct ctxt_eager_bufs {
 170         ssize_t size;            /* total size of eager buffers */
 171         u32 count;               /* size of buffers array */
 172         u32 numbufs;             /* number of buffers allocated */
 173         u32 alloced;             /* number of rcvarray entries used */
 174         u32 rcvtid_size;         /* size of each eager rcv tid */
 175         u32 threshold;           /* head update threshold */
 176         struct eager_buffer {
 177                 void *addr;
 178                 dma_addr_t dma;
 179                 ssize_t len;
 180         } *buffers;
 181         struct {
 182                 void *addr;
 183                 dma_addr_t dma;
 184         } *rcvtids;
 185 };
 186
 187 struct exp_tid_set {
 188         struct list_head list;
 189         u32 count;
 190 };
 191
 192 struct hfi1_ctxtdata {
 193         /* shadow the ctxt's RcvCtrl register */
 194         u64 rcvctrl;
 195         /* rcvhdrq base, needs mmap before useful */
 196         void *rcvhdrq;
 197         /* kernel virtual address where hdrqtail is updated */
 198         volatile __le64 *rcvhdrtail_kvaddr;
 199         /*
 200          * Shared page for kernel to signal user processes that send buffers
 201          * need disarming.  The process should call HFI1_CMD_DISARM_BUFS
 202          * or HFI1_CMD_ACK_EVENT with IPATH_EVENT_DISARM_BUFS set.
 203          */
 204         unsigned long *user_event_mask;
 205         /* when waiting for rcv or pioavail */
 206         wait_queue_head_t wait;
 207         /* rcvhdrq size (for freeing) */
 208         size_t rcvhdrq_size;
 209         /* number of rcvhdrq entries */
 210         u16 rcvhdrq_cnt;
 211         /* size of each of the rcvhdrq entries */
 212         u16 rcvhdrqentsize;
 213         /* mmap of hdrq, must fit in 44 bits */
 214         dma_addr_t rcvhdrq_dma;
 215         dma_addr_t rcvhdrqtailaddr_dma;
 216         struct ctxt_eager_bufs egrbufs;
 217         /* this receive context's assigned PIO ACK send context */
 218         struct send_context *sc;
 219
 220         /* dynamic receive available interrupt timeout */
 221         u32 rcvavail_timeout;
 222         /*
 223          * number of opens (including slave sub-contexts) on this instance
 224          * (ignoring forks, dup, etc. for now)
 225          */
 226         int cnt;
 227         /*
 228          * how much space to leave at start of eager TID entries for
 229          * protocol use, on each TID
 230          */
 231         /* instead of calculating it */
 232         unsigned ctxt;
 233         /* non-zero if ctxt is being shared. */
 234         u16 subctxt_cnt;
 235         /* non-zero if ctxt is being shared. */
 236         u16 subctxt_id;
 237         u8 uuid[16];
 238         /* job key */
 239         u16 jkey;
 240         /* number of RcvArray groups for this context. */
 241         u32 rcv_array_groups;
 242         /* index of first eager TID entry. */
 243         u32 eager_base;
 244         /* number of expected TID entries */
 245         u32 expected_count;
 246         /* index of first expected TID entry. */
 247         u32 expected_base;
 248
 249         struct exp_tid_set tid_group_list;
 250         struct exp_tid_set tid_used_list;
 251         struct exp_tid_set tid_full_list;
 252
 253         /* lock protecting all Expected TID data */
 254         struct mutex exp_lock;
 255         /* number of pio bufs for this ctxt (all procs, if shared) */
 256         u32 piocnt;
 257         /* first pio buffer for this ctxt */
 258         u32 pio_base;
 259         /* chip offset of PIO buffers for this ctxt */
 260         u32 piobufs;
 261         /* per-context configuration flags */
 262         unsigned long flags;
 263         /* per-context event flags for fileops/intr communication */
 264         unsigned long event_flags;
 265         /* WAIT_RCV that timed out, no interrupt */
 266         u32 rcvwait_to;
 267         /* WAIT_PIO that timed out, no interrupt */
 268         u32 piowait_to;
 269         /* WAIT_RCV already happened, no wait */
 270         u32 rcvnowait;
 271         /* WAIT_PIO already happened, no wait */
 272         u32 pionowait;
 273         /* total number of polled urgent packets */
 274         u32 urgent;
 275         /* saved total number of polled urgent packets for poll edge trigger */
 276         u32 urgent_poll;
 277         /* same size as task_struct .comm[], command that opened context */
 278         char comm[TASK_COMM_LEN];
 279         /* so file ops can get at unit */
 280         struct hfi1_devdata *dd;
 281         /* so functions that need physical port can get it easily */
 282         struct hfi1_pportdata *ppd;
 283         /* associated msix interrupt */
 284         u32 msix_intr;
 285         /* A page of memory for rcvhdrhead, rcvegrhead, rcvegrtail * N */
 286         void *subctxt_uregbase;
 287         /* An array of pages for the eager receive buffers * N */
 288         void *subctxt_rcvegrbuf;
 289         /* An array of pages for the eager header queue entries * N */
 290         void *subctxt_rcvhdr_base;
 291         /* The version of the library which opened this ctxt */
 292         u32 userversion;
 293         /* Bitmask of active slaves */
 294         u32 active_slaves;
 295         /* Type of packets or conditions we want to poll for */
 296         u16 poll_type;
 297         /* receive packet sequence counter */
 298         u8 seq_cnt;
 299         u8 redirect_seq_cnt;
 300         /* ctxt rcvhdrq head offset */
 301         u32 head;
 302         u32 pkt_count;
 303         /* QPs waiting for context processing */
 304         struct list_head qp_wait_list;
 305         /* interrupt handling */
 306         u64 imask;      /* clear interrupt mask */
 307         int ireg;       /* clear interrupt register */
 308         unsigned numa_id; /* numa node of this context */
 309         /* verbs stats per CTX */
 310         struct hfi1_opcode_stats_perctx *opstats;
 311         /*
 312          * This is the kernel thread that will keep making
 313          * progress on the user sdma requests behind the scenes.
 314          * There is one per context (shared contexts use the master's).
 315          */
 316         struct task_struct *progress;
 317         struct list_head sdma_queues;
 318         /* protect sdma queues */
 319         spinlock_t sdma_qlock;
 320
 321         /* Is ASPM interrupt supported for this context */
 322         bool aspm_intr_supported;
 323         /* ASPM state (enabled/disabled) for this context */
 324         bool aspm_enabled;
 325         /* Timer for re-enabling ASPM if interrupt activity quietens down */
 326         struct timer_list aspm_timer;
 327         /* Lock to serialize between intr, timer intr and user threads */
 328         spinlock_t aspm_lock;
 329         /* Is ASPM processing enabled for this context (in intr context) */
 330         bool aspm_intr_enable;
 331         /* Last interrupt timestamp */
 332         ktime_t aspm_ts_last_intr;
 333         /* Last timestamp at which we scheduled a timer for this context */
 334         ktime_t aspm_ts_timer_sched;
 335
 336         /*
 337          * The interrupt handler for a particular receive context can vary
 338          * throughout it's lifetime. This is not a lock protected data member so
 339          * it must be updated atomically and the prev and new value must always
 340          * be valid. Worst case is we process an extra interrupt and up to 64
 341          * packets with the wrong interrupt handler.
 342          */
 343         int (*do_interrupt)(struct hfi1_ctxtdata *rcd, int threaded);
 344
 345         /* Indicates that this is vnic context */
 346         bool is_vnic;
 347
 348         /* vnic queue index this context is mapped to */
 349         u8 vnic_q_idx;
 350 };
 351
 352 /*
 353  * Represents a single packet at a high level. Put commonly computed things in
 354  * here so we do not have to keep doing them over and over. The rule of thumb is
 355  * if something is used one time to derive some value, store that something in
 356  * here. If it is used multiple times, then store the result of that derivation
 357  * in here.
 358  */
 359 struct hfi1_packet {
 360         void *ebuf;
 361         void *hdr;
 362         struct hfi1_ctxtdata *rcd;
 363         __le32 *rhf_addr;
 364         struct rvt_qp *qp;
 365         struct ib_other_headers *ohdr;
 366         u64 rhf;
 367         u32 maxcnt;
 368         u32 rhqoff;
 369         u16 tlen;
 370         s16 etail;
 371         u8 hlen;
 372         u8 numpkt;
 373         u8 rsize;
 374         u8 updegr;
 375         u8 rcv_flags;
 376         u8 etype;
 377 };
 378
 379 struct rvt_sge_state;
 380
 381 /*
 382  * Get/Set IB link-level config parameters for f_get/set_ib_cfg()
 383  * Mostly for MADs that set or query link parameters, also ipath
 384  * config interfaces
 385  */
 386 #define HFI1_IB_CFG_LIDLMC 0 /* LID (LS16b) and Mask (MS16b) */
 387 #define HFI1_IB_CFG_LWID_DG_ENB 1 /* allowed Link-width downgrade */
 388 #define HFI1_IB_CFG_LWID_ENB 2 /* allowed Link-width */
 389 #define HFI1_IB_CFG_LWID 3 /* currently active Link-width */
 390 #define HFI1_IB_CFG_SPD_ENB 4 /* allowed Link speeds */
 391 #define HFI1_IB_CFG_SPD 5 /* current Link spd */
 392 #define HFI1_IB_CFG_RXPOL_ENB 6 /* Auto-RX-polarity enable */
 393 #define HFI1_IB_CFG_LREV_ENB 7 /* Auto-Lane-reversal enable */
 394 #define HFI1_IB_CFG_LINKLATENCY 8 /* Link Latency (IB1.2 only) */
 395 #define HFI1_IB_CFG_HRTBT 9 /* IB heartbeat off/enable/auto; DDR/QDR only */
 396 #define HFI1_IB_CFG_OP_VLS 10 /* operational VLs */
 397 #define HFI1_IB_CFG_VL_HIGH_CAP 11 /* num of VL high priority weights */
 398 #define HFI1_IB_CFG_VL_LOW_CAP 12 /* num of VL low priority weights */
 399 #define HFI1_IB_CFG_OVERRUN_THRESH 13 /* IB overrun threshold */
 400 #define HFI1_IB_CFG_PHYERR_THRESH 14 /* IB PHY error threshold */
 401 #define HFI1_IB_CFG_LINKDEFAULT 15 /* IB link default (sleep/poll) */
 402 #define HFI1_IB_CFG_PKEYS 16 /* update partition keys */
 403 #define HFI1_IB_CFG_MTU 17 /* update MTU in IBC */
 404 #define HFI1_IB_CFG_VL_HIGH_LIMIT 19
 405 #define HFI1_IB_CFG_PMA_TICKS 20 /* PMA sample tick resolution */
 406 #define HFI1_IB_CFG_PORT 21 /* switch port we are connected to */
 407
 408 /*
 409  * HFI or Host Link States
 410  *
 411  * These describe the states the driver thinks the logical and physical
 412  * states are in.  Used as an argument to set_link_state().  Implemented
 413  * as bits for easy multi-state checking.  The actual state can only be
 414  * one.
 415  */
 416 #define __HLS_UP_INIT_BP        0
 417 #define __HLS_UP_ARMED_BP       1
 418 #define __HLS_UP_ACTIVE_BP      2
 419 #define __HLS_DN_DOWNDEF_BP     3       /* link down default */
 420 #define __HLS_DN_POLL_BP        4
 421 #define __HLS_DN_DISABLE_BP     5
 422 #define __HLS_DN_OFFLINE_BP     6
 423 #define __HLS_VERIFY_CAP_BP     7
 424 #define __HLS_GOING_UP_BP       8
 425 #define __HLS_GOING_OFFLINE_BP  9
 426 #define __HLS_LINK_COOLDOWN_BP 10
 427
 428 #define HLS_UP_INIT       BIT(__HLS_UP_INIT_BP)
 429 #define HLS_UP_ARMED      BIT(__HLS_UP_ARMED_BP)
 430 #define HLS_UP_ACTIVE     BIT(__HLS_UP_ACTIVE_BP)
 431 #define HLS_DN_DOWNDEF    BIT(__HLS_DN_DOWNDEF_BP) /* link down default */
 432 #define HLS_DN_POLL       BIT(__HLS_DN_POLL_BP)
 433 #define HLS_DN_DISABLE    BIT(__HLS_DN_DISABLE_BP)
 434 #define HLS_DN_OFFLINE    BIT(__HLS_DN_OFFLINE_BP)
 435 #define HLS_VERIFY_CAP    BIT(__HLS_VERIFY_CAP_BP)
 436 #define HLS_GOING_UP      BIT(__HLS_GOING_UP_BP)
 437 #define HLS_GOING_OFFLINE BIT(__HLS_GOING_OFFLINE_BP)
 438 #define HLS_LINK_COOLDOWN BIT(__HLS_LINK_COOLDOWN_BP)
 439
 440 #define HLS_UP (HLS_UP_INIT | HLS_UP_ARMED | HLS_UP_ACTIVE)
 441 #define HLS_DOWN ~(HLS_UP)
 442
 443 /* use this MTU size if none other is given */
 444 #define HFI1_DEFAULT_ACTIVE_MTU 10240
 445 /* use this MTU size as the default maximum */
 446 #define HFI1_DEFAULT_MAX_MTU 10240
 447 /* default partition key */
 448 #define DEFAULT_PKEY 0xffff
 449
 450 /*
 451  * Possible fabric manager config parameters for fm_{get,set}_table()
 452  */
 453 #define FM_TBL_VL_HIGH_ARB              1 /* Get/set VL high prio weights */
 454 #define FM_TBL_VL_LOW_ARB               2 /* Get/set VL low prio weights */
 455 #define FM_TBL_BUFFER_CONTROL           3 /* Get/set Buffer Control */
 456 #define FM_TBL_SC2VLNT                  4 /* Get/set SC->VLnt */
 457 #define FM_TBL_VL_PREEMPT_ELEMS         5 /* Get (no set) VL preempt elems */
 458 #define FM_TBL_VL_PREEMPT_MATRIX        6 /* Get (no set) VL preempt matrix */
 459
 460 /*
 461  * Possible "operations" for f_rcvctrl(ppd, op, ctxt)
 462  * these are bits so they can be combined, e.g.
 463  * HFI1_RCVCTRL_INTRAVAIL_ENB | HFI1_RCVCTRL_CTXT_ENB
 464  */
 465 #define HFI1_RCVCTRL_TAILUPD_ENB 0x01
 466 #define HFI1_RCVCTRL_TAILUPD_DIS 0x02
 467 #define HFI1_RCVCTRL_CTXT_ENB 0x04
 468 #define HFI1_RCVCTRL_CTXT_DIS 0x08
 469 #define HFI1_RCVCTRL_INTRAVAIL_ENB 0x10
 470 #define HFI1_RCVCTRL_INTRAVAIL_DIS 0x20
 471 #define HFI1_RCVCTRL_PKEY_ENB 0x40  /* Note, default is enabled */
 472 #define HFI1_RCVCTRL_PKEY_DIS 0x80
 473 #define HFI1_RCVCTRL_TIDFLOW_ENB 0x0400
 474 #define HFI1_RCVCTRL_TIDFLOW_DIS 0x0800
 475 #define HFI1_RCVCTRL_ONE_PKT_EGR_ENB 0x1000
 476 #define HFI1_RCVCTRL_ONE_PKT_EGR_DIS 0x2000
 477 #define HFI1_RCVCTRL_NO_RHQ_DROP_ENB 0x4000
 478 #define HFI1_RCVCTRL_NO_RHQ_DROP_DIS 0x8000
 479 #define HFI1_RCVCTRL_NO_EGR_DROP_ENB 0x10000
 480 #define HFI1_RCVCTRL_NO_EGR_DROP_DIS 0x20000
 481
 482 /* partition enforcement flags */
 483 #define HFI1_PART_ENFORCE_IN    0x1
 484 #define HFI1_PART_ENFORCE_OUT   0x2
 485
 486 /* how often we check for synthetic counter wrap around */
 487 #define SYNTH_CNT_TIME 3
 488
 489 /* Counter flags */
 490 #define CNTR_NORMAL             0x0 /* Normal counters, just read register */
 491 #define CNTR_SYNTH              0x1 /* Synthetic counters, saturate at all 1s */
 492 #define CNTR_DISABLED           0x2 /* Disable this counter */
 493 #define CNTR_32BIT              0x4 /* Simulate 64 bits for this counter */
 494 #define CNTR_VL                 0x8 /* Per VL counter */
 495 #define CNTR_SDMA              0x10
 496 #define CNTR_INVALID_VL         -1  /* Specifies invalid VL */
 497 #define CNTR_MODE_W             0x0
 498 #define CNTR_MODE_R             0x1
 499
 500 /* VLs Supported/Operational */
 501 #define HFI1_MIN_VLS_SUPPORTED 1
 502 #define HFI1_MAX_VLS_SUPPORTED 8
 503
 504 #define HFI1_GUIDS_PER_PORT  5
 505 #define HFI1_PORT_GUID_INDEX 0
 506
 507 static inline void incr_cntr64(u64 *cntr)
 508 {
 509         if (*cntr < (u64)-1LL)
 510                 (*cntr)++;
 511 }
 512
 513 static inline void incr_cntr32(u32 *cntr)
 514 {
 515         if (*cntr < (u32)-1LL)
 516                 (*cntr)++;
 517 }
 518
 519 #define MAX_NAME_SIZE 64
 520 struct hfi1_msix_entry {
 521         enum irq_type type;
 522         struct msix_entry msix;
 523         void *arg;
 524         char name[MAX_NAME_SIZE];
 525         cpumask_t mask;
 526         struct irq_affinity_notify notify;
 527 };
 528
 529 /* per-SL CCA information */
 530 struct cca_timer {
 531         struct hrtimer hrtimer;
 532         struct hfi1_pportdata *ppd; /* read-only */
 533         int sl; /* read-only */
 534         u16 ccti; /* read/write - current value of CCTI */
 535 };
 536
 537 struct link_down_reason {
 538         /*
 539          * SMA-facing value.  Should be set from .latest when
 540          * HLS_UP_* -> HLS_DN_* transition actually occurs.
 541          */
 542         u8 sma;
 543         u8 latest;
 544 };
 545
 546 enum {
 547         LO_PRIO_TABLE,
 548         HI_PRIO_TABLE,
 549         MAX_PRIO_TABLE
 550 };
 551
 552 struct vl_arb_cache {
 553         /* protect vl arb cache */
 554         spinlock_t lock;
 555         struct ib_vl_weight_elem table[VL_ARB_TABLE_SIZE];
 556 };
 557
 558 /*
 559  * The structure below encapsulates data relevant to a physical IB Port.
 560  * Current chips support only one such port, but the separation
 561  * clarifies things a bit. Note that to conform to IB conventions,
 562  * port-numbers are one-based. The first or only port is port1.
 563  */
 564 struct hfi1_pportdata {
 565         struct hfi1_ibport ibport_data;
 566
 567         struct hfi1_devdata *dd;
 568         struct kobject pport_cc_kobj;
 569         struct kobject sc2vl_kobj;
 570         struct kobject sl2sc_kobj;
 571         struct kobject vl2mtu_kobj;
 572
 573         /* PHY support */
 574         struct qsfp_data qsfp_info;
 575         /* Values for SI tuning of SerDes */
 576         u32 port_type;
 577         u32 tx_preset_eq;
 578         u32 tx_preset_noeq;
 579         u32 rx_preset;
 580         u8  local_atten;
 581         u8  remote_atten;
 582         u8  default_atten;
 583         u8  max_power_class;
 584
 585         /* GUIDs for this interface, in host order, guids[0] is a port guid */
 586         u64 guids[HFI1_GUIDS_PER_PORT];
 587
 588         /* GUID for peer interface, in host order */
 589         u64 neighbor_guid;
 590
 591         /* up or down physical link state */
 592         u32 linkup;
 593
 594         /*
 595          * this address is mapped read-only into user processes so they can
 596          * get status cheaply, whenever they want.  One qword of status per port
 597          */
 598         u64 *statusp;
 599
 600         /* SendDMA related entries */
 601
 602         struct workqueue_struct *hfi1_wq;
 603
 604         /* move out of interrupt context */
 605         struct work_struct link_vc_work;
 606         struct work_struct link_up_work;
 607         struct work_struct link_down_work;
 608         struct work_struct sma_message_work;
 609         struct work_struct freeze_work;
 610         struct work_struct link_downgrade_work;
 611         struct work_struct link_bounce_work;
 612         struct delayed_work start_link_work;
 613         /* host link state variables */
 614         struct mutex hls_lock;
 615         u32 host_link_state;
 616
 617         u32 lstate;     /* logical link state */
 618
 619         /* these are the "32 bit" regs */
 620
 621         u32 ibmtu; /* The MTU programmed for this unit */
 622         /*
 623          * Current max size IB packet (in bytes) including IB headers, that
 624          * we can send. Changes when ibmtu changes.
 625          */
 626         u32 ibmaxlen;
 627         u32 current_egress_rate; /* units [10^6 bits/sec] */
 628         /* LID programmed for this instance */
 629         u16 lid;
 630         /* list of pkeys programmed; 0 if not set */
 631         u16 pkeys[MAX_PKEY_VALUES];
 632         u16 link_width_supported;
 633         u16 link_width_downgrade_supported;
 634         u16 link_speed_supported;
 635         u16 link_width_enabled;
 636         u16 link_width_downgrade_enabled;
 637         u16 link_speed_enabled;
 638         u16 link_width_active;
 639         u16 link_width_downgrade_tx_active;
 640         u16 link_width_downgrade_rx_active;
 641         u16 link_speed_active;
 642         u8 vls_supported;
 643         u8 vls_operational;
 644         u8 actual_vls_operational;
 645         /* LID mask control */
 646         u8 lmc;
 647         /* Rx Polarity inversion (compensate for ~tx on partner) */
 648         u8 rx_pol_inv;
 649
 650         u8 hw_pidx;     /* physical port index */
 651         u8 port;        /* IB port number and index into dd->pports - 1 */
 652         /* type of neighbor node */
 653         u8 neighbor_type;
 654         u8 neighbor_normal;
 655         u8 neighbor_fm_security; /* 1 if firmware checking is disabled */
 656         u8 neighbor_port_number;
 657         u8 is_sm_config_started;
 658         u8 offline_disabled_reason;
 659         u8 is_active_optimize_enabled;
 660         u8 driver_link_ready;   /* driver ready for active link */
 661         u8 link_enabled;        /* link enabled? */
 662         u8 linkinit_reason;
 663         u8 local_tx_rate;       /* rate given to 8051 firmware */
 664         u8 last_pstate;         /* info only */
 665         u8 qsfp_retry_count;
 666
 667         /* placeholders for IB MAD packet settings */
 668         u8 overrun_threshold;
 669         u8 phy_error_threshold;
 670
 671         /* Used to override LED behavior for things like maintenance beaconing*/
 672         /*
 673          * Alternates per phase of blink
 674          * [0] holds LED off duration, [1] holds LED on duration
 675          */
 676         unsigned long led_override_vals[2];
 677         u8 led_override_phase; /* LSB picks from vals[] */
 678         atomic_t led_override_timer_active;
 679         /* Used to flash LEDs in override mode */
 680         struct timer_list led_override_timer;
 681
 682         u32 sm_trap_qp;
 683         u32 sa_qp;
 684
 685         /*
 686          * cca_timer_lock protects access to the per-SL cca_timer
 687          * structures (specifically the ccti member).
 688          */
 689         spinlock_t cca_timer_lock ____cacheline_aligned_in_smp;
 690         struct cca_timer cca_timer[OPA_MAX_SLS];
 691
 692         /* List of congestion control table entries */
 693         struct ib_cc_table_entry_shadow ccti_entries[CC_TABLE_SHADOW_MAX];
 694
 695         /* congestion entries, each entry corresponding to a SL */
 696         struct opa_congestion_setting_entry_shadow
 697                 congestion_entries[OPA_MAX_SLS];
 698
 699         /*
 700          * cc_state_lock protects (write) access to the per-port
 701          * struct cc_state.
 702          */
 703         spinlock_t cc_state_lock ____cacheline_aligned_in_smp;
 704
 705         struct cc_state __rcu *cc_state;
 706
 707         /* Total number of congestion control table entries */
 708         u16 total_cct_entry;
 709
 710         /* Bit map identifying service level */
 711         u32 cc_sl_control_map;
 712
 713         /* CA's max number of 64 entry units in the congestion control table */
 714         u8 cc_max_table_entries;
 715
 716         /*
 717          * begin congestion log related entries
 718          * cc_log_lock protects all congestion log related data
 719          */
 720         spinlock_t cc_log_lock ____cacheline_aligned_in_smp;
 721         u8 threshold_cong_event_map[OPA_MAX_SLS / 8];
 722         u16 threshold_event_counter;
 723         struct opa_hfi1_cong_log_event_internal cc_events[OPA_CONG_LOG_ELEMS];
 724         int cc_log_idx; /* index for logging events */
 725         int cc_mad_idx; /* index for reporting events */
 726         /* end congestion log related entries */
 727
 728         struct vl_arb_cache vl_arb_cache[MAX_PRIO_TABLE];
 729
 730         /* port relative counter buffer */
 731         u64 *cntrs;
 732         /* port relative synthetic counter buffer */
 733         u64 *scntrs;
 734         /* port_xmit_discards are synthesized from different egress errors */
 735         u64 port_xmit_discards;
 736         u64 port_xmit_discards_vl[C_VL_COUNT];
 737         u64 port_xmit_constraint_errors;
 738         u64 port_rcv_constraint_errors;
 739         /* count of 'link_err' interrupts from DC */
 740         u64 link_downed;
 741         /* number of times link retrained successfully */
 742         u64 link_up;
 743         /* number of times a link unknown frame was reported */
 744         u64 unknown_frame_count;
 745         /* port_ltp_crc_mode is returned in 'portinfo' MADs */
 746         u16 port_ltp_crc_mode;
 747         /* port_crc_mode_enabled is the crc we support */
 748         u8 port_crc_mode_enabled;
 749         /* mgmt_allowed is also returned in 'portinfo' MADs */
 750         u8 mgmt_allowed;
 751         u8 part_enforce; /* partition enforcement flags */
 752         struct link_down_reason local_link_down_reason;
 753         struct link_down_reason neigh_link_down_reason;
 754         /* Value to be sent to link peer on LinkDown .*/
 755         u8 remote_link_down_reason;
 756         /* Error events that will cause a port bounce. */
 757         u32 port_error_action;
 758         struct work_struct linkstate_active_work;
 759         /* Does this port need to prescan for FECNs */
 760         bool cc_prescan;
 761 };
 762
 763 typedef int (*rhf_rcv_function_ptr)(struct hfi1_packet *packet);
 764
 765 typedef void (*opcode_handler)(struct hfi1_packet *packet);
 766
 767 /* return values for the RHF receive functions */
 768 #define RHF_RCV_CONTINUE  0     /* keep going */
 769 #define RHF_RCV_DONE      1     /* stop, this packet processed */
 770 #define RHF_RCV_REPROCESS 2     /* stop. retain this packet */
 771
 772 struct rcv_array_data {
 773         u8 group_size;
 774         u16 ngroups;
 775         u16 nctxt_extra;
 776 };
 777
 778 struct per_vl_data {
 779         u16 mtu;
 780         struct send_context *sc;
 781 };
 782
 783 /* 16 to directly index */
 784 #define PER_VL_SEND_CONTEXTS 16
 785
 786 struct err_info_rcvport {
 787         u8 status_and_code;
 788         u64 packet_flit1;
 789         u64 packet_flit2;
 790 };
 791
 792 struct err_info_constraint {
 793         u8 status;
 794         u16 pkey;
 795         u32 slid;
 796 };
 797
 798 struct hfi1_temp {
 799         unsigned int curr;       /* current temperature */
 800         unsigned int lo_lim;     /* low temperature limit */
 801         unsigned int hi_lim;     /* high temperature limit */
 802         unsigned int crit_lim;   /* critical temperature limit */
 803         u8 triggers;      /* temperature triggers */
 804 };
 805
 806 struct hfi1_i2c_bus {
 807         struct hfi1_devdata *controlling_dd; /* current controlling device */
 808         struct i2c_adapter adapter;     /* bus details */
 809         struct i2c_algo_bit_data algo;  /* bus algorithm details */
 810         int num;                        /* bus number, 0 or 1 */
 811 };
 812
 813 /* common data between shared ASIC HFIs */
 814 struct hfi1_asic_data {
 815         struct hfi1_devdata *dds[2];    /* back pointers */
 816         struct mutex asic_resource_mutex;
 817         struct hfi1_i2c_bus *i2c_bus0;
 818         struct hfi1_i2c_bus *i2c_bus1;
 819 };
 820
 821 /* sizes for both the QP and RSM map tables */
 822 #define NUM_MAP_ENTRIES  256
 823 #define NUM_MAP_REGS      32
 824
 825 /*
 826  * Number of VNIC contexts used. Ensure it is less than or equal to
 827  * max queues supported by VNIC (HFI1_VNIC_MAX_QUEUE).
 828  */
 829 #define HFI1_NUM_VNIC_CTXT   8
 830
 831 /* Number of VNIC RSM entries */
 832 #define NUM_VNIC_MAP_ENTRIES 8
 833
 834 /* Virtual NIC information */
 835 struct hfi1_vnic_data {
 836         struct hfi1_ctxtdata *ctxt[HFI1_NUM_VNIC_CTXT];
 837         struct kmem_cache *txreq_cache;
 838         u8 num_vports;
 839         struct idr vesw_idr;
 840         u8 rmt_start;
 841         u8 num_ctxt;
 842         u32 msix_idx;
 843 };
 844
 845 struct hfi1_vnic_vport_info;
 846
 847 /* device data struct now contains only "general per-device" info.
 848  * fields related to a physical IB port are in a hfi1_pportdata struct.
 849  */
 850 struct sdma_engine;
 851 struct sdma_vl_map;
 852
 853 #define BOARD_VERS_MAX 96 /* how long the version string can be */
 854 #define SERIAL_MAX 16 /* length of the serial number */
 855
 856 typedef int (*send_routine)(struct rvt_qp *, struct hfi1_pkt_state *, u64);
 857 struct hfi1_devdata {
 858         struct hfi1_ibdev verbs_dev;     /* must be first */
 859         struct list_head list;
 860         /* pointers to related structs for this device */
 861         /* pci access data structure */
 862         struct pci_dev *pcidev;
 863         struct cdev user_cdev;
 864         struct cdev diag_cdev;
 865         struct cdev ui_cdev;
 866         struct device *user_device;
 867         struct device *diag_device;
 868         struct device *ui_device;
 869
 870         /* mem-mapped pointer to base of chip regs */
 871         u8 __iomem *kregbase;
 872         /* end of mem-mapped chip space excluding sendbuf and user regs */
 873         u8 __iomem *kregend;
 874         /* physical address of chip for io_remap, etc. */
 875         resource_size_t physaddr;
 876         /* Per VL data. Enough for all VLs but not all elements are set/used. */
 877         struct per_vl_data vld[PER_VL_SEND_CONTEXTS];
 878         /* send context data */
 879         struct send_context_info *send_contexts;
 880         /* map hardware send contexts to software index */
 881         u8 *hw_to_sw;
 882         /* spinlock for allocating and releasing send context resources */
 883         spinlock_t sc_lock;
 884         /* lock for pio_map */
 885         spinlock_t pio_map_lock;
 886         /* Send Context initialization lock. */
 887         spinlock_t sc_init_lock;
 888         /* lock for sdma_map */
 889         spinlock_t                          sde_map_lock;
 890         /* array of kernel send contexts */
 891         struct send_context **kernel_send_context;
 892         /* array of vl maps */
 893         struct pio_vl_map __rcu *pio_map;
 894         /* default flags to last descriptor */
 895         u64 default_desc1;
 896
 897         /* fields common to all SDMA engines */
 898
 899         volatile __le64                    *sdma_heads_dma; /* DMA'ed by chip */
 900         dma_addr_t                          sdma_heads_phys;
 901         void                               *sdma_pad_dma; /* DMA'ed by chip */
 902         dma_addr_t                          sdma_pad_phys;
 903         /* for deallocation */
 904         size_t                              sdma_heads_size;
 905         /* number from the chip */
 906         u32                                 chip_sdma_engines;
 907         /* num used */
 908         u32                                 num_sdma;
 909         /* array of engines sized by num_sdma */
 910         struct sdma_engine                 *per_sdma;
 911         /* array of vl maps */
 912         struct sdma_vl_map __rcu           *sdma_map;
 913         /* SPC freeze waitqueue and variable */
 914         wait_queue_head_t                 sdma_unfreeze_wq;
 915         atomic_t                          sdma_unfreeze_count;
 916
 917         u32 lcb_access_count;           /* count of LCB users */
 918
 919         /* common data between shared ASIC HFIs in this OS */
 920         struct hfi1_asic_data *asic_data;
 921
 922         /* mem-mapped pointer to base of PIO buffers */
 923         void __iomem *piobase;
 924         /*
 925          * write-combining mem-mapped pointer to base of RcvArray
 926          * memory.
 927          */
 928         void __iomem *rcvarray_wc;
 929         /*
 930          * credit return base - a per-NUMA range of DMA address that
 931          * the chip will use to update the per-context free counter
 932          */
 933         struct credit_return_base *cr_base;
 934
 935         /* send context numbers and sizes for each type */
 936         struct sc_config_sizes sc_sizes[SC_MAX];
 937
 938         char *boardname; /* human readable board info */
 939
 940         /* reset value */
 941         u64 z_int_counter;
 942         u64 z_rcv_limit;
 943         u64 z_send_schedule;
 944
 945         u64 __percpu *send_schedule;
 946         /* number of receive contexts in use by the driver */
 947         u32 num_rcv_contexts;
 948         /* number of pio send contexts in use by the driver */
 949         u32 num_send_contexts;
 950         /*
 951          * number of ctxts available for PSM open
 952          */
 953         u32 freectxts;
 954         /* total number of available user/PSM contexts */
 955         u32 num_user_contexts;
 956         /* base receive interrupt timeout, in CSR units */
 957         u32 rcv_intr_timeout_csr;
 958
 959         u32 freezelen; /* max length of freezemsg */
 960         u64 __iomem *egrtidbase;
 961         spinlock_t sendctrl_lock; /* protect changes to SendCtrl */
 962         spinlock_t rcvctrl_lock; /* protect changes to RcvCtrl */
 963         /* around rcd and (user ctxts) ctxt_cnt use (intr vs free) */
 964         spinlock_t uctxt_lock; /* rcd and user context changes */
 965         struct mutex dc8051_lock; /* exclusive access to 8051 */
 966         struct workqueue_struct *update_cntr_wq;
 967         struct work_struct update_cntr_work;
 968         /* exclusive access to 8051 memory */
 969         spinlock_t dc8051_memlock;
 970         int dc8051_timed_out;   /* remember if the 8051 timed out */
 971         /*
 972          * A page that will hold event notification bitmaps for all
 973          * contexts. This page will be mapped into all processes.
 974          */
 975         unsigned long *events;
 976         /*
 977          * per unit status, see also portdata statusp
 978          * mapped read-only into user processes so they can get unit and
 979          * IB link status cheaply
 980          */
 981         struct hfi1_status *status;
 982
 983         /* revision register shadow */
 984         u64 revision;
 985         /* Base GUID for device (network order) */
 986         u64 base_guid;
 987
 988         /* these are the "32 bit" regs */
 989
 990         /* value we put in kr_rcvhdrsize */
 991         u32 rcvhdrsize;
 992         /* number of receive contexts the chip supports */
 993         u32 chip_rcv_contexts;
 994         /* number of receive array entries */
 995         u32 chip_rcv_array_count;
 996         /* number of PIO send contexts the chip supports */
 997         u32 chip_send_contexts;
 998         /* number of bytes in the PIO memory buffer */
 999         u32 chip_pio_mem_size;
1000         /* number of bytes in the SDMA memory buffer */
1001         u32 chip_sdma_mem_size;
1002
1003         /* size of each rcvegrbuffer */
1004         u32 rcvegrbufsize;
1005         /* log2 of above */
1006         u16 rcvegrbufsize_shift;
1007         /* both sides of the PCIe link are gen3 capable */
1008         u8 link_gen3_capable;
1009         /* default link down value (poll/sleep) */
1010         u8 link_default;
1011         /* localbus width (1, 2,4,8,16,32) from config space  */
1012         u32 lbus_width;
1013         /* localbus speed in MHz */
1014         u32 lbus_speed;
1015         int unit; /* unit # of this chip */
1016         int node; /* home node of this chip */
1017
1018         /* save these PCI fields to restore after a reset */
1019         u32 pcibar0;
1020         u32 pcibar1;
1021         u32 pci_rom;
1022         u16 pci_command;
1023         u16 pcie_devctl;
1024         u16 pcie_lnkctl;
1025         u16 pcie_devctl2;
1026         u32 pci_msix0;
1027         u32 pci_lnkctl3;
1028         u32 pci_tph2;
1029
1030         /*
1031          * ASCII serial number, from flash, large enough for original
1032          * all digit strings, and longer serial number format
1033          */
1034         u8 serial[SERIAL_MAX];
1035         /* human readable board version */
1036         u8 boardversion[BOARD_VERS_MAX];
1037         u8 lbus_info[32]; /* human readable localbus info */
1038         /* chip major rev, from CceRevision */
1039         u8 majrev;
1040         /* chip minor rev, from CceRevision */
1041         u8 minrev;
1042         /* hardware ID */
1043         u8 hfi1_id;
1044         /* implementation code */
1045         u8 icode;
1046         /* vAU of this device */
1047         u8 vau;
1048         /* vCU of this device */
1049         u8 vcu;
1050         /* link credits of this device */
1051         u16 link_credits;
1052         /* initial vl15 credits to use */
1053         u16 vl15_init;
1054
1055         /* Misc small ints */
1056         u8 n_krcv_queues;
1057         u8 qos_shift;
1058
1059         u16 irev;       /* implementation revision */
1060         u32 dc8051_ver; /* 8051 firmware version */
1061
1062         spinlock_t hfi1_diag_trans_lock; /* protect diag observer ops */
1063         struct platform_config platform_config;
1064         struct platform_config_cache pcfg_cache;
1065
1066         struct diag_client *diag_client;
1067
1068         /* MSI-X information */
1069         struct hfi1_msix_entry *msix_entries;
1070         u32 num_msix_entries;
1071         u32 first_dyn_msix_idx;
1072
1073         /* INTx information */
1074         u32 requested_intx_irq;         /* did we request one? */
1075         char intx_name[MAX_NAME_SIZE];  /* INTx name */
1076
1077         /* general interrupt: mask of handled interrupts */
1078         u64 gi_mask[CCE_NUM_INT_CSRS];
1079
1080         struct rcv_array_data rcv_entries;
1081
1082         /* cycle length of PS* counters in HW (in picoseconds) */
1083         u16 psxmitwait_check_rate;
1084
1085         /*
1086          * 64 bit synthetic counters
1087          */
1088         struct timer_list synth_stats_timer;
1089
1090         /*
1091          * device counters
1092          */
1093         char *cntrnames;
1094         size_t cntrnameslen;
1095         size_t ndevcntrs;
1096         u64 *cntrs;
1097         u64 *scntrs;
1098
1099         /*
1100          * remembered values for synthetic counters
1101          */
1102         u64 last_tx;
1103         u64 last_rx;
1104
1105         /*
1106          * per-port counters
1107          */
1108         size_t nportcntrs;
1109         char *portcntrnames;
1110         size_t portcntrnameslen;
1111
1112         struct err_info_rcvport err_info_rcvport;
1113         struct err_info_constraint err_info_rcv_constraint;
1114         struct err_info_constraint err_info_xmit_constraint;
1115
1116         atomic_t drop_packet;
1117         u8 do_drop;
1118         u8 err_info_uncorrectable;
1119         u8 err_info_fmconfig;
1120
1121         /*
1122          * Software counters for the status bits defined by the
1123          * associated error status registers
1124          */
1125         u64 cce_err_status_cnt[NUM_CCE_ERR_STATUS_COUNTERS];
1126         u64 rcv_err_status_cnt[NUM_RCV_ERR_STATUS_COUNTERS];
1127         u64 misc_err_status_cnt[NUM_MISC_ERR_STATUS_COUNTERS];
1128         u64 send_pio_err_status_cnt[NUM_SEND_PIO_ERR_STATUS_COUNTERS];
1129         u64 send_dma_err_status_cnt[NUM_SEND_DMA_ERR_STATUS_COUNTERS];
1130         u64 send_egress_err_status_cnt[NUM_SEND_EGRESS_ERR_STATUS_COUNTERS];
1131         u64 send_err_status_cnt[NUM_SEND_ERR_STATUS_COUNTERS];
1132
1133         /* Software counter that spans all contexts */
1134         u64 sw_ctxt_err_status_cnt[NUM_SEND_CTXT_ERR_STATUS_COUNTERS];
1135         /* Software counter that spans all DMA engines */
1136         u64 sw_send_dma_eng_err_status_cnt[
1137                 NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS];
1138         /* Software counter that aggregates all cce_err_status errors */
1139         u64 sw_cce_err_status_aggregate;
1140         /* Software counter that aggregates all bypass packet rcv errors */
1141         u64 sw_rcv_bypass_packet_errors;
1142         /* receive interrupt function */
1143         rhf_rcv_function_ptr normal_rhf_rcv_functions[8];
1144
1145         /* Save the enabled LCB error bits */
1146         u64 lcb_err_en;
1147
1148         /*
1149          * Capability to have different send engines simply by changing a
1150          * pointer value.
1151          */
1152         send_routine process_pio_send ____cacheline_aligned_in_smp;
1153         send_routine process_dma_send;
1154         void (*pio_inline_send)(struct hfi1_devdata *dd, struct pio_buf *pbuf,
1155                                 u64 pbc, const void *from, size_t count);
1156         int (*process_vnic_dma_send)(struct hfi1_devdata *dd, u8 q_idx,
1157                                      struct hfi1_vnic_vport_info *vinfo,
1158                                      struct sk_buff *skb, u64 pbc, u8 plen);
1159         /* hfi1_pportdata, points to array of (physical) port-specific
1160          * data structs, indexed by pidx (0..n-1)
1161          */
1162         struct hfi1_pportdata *pport;
1163         /* receive context data */
1164         struct hfi1_ctxtdata **rcd;
1165         u64 __percpu *int_counter;
1166         /* device (not port) flags, basically device capabilities */
1167         u16 flags;
1168         /* Number of physical ports available */
1169         u8 num_pports;
1170         /* Lowest context number which can be used by user processes or VNIC */
1171         u8 first_dyn_alloc_ctxt;
1172         /* adding a new field here would make it part of this cacheline */
1173
1174         /* seqlock for sc2vl */
1175         seqlock_t sc2vl_lock ____cacheline_aligned_in_smp;
1176         u64 sc2vl[4];
1177         /* receive interrupt functions */
1178         rhf_rcv_function_ptr *rhf_rcv_function_map;
1179         u64 __percpu *rcv_limit;
1180         u16 rhf_offset; /* offset of RHF within receive header entry */
1181         /* adding a new field here would make it part of this cacheline */
1182
1183         /* OUI comes from the HW. Used everywhere as 3 separate bytes. */
1184         u8 oui1;
1185         u8 oui2;
1186         u8 oui3;
1187         u8 dc_shutdown;
1188
1189         /* Timer and counter used to detect RcvBufOvflCnt changes */
1190         struct timer_list rcverr_timer;
1191
1192         wait_queue_head_t event_queue;
1193
1194         /* receive context tail dummy address */
1195         __le64 *rcvhdrtail_dummy_kvaddr;
1196         dma_addr_t rcvhdrtail_dummy_dma;
1197
1198         u32 rcv_ovfl_cnt;
1199         /* Serialize ASPM enable/disable between multiple verbs contexts */
1200         spinlock_t aspm_lock;
1201         /* Number of verbs contexts which have disabled ASPM */
1202         atomic_t aspm_disabled_cnt;
1203         /* Keeps track of user space clients */
1204         atomic_t user_refcount;
1205         /* Used to wait for outstanding user space clients before dev removal */
1206         struct completion user_comp;
1207
1208         bool eprom_available;   /* true if EPROM is available for this device */
1209         bool aspm_supported;    /* Does HW support ASPM */
1210         bool aspm_enabled;      /* ASPM state: enabled/disabled */
1211         struct rhashtable *sdma_rht;
1212
1213         struct kobject kobj;
1214
1215         /* vnic data */
1216         struct hfi1_vnic_data vnic;
1217 };
1218
1219 static inline bool hfi1_vnic_is_rsm_full(struct hfi1_devdata *dd, int spare)
1220 {
1221         return (dd->vnic.rmt_start + spare) > NUM_MAP_ENTRIES;
1222 }
1223
1224 /* 8051 firmware version helper */
1225 #define dc8051_ver(a, b, c) ((a) << 16 | (b) << 8 | (c))
1226 #define dc8051_ver_maj(a) (((a) & 0xff0000) >> 16)
1227 #define dc8051_ver_min(a) (((a) & 0x00ff00) >> 8)
1228 #define dc8051_ver_patch(a) ((a) & 0x0000ff)
1229
1230 /* f_put_tid types */
1231 #define PT_EXPECTED 0
1232 #define PT_EAGER    1
1233 #define PT_INVALID  2
1234
1235 struct tid_rb_node;
1236 struct mmu_rb_node;
1237 struct mmu_rb_handler;
1238
1239 /* Private data for file operations */
1240 struct hfi1_filedata {
1241         struct hfi1_ctxtdata *uctxt;
1242         unsigned subctxt;
1243         struct hfi1_user_sdma_comp_q *cq;
1244         struct hfi1_user_sdma_pkt_q *pq;
1245         /* for cpu affinity; -1 if none */
1246         int rec_cpu_num;
1247         u32 tid_n_pinned;
1248         struct mmu_rb_handler *handler;
1249         struct tid_rb_node **entry_to_rb;
1250         spinlock_t tid_lock; /* protect tid_[limit,used] counters */
1251         u32 tid_limit;
1252         u32 tid_used;
1253         u32 *invalid_tids;
1254         u32 invalid_tid_idx;
1255         /* protect invalid_tids array and invalid_tid_idx */
1256         spinlock_t invalid_lock;
1257         struct mm_struct *mm;
1258 };
1259
1260 extern struct list_head hfi1_dev_list;
1261 extern spinlock_t hfi1_devs_lock;
1262 struct hfi1_devdata *hfi1_lookup(int unit);
1263 extern u32 hfi1_cpulist_count;
1264 extern unsigned long *hfi1_cpulist;
1265
1266 int hfi1_init(struct hfi1_devdata *, int);
1267 int hfi1_count_units(int *npresentp, int *nupp);
1268 int hfi1_count_active_units(void);
1269
1270 int hfi1_diag_add(struct hfi1_devdata *);
1271 void hfi1_diag_remove(struct hfi1_devdata *);
1272 void handle_linkup_change(struct hfi1_devdata *dd, u32 linkup);
1273
1274 void handle_user_interrupt(struct hfi1_ctxtdata *rcd);
1275
1276 int hfi1_create_rcvhdrq(struct hfi1_devdata *, struct hfi1_ctxtdata *);
1277 int hfi1_setup_eagerbufs(struct hfi1_ctxtdata *);
1278 int hfi1_create_ctxts(struct hfi1_devdata *dd);
1279 struct hfi1_ctxtdata *hfi1_create_ctxtdata(struct hfi1_pportdata *, u32, int);
1280 void hfi1_init_pportdata(struct pci_dev *, struct hfi1_pportdata *,
1281                          struct hfi1_devdata *, u8, u8);
1282 void hfi1_free_ctxtdata(struct hfi1_devdata *, struct hfi1_ctxtdata *);
1283
1284 int handle_receive_interrupt(struct hfi1_ctxtdata *, int);
1285 int handle_receive_interrupt_nodma_rtail(struct hfi1_ctxtdata *, int);
1286 int handle_receive_interrupt_dma_rtail(struct hfi1_ctxtdata *, int);
1287 void set_all_slowpath(struct hfi1_devdata *dd);
1288 void hfi1_vnic_synchronize_irq(struct hfi1_devdata *dd);
1289 void hfi1_set_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1290 void hfi1_reset_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1291
1292 extern const struct pci_device_id hfi1_pci_tbl[];
1293
1294 /* receive packet handler dispositions */
1295 #define RCV_PKT_OK      0x0 /* keep going */
1296 #define RCV_PKT_LIMIT   0x1 /* stop, hit limit, start thread */
1297 #define RCV_PKT_DONE    0x2 /* stop, no more packets detected */
1298
1299 /* calculate the current RHF address */
1300 static inline __le32 *get_rhf_addr(struct hfi1_ctxtdata *rcd)
1301 {
1302         return (__le32 *)rcd->rcvhdrq + rcd->head + rcd->dd->rhf_offset;
1303 }
1304
1305 int hfi1_reset_device(int);
1306
1307 /* return the driver's idea of the logical OPA port state */
1308 static inline u32 driver_lstate(struct hfi1_pportdata *ppd)
1309 {
1310         /*
1311          * The driver does some processing from the time the logical
1312          * link state is at INIT to the time the SM can be notified
1313          * as such. Return IB_PORT_DOWN until the software state
1314          * is ready.
1315          */
1316         if (ppd->lstate == IB_PORT_INIT && !(ppd->host_link_state & HLS_UP))
1317                 return IB_PORT_DOWN;
1318         else
1319                 return ppd->lstate;
1320 }
1321
1322 void receive_interrupt_work(struct work_struct *work);
1323
1324 /* extract service channel from header and rhf */
1325 static inline int hfi1_9B_get_sc5(struct ib_header *hdr, u64 rhf)
1326 {
1327         return ib_get_sc(hdr) | ((!!(rhf_dc_info(rhf))) << 4);
1328 }
1329
1330 #define HFI1_JKEY_WIDTH       16
1331 #define HFI1_JKEY_MASK        (BIT(16) - 1)
1332 #define HFI1_ADMIN_JKEY_RANGE 32
1333
1334 /*
1335  * J_KEYs are split and allocated in the following groups:
1336  *   0 - 31    - users with administrator privileges
1337  *  32 - 63    - kernel protocols using KDETH packets
1338  *  64 - 65535 - all other users using KDETH packets
1339  */
1340 static inline u16 generate_jkey(kuid_t uid)
1341 {
1342         u16 jkey = from_kuid(current_user_ns(), uid) & HFI1_JKEY_MASK;
1343
1344         if (capable(CAP_SYS_ADMIN))
1345                 jkey &= HFI1_ADMIN_JKEY_RANGE - 1;
1346         else if (jkey < 64)
1347                 jkey |= BIT(HFI1_JKEY_WIDTH - 1);
1348
1349         return jkey;
1350 }
1351
1352 /*
1353  * active_egress_rate
1354  *
1355  * returns the active egress rate in units of [10^6 bits/sec]
1356  */
1357 static inline u32 active_egress_rate(struct hfi1_pportdata *ppd)
1358 {
1359         u16 link_speed = ppd->link_speed_active;
1360         u16 link_width = ppd->link_width_active;
1361         u32 egress_rate;
1362
1363         if (link_speed == OPA_LINK_SPEED_25G)
1364                 egress_rate = 25000;
1365         else /* assume OPA_LINK_SPEED_12_5G */
1366                 egress_rate = 12500;
1367
1368         switch (link_width) {
1369         case OPA_LINK_WIDTH_4X:
1370                 egress_rate *= 4;
1371                 break;
1372         case OPA_LINK_WIDTH_3X:
1373                 egress_rate *= 3;
1374                 break;
1375         case OPA_LINK_WIDTH_2X:
1376                 egress_rate *= 2;
1377                 break;
1378         default:
1379                 /* assume IB_WIDTH_1X */
1380                 break;
1381         }
1382
1383         return egress_rate;
1384 }
1385
1386 /*
1387  * egress_cycles
1388  *
1389  * Returns the number of 'fabric clock cycles' to egress a packet
1390  * of length 'len' bytes, at 'rate' Mbit/s. Since the fabric clock
1391  * rate is (approximately) 805 MHz, the units of the returned value
1392  * are (1/805 MHz).
1393  */
1394 static inline u32 egress_cycles(u32 len, u32 rate)
1395 {
1396         u32 cycles;
1397
1398         /*
1399          * cycles is:
1400          *
1401          *          (length) [bits] / (rate) [bits/sec]
1402          *  ---------------------------------------------------
1403          *  fabric_clock_period == 1 /(805 * 10^6) [cycles/sec]
1404          */
1405
1406         cycles = len * 8; /* bits */
1407         cycles *= 805;
1408         cycles /= rate;
1409
1410         return cycles;
1411 }
1412
1413 void set_link_ipg(struct hfi1_pportdata *ppd);
1414 void process_becn(struct hfi1_pportdata *ppd, u8 sl,  u16 rlid, u32 lqpn,
1415                   u32 rqpn, u8 svc_type);
1416 void return_cnp(struct hfi1_ibport *ibp, struct rvt_qp *qp, u32 remote_qpn,
1417                 u32 pkey, u32 slid, u32 dlid, u8 sc5,
1418                 const struct ib_grh *old_grh);
1419 #define PKEY_CHECK_INVALID -1
1420 int egress_pkey_check(struct hfi1_pportdata *ppd, __be16 *lrh, __be32 *bth,
1421                       u8 sc5, int8_t s_pkey_index);
1422
1423 #define PACKET_EGRESS_TIMEOUT 350
1424 static inline void pause_for_credit_return(struct hfi1_devdata *dd)
1425 {
1426         /* Pause at least 1us, to ensure chip returns all credits */
1427         u32 usec = cclock_to_ns(dd, PACKET_EGRESS_TIMEOUT) / 1000;
1428
1429         udelay(usec ? usec : 1);
1430 }
1431
1432 /**
1433  * sc_to_vlt() reverse lookup sc to vl
1434  * @dd - devdata
1435  * @sc5 - 5 bit sc
1436  */
1437 static inline u8 sc_to_vlt(struct hfi1_devdata *dd, u8 sc5)
1438 {
1439         unsigned seq;
1440         u8 rval;
1441
1442         if (sc5 >= OPA_MAX_SCS)
1443                 return (u8)(0xff);
1444
1445         do {
1446                 seq = read_seqbegin(&dd->sc2vl_lock);
1447                 rval = *(((u8 *)dd->sc2vl) + sc5);
1448         } while (read_seqretry(&dd->sc2vl_lock, seq));
1449
1450         return rval;
1451 }
1452
1453 #define PKEY_MEMBER_MASK 0x8000
1454 #define PKEY_LOW_15_MASK 0x7fff
1455
1456 /*
1457  * ingress_pkey_matches_entry - return 1 if the pkey matches ent (ent
1458  * being an entry from the ingress partition key table), return 0
1459  * otherwise. Use the matching criteria for ingress partition keys
1460  * specified in the OPAv1 spec., section 9.10.14.
1461  */
1462 static inline int ingress_pkey_matches_entry(u16 pkey, u16 ent)
1463 {
1464         u16 mkey = pkey & PKEY_LOW_15_MASK;
1465         u16 ment = ent & PKEY_LOW_15_MASK;
1466
1467         if (mkey == ment) {
1468                 /*
1469                  * If pkey[15] is clear (limited partition member),
1470                  * is bit 15 in the corresponding table element
1471                  * clear (limited member)?
1472                  */
1473                 if (!(pkey & PKEY_MEMBER_MASK))
1474                         return !!(ent & PKEY_MEMBER_MASK);
1475                 return 1;
1476         }
1477         return 0;
1478 }
1479
1480 /*
1481  * ingress_pkey_table_search - search the entire pkey table for
1482  * an entry which matches 'pkey'. return 0 if a match is found,
1483  * and 1 otherwise.
1484  */
1485 static int ingress_pkey_table_search(struct hfi1_pportdata *ppd, u16 pkey)
1486 {
1487         int i;
1488
1489         for (i = 0; i < MAX_PKEY_VALUES; i++) {
1490                 if (ingress_pkey_matches_entry(pkey, ppd->pkeys[i]))
1491                         return 0;
1492         }
1493         return 1;
1494 }
1495
1496 /*
1497  * ingress_pkey_table_fail - record a failure of ingress pkey validation,
1498  * i.e., increment port_rcv_constraint_errors for the port, and record
1499  * the 'error info' for this failure.
1500  */
1501 static void ingress_pkey_table_fail(struct hfi1_pportdata *ppd, u16 pkey,
1502                                     u16 slid)
1503 {
1504         struct hfi1_devdata *dd = ppd->dd;
1505
1506         incr_cntr64(&ppd->port_rcv_constraint_errors);
1507         if (!(dd->err_info_rcv_constraint.status & OPA_EI_STATUS_SMASK)) {
1508                 dd->err_info_rcv_constraint.status |= OPA_EI_STATUS_SMASK;
1509                 dd->err_info_rcv_constraint.slid = slid;
1510                 dd->err_info_rcv_constraint.pkey = pkey;
1511         }
1512 }
1513
1514 /*
1515  * ingress_pkey_check - Return 0 if the ingress pkey is valid, return 1
1516  * otherwise. Use the criteria in the OPAv1 spec, section 9.10.14. idx
1517  * is a hint as to the best place in the partition key table to begin
1518  * searching. This function should not be called on the data path because
1519  * of performance reasons. On datapath pkey check is expected to be done
1520  * by HW and rcv_pkey_check function should be called instead.
1521  */
1522 static inline int ingress_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1523                                      u8 sc5, u8 idx, u16 slid)
1524 {
1525         if (!(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1526                 return 0;
1527
1528         /* If SC15, pkey[0:14] must be 0x7fff */
1529         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1530                 goto bad;
1531
1532         /* Is the pkey = 0x0, or 0x8000? */
1533         if ((pkey & PKEY_LOW_15_MASK) == 0)
1534                 goto bad;
1535
1536         /* The most likely matching pkey has index 'idx' */
1537         if (ingress_pkey_matches_entry(pkey, ppd->pkeys[idx]))
1538                 return 0;
1539
1540         /* no match - try the whole table */
1541         if (!ingress_pkey_table_search(ppd, pkey))
1542                 return 0;
1543
1544 bad:
1545         ingress_pkey_table_fail(ppd, pkey, slid);
1546         return 1;
1547 }
1548
1549 /*
1550  * rcv_pkey_check - Return 0 if the ingress pkey is valid, return 1
1551  * otherwise. It only ensures pkey is vlid for QP0. This function
1552  * should be called on the data path instead of ingress_pkey_check
1553  * as on data path, pkey check is done by HW (except for QP0).
1554  */
1555 static inline int rcv_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1556                                  u8 sc5, u16 slid)
1557 {
1558         if (!(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1559                 return 0;
1560
1561         /* If SC15, pkey[0:14] must be 0x7fff */
1562         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1563                 goto bad;
1564
1565         return 0;
1566 bad:
1567         ingress_pkey_table_fail(ppd, pkey, slid);
1568         return 1;
1569 }
1570
1571 /* MTU handling */
1572
1573 /* MTU enumeration, 256-4k match IB */
1574 #define OPA_MTU_0     0
1575 #define OPA_MTU_256   1
1576 #define OPA_MTU_512   2
1577 #define OPA_MTU_1024  3
1578 #define OPA_MTU_2048  4
1579 #define OPA_MTU_4096  5
1580
1581 u32 lrh_max_header_bytes(struct hfi1_devdata *dd);
1582 int mtu_to_enum(u32 mtu, int default_if_bad);
1583 u16 enum_to_mtu(int);
1584 static inline int valid_ib_mtu(unsigned int mtu)
1585 {
1586         return mtu == 256 || mtu == 512 ||
1587                 mtu == 1024 || mtu == 2048 ||
1588                 mtu == 4096;
1589 }
1590
1591 static inline int valid_opa_max_mtu(unsigned int mtu)
1592 {
1593         return mtu >= 2048 &&
1594                 (valid_ib_mtu(mtu) || mtu == 8192 || mtu == 10240);
1595 }
1596
1597 int set_mtu(struct hfi1_pportdata *);
1598
1599 int hfi1_set_lid(struct hfi1_pportdata *, u32, u8);
1600 void hfi1_disable_after_error(struct hfi1_devdata *);
1601 int hfi1_set_uevent_bits(struct hfi1_pportdata *, const int);
1602 int hfi1_rcvbuf_validate(u32, u8, u16 *);
1603
1604 int fm_get_table(struct hfi1_pportdata *, int, void *);
1605 int fm_set_table(struct hfi1_pportdata *, int, void *);
1606
1607 void set_up_vl15(struct hfi1_devdata *dd, u8 vau, u16 vl15buf);
1608 void reset_link_credits(struct hfi1_devdata *dd);
1609 void assign_remote_cm_au_table(struct hfi1_devdata *dd, u8 vcu);
1610
1611 int set_buffer_control(struct hfi1_pportdata *ppd, struct buffer_control *bc);
1612
1613 static inline struct hfi1_devdata *dd_from_ppd(struct hfi1_pportdata *ppd)
1614 {
1615         return ppd->dd;
1616 }
1617
1618 static inline struct hfi1_devdata *dd_from_dev(struct hfi1_ibdev *dev)
1619 {
1620         return container_of(dev, struct hfi1_devdata, verbs_dev);
1621 }
1622
1623 static inline struct hfi1_devdata *dd_from_ibdev(struct ib_device *ibdev)
1624 {
1625         return dd_from_dev(to_idev(ibdev));
1626 }
1627
1628 static inline struct hfi1_pportdata *ppd_from_ibp(struct hfi1_ibport *ibp)
1629 {
1630         return container_of(ibp, struct hfi1_pportdata, ibport_data);
1631 }
1632
1633 static inline struct hfi1_ibdev *dev_from_rdi(struct rvt_dev_info *rdi)
1634 {
1635         return container_of(rdi, struct hfi1_ibdev, rdi);
1636 }
1637
1638 static inline struct hfi1_ibport *to_iport(struct ib_device *ibdev, u8 port)
1639 {
1640         struct hfi1_devdata *dd = dd_from_ibdev(ibdev);
1641         unsigned pidx = port - 1; /* IB number port from 1, hdw from 0 */
1642
1643         WARN_ON(pidx >= dd->num_pports);
1644         return &dd->pport[pidx].ibport_data;
1645 }
1646
1647 static inline struct hfi1_ibport *rcd_to_iport(struct hfi1_ctxtdata *rcd)
1648 {
1649         return &rcd->ppd->ibport_data;
1650 }
1651
1652 void hfi1_process_ecn_slowpath(struct rvt_qp *qp, struct hfi1_packet *pkt,
1653                                bool do_cnp);
1654 static inline bool process_ecn(struct rvt_qp *qp, struct hfi1_packet *pkt,
1655                                bool do_cnp)
1656 {
1657         struct ib_other_headers *ohdr = pkt->ohdr;
1658         u32 bth1;
1659
1660         bth1 = be32_to_cpu(ohdr->bth[1]);
1661         if (unlikely(bth1 & (IB_BECN_SMASK | IB_FECN_SMASK))) {
1662                 hfi1_process_ecn_slowpath(qp, pkt, do_cnp);
1663                 return !!(bth1 & IB_FECN_SMASK);
1664         }
1665         return false;
1666 }
1667
1668 /*
1669  * Return the indexed PKEY from the port PKEY table.
1670  */
1671 static inline u16 hfi1_get_pkey(struct hfi1_ibport *ibp, unsigned index)
1672 {
1673         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1674         u16 ret;
1675
1676         if (index >= ARRAY_SIZE(ppd->pkeys))
1677                 ret = 0;
1678         else
1679                 ret = ppd->pkeys[index];
1680
1681         return ret;
1682 }
1683
1684 /*
1685  * Return the indexed GUID from the port GUIDs table.
1686  */
1687 static inline __be64 get_sguid(struct hfi1_ibport *ibp, unsigned int index)
1688 {
1689         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1690
1691         WARN_ON(index >= HFI1_GUIDS_PER_PORT);
1692         return cpu_to_be64(ppd->guids[index]);
1693 }
1694
1695 /*
1696  * Called by readers of cc_state only, must call under rcu_read_lock().
1697  */
1698 static inline struct cc_state *get_cc_state(struct hfi1_pportdata *ppd)
1699 {
1700         return rcu_dereference(ppd->cc_state);
1701 }
1702
1703 /*
1704  * Called by writers of cc_state only,  must call under cc_state_lock.
1705  */
1706 static inline
1707 struct cc_state *get_cc_state_protected(struct hfi1_pportdata *ppd)
1708 {
1709         return rcu_dereference_protected(ppd->cc_state,
1710                                          lockdep_is_held(&ppd->cc_state_lock));
1711 }
1712
1713 /*
1714  * values for dd->flags (_device_ related flags)
1715  */
1716 #define HFI1_INITTED           0x1    /* chip and driver up and initted */
1717 #define HFI1_PRESENT           0x2    /* chip accesses can be done */
1718 #define HFI1_FROZEN            0x4    /* chip in SPC freeze */
1719 #define HFI1_HAS_SDMA_TIMEOUT  0x8
1720 #define HFI1_HAS_SEND_DMA      0x10   /* Supports Send DMA */
1721 #define HFI1_FORCED_FREEZE     0x80   /* driver forced freeze mode */
1722
1723 /* IB dword length mask in PBC (lower 11 bits); same for all chips */
1724 #define HFI1_PBC_LENGTH_MASK                     ((1 << 11) - 1)
1725
1726 /* ctxt_flag bit offsets */
1727                 /* context has been setup */
1728 #define HFI1_CTXT_SETUP_DONE 1
1729                 /* waiting for a packet to arrive */
1730 #define HFI1_CTXT_WAITING_RCV   2
1731                 /* master has not finished initializing */
1732 #define HFI1_CTXT_MASTER_UNINIT 4
1733                 /* waiting for an urgent packet to arrive */
1734 #define HFI1_CTXT_WAITING_URG 5
1735
1736 /* free up any allocated data at closes */
1737 struct hfi1_devdata *hfi1_init_dd(struct pci_dev *,
1738                                   const struct pci_device_id *);
1739 void hfi1_free_devdata(struct hfi1_devdata *);
1740 struct hfi1_devdata *hfi1_alloc_devdata(struct pci_dev *pdev, size_t extra);
1741
1742 /* LED beaconing functions */
1743 void hfi1_start_led_override(struct hfi1_pportdata *ppd, unsigned int timeon,
1744                              unsigned int timeoff);
1745 void shutdown_led_override(struct hfi1_pportdata *ppd);
1746
1747 #define HFI1_CREDIT_RETURN_RATE (100)
1748
1749 /*
1750  * The number of words for the KDETH protocol field.  If this is
1751  * larger then the actual field used, then part of the payload
1752  * will be in the header.
1753  *
1754  * Optimally, we want this sized so that a typical case will
1755  * use full cache lines.  The typical local KDETH header would
1756  * be:
1757  *
1758  *      Bytes   Field
1759  *        8     LRH
1760  *       12     BHT
1761  *       ??     KDETH
1762  *        8     RHF
1763  *      ---
1764  *       28 + KDETH
1765  *
1766  * For a 64-byte cache line, KDETH would need to be 36 bytes or 9 DWORDS
1767  */
1768 #define DEFAULT_RCVHDRSIZE 9
1769
1770 /*
1771  * Maximal header byte count:
1772  *
1773  *      Bytes   Field
1774  *        8     LRH
1775  *       40     GRH (optional)
1776  *       12     BTH
1777  *       ??     KDETH
1778  *        8     RHF
1779  *      ---
1780  *       68 + KDETH
1781  *
1782  * We also want to maintain a cache line alignment to assist DMA'ing
1783  * of the header bytes.  Round up to a good size.
1784  */
1785 #define DEFAULT_RCVHDR_ENTSIZE 32
1786
1787 bool hfi1_can_pin_pages(struct hfi1_devdata *dd, struct mm_struct *mm,
1788                         u32 nlocked, u32 npages);
1789 int hfi1_acquire_user_pages(struct mm_struct *mm, unsigned long vaddr,
1790                             size_t npages, bool writable, struct page **pages);
1791 void hfi1_release_user_pages(struct mm_struct *mm, struct page **p,
1792                              size_t npages, bool dirty);
1793
1794 static inline void clear_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1795 {
1796         *((u64 *)rcd->rcvhdrtail_kvaddr) = 0ULL;
1797 }
1798
1799 static inline u32 get_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1800 {
1801         /*
1802          * volatile because it's a DMA target from the chip, routine is
1803          * inlined, and don't want register caching or reordering.
1804          */
1805         return (u32)le64_to_cpu(*rcd->rcvhdrtail_kvaddr);
1806 }
1807
1808 /*
1809  * sysfs interface.
1810  */
1811
1812 extern const char ib_hfi1_version[];
1813
1814 int hfi1_device_create(struct hfi1_devdata *);
1815 void hfi1_device_remove(struct hfi1_devdata *);
1816
1817 int hfi1_create_port_files(struct ib_device *ibdev, u8 port_num,
1818                            struct kobject *kobj);
1819 int hfi1_verbs_register_sysfs(struct hfi1_devdata *);
1820 void hfi1_verbs_unregister_sysfs(struct hfi1_devdata *);
1821 /* Hook for sysfs read of QSFP */
1822 int qsfp_dump(struct hfi1_pportdata *ppd, char *buf, int len);
1823
1824 int hfi1_pcie_init(struct pci_dev *, const struct pci_device_id *);
1825 void hfi1_pcie_cleanup(struct pci_dev *);
1826 int hfi1_pcie_ddinit(struct hfi1_devdata *, struct pci_dev *);
1827 void hfi1_pcie_ddcleanup(struct hfi1_devdata *);
1828 void hfi1_pcie_flr(struct hfi1_devdata *);
1829 int pcie_speeds(struct hfi1_devdata *);
1830 void request_msix(struct hfi1_devdata *, u32 *, struct hfi1_msix_entry *);
1831 void hfi1_enable_intx(struct pci_dev *);
1832 void restore_pci_variables(struct hfi1_devdata *dd);
1833 int do_pcie_gen3_transition(struct hfi1_devdata *dd);
1834 int parse_platform_config(struct hfi1_devdata *dd);
1835 int get_platform_config_field(struct hfi1_devdata *dd,
1836                               enum platform_config_table_type_encoding
1837                               table_type, int table_index, int field_index,
1838                               u32 *data, u32 len);
1839
1840 const char *get_unit_name(int unit);
1841 const char *get_card_name(struct rvt_dev_info *rdi);
1842 struct pci_dev *get_pci_dev(struct rvt_dev_info *rdi);
1843
1844 /*
1845  * Flush write combining store buffers (if present) and perform a write
1846  * barrier.
1847  */
1848 static inline void flush_wc(void)
1849 {
1850         asm volatile("sfence" : : : "memory");
1851 }
1852
1853 void handle_eflags(struct hfi1_packet *packet);
1854 int process_receive_ib(struct hfi1_packet *packet);
1855 int process_receive_bypass(struct hfi1_packet *packet);
1856 int process_receive_error(struct hfi1_packet *packet);
1857 int kdeth_process_expected(struct hfi1_packet *packet);
1858 int kdeth_process_eager(struct hfi1_packet *packet);
1859 int process_receive_invalid(struct hfi1_packet *packet);
1860
1861 /* global module parameter variables */
1862 extern unsigned int hfi1_max_mtu;
1863 extern unsigned int hfi1_cu;
1864 extern unsigned int user_credit_return_threshold;
1865 extern int num_user_contexts;
1866 extern unsigned long n_krcvqs;
1867 extern uint krcvqs[];
1868 extern int krcvqsset;
1869 extern uint kdeth_qp;
1870 extern uint loopback;
1871 extern uint quick_linkup;
1872 extern uint rcv_intr_timeout;
1873 extern uint rcv_intr_count;
1874 extern uint rcv_intr_dynamic;
1875 extern ushort link_crc_mask;
1876
1877 extern struct mutex hfi1_mutex;
1878
1879 /* Number of seconds before our card status check...  */
1880 #define STATUS_TIMEOUT 60
1881
1882 #define DRIVER_NAME             "hfi1"
1883 #define HFI1_USER_MINOR_BASE     0
1884 #define HFI1_TRACE_MINOR         127
1885 #define HFI1_NMINORS             255
1886
1887 #define PCI_VENDOR_ID_INTEL 0x8086
1888 #define PCI_DEVICE_ID_INTEL0 0x24f0
1889 #define PCI_DEVICE_ID_INTEL1 0x24f1
1890
1891 #define HFI1_PKT_USER_SC_INTEGRITY                                          \
1892         (SEND_CTXT_CHECK_ENABLE_DISALLOW_NON_KDETH_PACKETS_SMASK            \
1893         | SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK           \
1894         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_SMASK              \
1895         | SEND_CTXT_CHECK_ENABLE_DISALLOW_GRH_SMASK)
1896
1897 #define HFI1_PKT_KERNEL_SC_INTEGRITY                                        \
1898         (SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK)
1899
1900 static inline u64 hfi1_pkt_default_send_ctxt_mask(struct hfi1_devdata *dd,
1901                                                   u16 ctxt_type)
1902 {
1903         u64 base_sc_integrity;
1904
1905         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
1906         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
1907                 return 0;
1908
1909         base_sc_integrity =
1910         SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
1911         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK
1912         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
1913         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
1914         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
1915         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_TEST_SMASK
1916         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
1917         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
1918         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
1919         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_SMASK
1920         | SEND_CTXT_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
1921         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
1922         | SEND_CTXT_CHECK_ENABLE_CHECK_OPCODE_SMASK
1923         | SEND_CTXT_CHECK_ENABLE_CHECK_SLID_SMASK
1924         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_SMASK
1925         | SEND_CTXT_CHECK_ENABLE_CHECK_ENABLE_SMASK;
1926
1927         if (ctxt_type == SC_USER)
1928                 base_sc_integrity |= HFI1_PKT_USER_SC_INTEGRITY;
1929         else
1930                 base_sc_integrity |= HFI1_PKT_KERNEL_SC_INTEGRITY;
1931
1932         /* turn on send-side job key checks if !A0 */
1933         if (!is_ax(dd))
1934                 base_sc_integrity |= SEND_CTXT_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
1935
1936         return base_sc_integrity;
1937 }
1938
1939 static inline u64 hfi1_pkt_base_sdma_integrity(struct hfi1_devdata *dd)
1940 {
1941         u64 base_sdma_integrity;
1942
1943         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
1944         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
1945                 return 0;
1946
1947         base_sdma_integrity =
1948         SEND_DMA_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
1949         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
1950         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
1951         | SEND_DMA_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
1952         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
1953         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
1954         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
1955         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_SMASK
1956         | SEND_DMA_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
1957         | SEND_DMA_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
1958         | SEND_DMA_CHECK_ENABLE_CHECK_OPCODE_SMASK
1959         | SEND_DMA_CHECK_ENABLE_CHECK_SLID_SMASK
1960         | SEND_DMA_CHECK_ENABLE_CHECK_VL_SMASK
1961         | SEND_DMA_CHECK_ENABLE_CHECK_ENABLE_SMASK;
1962
1963         if (!HFI1_CAP_IS_KSET(STATIC_RATE_CTRL))
1964                 base_sdma_integrity |=
1965                 SEND_DMA_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK;
1966
1967         /* turn on send-side job key checks if !A0 */
1968         if (!is_ax(dd))
1969                 base_sdma_integrity |=
1970                         SEND_DMA_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
1971
1972         return base_sdma_integrity;
1973 }
1974
1975 /*
1976  * hfi1_early_err is used (only!) to print early errors before devdata is
1977  * allocated, or when dd->pcidev may not be valid, and at the tail end of
1978  * cleanup when devdata may have been freed, etc.  hfi1_dev_porterr is
1979  * the same as dd_dev_err, but is used when the message really needs
1980  * the IB port# to be definitive as to what's happening..
1981  */
1982 #define hfi1_early_err(dev, fmt, ...) \
1983         dev_err(dev, fmt, ##__VA_ARGS__)
1984
1985 #define hfi1_early_info(dev, fmt, ...) \
1986         dev_info(dev, fmt, ##__VA_ARGS__)
1987
1988 #define dd_dev_emerg(dd, fmt, ...) \
1989         dev_emerg(&(dd)->pcidev->dev, "%s: " fmt, \
1990                   get_unit_name((dd)->unit), ##__VA_ARGS__)
1991 #define dd_dev_err(dd, fmt, ...) \
1992         dev_err(&(dd)->pcidev->dev, "%s: " fmt, \
1993                         get_unit_name((dd)->unit), ##__VA_ARGS__)
1994 #define dd_dev_warn(dd, fmt, ...) \
1995         dev_warn(&(dd)->pcidev->dev, "%s: " fmt, \
1996                         get_unit_name((dd)->unit), ##__VA_ARGS__)
1997
1998 #define dd_dev_warn_ratelimited(dd, fmt, ...) \
1999         dev_warn_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2000                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2001
2002 #define dd_dev_info(dd, fmt, ...) \
2003         dev_info(&(dd)->pcidev->dev, "%s: " fmt, \
2004                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2005
2006 #define dd_dev_info_ratelimited(dd, fmt, ...) \
2007         dev_info_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2008                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2009
2010 #define dd_dev_dbg(dd, fmt, ...) \
2011         dev_dbg(&(dd)->pcidev->dev, "%s: " fmt, \
2012                 get_unit_name((dd)->unit), ##__VA_ARGS__)
2013
2014 #define hfi1_dev_porterr(dd, port, fmt, ...) \
2015         dev_err(&(dd)->pcidev->dev, "%s: port %u: " fmt, \
2016                         get_unit_name((dd)->unit), (port), ##__VA_ARGS__)
2017
2018 /*
2019  * this is used for formatting hw error messages...
2020  */
2021 struct hfi1_hwerror_msgs {
2022         u64 mask;
2023         const char *msg;
2024         size_t sz;
2025 };
2026
2027 /* in intr.c... */
2028 void hfi1_format_hwerrors(u64 hwerrs,
2029                           const struct hfi1_hwerror_msgs *hwerrmsgs,
2030                           size_t nhwerrmsgs, char *msg, size_t lmsg);
2031
2032 #define USER_OPCODE_CHECK_VAL 0xC0
2033 #define USER_OPCODE_CHECK_MASK 0xC0
2034 #define OPCODE_CHECK_VAL_DISABLED 0x0
2035 #define OPCODE_CHECK_MASK_DISABLED 0x0
2036
2037 static inline void hfi1_reset_cpu_counters(struct hfi1_devdata *dd)
2038 {
2039         struct hfi1_pportdata *ppd;
2040         int i;
2041
2042         dd->z_int_counter = get_all_cpu_total(dd->int_counter);
2043         dd->z_rcv_limit = get_all_cpu_total(dd->rcv_limit);
2044         dd->z_send_schedule = get_all_cpu_total(dd->send_schedule);
2045
2046         ppd = (struct hfi1_pportdata *)(dd + 1);
2047         for (i = 0; i < dd->num_pports; i++, ppd++) {
2048                 ppd->ibport_data.rvp.z_rc_acks =
2049                         get_all_cpu_total(ppd->ibport_data.rvp.rc_acks);
2050                 ppd->ibport_data.rvp.z_rc_qacks =
2051                         get_all_cpu_total(ppd->ibport_data.rvp.rc_qacks);
2052         }
2053 }
2054
2055 /* Control LED state */
2056 static inline void setextled(struct hfi1_devdata *dd, u32 on)
2057 {
2058         if (on)
2059                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x1F);
2060         else
2061                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x10);
2062 }
2063
2064 /* return the i2c resource given the target */
2065 static inline u32 i2c_target(u32 target)
2066 {
2067         return target ? CR_I2C2 : CR_I2C1;
2068 }
2069
2070 /* return the i2c chain chip resource that this HFI uses for QSFP */
2071 static inline u32 qsfp_resource(struct hfi1_devdata *dd)
2072 {
2073         return i2c_target(dd->hfi1_id);
2074 }
2075
2076 /* Is this device integrated or discrete? */
2077 static inline bool is_integrated(struct hfi1_devdata *dd)
2078 {
2079         return dd->pcidev->device == PCI_DEVICE_ID_INTEL1;
2080 }
2081
2082 int hfi1_tempsense_rd(struct hfi1_devdata *dd, struct hfi1_temp *temp);
2083
2084 #define DD_DEV_ENTRY(dd)       __string(dev, dev_name(&(dd)->pcidev->dev))
2085 #define DD_DEV_ASSIGN(dd)      __assign_str(dev, dev_name(&(dd)->pcidev->dev))
2086
2087 #define packettype_name(etype) { RHF_RCV_TYPE_##etype, #etype }
2088 #define show_packettype(etype)                  \
2089 __print_symbolic(etype,                         \
2090         packettype_name(EXPECTED),              \
2091         packettype_name(EAGER),                 \
2092         packettype_name(IB),                    \
2093         packettype_name(ERROR),                 \
2094         packettype_name(BYPASS))
2095
2096 #define ib_opcode_name(opcode) { IB_OPCODE_##opcode, #opcode  }
2097 #define show_ib_opcode(opcode)                             \
2098 __print_symbolic(opcode,                                   \
2099         ib_opcode_name(RC_SEND_FIRST),                     \
2100         ib_opcode_name(RC_SEND_MIDDLE),                    \
2101         ib_opcode_name(RC_SEND_LAST),                      \
2102         ib_opcode_name(RC_SEND_LAST_WITH_IMMEDIATE),       \
2103         ib_opcode_name(RC_SEND_ONLY),                      \
2104         ib_opcode_name(RC_SEND_ONLY_WITH_IMMEDIATE),       \
2105         ib_opcode_name(RC_RDMA_WRITE_FIRST),               \
2106         ib_opcode_name(RC_RDMA_WRITE_MIDDLE),              \
2107         ib_opcode_name(RC_RDMA_WRITE_LAST),                \
2108         ib_opcode_name(RC_RDMA_WRITE_LAST_WITH_IMMEDIATE), \
2109         ib_opcode_name(RC_RDMA_WRITE_ONLY),                \
2110         ib_opcode_name(RC_RDMA_WRITE_ONLY_WITH_IMMEDIATE), \
2111         ib_opcode_name(RC_RDMA_READ_REQUEST),              \
2112         ib_opcode_name(RC_RDMA_READ_RESPONSE_FIRST),       \
2113         ib_opcode_name(RC_RDMA_READ_RESPONSE_MIDDLE),      \
2114         ib_opcode_name(RC_RDMA_READ_RESPONSE_LAST),        \
2115         ib_opcode_name(RC_RDMA_READ_RESPONSE_ONLY),        \
2116         ib_opcode_name(RC_ACKNOWLEDGE),                    \
2117         ib_opcode_name(RC_ATOMIC_ACKNOWLEDGE),             \
2118         ib_opcode_name(RC_COMPARE_SWAP),                   \
2119         ib_opcode_name(RC_FETCH_ADD),                      \
2120         ib_opcode_name(UC_SEND_FIRST),                     \
2121         ib_opcode_name(UC_SEND_MIDDLE),                    \
2122         ib_opcode_name(UC_SEND_LAST),                      \
2123         ib_opcode_name(UC_SEND_LAST_WITH_IMMEDIATE),       \
2124         ib_opcode_name(UC_SEND_ONLY),                      \
2125         ib_opcode_name(UC_SEND_ONLY_WITH_IMMEDIATE),       \
2126         ib_opcode_name(UC_RDMA_WRITE_FIRST),               \
2127         ib_opcode_name(UC_RDMA_WRITE_MIDDLE),              \
2128         ib_opcode_name(UC_RDMA_WRITE_LAST),                \
2129         ib_opcode_name(UC_RDMA_WRITE_LAST_WITH_IMMEDIATE), \
2130         ib_opcode_name(UC_RDMA_WRITE_ONLY),                \
2131         ib_opcode_name(UC_RDMA_WRITE_ONLY_WITH_IMMEDIATE), \
2132         ib_opcode_name(UD_SEND_ONLY),                      \
2133         ib_opcode_name(UD_SEND_ONLY_WITH_IMMEDIATE),       \
2134         ib_opcode_name(CNP))
2135 #endif                          /* _HFI1_KERNEL_H */