Merge tag 'gvt-next-2017-12-14' of https://github.com/intel/gvt-linux into drm-intel...
[sfrench/cifs-2.6.git] / drivers / gpu / drm / i915 / gvt / mmio.c
1 /*
2  * Copyright(c) 2011-2016 Intel Corporation. All rights reserved.
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining a
5  * copy of this software and associated documentation files (the "Software"),
6  * to deal in the Software without restriction, including without limitation
7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8  * and/or sell copies of the Software, and to permit persons to whom the
9  * Software is furnished to do so, subject to the following conditions:
10  *
11  * The above copyright notice and this permission notice (including the next
12  * paragraph) shall be included in all copies or substantial portions of the
13  * Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
20  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
21  * SOFTWARE.
22  *
23  * Authors:
24  *    Ke Yu
25  *    Kevin Tian <kevin.tian@intel.com>
26  *    Dexuan Cui
27  *
28  * Contributors:
29  *    Tina Zhang <tina.zhang@intel.com>
30  *    Min He <min.he@intel.com>
31  *    Niu Bing <bing.niu@intel.com>
32  *    Zhi Wang <zhi.a.wang@intel.com>
33  *
34  */
35
36 #include "i915_drv.h"
37 #include "gvt.h"
38
39 /**
40  * intel_vgpu_gpa_to_mmio_offset - translate a GPA to MMIO offset
41  * @vgpu: a vGPU
42  *
43  * Returns:
44  * Zero on success, negative error code if failed
45  */
46 int intel_vgpu_gpa_to_mmio_offset(struct intel_vgpu *vgpu, u64 gpa)
47 {
48         u64 gttmmio_gpa = intel_vgpu_get_bar_gpa(vgpu, PCI_BASE_ADDRESS_0);
49         return gpa - gttmmio_gpa;
50 }
51
52 #define reg_is_mmio(gvt, reg)  \
53         (reg >= 0 && reg < gvt->device_info.mmio_size)
54
55 #define reg_is_gtt(gvt, reg)   \
56         (reg >= gvt->device_info.gtt_start_offset \
57          && reg < gvt->device_info.gtt_start_offset + gvt_ggtt_sz(gvt))
58
59 static bool vgpu_gpa_is_aperture(struct intel_vgpu *vgpu, uint64_t gpa)
60 {
61         u64 aperture_gpa = intel_vgpu_get_bar_gpa(vgpu, PCI_BASE_ADDRESS_2);
62         u64 aperture_sz = vgpu_aperture_sz(vgpu);
63
64         return gpa >= aperture_gpa && gpa < aperture_gpa + aperture_sz;
65 }
66
67 static int vgpu_aperture_rw(struct intel_vgpu *vgpu, uint64_t gpa,
68                             void *pdata, unsigned int size, bool is_read)
69 {
70         u64 aperture_gpa = intel_vgpu_get_bar_gpa(vgpu, PCI_BASE_ADDRESS_2);
71         u64 offset = gpa - aperture_gpa;
72
73         if (!vgpu_gpa_is_aperture(vgpu, gpa + size - 1)) {
74                 gvt_vgpu_err("Aperture rw out of range, offset %llx, size %d\n",
75                              offset, size);
76                 return -EINVAL;
77         }
78
79         if (!vgpu->gm.aperture_va) {
80                 gvt_vgpu_err("BAR is not enabled\n");
81                 return -ENXIO;
82         }
83
84         if (is_read)
85                 memcpy(pdata, vgpu->gm.aperture_va + offset, size);
86         else
87                 memcpy(vgpu->gm.aperture_va + offset, pdata, size);
88         return 0;
89 }
90
91 static void failsafe_emulate_mmio_rw(struct intel_vgpu *vgpu, uint64_t pa,
92                 void *p_data, unsigned int bytes, bool read)
93 {
94         struct intel_gvt *gvt = NULL;
95         void *pt = NULL;
96         unsigned int offset = 0;
97
98         if (!vgpu || !p_data)
99                 return;
100
101         gvt = vgpu->gvt;
102         mutex_lock(&gvt->lock);
103         offset = intel_vgpu_gpa_to_mmio_offset(vgpu, pa);
104         if (reg_is_mmio(gvt, offset)) {
105                 if (read)
106                         intel_vgpu_default_mmio_read(vgpu, offset, p_data,
107                                         bytes);
108                 else
109                         intel_vgpu_default_mmio_write(vgpu, offset, p_data,
110                                         bytes);
111         } else if (reg_is_gtt(gvt, offset) &&
112                         vgpu->gtt.ggtt_mm->virtual_page_table) {
113                 offset -= gvt->device_info.gtt_start_offset;
114                 pt = vgpu->gtt.ggtt_mm->virtual_page_table + offset;
115                 if (read)
116                         memcpy(p_data, pt, bytes);
117                 else
118                         memcpy(pt, p_data, bytes);
119
120         } else if (atomic_read(&vgpu->gtt.n_tracked_guest_page)) {
121                 struct intel_vgpu_page_track *t;
122
123                 /* Since we enter the failsafe mode early during guest boot,
124                  * guest may not have chance to set up its ppgtt table, so
125                  * there should not be any wp pages for guest. Keep the wp
126                  * related code here in case we need to handle it in furture.
127                  */
128                 t = intel_vgpu_find_tracked_page(vgpu, pa >> PAGE_SHIFT);
129                 if (t) {
130                         /* remove write protection to prevent furture traps */
131                         intel_vgpu_clean_page_track(vgpu, t);
132                         if (read)
133                                 intel_gvt_hypervisor_read_gpa(vgpu, pa,
134                                                 p_data, bytes);
135                         else
136                                 intel_gvt_hypervisor_write_gpa(vgpu, pa,
137                                                 p_data, bytes);
138                 }
139         }
140         mutex_unlock(&gvt->lock);
141 }
142
143 /**
144  * intel_vgpu_emulate_mmio_read - emulate MMIO read
145  * @vgpu: a vGPU
146  * @pa: guest physical address
147  * @p_data: data return buffer
148  * @bytes: access data length
149  *
150  * Returns:
151  * Zero on success, negative error code if failed
152  */
153 int intel_vgpu_emulate_mmio_read(struct intel_vgpu *vgpu, uint64_t pa,
154                 void *p_data, unsigned int bytes)
155 {
156         struct intel_gvt *gvt = vgpu->gvt;
157         unsigned int offset = 0;
158         int ret = -EINVAL;
159
160         if (vgpu->failsafe) {
161                 failsafe_emulate_mmio_rw(vgpu, pa, p_data, bytes, true);
162                 return 0;
163         }
164         mutex_lock(&gvt->lock);
165
166         if (vgpu_gpa_is_aperture(vgpu, pa)) {
167                 ret = vgpu_aperture_rw(vgpu, pa, p_data, bytes, true);
168                 goto out;
169         }
170
171         if (atomic_read(&vgpu->gtt.n_tracked_guest_page)) {
172                 struct intel_vgpu_page_track *t;
173
174                 t = intel_vgpu_find_tracked_page(vgpu, pa >> PAGE_SHIFT);
175                 if (t) {
176                         ret = intel_gvt_hypervisor_read_gpa(vgpu, pa,
177                                         p_data, bytes);
178                         if (ret) {
179                                 gvt_vgpu_err("guest page read error %d, "
180                                         "gfn 0x%lx, pa 0x%llx, var 0x%x, len %d\n",
181                                         ret, t->gfn, pa, *(u32 *)p_data,
182                                         bytes);
183                         }
184                         goto out;
185                 }
186         }
187
188         offset = intel_vgpu_gpa_to_mmio_offset(vgpu, pa);
189
190         if (WARN_ON(bytes > 8))
191                 goto err;
192
193         if (reg_is_gtt(gvt, offset)) {
194                 if (WARN_ON(!IS_ALIGNED(offset, 4) && !IS_ALIGNED(offset, 8)))
195                         goto err;
196                 if (WARN_ON(bytes != 4 && bytes != 8))
197                         goto err;
198                 if (WARN_ON(!reg_is_gtt(gvt, offset + bytes - 1)))
199                         goto err;
200
201                 ret = intel_vgpu_emulate_gtt_mmio_read(vgpu, offset,
202                                 p_data, bytes);
203                 if (ret)
204                         goto err;
205                 goto out;
206         }
207
208         if (WARN_ON_ONCE(!reg_is_mmio(gvt, offset))) {
209                 ret = intel_gvt_hypervisor_read_gpa(vgpu, pa, p_data, bytes);
210                 goto out;
211         }
212
213         if (WARN_ON(!reg_is_mmio(gvt, offset + bytes - 1)))
214                 goto err;
215
216         if (!intel_gvt_mmio_is_unalign(gvt, offset)) {
217                 if (WARN_ON(!IS_ALIGNED(offset, bytes)))
218                         goto err;
219         }
220
221         ret = intel_vgpu_mmio_reg_rw(vgpu, offset, p_data, bytes, true);
222         if (ret < 0)
223                 goto err;
224
225         intel_gvt_mmio_set_accessed(gvt, offset);
226         ret = 0;
227         goto out;
228
229 err:
230         gvt_vgpu_err("fail to emulate MMIO read %08x len %d\n",
231                         offset, bytes);
232 out:
233         mutex_unlock(&gvt->lock);
234         return ret;
235 }
236
237 /**
238  * intel_vgpu_emulate_mmio_write - emulate MMIO write
239  * @vgpu: a vGPU
240  * @pa: guest physical address
241  * @p_data: write data buffer
242  * @bytes: access data length
243  *
244  * Returns:
245  * Zero on success, negative error code if failed
246  */
247 int intel_vgpu_emulate_mmio_write(struct intel_vgpu *vgpu, uint64_t pa,
248                 void *p_data, unsigned int bytes)
249 {
250         struct intel_gvt *gvt = vgpu->gvt;
251         unsigned int offset = 0;
252         int ret = -EINVAL;
253
254         if (vgpu->failsafe) {
255                 failsafe_emulate_mmio_rw(vgpu, pa, p_data, bytes, false);
256                 return 0;
257         }
258
259         mutex_lock(&gvt->lock);
260
261         if (vgpu_gpa_is_aperture(vgpu, pa)) {
262                 ret = vgpu_aperture_rw(vgpu, pa, p_data, bytes, false);
263                 goto out;
264         }
265
266         if (atomic_read(&vgpu->gtt.n_tracked_guest_page)) {
267                 struct intel_vgpu_page_track *t;
268
269                 t = intel_vgpu_find_tracked_page(vgpu, pa >> PAGE_SHIFT);
270                 if (t) {
271                         ret = t->handler(t, pa, p_data, bytes);
272                         if (ret) {
273                                 gvt_err("guest page write error %d, "
274                                         "gfn 0x%lx, pa 0x%llx, "
275                                         "var 0x%x, len %d\n",
276                                         ret, t->gfn, pa,
277                                         *(u32 *)p_data, bytes);
278                         }
279                         goto out;
280                 }
281         }
282
283         offset = intel_vgpu_gpa_to_mmio_offset(vgpu, pa);
284
285         if (WARN_ON(bytes > 8))
286                 goto err;
287
288         if (reg_is_gtt(gvt, offset)) {
289                 if (WARN_ON(!IS_ALIGNED(offset, 4) && !IS_ALIGNED(offset, 8)))
290                         goto err;
291                 if (WARN_ON(bytes != 4 && bytes != 8))
292                         goto err;
293                 if (WARN_ON(!reg_is_gtt(gvt, offset + bytes - 1)))
294                         goto err;
295
296                 ret = intel_vgpu_emulate_gtt_mmio_write(vgpu, offset,
297                                 p_data, bytes);
298                 if (ret)
299                         goto err;
300                 goto out;
301         }
302
303         if (WARN_ON_ONCE(!reg_is_mmio(gvt, offset))) {
304                 ret = intel_gvt_hypervisor_write_gpa(vgpu, pa, p_data, bytes);
305                 goto out;
306         }
307
308         ret = intel_vgpu_mmio_reg_rw(vgpu, offset, p_data, bytes, false);
309         if (ret < 0)
310                 goto err;
311
312         intel_gvt_mmio_set_accessed(gvt, offset);
313         ret = 0;
314         goto out;
315 err:
316         gvt_vgpu_err("fail to emulate MMIO write %08x len %d\n", offset,
317                      bytes);
318 out:
319         mutex_unlock(&gvt->lock);
320         return ret;
321 }
322
323
324 /**
325  * intel_vgpu_reset_mmio - reset virtual MMIO space
326  * @vgpu: a vGPU
327  *
328  */
329 void intel_vgpu_reset_mmio(struct intel_vgpu *vgpu, bool dmlr)
330 {
331         struct intel_gvt *gvt = vgpu->gvt;
332         const struct intel_gvt_device_info *info = &gvt->device_info;
333         void  *mmio = gvt->firmware.mmio;
334
335         if (dmlr) {
336                 memcpy(vgpu->mmio.vreg, mmio, info->mmio_size);
337                 memcpy(vgpu->mmio.sreg, mmio, info->mmio_size);
338
339                 vgpu_vreg(vgpu, GEN6_GT_THREAD_STATUS_REG) = 0;
340
341                 /* set the bit 0:2(Core C-State ) to C0 */
342                 vgpu_vreg(vgpu, GEN6_GT_CORE_STATUS) = 0;
343
344                 vgpu->mmio.disable_warn_untrack = false;
345         } else {
346 #define GVT_GEN8_MMIO_RESET_OFFSET              (0x44200)
347                 /* only reset the engine related, so starting with 0x44200
348                  * interrupt include DE,display mmio related will not be
349                  * touched
350                  */
351                 memcpy(vgpu->mmio.vreg, mmio, GVT_GEN8_MMIO_RESET_OFFSET);
352                 memcpy(vgpu->mmio.sreg, mmio, GVT_GEN8_MMIO_RESET_OFFSET);
353         }
354
355 }
356
357 /**
358  * intel_vgpu_init_mmio - init MMIO  space
359  * @vgpu: a vGPU
360  *
361  * Returns:
362  * Zero on success, negative error code if failed
363  */
364 int intel_vgpu_init_mmio(struct intel_vgpu *vgpu)
365 {
366         const struct intel_gvt_device_info *info = &vgpu->gvt->device_info;
367
368         vgpu->mmio.vreg = vzalloc(info->mmio_size * 2);
369         if (!vgpu->mmio.vreg)
370                 return -ENOMEM;
371
372         vgpu->mmio.sreg = vgpu->mmio.vreg + info->mmio_size;
373
374         intel_vgpu_reset_mmio(vgpu, true);
375
376         return 0;
377 }
378
379 /**
380  * intel_vgpu_clean_mmio - clean MMIO space
381  * @vgpu: a vGPU
382  *
383  */
384 void intel_vgpu_clean_mmio(struct intel_vgpu *vgpu)
385 {
386         vfree(vgpu->mmio.vreg);
387         vgpu->mmio.vreg = vgpu->mmio.sreg = NULL;
388 }