Merge tag 'drm-intel-next-2018-09-06-2' of git://anongit.freedesktop.org/drm/drm...
[sfrench/cifs-2.6.git] / drivers / gpu / drm / i915 / gvt / handlers.c
1 /*
2  * Copyright(c) 2011-2016 Intel Corporation. All rights reserved.
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining a
5  * copy of this software and associated documentation files (the "Software"),
6  * to deal in the Software without restriction, including without limitation
7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8  * and/or sell copies of the Software, and to permit persons to whom the
9  * Software is furnished to do so, subject to the following conditions:
10  *
11  * The above copyright notice and this permission notice (including the next
12  * paragraph) shall be included in all copies or substantial portions of the
13  * Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
20  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
21  * SOFTWARE.
22  *
23  * Authors:
24  *    Kevin Tian <kevin.tian@intel.com>
25  *    Eddie Dong <eddie.dong@intel.com>
26  *    Zhiyuan Lv <zhiyuan.lv@intel.com>
27  *
28  * Contributors:
29  *    Min He <min.he@intel.com>
30  *    Tina Zhang <tina.zhang@intel.com>
31  *    Pei Zhang <pei.zhang@intel.com>
32  *    Niu Bing <bing.niu@intel.com>
33  *    Ping Gao <ping.a.gao@intel.com>
34  *    Zhi Wang <zhi.a.wang@intel.com>
35  *
36
37  */
38
39 #include "i915_drv.h"
40 #include "gvt.h"
41 #include "i915_pvinfo.h"
42
43 /* XXX FIXME i915 has changed PP_XXX definition */
44 #define PCH_PP_STATUS  _MMIO(0xc7200)
45 #define PCH_PP_CONTROL _MMIO(0xc7204)
46 #define PCH_PP_ON_DELAYS _MMIO(0xc7208)
47 #define PCH_PP_OFF_DELAYS _MMIO(0xc720c)
48 #define PCH_PP_DIVISOR _MMIO(0xc7210)
49
50 unsigned long intel_gvt_get_device_type(struct intel_gvt *gvt)
51 {
52         if (IS_BROADWELL(gvt->dev_priv))
53                 return D_BDW;
54         else if (IS_SKYLAKE(gvt->dev_priv))
55                 return D_SKL;
56         else if (IS_KABYLAKE(gvt->dev_priv))
57                 return D_KBL;
58         else if (IS_BROXTON(gvt->dev_priv))
59                 return D_BXT;
60
61         return 0;
62 }
63
64 bool intel_gvt_match_device(struct intel_gvt *gvt,
65                 unsigned long device)
66 {
67         return intel_gvt_get_device_type(gvt) & device;
68 }
69
70 static void read_vreg(struct intel_vgpu *vgpu, unsigned int offset,
71         void *p_data, unsigned int bytes)
72 {
73         memcpy(p_data, &vgpu_vreg(vgpu, offset), bytes);
74 }
75
76 static void write_vreg(struct intel_vgpu *vgpu, unsigned int offset,
77         void *p_data, unsigned int bytes)
78 {
79         memcpy(&vgpu_vreg(vgpu, offset), p_data, bytes);
80 }
81
82 static struct intel_gvt_mmio_info *find_mmio_info(struct intel_gvt *gvt,
83                                                   unsigned int offset)
84 {
85         struct intel_gvt_mmio_info *e;
86
87         hash_for_each_possible(gvt->mmio.mmio_info_table, e, node, offset) {
88                 if (e->offset == offset)
89                         return e;
90         }
91         return NULL;
92 }
93
94 static int new_mmio_info(struct intel_gvt *gvt,
95                 u32 offset, u8 flags, u32 size,
96                 u32 addr_mask, u32 ro_mask, u32 device,
97                 gvt_mmio_func read, gvt_mmio_func write)
98 {
99         struct intel_gvt_mmio_info *info, *p;
100         u32 start, end, i;
101
102         if (!intel_gvt_match_device(gvt, device))
103                 return 0;
104
105         if (WARN_ON(!IS_ALIGNED(offset, 4)))
106                 return -EINVAL;
107
108         start = offset;
109         end = offset + size;
110
111         for (i = start; i < end; i += 4) {
112                 info = kzalloc(sizeof(*info), GFP_KERNEL);
113                 if (!info)
114                         return -ENOMEM;
115
116                 info->offset = i;
117                 p = find_mmio_info(gvt, info->offset);
118                 if (p) {
119                         WARN(1, "dup mmio definition offset %x\n",
120                                 info->offset);
121                         kfree(info);
122
123                         /* We return -EEXIST here to make GVT-g load fail.
124                          * So duplicated MMIO can be found as soon as
125                          * possible.
126                          */
127                         return -EEXIST;
128                 }
129
130                 info->ro_mask = ro_mask;
131                 info->device = device;
132                 info->read = read ? read : intel_vgpu_default_mmio_read;
133                 info->write = write ? write : intel_vgpu_default_mmio_write;
134                 gvt->mmio.mmio_attribute[info->offset / 4] = flags;
135                 INIT_HLIST_NODE(&info->node);
136                 hash_add(gvt->mmio.mmio_info_table, &info->node, info->offset);
137                 gvt->mmio.num_tracked_mmio++;
138         }
139         return 0;
140 }
141
142 /**
143  * intel_gvt_render_mmio_to_ring_id - convert a mmio offset into ring id
144  * @gvt: a GVT device
145  * @offset: register offset
146  *
147  * Returns:
148  * Ring ID on success, negative error code if failed.
149  */
150 int intel_gvt_render_mmio_to_ring_id(struct intel_gvt *gvt,
151                 unsigned int offset)
152 {
153         enum intel_engine_id id;
154         struct intel_engine_cs *engine;
155
156         offset &= ~GENMASK(11, 0);
157         for_each_engine(engine, gvt->dev_priv, id) {
158                 if (engine->mmio_base == offset)
159                         return id;
160         }
161         return -ENODEV;
162 }
163
164 #define offset_to_fence_num(offset) \
165         ((offset - i915_mmio_reg_offset(FENCE_REG_GEN6_LO(0))) >> 3)
166
167 #define fence_num_to_offset(num) \
168         (num * 8 + i915_mmio_reg_offset(FENCE_REG_GEN6_LO(0)))
169
170
171 void enter_failsafe_mode(struct intel_vgpu *vgpu, int reason)
172 {
173         switch (reason) {
174         case GVT_FAILSAFE_UNSUPPORTED_GUEST:
175                 pr_err("Detected your guest driver doesn't support GVT-g.\n");
176                 break;
177         case GVT_FAILSAFE_INSUFFICIENT_RESOURCE:
178                 pr_err("Graphics resource is not enough for the guest\n");
179                 break;
180         case GVT_FAILSAFE_GUEST_ERR:
181                 pr_err("GVT Internal error  for the guest\n");
182                 break;
183         default:
184                 break;
185         }
186         pr_err("Now vgpu %d will enter failsafe mode.\n", vgpu->id);
187         vgpu->failsafe = true;
188 }
189
190 static int sanitize_fence_mmio_access(struct intel_vgpu *vgpu,
191                 unsigned int fence_num, void *p_data, unsigned int bytes)
192 {
193         unsigned int max_fence = vgpu_fence_sz(vgpu);
194
195         if (fence_num >= max_fence) {
196                 gvt_vgpu_err("access oob fence reg %d/%d\n",
197                              fence_num, max_fence);
198
199                 /* When guest access oob fence regs without access
200                  * pv_info first, we treat guest not supporting GVT,
201                  * and we will let vgpu enter failsafe mode.
202                  */
203                 if (!vgpu->pv_notified)
204                         enter_failsafe_mode(vgpu,
205                                         GVT_FAILSAFE_UNSUPPORTED_GUEST);
206
207                 memset(p_data, 0, bytes);
208                 return -EINVAL;
209         }
210         return 0;
211 }
212
213 static int gamw_echo_dev_rw_ia_write(struct intel_vgpu *vgpu,
214                 unsigned int offset, void *p_data, unsigned int bytes)
215 {
216         u32 ips = (*(u32 *)p_data) & GAMW_ECO_ENABLE_64K_IPS_FIELD;
217
218         if (INTEL_GEN(vgpu->gvt->dev_priv) <= 10) {
219                 if (ips == GAMW_ECO_ENABLE_64K_IPS_FIELD)
220                         gvt_dbg_core("vgpu%d: ips enabled\n", vgpu->id);
221                 else if (!ips)
222                         gvt_dbg_core("vgpu%d: ips disabled\n", vgpu->id);
223                 else {
224                         /* All engines must be enabled together for vGPU,
225                          * since we don't know which engine the ppgtt will
226                          * bind to when shadowing.
227                          */
228                         gvt_vgpu_err("Unsupported IPS setting %x, cannot enable 64K gtt.\n",
229                                      ips);
230                         return -EINVAL;
231                 }
232         }
233
234         write_vreg(vgpu, offset, p_data, bytes);
235         return 0;
236 }
237
238 static int fence_mmio_read(struct intel_vgpu *vgpu, unsigned int off,
239                 void *p_data, unsigned int bytes)
240 {
241         int ret;
242
243         ret = sanitize_fence_mmio_access(vgpu, offset_to_fence_num(off),
244                         p_data, bytes);
245         if (ret)
246                 return ret;
247         read_vreg(vgpu, off, p_data, bytes);
248         return 0;
249 }
250
251 static int fence_mmio_write(struct intel_vgpu *vgpu, unsigned int off,
252                 void *p_data, unsigned int bytes)
253 {
254         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
255         unsigned int fence_num = offset_to_fence_num(off);
256         int ret;
257
258         ret = sanitize_fence_mmio_access(vgpu, fence_num, p_data, bytes);
259         if (ret)
260                 return ret;
261         write_vreg(vgpu, off, p_data, bytes);
262
263         mmio_hw_access_pre(dev_priv);
264         intel_vgpu_write_fence(vgpu, fence_num,
265                         vgpu_vreg64(vgpu, fence_num_to_offset(fence_num)));
266         mmio_hw_access_post(dev_priv);
267         return 0;
268 }
269
270 #define CALC_MODE_MASK_REG(old, new) \
271         (((new) & GENMASK(31, 16)) \
272          | ((((old) & GENMASK(15, 0)) & ~((new) >> 16)) \
273          | ((new) & ((new) >> 16))))
274
275 static int mul_force_wake_write(struct intel_vgpu *vgpu,
276                 unsigned int offset, void *p_data, unsigned int bytes)
277 {
278         u32 old, new;
279         uint32_t ack_reg_offset;
280
281         old = vgpu_vreg(vgpu, offset);
282         new = CALC_MODE_MASK_REG(old, *(u32 *)p_data);
283
284         if (IS_SKYLAKE(vgpu->gvt->dev_priv)
285                 || IS_KABYLAKE(vgpu->gvt->dev_priv)
286                 || IS_BROXTON(vgpu->gvt->dev_priv)) {
287                 switch (offset) {
288                 case FORCEWAKE_RENDER_GEN9_REG:
289                         ack_reg_offset = FORCEWAKE_ACK_RENDER_GEN9_REG;
290                         break;
291                 case FORCEWAKE_BLITTER_GEN9_REG:
292                         ack_reg_offset = FORCEWAKE_ACK_BLITTER_GEN9_REG;
293                         break;
294                 case FORCEWAKE_MEDIA_GEN9_REG:
295                         ack_reg_offset = FORCEWAKE_ACK_MEDIA_GEN9_REG;
296                         break;
297                 default:
298                         /*should not hit here*/
299                         gvt_vgpu_err("invalid forcewake offset 0x%x\n", offset);
300                         return -EINVAL;
301                 }
302         } else {
303                 ack_reg_offset = FORCEWAKE_ACK_HSW_REG;
304         }
305
306         vgpu_vreg(vgpu, offset) = new;
307         vgpu_vreg(vgpu, ack_reg_offset) = (new & GENMASK(15, 0));
308         return 0;
309 }
310
311 static int gdrst_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
312                             void *p_data, unsigned int bytes)
313 {
314         unsigned int engine_mask = 0;
315         u32 data;
316
317         write_vreg(vgpu, offset, p_data, bytes);
318         data = vgpu_vreg(vgpu, offset);
319
320         if (data & GEN6_GRDOM_FULL) {
321                 gvt_dbg_mmio("vgpu%d: request full GPU reset\n", vgpu->id);
322                 engine_mask = ALL_ENGINES;
323         } else {
324                 if (data & GEN6_GRDOM_RENDER) {
325                         gvt_dbg_mmio("vgpu%d: request RCS reset\n", vgpu->id);
326                         engine_mask |= (1 << RCS);
327                 }
328                 if (data & GEN6_GRDOM_MEDIA) {
329                         gvt_dbg_mmio("vgpu%d: request VCS reset\n", vgpu->id);
330                         engine_mask |= (1 << VCS);
331                 }
332                 if (data & GEN6_GRDOM_BLT) {
333                         gvt_dbg_mmio("vgpu%d: request BCS Reset\n", vgpu->id);
334                         engine_mask |= (1 << BCS);
335                 }
336                 if (data & GEN6_GRDOM_VECS) {
337                         gvt_dbg_mmio("vgpu%d: request VECS Reset\n", vgpu->id);
338                         engine_mask |= (1 << VECS);
339                 }
340                 if (data & GEN8_GRDOM_MEDIA2) {
341                         gvt_dbg_mmio("vgpu%d: request VCS2 Reset\n", vgpu->id);
342                         if (HAS_BSD2(vgpu->gvt->dev_priv))
343                                 engine_mask |= (1 << VCS2);
344                 }
345         }
346
347         /* vgpu_lock already hold by emulate mmio r/w */
348         intel_gvt_reset_vgpu_locked(vgpu, false, engine_mask);
349
350         /* sw will wait for the device to ack the reset request */
351         vgpu_vreg(vgpu, offset) = 0;
352
353         return 0;
354 }
355
356 static int gmbus_mmio_read(struct intel_vgpu *vgpu, unsigned int offset,
357                 void *p_data, unsigned int bytes)
358 {
359         return intel_gvt_i2c_handle_gmbus_read(vgpu, offset, p_data, bytes);
360 }
361
362 static int gmbus_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
363                 void *p_data, unsigned int bytes)
364 {
365         return intel_gvt_i2c_handle_gmbus_write(vgpu, offset, p_data, bytes);
366 }
367
368 static int pch_pp_control_mmio_write(struct intel_vgpu *vgpu,
369                 unsigned int offset, void *p_data, unsigned int bytes)
370 {
371         write_vreg(vgpu, offset, p_data, bytes);
372
373         if (vgpu_vreg(vgpu, offset) & PANEL_POWER_ON) {
374                 vgpu_vreg_t(vgpu, PCH_PP_STATUS) |= PP_ON;
375                 vgpu_vreg_t(vgpu, PCH_PP_STATUS) |= PP_SEQUENCE_STATE_ON_IDLE;
376                 vgpu_vreg_t(vgpu, PCH_PP_STATUS) &= ~PP_SEQUENCE_POWER_DOWN;
377                 vgpu_vreg_t(vgpu, PCH_PP_STATUS) &= ~PP_CYCLE_DELAY_ACTIVE;
378
379         } else
380                 vgpu_vreg_t(vgpu, PCH_PP_STATUS) &=
381                         ~(PP_ON | PP_SEQUENCE_POWER_DOWN
382                                         | PP_CYCLE_DELAY_ACTIVE);
383         return 0;
384 }
385
386 static int transconf_mmio_write(struct intel_vgpu *vgpu,
387                 unsigned int offset, void *p_data, unsigned int bytes)
388 {
389         write_vreg(vgpu, offset, p_data, bytes);
390
391         if (vgpu_vreg(vgpu, offset) & TRANS_ENABLE)
392                 vgpu_vreg(vgpu, offset) |= TRANS_STATE_ENABLE;
393         else
394                 vgpu_vreg(vgpu, offset) &= ~TRANS_STATE_ENABLE;
395         return 0;
396 }
397
398 static int lcpll_ctl_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
399                 void *p_data, unsigned int bytes)
400 {
401         write_vreg(vgpu, offset, p_data, bytes);
402
403         if (vgpu_vreg(vgpu, offset) & LCPLL_PLL_DISABLE)
404                 vgpu_vreg(vgpu, offset) &= ~LCPLL_PLL_LOCK;
405         else
406                 vgpu_vreg(vgpu, offset) |= LCPLL_PLL_LOCK;
407
408         if (vgpu_vreg(vgpu, offset) & LCPLL_CD_SOURCE_FCLK)
409                 vgpu_vreg(vgpu, offset) |= LCPLL_CD_SOURCE_FCLK_DONE;
410         else
411                 vgpu_vreg(vgpu, offset) &= ~LCPLL_CD_SOURCE_FCLK_DONE;
412
413         return 0;
414 }
415
416 static int dpy_reg_mmio_read(struct intel_vgpu *vgpu, unsigned int offset,
417                 void *p_data, unsigned int bytes)
418 {
419         switch (offset) {
420         case 0xe651c:
421         case 0xe661c:
422         case 0xe671c:
423         case 0xe681c:
424                 vgpu_vreg(vgpu, offset) = 1 << 17;
425                 break;
426         case 0xe6c04:
427                 vgpu_vreg(vgpu, offset) = 0x3;
428                 break;
429         case 0xe6e1c:
430                 vgpu_vreg(vgpu, offset) = 0x2f << 16;
431                 break;
432         default:
433                 return -EINVAL;
434         }
435
436         read_vreg(vgpu, offset, p_data, bytes);
437         return 0;
438 }
439
440 static int pipeconf_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
441                 void *p_data, unsigned int bytes)
442 {
443         u32 data;
444
445         write_vreg(vgpu, offset, p_data, bytes);
446         data = vgpu_vreg(vgpu, offset);
447
448         if (data & PIPECONF_ENABLE)
449                 vgpu_vreg(vgpu, offset) |= I965_PIPECONF_ACTIVE;
450         else
451                 vgpu_vreg(vgpu, offset) &= ~I965_PIPECONF_ACTIVE;
452         /* vgpu_lock already hold by emulate mmio r/w */
453         mutex_unlock(&vgpu->vgpu_lock);
454         intel_gvt_check_vblank_emulation(vgpu->gvt);
455         mutex_lock(&vgpu->vgpu_lock);
456         return 0;
457 }
458
459 /* ascendingly sorted */
460 static i915_reg_t force_nonpriv_white_list[] = {
461         GEN9_CS_DEBUG_MODE1, //_MMIO(0x20ec)
462         GEN9_CTX_PREEMPT_REG,//_MMIO(0x2248)
463         GEN8_CS_CHICKEN1,//_MMIO(0x2580)
464         _MMIO(0x2690),
465         _MMIO(0x2694),
466         _MMIO(0x2698),
467         _MMIO(0x4de0),
468         _MMIO(0x4de4),
469         _MMIO(0x4dfc),
470         GEN7_COMMON_SLICE_CHICKEN1,//_MMIO(0x7010)
471         _MMIO(0x7014),
472         HDC_CHICKEN0,//_MMIO(0x7300)
473         GEN8_HDC_CHICKEN1,//_MMIO(0x7304)
474         _MMIO(0x7700),
475         _MMIO(0x7704),
476         _MMIO(0x7708),
477         _MMIO(0x770c),
478         _MMIO(0xb110),
479         GEN8_L3SQCREG4,//_MMIO(0xb118)
480         _MMIO(0xe100),
481         _MMIO(0xe18c),
482         _MMIO(0xe48c),
483         _MMIO(0xe5f4),
484 };
485
486 /* a simple bsearch */
487 static inline bool in_whitelist(unsigned int reg)
488 {
489         int left = 0, right = ARRAY_SIZE(force_nonpriv_white_list);
490         i915_reg_t *array = force_nonpriv_white_list;
491
492         while (left < right) {
493                 int mid = (left + right)/2;
494
495                 if (reg > array[mid].reg)
496                         left = mid + 1;
497                 else if (reg < array[mid].reg)
498                         right = mid;
499                 else
500                         return true;
501         }
502         return false;
503 }
504
505 static int force_nonpriv_write(struct intel_vgpu *vgpu,
506         unsigned int offset, void *p_data, unsigned int bytes)
507 {
508         u32 reg_nonpriv = *(u32 *)p_data;
509         int ring_id = intel_gvt_render_mmio_to_ring_id(vgpu->gvt, offset);
510         u32 ring_base;
511         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
512         int ret = -EINVAL;
513
514         if ((bytes != 4) || ((offset & (bytes - 1)) != 0) || ring_id < 0) {
515                 gvt_err("vgpu(%d) ring %d Invalid FORCE_NONPRIV offset %x(%dB)\n",
516                         vgpu->id, ring_id, offset, bytes);
517                 return ret;
518         }
519
520         ring_base = dev_priv->engine[ring_id]->mmio_base;
521
522         if (in_whitelist(reg_nonpriv) ||
523                 reg_nonpriv == i915_mmio_reg_offset(RING_NOPID(ring_base))) {
524                 ret = intel_vgpu_default_mmio_write(vgpu, offset, p_data,
525                         bytes);
526         } else
527                 gvt_err("vgpu(%d) Invalid FORCE_NONPRIV write %x at offset %x\n",
528                         vgpu->id, reg_nonpriv, offset);
529
530         return 0;
531 }
532
533 static int ddi_buf_ctl_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
534                 void *p_data, unsigned int bytes)
535 {
536         write_vreg(vgpu, offset, p_data, bytes);
537
538         if (vgpu_vreg(vgpu, offset) & DDI_BUF_CTL_ENABLE) {
539                 vgpu_vreg(vgpu, offset) &= ~DDI_BUF_IS_IDLE;
540         } else {
541                 vgpu_vreg(vgpu, offset) |= DDI_BUF_IS_IDLE;
542                 if (offset == i915_mmio_reg_offset(DDI_BUF_CTL(PORT_E)))
543                         vgpu_vreg_t(vgpu, DP_TP_STATUS(PORT_E))
544                                 &= ~DP_TP_STATUS_AUTOTRAIN_DONE;
545         }
546         return 0;
547 }
548
549 static int fdi_rx_iir_mmio_write(struct intel_vgpu *vgpu,
550                 unsigned int offset, void *p_data, unsigned int bytes)
551 {
552         vgpu_vreg(vgpu, offset) &= ~*(u32 *)p_data;
553         return 0;
554 }
555
556 #define FDI_LINK_TRAIN_PATTERN1         0
557 #define FDI_LINK_TRAIN_PATTERN2         1
558
559 static int fdi_auto_training_started(struct intel_vgpu *vgpu)
560 {
561         u32 ddi_buf_ctl = vgpu_vreg_t(vgpu, DDI_BUF_CTL(PORT_E));
562         u32 rx_ctl = vgpu_vreg(vgpu, _FDI_RXA_CTL);
563         u32 tx_ctl = vgpu_vreg_t(vgpu, DP_TP_CTL(PORT_E));
564
565         if ((ddi_buf_ctl & DDI_BUF_CTL_ENABLE) &&
566                         (rx_ctl & FDI_RX_ENABLE) &&
567                         (rx_ctl & FDI_AUTO_TRAINING) &&
568                         (tx_ctl & DP_TP_CTL_ENABLE) &&
569                         (tx_ctl & DP_TP_CTL_FDI_AUTOTRAIN))
570                 return 1;
571         else
572                 return 0;
573 }
574
575 static int check_fdi_rx_train_status(struct intel_vgpu *vgpu,
576                 enum pipe pipe, unsigned int train_pattern)
577 {
578         i915_reg_t fdi_rx_imr, fdi_tx_ctl, fdi_rx_ctl;
579         unsigned int fdi_rx_check_bits, fdi_tx_check_bits;
580         unsigned int fdi_rx_train_bits, fdi_tx_train_bits;
581         unsigned int fdi_iir_check_bits;
582
583         fdi_rx_imr = FDI_RX_IMR(pipe);
584         fdi_tx_ctl = FDI_TX_CTL(pipe);
585         fdi_rx_ctl = FDI_RX_CTL(pipe);
586
587         if (train_pattern == FDI_LINK_TRAIN_PATTERN1) {
588                 fdi_rx_train_bits = FDI_LINK_TRAIN_PATTERN_1_CPT;
589                 fdi_tx_train_bits = FDI_LINK_TRAIN_PATTERN_1;
590                 fdi_iir_check_bits = FDI_RX_BIT_LOCK;
591         } else if (train_pattern == FDI_LINK_TRAIN_PATTERN2) {
592                 fdi_rx_train_bits = FDI_LINK_TRAIN_PATTERN_2_CPT;
593                 fdi_tx_train_bits = FDI_LINK_TRAIN_PATTERN_2;
594                 fdi_iir_check_bits = FDI_RX_SYMBOL_LOCK;
595         } else {
596                 gvt_vgpu_err("Invalid train pattern %d\n", train_pattern);
597                 return -EINVAL;
598         }
599
600         fdi_rx_check_bits = FDI_RX_ENABLE | fdi_rx_train_bits;
601         fdi_tx_check_bits = FDI_TX_ENABLE | fdi_tx_train_bits;
602
603         /* If imr bit has been masked */
604         if (vgpu_vreg_t(vgpu, fdi_rx_imr) & fdi_iir_check_bits)
605                 return 0;
606
607         if (((vgpu_vreg_t(vgpu, fdi_tx_ctl) & fdi_tx_check_bits)
608                         == fdi_tx_check_bits)
609                 && ((vgpu_vreg_t(vgpu, fdi_rx_ctl) & fdi_rx_check_bits)
610                         == fdi_rx_check_bits))
611                 return 1;
612         else
613                 return 0;
614 }
615
616 #define INVALID_INDEX (~0U)
617
618 static unsigned int calc_index(unsigned int offset, unsigned int start,
619         unsigned int next, unsigned int end, i915_reg_t i915_end)
620 {
621         unsigned int range = next - start;
622
623         if (!end)
624                 end = i915_mmio_reg_offset(i915_end);
625         if (offset < start || offset > end)
626                 return INVALID_INDEX;
627         offset -= start;
628         return offset / range;
629 }
630
631 #define FDI_RX_CTL_TO_PIPE(offset) \
632         calc_index(offset, _FDI_RXA_CTL, _FDI_RXB_CTL, 0, FDI_RX_CTL(PIPE_C))
633
634 #define FDI_TX_CTL_TO_PIPE(offset) \
635         calc_index(offset, _FDI_TXA_CTL, _FDI_TXB_CTL, 0, FDI_TX_CTL(PIPE_C))
636
637 #define FDI_RX_IMR_TO_PIPE(offset) \
638         calc_index(offset, _FDI_RXA_IMR, _FDI_RXB_IMR, 0, FDI_RX_IMR(PIPE_C))
639
640 static int update_fdi_rx_iir_status(struct intel_vgpu *vgpu,
641                 unsigned int offset, void *p_data, unsigned int bytes)
642 {
643         i915_reg_t fdi_rx_iir;
644         unsigned int index;
645         int ret;
646
647         if (FDI_RX_CTL_TO_PIPE(offset) != INVALID_INDEX)
648                 index = FDI_RX_CTL_TO_PIPE(offset);
649         else if (FDI_TX_CTL_TO_PIPE(offset) != INVALID_INDEX)
650                 index = FDI_TX_CTL_TO_PIPE(offset);
651         else if (FDI_RX_IMR_TO_PIPE(offset) != INVALID_INDEX)
652                 index = FDI_RX_IMR_TO_PIPE(offset);
653         else {
654                 gvt_vgpu_err("Unsupport registers %x\n", offset);
655                 return -EINVAL;
656         }
657
658         write_vreg(vgpu, offset, p_data, bytes);
659
660         fdi_rx_iir = FDI_RX_IIR(index);
661
662         ret = check_fdi_rx_train_status(vgpu, index, FDI_LINK_TRAIN_PATTERN1);
663         if (ret < 0)
664                 return ret;
665         if (ret)
666                 vgpu_vreg_t(vgpu, fdi_rx_iir) |= FDI_RX_BIT_LOCK;
667
668         ret = check_fdi_rx_train_status(vgpu, index, FDI_LINK_TRAIN_PATTERN2);
669         if (ret < 0)
670                 return ret;
671         if (ret)
672                 vgpu_vreg_t(vgpu, fdi_rx_iir) |= FDI_RX_SYMBOL_LOCK;
673
674         if (offset == _FDI_RXA_CTL)
675                 if (fdi_auto_training_started(vgpu))
676                         vgpu_vreg_t(vgpu, DP_TP_STATUS(PORT_E)) |=
677                                 DP_TP_STATUS_AUTOTRAIN_DONE;
678         return 0;
679 }
680
681 #define DP_TP_CTL_TO_PORT(offset) \
682         calc_index(offset, _DP_TP_CTL_A, _DP_TP_CTL_B, 0, DP_TP_CTL(PORT_E))
683
684 static int dp_tp_ctl_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
685                 void *p_data, unsigned int bytes)
686 {
687         i915_reg_t status_reg;
688         unsigned int index;
689         u32 data;
690
691         write_vreg(vgpu, offset, p_data, bytes);
692
693         index = DP_TP_CTL_TO_PORT(offset);
694         data = (vgpu_vreg(vgpu, offset) & GENMASK(10, 8)) >> 8;
695         if (data == 0x2) {
696                 status_reg = DP_TP_STATUS(index);
697                 vgpu_vreg_t(vgpu, status_reg) |= (1 << 25);
698         }
699         return 0;
700 }
701
702 static int dp_tp_status_mmio_write(struct intel_vgpu *vgpu,
703                 unsigned int offset, void *p_data, unsigned int bytes)
704 {
705         u32 reg_val;
706         u32 sticky_mask;
707
708         reg_val = *((u32 *)p_data);
709         sticky_mask = GENMASK(27, 26) | (1 << 24);
710
711         vgpu_vreg(vgpu, offset) = (reg_val & ~sticky_mask) |
712                 (vgpu_vreg(vgpu, offset) & sticky_mask);
713         vgpu_vreg(vgpu, offset) &= ~(reg_val & sticky_mask);
714         return 0;
715 }
716
717 static int pch_adpa_mmio_write(struct intel_vgpu *vgpu,
718                 unsigned int offset, void *p_data, unsigned int bytes)
719 {
720         u32 data;
721
722         write_vreg(vgpu, offset, p_data, bytes);
723         data = vgpu_vreg(vgpu, offset);
724
725         if (data & ADPA_CRT_HOTPLUG_FORCE_TRIGGER)
726                 vgpu_vreg(vgpu, offset) &= ~ADPA_CRT_HOTPLUG_FORCE_TRIGGER;
727         return 0;
728 }
729
730 static int south_chicken2_mmio_write(struct intel_vgpu *vgpu,
731                 unsigned int offset, void *p_data, unsigned int bytes)
732 {
733         u32 data;
734
735         write_vreg(vgpu, offset, p_data, bytes);
736         data = vgpu_vreg(vgpu, offset);
737
738         if (data & FDI_MPHY_IOSFSB_RESET_CTL)
739                 vgpu_vreg(vgpu, offset) |= FDI_MPHY_IOSFSB_RESET_STATUS;
740         else
741                 vgpu_vreg(vgpu, offset) &= ~FDI_MPHY_IOSFSB_RESET_STATUS;
742         return 0;
743 }
744
745 #define DSPSURF_TO_PIPE(offset) \
746         calc_index(offset, _DSPASURF, _DSPBSURF, 0, DSPSURF(PIPE_C))
747
748 static int pri_surf_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
749                 void *p_data, unsigned int bytes)
750 {
751         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
752         unsigned int index = DSPSURF_TO_PIPE(offset);
753         i915_reg_t surflive_reg = DSPSURFLIVE(index);
754         int flip_event[] = {
755                 [PIPE_A] = PRIMARY_A_FLIP_DONE,
756                 [PIPE_B] = PRIMARY_B_FLIP_DONE,
757                 [PIPE_C] = PRIMARY_C_FLIP_DONE,
758         };
759
760         write_vreg(vgpu, offset, p_data, bytes);
761         vgpu_vreg_t(vgpu, surflive_reg) = vgpu_vreg(vgpu, offset);
762
763         set_bit(flip_event[index], vgpu->irq.flip_done_event[index]);
764         return 0;
765 }
766
767 #define SPRSURF_TO_PIPE(offset) \
768         calc_index(offset, _SPRA_SURF, _SPRB_SURF, 0, SPRSURF(PIPE_C))
769
770 static int spr_surf_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
771                 void *p_data, unsigned int bytes)
772 {
773         unsigned int index = SPRSURF_TO_PIPE(offset);
774         i915_reg_t surflive_reg = SPRSURFLIVE(index);
775         int flip_event[] = {
776                 [PIPE_A] = SPRITE_A_FLIP_DONE,
777                 [PIPE_B] = SPRITE_B_FLIP_DONE,
778                 [PIPE_C] = SPRITE_C_FLIP_DONE,
779         };
780
781         write_vreg(vgpu, offset, p_data, bytes);
782         vgpu_vreg_t(vgpu, surflive_reg) = vgpu_vreg(vgpu, offset);
783
784         set_bit(flip_event[index], vgpu->irq.flip_done_event[index]);
785         return 0;
786 }
787
788 static int trigger_aux_channel_interrupt(struct intel_vgpu *vgpu,
789                 unsigned int reg)
790 {
791         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
792         enum intel_gvt_event_type event;
793
794         if (reg == _DPA_AUX_CH_CTL)
795                 event = AUX_CHANNEL_A;
796         else if (reg == _PCH_DPB_AUX_CH_CTL || reg == _DPB_AUX_CH_CTL)
797                 event = AUX_CHANNEL_B;
798         else if (reg == _PCH_DPC_AUX_CH_CTL || reg == _DPC_AUX_CH_CTL)
799                 event = AUX_CHANNEL_C;
800         else if (reg == _PCH_DPD_AUX_CH_CTL || reg == _DPD_AUX_CH_CTL)
801                 event = AUX_CHANNEL_D;
802         else {
803                 WARN_ON(true);
804                 return -EINVAL;
805         }
806
807         intel_vgpu_trigger_virtual_event(vgpu, event);
808         return 0;
809 }
810
811 static int dp_aux_ch_ctl_trans_done(struct intel_vgpu *vgpu, u32 value,
812                 unsigned int reg, int len, bool data_valid)
813 {
814         /* mark transaction done */
815         value |= DP_AUX_CH_CTL_DONE;
816         value &= ~DP_AUX_CH_CTL_SEND_BUSY;
817         value &= ~DP_AUX_CH_CTL_RECEIVE_ERROR;
818
819         if (data_valid)
820                 value &= ~DP_AUX_CH_CTL_TIME_OUT_ERROR;
821         else
822                 value |= DP_AUX_CH_CTL_TIME_OUT_ERROR;
823
824         /* message size */
825         value &= ~(0xf << 20);
826         value |= (len << 20);
827         vgpu_vreg(vgpu, reg) = value;
828
829         if (value & DP_AUX_CH_CTL_INTERRUPT)
830                 return trigger_aux_channel_interrupt(vgpu, reg);
831         return 0;
832 }
833
834 static void dp_aux_ch_ctl_link_training(struct intel_vgpu_dpcd_data *dpcd,
835                 uint8_t t)
836 {
837         if ((t & DPCD_TRAINING_PATTERN_SET_MASK) == DPCD_TRAINING_PATTERN_1) {
838                 /* training pattern 1 for CR */
839                 /* set LANE0_CR_DONE, LANE1_CR_DONE */
840                 dpcd->data[DPCD_LANE0_1_STATUS] |= DPCD_LANES_CR_DONE;
841                 /* set LANE2_CR_DONE, LANE3_CR_DONE */
842                 dpcd->data[DPCD_LANE2_3_STATUS] |= DPCD_LANES_CR_DONE;
843         } else if ((t & DPCD_TRAINING_PATTERN_SET_MASK) ==
844                         DPCD_TRAINING_PATTERN_2) {
845                 /* training pattern 2 for EQ */
846                 /* Set CHANNEL_EQ_DONE and  SYMBOL_LOCKED for Lane0_1 */
847                 dpcd->data[DPCD_LANE0_1_STATUS] |= DPCD_LANES_EQ_DONE;
848                 dpcd->data[DPCD_LANE0_1_STATUS] |= DPCD_SYMBOL_LOCKED;
849                 /* Set CHANNEL_EQ_DONE and  SYMBOL_LOCKED for Lane2_3 */
850                 dpcd->data[DPCD_LANE2_3_STATUS] |= DPCD_LANES_EQ_DONE;
851                 dpcd->data[DPCD_LANE2_3_STATUS] |= DPCD_SYMBOL_LOCKED;
852                 /* set INTERLANE_ALIGN_DONE */
853                 dpcd->data[DPCD_LANE_ALIGN_STATUS_UPDATED] |=
854                         DPCD_INTERLANE_ALIGN_DONE;
855         } else if ((t & DPCD_TRAINING_PATTERN_SET_MASK) ==
856                         DPCD_LINK_TRAINING_DISABLED) {
857                 /* finish link training */
858                 /* set sink status as synchronized */
859                 dpcd->data[DPCD_SINK_STATUS] = DPCD_SINK_IN_SYNC;
860         }
861 }
862
863 #define _REG_HSW_DP_AUX_CH_CTL(dp) \
864         ((dp) ? (_PCH_DPB_AUX_CH_CTL + ((dp)-1)*0x100) : 0x64010)
865
866 #define _REG_SKL_DP_AUX_CH_CTL(dp) (0x64010 + (dp) * 0x100)
867
868 #define OFFSET_TO_DP_AUX_PORT(offset) (((offset) & 0xF00) >> 8)
869
870 #define dpy_is_valid_port(port) \
871                 (((port) >= PORT_A) && ((port) < I915_MAX_PORTS))
872
873 static int dp_aux_ch_ctl_mmio_write(struct intel_vgpu *vgpu,
874                 unsigned int offset, void *p_data, unsigned int bytes)
875 {
876         struct intel_vgpu_display *display = &vgpu->display;
877         int msg, addr, ctrl, op, len;
878         int port_index = OFFSET_TO_DP_AUX_PORT(offset);
879         struct intel_vgpu_dpcd_data *dpcd = NULL;
880         struct intel_vgpu_port *port = NULL;
881         u32 data;
882
883         if (!dpy_is_valid_port(port_index)) {
884                 gvt_vgpu_err("Unsupported DP port access!\n");
885                 return 0;
886         }
887
888         write_vreg(vgpu, offset, p_data, bytes);
889         data = vgpu_vreg(vgpu, offset);
890
891         if ((IS_SKYLAKE(vgpu->gvt->dev_priv)
892                 || IS_KABYLAKE(vgpu->gvt->dev_priv)
893                 || IS_BROXTON(vgpu->gvt->dev_priv))
894                 && offset != _REG_SKL_DP_AUX_CH_CTL(port_index)) {
895                 /* SKL DPB/C/D aux ctl register changed */
896                 return 0;
897         } else if (IS_BROADWELL(vgpu->gvt->dev_priv) &&
898                    offset != _REG_HSW_DP_AUX_CH_CTL(port_index)) {
899                 /* write to the data registers */
900                 return 0;
901         }
902
903         if (!(data & DP_AUX_CH_CTL_SEND_BUSY)) {
904                 /* just want to clear the sticky bits */
905                 vgpu_vreg(vgpu, offset) = 0;
906                 return 0;
907         }
908
909         port = &display->ports[port_index];
910         dpcd = port->dpcd;
911
912         /* read out message from DATA1 register */
913         msg = vgpu_vreg(vgpu, offset + 4);
914         addr = (msg >> 8) & 0xffff;
915         ctrl = (msg >> 24) & 0xff;
916         len = msg & 0xff;
917         op = ctrl >> 4;
918
919         if (op == GVT_AUX_NATIVE_WRITE) {
920                 int t;
921                 uint8_t buf[16];
922
923                 if ((addr + len + 1) >= DPCD_SIZE) {
924                         /*
925                          * Write request exceeds what we supported,
926                          * DCPD spec: When a Source Device is writing a DPCD
927                          * address not supported by the Sink Device, the Sink
928                          * Device shall reply with AUX NACK and â€œM” equal to
929                          * zero.
930                          */
931
932                         /* NAK the write */
933                         vgpu_vreg(vgpu, offset + 4) = AUX_NATIVE_REPLY_NAK;
934                         dp_aux_ch_ctl_trans_done(vgpu, data, offset, 2, true);
935                         return 0;
936                 }
937
938                 /*
939                  * Write request format: Headr (command + address + size) occupies
940                  * 4 bytes, followed by (len + 1) bytes of data. See details at
941                  * intel_dp_aux_transfer().
942                  */
943                 if ((len + 1 + 4) > AUX_BURST_SIZE) {
944                         gvt_vgpu_err("dp_aux_header: len %d is too large\n", len);
945                         return -EINVAL;
946                 }
947
948                 /* unpack data from vreg to buf */
949                 for (t = 0; t < 4; t++) {
950                         u32 r = vgpu_vreg(vgpu, offset + 8 + t * 4);
951
952                         buf[t * 4] = (r >> 24) & 0xff;
953                         buf[t * 4 + 1] = (r >> 16) & 0xff;
954                         buf[t * 4 + 2] = (r >> 8) & 0xff;
955                         buf[t * 4 + 3] = r & 0xff;
956                 }
957
958                 /* write to virtual DPCD */
959                 if (dpcd && dpcd->data_valid) {
960                         for (t = 0; t <= len; t++) {
961                                 int p = addr + t;
962
963                                 dpcd->data[p] = buf[t];
964                                 /* check for link training */
965                                 if (p == DPCD_TRAINING_PATTERN_SET)
966                                         dp_aux_ch_ctl_link_training(dpcd,
967                                                         buf[t]);
968                         }
969                 }
970
971                 /* ACK the write */
972                 vgpu_vreg(vgpu, offset + 4) = 0;
973                 dp_aux_ch_ctl_trans_done(vgpu, data, offset, 1,
974                                 dpcd && dpcd->data_valid);
975                 return 0;
976         }
977
978         if (op == GVT_AUX_NATIVE_READ) {
979                 int idx, i, ret = 0;
980
981                 if ((addr + len + 1) >= DPCD_SIZE) {
982                         /*
983                          * read request exceeds what we supported
984                          * DPCD spec: A Sink Device receiving a Native AUX CH
985                          * read request for an unsupported DPCD address must
986                          * reply with an AUX ACK and read data set equal to
987                          * zero instead of replying with AUX NACK.
988                          */
989
990                         /* ACK the READ*/
991                         vgpu_vreg(vgpu, offset + 4) = 0;
992                         vgpu_vreg(vgpu, offset + 8) = 0;
993                         vgpu_vreg(vgpu, offset + 12) = 0;
994                         vgpu_vreg(vgpu, offset + 16) = 0;
995                         vgpu_vreg(vgpu, offset + 20) = 0;
996
997                         dp_aux_ch_ctl_trans_done(vgpu, data, offset, len + 2,
998                                         true);
999                         return 0;
1000                 }
1001
1002                 for (idx = 1; idx <= 5; idx++) {
1003                         /* clear the data registers */
1004                         vgpu_vreg(vgpu, offset + 4 * idx) = 0;
1005                 }
1006
1007                 /*
1008                  * Read reply format: ACK (1 byte) plus (len + 1) bytes of data.
1009                  */
1010                 if ((len + 2) > AUX_BURST_SIZE) {
1011                         gvt_vgpu_err("dp_aux_header: len %d is too large\n", len);
1012                         return -EINVAL;
1013                 }
1014
1015                 /* read from virtual DPCD to vreg */
1016                 /* first 4 bytes: [ACK][addr][addr+1][addr+2] */
1017                 if (dpcd && dpcd->data_valid) {
1018                         for (i = 1; i <= (len + 1); i++) {
1019                                 int t;
1020
1021                                 t = dpcd->data[addr + i - 1];
1022                                 t <<= (24 - 8 * (i % 4));
1023                                 ret |= t;
1024
1025                                 if ((i % 4 == 3) || (i == (len + 1))) {
1026                                         vgpu_vreg(vgpu, offset +
1027                                                         (i / 4 + 1) * 4) = ret;
1028                                         ret = 0;
1029                                 }
1030                         }
1031                 }
1032                 dp_aux_ch_ctl_trans_done(vgpu, data, offset, len + 2,
1033                                 dpcd && dpcd->data_valid);
1034                 return 0;
1035         }
1036
1037         /* i2c transaction starts */
1038         intel_gvt_i2c_handle_aux_ch_write(vgpu, port_index, offset, p_data);
1039
1040         if (data & DP_AUX_CH_CTL_INTERRUPT)
1041                 trigger_aux_channel_interrupt(vgpu, offset);
1042         return 0;
1043 }
1044
1045 static int mbctl_write(struct intel_vgpu *vgpu, unsigned int offset,
1046                 void *p_data, unsigned int bytes)
1047 {
1048         *(u32 *)p_data &= (~GEN6_MBCTL_ENABLE_BOOT_FETCH);
1049         write_vreg(vgpu, offset, p_data, bytes);
1050         return 0;
1051 }
1052
1053 static int vga_control_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
1054                 void *p_data, unsigned int bytes)
1055 {
1056         bool vga_disable;
1057
1058         write_vreg(vgpu, offset, p_data, bytes);
1059         vga_disable = vgpu_vreg(vgpu, offset) & VGA_DISP_DISABLE;
1060
1061         gvt_dbg_core("vgpu%d: %s VGA mode\n", vgpu->id,
1062                         vga_disable ? "Disable" : "Enable");
1063         return 0;
1064 }
1065
1066 static u32 read_virtual_sbi_register(struct intel_vgpu *vgpu,
1067                 unsigned int sbi_offset)
1068 {
1069         struct intel_vgpu_display *display = &vgpu->display;
1070         int num = display->sbi.number;
1071         int i;
1072
1073         for (i = 0; i < num; ++i)
1074                 if (display->sbi.registers[i].offset == sbi_offset)
1075                         break;
1076
1077         if (i == num)
1078                 return 0;
1079
1080         return display->sbi.registers[i].value;
1081 }
1082
1083 static void write_virtual_sbi_register(struct intel_vgpu *vgpu,
1084                 unsigned int offset, u32 value)
1085 {
1086         struct intel_vgpu_display *display = &vgpu->display;
1087         int num = display->sbi.number;
1088         int i;
1089
1090         for (i = 0; i < num; ++i) {
1091                 if (display->sbi.registers[i].offset == offset)
1092                         break;
1093         }
1094
1095         if (i == num) {
1096                 if (num == SBI_REG_MAX) {
1097                         gvt_vgpu_err("SBI caching meets maximum limits\n");
1098                         return;
1099                 }
1100                 display->sbi.number++;
1101         }
1102
1103         display->sbi.registers[i].offset = offset;
1104         display->sbi.registers[i].value = value;
1105 }
1106
1107 static int sbi_data_mmio_read(struct intel_vgpu *vgpu, unsigned int offset,
1108                 void *p_data, unsigned int bytes)
1109 {
1110         if (((vgpu_vreg_t(vgpu, SBI_CTL_STAT) & SBI_OPCODE_MASK) >>
1111                                 SBI_OPCODE_SHIFT) == SBI_CMD_CRRD) {
1112                 unsigned int sbi_offset = (vgpu_vreg_t(vgpu, SBI_ADDR) &
1113                                 SBI_ADDR_OFFSET_MASK) >> SBI_ADDR_OFFSET_SHIFT;
1114                 vgpu_vreg(vgpu, offset) = read_virtual_sbi_register(vgpu,
1115                                 sbi_offset);
1116         }
1117         read_vreg(vgpu, offset, p_data, bytes);
1118         return 0;
1119 }
1120
1121 static int sbi_ctl_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
1122                 void *p_data, unsigned int bytes)
1123 {
1124         u32 data;
1125
1126         write_vreg(vgpu, offset, p_data, bytes);
1127         data = vgpu_vreg(vgpu, offset);
1128
1129         data &= ~(SBI_STAT_MASK << SBI_STAT_SHIFT);
1130         data |= SBI_READY;
1131
1132         data &= ~(SBI_RESPONSE_MASK << SBI_RESPONSE_SHIFT);
1133         data |= SBI_RESPONSE_SUCCESS;
1134
1135         vgpu_vreg(vgpu, offset) = data;
1136
1137         if (((vgpu_vreg_t(vgpu, SBI_CTL_STAT) & SBI_OPCODE_MASK) >>
1138                                 SBI_OPCODE_SHIFT) == SBI_CMD_CRWR) {
1139                 unsigned int sbi_offset = (vgpu_vreg_t(vgpu, SBI_ADDR) &
1140                                 SBI_ADDR_OFFSET_MASK) >> SBI_ADDR_OFFSET_SHIFT;
1141
1142                 write_virtual_sbi_register(vgpu, sbi_offset,
1143                                            vgpu_vreg_t(vgpu, SBI_DATA));
1144         }
1145         return 0;
1146 }
1147
1148 #define _vgtif_reg(x) \
1149         (VGT_PVINFO_PAGE + offsetof(struct vgt_if, x))
1150
1151 static int pvinfo_mmio_read(struct intel_vgpu *vgpu, unsigned int offset,
1152                 void *p_data, unsigned int bytes)
1153 {
1154         bool invalid_read = false;
1155
1156         read_vreg(vgpu, offset, p_data, bytes);
1157
1158         switch (offset) {
1159         case _vgtif_reg(magic) ... _vgtif_reg(vgt_id):
1160                 if (offset + bytes > _vgtif_reg(vgt_id) + 4)
1161                         invalid_read = true;
1162                 break;
1163         case _vgtif_reg(avail_rs.mappable_gmadr.base) ...
1164                 _vgtif_reg(avail_rs.fence_num):
1165                 if (offset + bytes >
1166                         _vgtif_reg(avail_rs.fence_num) + 4)
1167                         invalid_read = true;
1168                 break;
1169         case 0x78010:   /* vgt_caps */
1170         case 0x7881c:
1171                 break;
1172         default:
1173                 invalid_read = true;
1174                 break;
1175         }
1176         if (invalid_read)
1177                 gvt_vgpu_err("invalid pvinfo read: [%x:%x] = %x\n",
1178                                 offset, bytes, *(u32 *)p_data);
1179         vgpu->pv_notified = true;
1180         return 0;
1181 }
1182
1183 static int handle_g2v_notification(struct intel_vgpu *vgpu, int notification)
1184 {
1185         intel_gvt_gtt_type_t root_entry_type = GTT_TYPE_PPGTT_ROOT_L4_ENTRY;
1186         struct intel_vgpu_mm *mm;
1187         u64 *pdps;
1188
1189         pdps = (u64 *)&vgpu_vreg64_t(vgpu, vgtif_reg(pdp[0]));
1190
1191         switch (notification) {
1192         case VGT_G2V_PPGTT_L3_PAGE_TABLE_CREATE:
1193                 root_entry_type = GTT_TYPE_PPGTT_ROOT_L3_ENTRY;
1194                 /* fall through */
1195         case VGT_G2V_PPGTT_L4_PAGE_TABLE_CREATE:
1196                 mm = intel_vgpu_get_ppgtt_mm(vgpu, root_entry_type, pdps);
1197                 return PTR_ERR_OR_ZERO(mm);
1198         case VGT_G2V_PPGTT_L3_PAGE_TABLE_DESTROY:
1199         case VGT_G2V_PPGTT_L4_PAGE_TABLE_DESTROY:
1200                 return intel_vgpu_put_ppgtt_mm(vgpu, pdps);
1201         case VGT_G2V_EXECLIST_CONTEXT_CREATE:
1202         case VGT_G2V_EXECLIST_CONTEXT_DESTROY:
1203         case 1: /* Remove this in guest driver. */
1204                 break;
1205         default:
1206                 gvt_vgpu_err("Invalid PV notification %d\n", notification);
1207         }
1208         return 0;
1209 }
1210
1211 static int send_display_ready_uevent(struct intel_vgpu *vgpu, int ready)
1212 {
1213         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
1214         struct kobject *kobj = &dev_priv->drm.primary->kdev->kobj;
1215         char *env[3] = {NULL, NULL, NULL};
1216         char vmid_str[20];
1217         char display_ready_str[20];
1218
1219         snprintf(display_ready_str, 20, "GVT_DISPLAY_READY=%d", ready);
1220         env[0] = display_ready_str;
1221
1222         snprintf(vmid_str, 20, "VMID=%d", vgpu->id);
1223         env[1] = vmid_str;
1224
1225         return kobject_uevent_env(kobj, KOBJ_ADD, env);
1226 }
1227
1228 static int pvinfo_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
1229                 void *p_data, unsigned int bytes)
1230 {
1231         u32 data;
1232         int ret;
1233
1234         write_vreg(vgpu, offset, p_data, bytes);
1235         data = vgpu_vreg(vgpu, offset);
1236
1237         switch (offset) {
1238         case _vgtif_reg(display_ready):
1239                 send_display_ready_uevent(vgpu, data ? 1 : 0);
1240                 break;
1241         case _vgtif_reg(g2v_notify):
1242                 ret = handle_g2v_notification(vgpu, data);
1243                 break;
1244         /* add xhot and yhot to handled list to avoid error log */
1245         case _vgtif_reg(cursor_x_hot):
1246         case _vgtif_reg(cursor_y_hot):
1247         case _vgtif_reg(pdp[0].lo):
1248         case _vgtif_reg(pdp[0].hi):
1249         case _vgtif_reg(pdp[1].lo):
1250         case _vgtif_reg(pdp[1].hi):
1251         case _vgtif_reg(pdp[2].lo):
1252         case _vgtif_reg(pdp[2].hi):
1253         case _vgtif_reg(pdp[3].lo):
1254         case _vgtif_reg(pdp[3].hi):
1255         case _vgtif_reg(execlist_context_descriptor_lo):
1256         case _vgtif_reg(execlist_context_descriptor_hi):
1257                 break;
1258         case _vgtif_reg(rsv5[0])..._vgtif_reg(rsv5[3]):
1259                 enter_failsafe_mode(vgpu, GVT_FAILSAFE_INSUFFICIENT_RESOURCE);
1260                 break;
1261         default:
1262                 gvt_vgpu_err("invalid pvinfo write offset %x bytes %x data %x\n",
1263                                 offset, bytes, data);
1264                 break;
1265         }
1266         return 0;
1267 }
1268
1269 static int pf_write(struct intel_vgpu *vgpu,
1270                 unsigned int offset, void *p_data, unsigned int bytes)
1271 {
1272         u32 val = *(u32 *)p_data;
1273
1274         if ((offset == _PS_1A_CTRL || offset == _PS_2A_CTRL ||
1275            offset == _PS_1B_CTRL || offset == _PS_2B_CTRL ||
1276            offset == _PS_1C_CTRL) && (val & PS_PLANE_SEL_MASK) != 0) {
1277                 WARN_ONCE(true, "VM(%d): guest is trying to scaling a plane\n",
1278                           vgpu->id);
1279                 return 0;
1280         }
1281
1282         return intel_vgpu_default_mmio_write(vgpu, offset, p_data, bytes);
1283 }
1284
1285 static int power_well_ctl_mmio_write(struct intel_vgpu *vgpu,
1286                 unsigned int offset, void *p_data, unsigned int bytes)
1287 {
1288         write_vreg(vgpu, offset, p_data, bytes);
1289
1290         if (vgpu_vreg(vgpu, offset) &
1291             HSW_PWR_WELL_CTL_REQ(HSW_PW_CTL_IDX_GLOBAL))
1292                 vgpu_vreg(vgpu, offset) |=
1293                         HSW_PWR_WELL_CTL_STATE(HSW_PW_CTL_IDX_GLOBAL);
1294         else
1295                 vgpu_vreg(vgpu, offset) &=
1296                         ~HSW_PWR_WELL_CTL_STATE(HSW_PW_CTL_IDX_GLOBAL);
1297         return 0;
1298 }
1299
1300 static int fpga_dbg_mmio_write(struct intel_vgpu *vgpu,
1301         unsigned int offset, void *p_data, unsigned int bytes)
1302 {
1303         write_vreg(vgpu, offset, p_data, bytes);
1304
1305         if (vgpu_vreg(vgpu, offset) & FPGA_DBG_RM_NOCLAIM)
1306                 vgpu_vreg(vgpu, offset) &= ~FPGA_DBG_RM_NOCLAIM;
1307         return 0;
1308 }
1309
1310 static int dma_ctrl_write(struct intel_vgpu *vgpu, unsigned int offset,
1311                 void *p_data, unsigned int bytes)
1312 {
1313         u32 mode;
1314
1315         write_vreg(vgpu, offset, p_data, bytes);
1316         mode = vgpu_vreg(vgpu, offset);
1317
1318         if (GFX_MODE_BIT_SET_IN_MASK(mode, START_DMA)) {
1319                 WARN_ONCE(1, "VM(%d): iGVT-g doesn't support GuC\n",
1320                                 vgpu->id);
1321                 return 0;
1322         }
1323
1324         return 0;
1325 }
1326
1327 static int gen9_trtte_write(struct intel_vgpu *vgpu, unsigned int offset,
1328                 void *p_data, unsigned int bytes)
1329 {
1330         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
1331         u32 trtte = *(u32 *)p_data;
1332
1333         if ((trtte & 1) && (trtte & (1 << 1)) == 0) {
1334                 WARN(1, "VM(%d): Use physical address for TRTT!\n",
1335                                 vgpu->id);
1336                 return -EINVAL;
1337         }
1338         write_vreg(vgpu, offset, p_data, bytes);
1339         /* TRTTE is not per-context */
1340
1341         mmio_hw_access_pre(dev_priv);
1342         I915_WRITE(_MMIO(offset), vgpu_vreg(vgpu, offset));
1343         mmio_hw_access_post(dev_priv);
1344
1345         return 0;
1346 }
1347
1348 static int gen9_trtt_chicken_write(struct intel_vgpu *vgpu, unsigned int offset,
1349                 void *p_data, unsigned int bytes)
1350 {
1351         struct drm_i915_private *dev_priv = vgpu->gvt->dev_priv;
1352         u32 val = *(u32 *)p_data;
1353
1354         if (val & 1) {
1355                 /* unblock hw logic */
1356                 mmio_hw_access_pre(dev_priv);
1357                 I915_WRITE(_MMIO(offset), val);
1358                 mmio_hw_access_post(dev_priv);
1359         }
1360         write_vreg(vgpu, offset, p_data, bytes);
1361         return 0;
1362 }
1363
1364 static int dpll_status_read(struct intel_vgpu *vgpu, unsigned int offset,
1365                 void *p_data, unsigned int bytes)
1366 {
1367         u32 v = 0;
1368
1369         if (vgpu_vreg(vgpu, 0x46010) & (1 << 31))
1370                 v |= (1 << 0);
1371
1372         if (vgpu_vreg(vgpu, 0x46014) & (1 << 31))
1373                 v |= (1 << 8);
1374
1375         if (vgpu_vreg(vgpu, 0x46040) & (1 << 31))
1376                 v |= (1 << 16);
1377
1378         if (vgpu_vreg(vgpu, 0x46060) & (1 << 31))
1379                 v |= (1 << 24);
1380
1381         vgpu_vreg(vgpu, offset) = v;
1382
1383         return intel_vgpu_default_mmio_read(vgpu, offset, p_data, bytes);
1384 }
1385
1386 static int mailbox_write(struct intel_vgpu *vgpu, unsigned int offset,
1387                 void *p_data, unsigned int bytes)
1388 {
1389         u32 value = *(u32 *)p_data;
1390         u32 cmd = value & 0xff;
1391         u32 *data0 = &vgpu_vreg_t(vgpu, GEN6_PCODE_DATA);
1392
1393         switch (cmd) {
1394         case GEN9_PCODE_READ_MEM_LATENCY:
1395                 if (IS_SKYLAKE(vgpu->gvt->dev_priv)
1396                          || IS_KABYLAKE(vgpu->gvt->dev_priv)) {
1397                         /**
1398                          * "Read memory latency" command on gen9.
1399                          * Below memory latency values are read
1400                          * from skylake platform.
1401                          */
1402                         if (!*data0)
1403                                 *data0 = 0x1e1a1100;
1404                         else
1405                                 *data0 = 0x61514b3d;
1406                 } else if (IS_BROXTON(vgpu->gvt->dev_priv)) {
1407                         /**
1408                          * "Read memory latency" command on gen9.
1409                          * Below memory latency values are read
1410                          * from Broxton MRB.
1411                          */
1412                         if (!*data0)
1413                                 *data0 = 0x16080707;
1414                         else
1415                                 *data0 = 0x16161616;
1416                 }
1417                 break;
1418         case SKL_PCODE_CDCLK_CONTROL:
1419                 if (IS_SKYLAKE(vgpu->gvt->dev_priv)
1420                          || IS_KABYLAKE(vgpu->gvt->dev_priv))
1421                         *data0 = SKL_CDCLK_READY_FOR_CHANGE;
1422                 break;
1423         case GEN6_PCODE_READ_RC6VIDS:
1424                 *data0 |= 0x1;
1425                 break;
1426         }
1427
1428         gvt_dbg_core("VM(%d) write %x to mailbox, return data0 %x\n",
1429                      vgpu->id, value, *data0);
1430         /**
1431          * PCODE_READY clear means ready for pcode read/write,
1432          * PCODE_ERROR_MASK clear means no error happened. In GVT-g we
1433          * always emulate as pcode read/write success and ready for access
1434          * anytime, since we don't touch real physical registers here.
1435          */
1436         value &= ~(GEN6_PCODE_READY | GEN6_PCODE_ERROR_MASK);
1437         return intel_vgpu_default_mmio_write(vgpu, offset, &value, bytes);
1438 }
1439
1440 static int hws_pga_write(struct intel_vgpu *vgpu, unsigned int offset,
1441                 void *p_data, unsigned int bytes)
1442 {
1443         u32 value = *(u32 *)p_data;
1444         int ring_id = intel_gvt_render_mmio_to_ring_id(vgpu->gvt, offset);
1445
1446         if (!intel_gvt_ggtt_validate_range(vgpu, value, I915_GTT_PAGE_SIZE)) {
1447                 gvt_vgpu_err("write invalid HWSP address, reg:0x%x, value:0x%x\n",
1448                               offset, value);
1449                 return -EINVAL;
1450         }
1451         /*
1452          * Need to emulate all the HWSP register write to ensure host can
1453          * update the VM CSB status correctly. Here listed registers can
1454          * support BDW, SKL or other platforms with same HWSP registers.
1455          */
1456         if (unlikely(ring_id < 0 || ring_id >= I915_NUM_ENGINES)) {
1457                 gvt_vgpu_err("access unknown hardware status page register:0x%x\n",
1458                              offset);
1459                 return -EINVAL;
1460         }
1461         vgpu->hws_pga[ring_id] = value;
1462         gvt_dbg_mmio("VM(%d) write: 0x%x to HWSP: 0x%x\n",
1463                      vgpu->id, value, offset);
1464
1465         return intel_vgpu_default_mmio_write(vgpu, offset, &value, bytes);
1466 }
1467
1468 static int skl_power_well_ctl_write(struct intel_vgpu *vgpu,
1469                 unsigned int offset, void *p_data, unsigned int bytes)
1470 {
1471         u32 v = *(u32 *)p_data;
1472
1473         if (IS_BROXTON(vgpu->gvt->dev_priv))
1474                 v &= (1 << 31) | (1 << 29);
1475         else
1476                 v &= (1 << 31) | (1 << 29) | (1 << 9) |
1477                         (1 << 7) | (1 << 5) | (1 << 3) | (1 << 1);
1478         v |= (v >> 1);
1479
1480         return intel_vgpu_default_mmio_write(vgpu, offset, &v, bytes);
1481 }
1482
1483 static int skl_lcpll_write(struct intel_vgpu *vgpu, unsigned int offset,
1484                 void *p_data, unsigned int bytes)
1485 {
1486         u32 v = *(u32 *)p_data;
1487
1488         /* other bits are MBZ. */
1489         v &= (1 << 31) | (1 << 30);
1490         v & (1 << 31) ? (v |= (1 << 30)) : (v &= ~(1 << 30));
1491
1492         vgpu_vreg(vgpu, offset) = v;
1493
1494         return 0;
1495 }
1496
1497 static int bxt_de_pll_enable_write(struct intel_vgpu *vgpu,
1498                 unsigned int offset, void *p_data, unsigned int bytes)
1499 {
1500         u32 v = *(u32 *)p_data;
1501
1502         if (v & BXT_DE_PLL_PLL_ENABLE)
1503                 v |= BXT_DE_PLL_LOCK;
1504
1505         vgpu_vreg(vgpu, offset) = v;
1506
1507         return 0;
1508 }
1509
1510 static int bxt_port_pll_enable_write(struct intel_vgpu *vgpu,
1511                 unsigned int offset, void *p_data, unsigned int bytes)
1512 {
1513         u32 v = *(u32 *)p_data;
1514
1515         if (v & PORT_PLL_ENABLE)
1516                 v |= PORT_PLL_LOCK;
1517
1518         vgpu_vreg(vgpu, offset) = v;
1519
1520         return 0;
1521 }
1522
1523 static int bxt_phy_ctl_family_write(struct intel_vgpu *vgpu,
1524                 unsigned int offset, void *p_data, unsigned int bytes)
1525 {
1526         u32 v = *(u32 *)p_data;
1527         u32 data = v & COMMON_RESET_DIS ? BXT_PHY_LANE_ENABLED : 0;
1528
1529         vgpu_vreg(vgpu, _BXT_PHY_CTL_DDI_A) = data;
1530         vgpu_vreg(vgpu, _BXT_PHY_CTL_DDI_B) = data;
1531         vgpu_vreg(vgpu, _BXT_PHY_CTL_DDI_C) = data;
1532
1533         vgpu_vreg(vgpu, offset) = v;
1534
1535         return 0;
1536 }
1537
1538 static int bxt_port_tx_dw3_read(struct intel_vgpu *vgpu,
1539                 unsigned int offset, void *p_data, unsigned int bytes)
1540 {
1541         u32 v = vgpu_vreg(vgpu, offset);
1542
1543         v &= ~UNIQUE_TRANGE_EN_METHOD;
1544
1545         vgpu_vreg(vgpu, offset) = v;
1546
1547         return intel_vgpu_default_mmio_read(vgpu, offset, p_data, bytes);
1548 }
1549
1550 static int bxt_pcs_dw12_grp_write(struct intel_vgpu *vgpu,
1551                 unsigned int offset, void *p_data, unsigned int bytes)
1552 {
1553         u32 v = *(u32 *)p_data;
1554
1555         if (offset == _PORT_PCS_DW12_GRP_A || offset == _PORT_PCS_DW12_GRP_B) {
1556                 vgpu_vreg(vgpu, offset - 0x600) = v;
1557                 vgpu_vreg(vgpu, offset - 0x800) = v;
1558         } else {
1559                 vgpu_vreg(vgpu, offset - 0x400) = v;
1560                 vgpu_vreg(vgpu, offset - 0x600) = v;
1561         }
1562
1563         vgpu_vreg(vgpu, offset) = v;
1564
1565         return 0;
1566 }
1567
1568 static int bxt_gt_disp_pwron_write(struct intel_vgpu *vgpu,
1569                 unsigned int offset, void *p_data, unsigned int bytes)
1570 {
1571         u32 v = *(u32 *)p_data;
1572
1573         if (v & BIT(0)) {
1574                 vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY0)) &=
1575                         ~PHY_RESERVED;
1576                 vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY0)) |=
1577                         PHY_POWER_GOOD;
1578         }
1579
1580         if (v & BIT(1)) {
1581                 vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY1)) &=
1582                         ~PHY_RESERVED;
1583                 vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY1)) |=
1584                         PHY_POWER_GOOD;
1585         }
1586
1587
1588         vgpu_vreg(vgpu, offset) = v;
1589
1590         return 0;
1591 }
1592
1593 static int bxt_edp_psr_imr_iir_write(struct intel_vgpu *vgpu,
1594                 unsigned int offset, void *p_data, unsigned int bytes)
1595 {
1596         vgpu_vreg(vgpu, offset) = 0;
1597         return 0;
1598 }
1599
1600 static int mmio_read_from_hw(struct intel_vgpu *vgpu,
1601                 unsigned int offset, void *p_data, unsigned int bytes)
1602 {
1603         struct intel_gvt *gvt = vgpu->gvt;
1604         struct drm_i915_private *dev_priv = gvt->dev_priv;
1605         int ring_id;
1606         u32 ring_base;
1607
1608         ring_id = intel_gvt_render_mmio_to_ring_id(gvt, offset);
1609         /**
1610          * Read HW reg in following case
1611          * a. the offset isn't a ring mmio
1612          * b. the offset's ring is running on hw.
1613          * c. the offset is ring time stamp mmio
1614          */
1615         if (ring_id >= 0)
1616                 ring_base = dev_priv->engine[ring_id]->mmio_base;
1617
1618         if (ring_id < 0 || vgpu  == gvt->scheduler.engine_owner[ring_id] ||
1619             offset == i915_mmio_reg_offset(RING_TIMESTAMP(ring_base)) ||
1620             offset == i915_mmio_reg_offset(RING_TIMESTAMP_UDW(ring_base))) {
1621                 mmio_hw_access_pre(dev_priv);
1622                 vgpu_vreg(vgpu, offset) = I915_READ(_MMIO(offset));
1623                 mmio_hw_access_post(dev_priv);
1624         }
1625
1626         return intel_vgpu_default_mmio_read(vgpu, offset, p_data, bytes);
1627 }
1628
1629 static int elsp_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
1630                 void *p_data, unsigned int bytes)
1631 {
1632         int ring_id = intel_gvt_render_mmio_to_ring_id(vgpu->gvt, offset);
1633         struct intel_vgpu_execlist *execlist;
1634         u32 data = *(u32 *)p_data;
1635         int ret = 0;
1636
1637         if (WARN_ON(ring_id < 0 || ring_id >= I915_NUM_ENGINES))
1638                 return -EINVAL;
1639
1640         execlist = &vgpu->submission.execlist[ring_id];
1641
1642         execlist->elsp_dwords.data[3 - execlist->elsp_dwords.index] = data;
1643         if (execlist->elsp_dwords.index == 3) {
1644                 ret = intel_vgpu_submit_execlist(vgpu, ring_id);
1645                 if(ret)
1646                         gvt_vgpu_err("fail submit workload on ring %d\n",
1647                                 ring_id);
1648         }
1649
1650         ++execlist->elsp_dwords.index;
1651         execlist->elsp_dwords.index &= 0x3;
1652         return ret;
1653 }
1654
1655 static int ring_mode_mmio_write(struct intel_vgpu *vgpu, unsigned int offset,
1656                 void *p_data, unsigned int bytes)
1657 {
1658         u32 data = *(u32 *)p_data;
1659         int ring_id = intel_gvt_render_mmio_to_ring_id(vgpu->gvt, offset);
1660         bool enable_execlist;
1661         int ret;
1662
1663         write_vreg(vgpu, offset, p_data, bytes);
1664
1665         /* when PPGTT mode enabled, we will check if guest has called
1666          * pvinfo, if not, we will treat this guest as non-gvtg-aware
1667          * guest, and stop emulating its cfg space, mmio, gtt, etc.
1668          */
1669         if (((data & _MASKED_BIT_ENABLE(GFX_PPGTT_ENABLE)) ||
1670                         (data & _MASKED_BIT_ENABLE(GFX_RUN_LIST_ENABLE)))
1671                         && !vgpu->pv_notified) {
1672                 enter_failsafe_mode(vgpu, GVT_FAILSAFE_UNSUPPORTED_GUEST);
1673                 return 0;
1674         }
1675         if ((data & _MASKED_BIT_ENABLE(GFX_RUN_LIST_ENABLE))
1676                         || (data & _MASKED_BIT_DISABLE(GFX_RUN_LIST_ENABLE))) {
1677                 enable_execlist = !!(data & GFX_RUN_LIST_ENABLE);
1678
1679                 gvt_dbg_core("EXECLIST %s on ring %d\n",
1680                                 (enable_execlist ? "enabling" : "disabling"),
1681                                 ring_id);
1682
1683                 if (!enable_execlist)
1684                         return 0;
1685
1686                 ret = intel_vgpu_select_submission_ops(vgpu,
1687                                ENGINE_MASK(ring_id),
1688                                INTEL_VGPU_EXECLIST_SUBMISSION);
1689                 if (ret)
1690                         return ret;
1691
1692                 intel_vgpu_start_schedule(vgpu);
1693         }
1694         return 0;
1695 }
1696
1697 static int gvt_reg_tlb_control_handler(struct intel_vgpu *vgpu,
1698                 unsigned int offset, void *p_data, unsigned int bytes)
1699 {
1700         unsigned int id = 0;
1701
1702         write_vreg(vgpu, offset, p_data, bytes);
1703         vgpu_vreg(vgpu, offset) = 0;
1704
1705         switch (offset) {
1706         case 0x4260:
1707                 id = RCS;
1708                 break;
1709         case 0x4264:
1710                 id = VCS;
1711                 break;
1712         case 0x4268:
1713                 id = VCS2;
1714                 break;
1715         case 0x426c:
1716                 id = BCS;
1717                 break;
1718         case 0x4270:
1719                 id = VECS;
1720                 break;
1721         default:
1722                 return -EINVAL;
1723         }
1724         set_bit(id, (void *)vgpu->submission.tlb_handle_pending);
1725
1726         return 0;
1727 }
1728
1729 static int ring_reset_ctl_write(struct intel_vgpu *vgpu,
1730         unsigned int offset, void *p_data, unsigned int bytes)
1731 {
1732         u32 data;
1733
1734         write_vreg(vgpu, offset, p_data, bytes);
1735         data = vgpu_vreg(vgpu, offset);
1736
1737         if (data & _MASKED_BIT_ENABLE(RESET_CTL_REQUEST_RESET))
1738                 data |= RESET_CTL_READY_TO_RESET;
1739         else if (data & _MASKED_BIT_DISABLE(RESET_CTL_REQUEST_RESET))
1740                 data &= ~RESET_CTL_READY_TO_RESET;
1741
1742         vgpu_vreg(vgpu, offset) = data;
1743         return 0;
1744 }
1745
1746 #define MMIO_F(reg, s, f, am, rm, d, r, w) do { \
1747         ret = new_mmio_info(gvt, i915_mmio_reg_offset(reg), \
1748                 f, s, am, rm, d, r, w); \
1749         if (ret) \
1750                 return ret; \
1751 } while (0)
1752
1753 #define MMIO_D(reg, d) \
1754         MMIO_F(reg, 4, 0, 0, 0, d, NULL, NULL)
1755
1756 #define MMIO_DH(reg, d, r, w) \
1757         MMIO_F(reg, 4, 0, 0, 0, d, r, w)
1758
1759 #define MMIO_DFH(reg, d, f, r, w) \
1760         MMIO_F(reg, 4, f, 0, 0, d, r, w)
1761
1762 #define MMIO_GM(reg, d, r, w) \
1763         MMIO_F(reg, 4, F_GMADR, 0xFFFFF000, 0, d, r, w)
1764
1765 #define MMIO_GM_RDR(reg, d, r, w) \
1766         MMIO_F(reg, 4, F_GMADR | F_CMD_ACCESS, 0xFFFFF000, 0, d, r, w)
1767
1768 #define MMIO_RO(reg, d, f, rm, r, w) \
1769         MMIO_F(reg, 4, F_RO | f, 0, rm, d, r, w)
1770
1771 #define MMIO_RING_F(prefix, s, f, am, rm, d, r, w) do { \
1772         MMIO_F(prefix(RENDER_RING_BASE), s, f, am, rm, d, r, w); \
1773         MMIO_F(prefix(BLT_RING_BASE), s, f, am, rm, d, r, w); \
1774         MMIO_F(prefix(GEN6_BSD_RING_BASE), s, f, am, rm, d, r, w); \
1775         MMIO_F(prefix(VEBOX_RING_BASE), s, f, am, rm, d, r, w); \
1776         if (HAS_BSD2(dev_priv)) \
1777                 MMIO_F(prefix(GEN8_BSD2_RING_BASE), s, f, am, rm, d, r, w); \
1778 } while (0)
1779
1780 #define MMIO_RING_D(prefix, d) \
1781         MMIO_RING_F(prefix, 4, 0, 0, 0, d, NULL, NULL)
1782
1783 #define MMIO_RING_DFH(prefix, d, f, r, w) \
1784         MMIO_RING_F(prefix, 4, f, 0, 0, d, r, w)
1785
1786 #define MMIO_RING_GM(prefix, d, r, w) \
1787         MMIO_RING_F(prefix, 4, F_GMADR, 0xFFFF0000, 0, d, r, w)
1788
1789 #define MMIO_RING_GM_RDR(prefix, d, r, w) \
1790         MMIO_RING_F(prefix, 4, F_GMADR | F_CMD_ACCESS, 0xFFFF0000, 0, d, r, w)
1791
1792 #define MMIO_RING_RO(prefix, d, f, rm, r, w) \
1793         MMIO_RING_F(prefix, 4, F_RO | f, 0, rm, d, r, w)
1794
1795 static int init_generic_mmio_info(struct intel_gvt *gvt)
1796 {
1797         struct drm_i915_private *dev_priv = gvt->dev_priv;
1798         int ret;
1799
1800         MMIO_RING_DFH(RING_IMR, D_ALL, F_CMD_ACCESS, NULL,
1801                 intel_vgpu_reg_imr_handler);
1802
1803         MMIO_DFH(SDEIMR, D_ALL, 0, NULL, intel_vgpu_reg_imr_handler);
1804         MMIO_DFH(SDEIER, D_ALL, 0, NULL, intel_vgpu_reg_ier_handler);
1805         MMIO_DFH(SDEIIR, D_ALL, 0, NULL, intel_vgpu_reg_iir_handler);
1806         MMIO_D(SDEISR, D_ALL);
1807
1808         MMIO_RING_DFH(RING_HWSTAM, D_ALL, F_CMD_ACCESS, NULL, NULL);
1809
1810         MMIO_DH(GEN8_GAMW_ECO_DEV_RW_IA, D_BDW_PLUS, NULL,
1811                 gamw_echo_dev_rw_ia_write);
1812
1813         MMIO_GM_RDR(BSD_HWS_PGA_GEN7, D_ALL, NULL, NULL);
1814         MMIO_GM_RDR(BLT_HWS_PGA_GEN7, D_ALL, NULL, NULL);
1815         MMIO_GM_RDR(VEBOX_HWS_PGA_GEN7, D_ALL, NULL, NULL);
1816
1817 #define RING_REG(base) _MMIO((base) + 0x28)
1818         MMIO_RING_DFH(RING_REG, D_ALL, F_CMD_ACCESS, NULL, NULL);
1819 #undef RING_REG
1820
1821 #define RING_REG(base) _MMIO((base) + 0x134)
1822         MMIO_RING_DFH(RING_REG, D_ALL, F_CMD_ACCESS, NULL, NULL);
1823 #undef RING_REG
1824
1825 #define RING_REG(base) _MMIO((base) + 0x6c)
1826         MMIO_RING_DFH(RING_REG, D_ALL, 0, mmio_read_from_hw, NULL);
1827 #undef RING_REG
1828         MMIO_DH(GEN7_SC_INSTDONE, D_BDW_PLUS, mmio_read_from_hw, NULL);
1829
1830         MMIO_GM_RDR(_MMIO(0x2148), D_ALL, NULL, NULL);
1831         MMIO_GM_RDR(CCID, D_ALL, NULL, NULL);
1832         MMIO_GM_RDR(_MMIO(0x12198), D_ALL, NULL, NULL);
1833         MMIO_D(GEN7_CXT_SIZE, D_ALL);
1834
1835         MMIO_RING_DFH(RING_TAIL, D_ALL, F_CMD_ACCESS, NULL, NULL);
1836         MMIO_RING_DFH(RING_HEAD, D_ALL, F_CMD_ACCESS, NULL, NULL);
1837         MMIO_RING_DFH(RING_CTL, D_ALL, F_CMD_ACCESS, NULL, NULL);
1838         MMIO_RING_DFH(RING_ACTHD, D_ALL, F_CMD_ACCESS, mmio_read_from_hw, NULL);
1839         MMIO_RING_GM_RDR(RING_START, D_ALL, NULL, NULL);
1840
1841         /* RING MODE */
1842 #define RING_REG(base) _MMIO((base) + 0x29c)
1843         MMIO_RING_DFH(RING_REG, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL,
1844                 ring_mode_mmio_write);
1845 #undef RING_REG
1846
1847         MMIO_RING_DFH(RING_MI_MODE, D_ALL, F_MODE_MASK | F_CMD_ACCESS,
1848                 NULL, NULL);
1849         MMIO_RING_DFH(RING_INSTPM, D_ALL, F_MODE_MASK | F_CMD_ACCESS,
1850                         NULL, NULL);
1851         MMIO_RING_DFH(RING_TIMESTAMP, D_ALL, F_CMD_ACCESS,
1852                         mmio_read_from_hw, NULL);
1853         MMIO_RING_DFH(RING_TIMESTAMP_UDW, D_ALL, F_CMD_ACCESS,
1854                         mmio_read_from_hw, NULL);
1855
1856         MMIO_DFH(GEN7_GT_MODE, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1857         MMIO_DFH(CACHE_MODE_0_GEN7, D_ALL, F_MODE_MASK | F_CMD_ACCESS,
1858                 NULL, NULL);
1859         MMIO_DFH(CACHE_MODE_1, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1860         MMIO_DFH(CACHE_MODE_0, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1861         MMIO_DFH(_MMIO(0x2124), D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1862
1863         MMIO_DFH(_MMIO(0x20dc), D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1864         MMIO_DFH(_3D_CHICKEN3, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1865         MMIO_DFH(_MMIO(0x2088), D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1866         MMIO_DFH(_MMIO(0x20e4), D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1867         MMIO_DFH(_MMIO(0x2470), D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1868         MMIO_DFH(GAM_ECOCHK, D_ALL, F_CMD_ACCESS, NULL, NULL);
1869         MMIO_DFH(GEN7_COMMON_SLICE_CHICKEN1, D_ALL, F_MODE_MASK | F_CMD_ACCESS,
1870                 NULL, NULL);
1871         MMIO_DFH(COMMON_SLICE_CHICKEN2, D_ALL, F_MODE_MASK | F_CMD_ACCESS,
1872                  NULL, NULL);
1873         MMIO_DFH(_MMIO(0x9030), D_ALL, F_CMD_ACCESS, NULL, NULL);
1874         MMIO_DFH(_MMIO(0x20a0), D_ALL, F_CMD_ACCESS, NULL, NULL);
1875         MMIO_DFH(_MMIO(0x2420), D_ALL, F_CMD_ACCESS, NULL, NULL);
1876         MMIO_DFH(_MMIO(0x2430), D_ALL, F_CMD_ACCESS, NULL, NULL);
1877         MMIO_DFH(_MMIO(0x2434), D_ALL, F_CMD_ACCESS, NULL, NULL);
1878         MMIO_DFH(_MMIO(0x2438), D_ALL, F_CMD_ACCESS, NULL, NULL);
1879         MMIO_DFH(_MMIO(0x243c), D_ALL, F_CMD_ACCESS, NULL, NULL);
1880         MMIO_DFH(_MMIO(0x7018), D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1881         MMIO_DFH(HALF_SLICE_CHICKEN3, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1882         MMIO_DFH(GEN7_HALF_SLICE_CHICKEN1, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
1883
1884         /* display */
1885         MMIO_F(_MMIO(0x60220), 0x20, 0, 0, 0, D_ALL, NULL, NULL);
1886         MMIO_D(_MMIO(0x602a0), D_ALL);
1887
1888         MMIO_D(_MMIO(0x65050), D_ALL);
1889         MMIO_D(_MMIO(0x650b4), D_ALL);
1890
1891         MMIO_D(_MMIO(0xc4040), D_ALL);
1892         MMIO_D(DERRMR, D_ALL);
1893
1894         MMIO_D(PIPEDSL(PIPE_A), D_ALL);
1895         MMIO_D(PIPEDSL(PIPE_B), D_ALL);
1896         MMIO_D(PIPEDSL(PIPE_C), D_ALL);
1897         MMIO_D(PIPEDSL(_PIPE_EDP), D_ALL);
1898
1899         MMIO_DH(PIPECONF(PIPE_A), D_ALL, NULL, pipeconf_mmio_write);
1900         MMIO_DH(PIPECONF(PIPE_B), D_ALL, NULL, pipeconf_mmio_write);
1901         MMIO_DH(PIPECONF(PIPE_C), D_ALL, NULL, pipeconf_mmio_write);
1902         MMIO_DH(PIPECONF(_PIPE_EDP), D_ALL, NULL, pipeconf_mmio_write);
1903
1904         MMIO_D(PIPESTAT(PIPE_A), D_ALL);
1905         MMIO_D(PIPESTAT(PIPE_B), D_ALL);
1906         MMIO_D(PIPESTAT(PIPE_C), D_ALL);
1907         MMIO_D(PIPESTAT(_PIPE_EDP), D_ALL);
1908
1909         MMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_A), D_ALL);
1910         MMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_B), D_ALL);
1911         MMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_C), D_ALL);
1912         MMIO_D(PIPE_FLIPCOUNT_G4X(_PIPE_EDP), D_ALL);
1913
1914         MMIO_D(PIPE_FRMCOUNT_G4X(PIPE_A), D_ALL);
1915         MMIO_D(PIPE_FRMCOUNT_G4X(PIPE_B), D_ALL);
1916         MMIO_D(PIPE_FRMCOUNT_G4X(PIPE_C), D_ALL);
1917         MMIO_D(PIPE_FRMCOUNT_G4X(_PIPE_EDP), D_ALL);
1918
1919         MMIO_D(CURCNTR(PIPE_A), D_ALL);
1920         MMIO_D(CURCNTR(PIPE_B), D_ALL);
1921         MMIO_D(CURCNTR(PIPE_C), D_ALL);
1922
1923         MMIO_D(CURPOS(PIPE_A), D_ALL);
1924         MMIO_D(CURPOS(PIPE_B), D_ALL);
1925         MMIO_D(CURPOS(PIPE_C), D_ALL);
1926
1927         MMIO_D(CURBASE(PIPE_A), D_ALL);
1928         MMIO_D(CURBASE(PIPE_B), D_ALL);
1929         MMIO_D(CURBASE(PIPE_C), D_ALL);
1930
1931         MMIO_D(CUR_FBC_CTL(PIPE_A), D_ALL);
1932         MMIO_D(CUR_FBC_CTL(PIPE_B), D_ALL);
1933         MMIO_D(CUR_FBC_CTL(PIPE_C), D_ALL);
1934
1935         MMIO_D(_MMIO(0x700ac), D_ALL);
1936         MMIO_D(_MMIO(0x710ac), D_ALL);
1937         MMIO_D(_MMIO(0x720ac), D_ALL);
1938
1939         MMIO_D(_MMIO(0x70090), D_ALL);
1940         MMIO_D(_MMIO(0x70094), D_ALL);
1941         MMIO_D(_MMIO(0x70098), D_ALL);
1942         MMIO_D(_MMIO(0x7009c), D_ALL);
1943
1944         MMIO_D(DSPCNTR(PIPE_A), D_ALL);
1945         MMIO_D(DSPADDR(PIPE_A), D_ALL);
1946         MMIO_D(DSPSTRIDE(PIPE_A), D_ALL);
1947         MMIO_D(DSPPOS(PIPE_A), D_ALL);
1948         MMIO_D(DSPSIZE(PIPE_A), D_ALL);
1949         MMIO_DH(DSPSURF(PIPE_A), D_ALL, NULL, pri_surf_mmio_write);
1950         MMIO_D(DSPOFFSET(PIPE_A), D_ALL);
1951         MMIO_D(DSPSURFLIVE(PIPE_A), D_ALL);
1952
1953         MMIO_D(DSPCNTR(PIPE_B), D_ALL);
1954         MMIO_D(DSPADDR(PIPE_B), D_ALL);
1955         MMIO_D(DSPSTRIDE(PIPE_B), D_ALL);
1956         MMIO_D(DSPPOS(PIPE_B), D_ALL);
1957         MMIO_D(DSPSIZE(PIPE_B), D_ALL);
1958         MMIO_DH(DSPSURF(PIPE_B), D_ALL, NULL, pri_surf_mmio_write);
1959         MMIO_D(DSPOFFSET(PIPE_B), D_ALL);
1960         MMIO_D(DSPSURFLIVE(PIPE_B), D_ALL);
1961
1962         MMIO_D(DSPCNTR(PIPE_C), D_ALL);
1963         MMIO_D(DSPADDR(PIPE_C), D_ALL);
1964         MMIO_D(DSPSTRIDE(PIPE_C), D_ALL);
1965         MMIO_D(DSPPOS(PIPE_C), D_ALL);
1966         MMIO_D(DSPSIZE(PIPE_C), D_ALL);
1967         MMIO_DH(DSPSURF(PIPE_C), D_ALL, NULL, pri_surf_mmio_write);
1968         MMIO_D(DSPOFFSET(PIPE_C), D_ALL);
1969         MMIO_D(DSPSURFLIVE(PIPE_C), D_ALL);
1970
1971         MMIO_D(SPRCTL(PIPE_A), D_ALL);
1972         MMIO_D(SPRLINOFF(PIPE_A), D_ALL);
1973         MMIO_D(SPRSTRIDE(PIPE_A), D_ALL);
1974         MMIO_D(SPRPOS(PIPE_A), D_ALL);
1975         MMIO_D(SPRSIZE(PIPE_A), D_ALL);
1976         MMIO_D(SPRKEYVAL(PIPE_A), D_ALL);
1977         MMIO_D(SPRKEYMSK(PIPE_A), D_ALL);
1978         MMIO_DH(SPRSURF(PIPE_A), D_ALL, NULL, spr_surf_mmio_write);
1979         MMIO_D(SPRKEYMAX(PIPE_A), D_ALL);
1980         MMIO_D(SPROFFSET(PIPE_A), D_ALL);
1981         MMIO_D(SPRSCALE(PIPE_A), D_ALL);
1982         MMIO_D(SPRSURFLIVE(PIPE_A), D_ALL);
1983
1984         MMIO_D(SPRCTL(PIPE_B), D_ALL);
1985         MMIO_D(SPRLINOFF(PIPE_B), D_ALL);
1986         MMIO_D(SPRSTRIDE(PIPE_B), D_ALL);
1987         MMIO_D(SPRPOS(PIPE_B), D_ALL);
1988         MMIO_D(SPRSIZE(PIPE_B), D_ALL);
1989         MMIO_D(SPRKEYVAL(PIPE_B), D_ALL);
1990         MMIO_D(SPRKEYMSK(PIPE_B), D_ALL);
1991         MMIO_DH(SPRSURF(PIPE_B), D_ALL, NULL, spr_surf_mmio_write);
1992         MMIO_D(SPRKEYMAX(PIPE_B), D_ALL);
1993         MMIO_D(SPROFFSET(PIPE_B), D_ALL);
1994         MMIO_D(SPRSCALE(PIPE_B), D_ALL);
1995         MMIO_D(SPRSURFLIVE(PIPE_B), D_ALL);
1996
1997         MMIO_D(SPRCTL(PIPE_C), D_ALL);
1998         MMIO_D(SPRLINOFF(PIPE_C), D_ALL);
1999         MMIO_D(SPRSTRIDE(PIPE_C), D_ALL);
2000         MMIO_D(SPRPOS(PIPE_C), D_ALL);
2001         MMIO_D(SPRSIZE(PIPE_C), D_ALL);
2002         MMIO_D(SPRKEYVAL(PIPE_C), D_ALL);
2003         MMIO_D(SPRKEYMSK(PIPE_C), D_ALL);
2004         MMIO_DH(SPRSURF(PIPE_C), D_ALL, NULL, spr_surf_mmio_write);
2005         MMIO_D(SPRKEYMAX(PIPE_C), D_ALL);
2006         MMIO_D(SPROFFSET(PIPE_C), D_ALL);
2007         MMIO_D(SPRSCALE(PIPE_C), D_ALL);
2008         MMIO_D(SPRSURFLIVE(PIPE_C), D_ALL);
2009
2010         MMIO_D(HTOTAL(TRANSCODER_A), D_ALL);
2011         MMIO_D(HBLANK(TRANSCODER_A), D_ALL);
2012         MMIO_D(HSYNC(TRANSCODER_A), D_ALL);
2013         MMIO_D(VTOTAL(TRANSCODER_A), D_ALL);
2014         MMIO_D(VBLANK(TRANSCODER_A), D_ALL);
2015         MMIO_D(VSYNC(TRANSCODER_A), D_ALL);
2016         MMIO_D(BCLRPAT(TRANSCODER_A), D_ALL);
2017         MMIO_D(VSYNCSHIFT(TRANSCODER_A), D_ALL);
2018         MMIO_D(PIPESRC(TRANSCODER_A), D_ALL);
2019
2020         MMIO_D(HTOTAL(TRANSCODER_B), D_ALL);
2021         MMIO_D(HBLANK(TRANSCODER_B), D_ALL);
2022         MMIO_D(HSYNC(TRANSCODER_B), D_ALL);
2023         MMIO_D(VTOTAL(TRANSCODER_B), D_ALL);
2024         MMIO_D(VBLANK(TRANSCODER_B), D_ALL);
2025         MMIO_D(VSYNC(TRANSCODER_B), D_ALL);
2026         MMIO_D(BCLRPAT(TRANSCODER_B), D_ALL);
2027         MMIO_D(VSYNCSHIFT(TRANSCODER_B), D_ALL);
2028         MMIO_D(PIPESRC(TRANSCODER_B), D_ALL);
2029
2030         MMIO_D(HTOTAL(TRANSCODER_C), D_ALL);
2031         MMIO_D(HBLANK(TRANSCODER_C), D_ALL);
2032         MMIO_D(HSYNC(TRANSCODER_C), D_ALL);
2033         MMIO_D(VTOTAL(TRANSCODER_C), D_ALL);
2034         MMIO_D(VBLANK(TRANSCODER_C), D_ALL);
2035         MMIO_D(VSYNC(TRANSCODER_C), D_ALL);
2036         MMIO_D(BCLRPAT(TRANSCODER_C), D_ALL);
2037         MMIO_D(VSYNCSHIFT(TRANSCODER_C), D_ALL);
2038         MMIO_D(PIPESRC(TRANSCODER_C), D_ALL);
2039
2040         MMIO_D(HTOTAL(TRANSCODER_EDP), D_ALL);
2041         MMIO_D(HBLANK(TRANSCODER_EDP), D_ALL);
2042         MMIO_D(HSYNC(TRANSCODER_EDP), D_ALL);
2043         MMIO_D(VTOTAL(TRANSCODER_EDP), D_ALL);
2044         MMIO_D(VBLANK(TRANSCODER_EDP), D_ALL);
2045         MMIO_D(VSYNC(TRANSCODER_EDP), D_ALL);
2046         MMIO_D(BCLRPAT(TRANSCODER_EDP), D_ALL);
2047         MMIO_D(VSYNCSHIFT(TRANSCODER_EDP), D_ALL);
2048
2049         MMIO_D(PIPE_DATA_M1(TRANSCODER_A), D_ALL);
2050         MMIO_D(PIPE_DATA_N1(TRANSCODER_A), D_ALL);
2051         MMIO_D(PIPE_DATA_M2(TRANSCODER_A), D_ALL);
2052         MMIO_D(PIPE_DATA_N2(TRANSCODER_A), D_ALL);
2053         MMIO_D(PIPE_LINK_M1(TRANSCODER_A), D_ALL);
2054         MMIO_D(PIPE_LINK_N1(TRANSCODER_A), D_ALL);
2055         MMIO_D(PIPE_LINK_M2(TRANSCODER_A), D_ALL);
2056         MMIO_D(PIPE_LINK_N2(TRANSCODER_A), D_ALL);
2057
2058         MMIO_D(PIPE_DATA_M1(TRANSCODER_B), D_ALL);
2059         MMIO_D(PIPE_DATA_N1(TRANSCODER_B), D_ALL);
2060         MMIO_D(PIPE_DATA_M2(TRANSCODER_B), D_ALL);
2061         MMIO_D(PIPE_DATA_N2(TRANSCODER_B), D_ALL);
2062         MMIO_D(PIPE_LINK_M1(TRANSCODER_B), D_ALL);
2063         MMIO_D(PIPE_LINK_N1(TRANSCODER_B), D_ALL);
2064         MMIO_D(PIPE_LINK_M2(TRANSCODER_B), D_ALL);
2065         MMIO_D(PIPE_LINK_N2(TRANSCODER_B), D_ALL);
2066
2067         MMIO_D(PIPE_DATA_M1(TRANSCODER_C), D_ALL);
2068         MMIO_D(PIPE_DATA_N1(TRANSCODER_C), D_ALL);
2069         MMIO_D(PIPE_DATA_M2(TRANSCODER_C), D_ALL);
2070         MMIO_D(PIPE_DATA_N2(TRANSCODER_C), D_ALL);
2071         MMIO_D(PIPE_LINK_M1(TRANSCODER_C), D_ALL);
2072         MMIO_D(PIPE_LINK_N1(TRANSCODER_C), D_ALL);
2073         MMIO_D(PIPE_LINK_M2(TRANSCODER_C), D_ALL);
2074         MMIO_D(PIPE_LINK_N2(TRANSCODER_C), D_ALL);
2075
2076         MMIO_D(PIPE_DATA_M1(TRANSCODER_EDP), D_ALL);
2077         MMIO_D(PIPE_DATA_N1(TRANSCODER_EDP), D_ALL);
2078         MMIO_D(PIPE_DATA_M2(TRANSCODER_EDP), D_ALL);
2079         MMIO_D(PIPE_DATA_N2(TRANSCODER_EDP), D_ALL);
2080         MMIO_D(PIPE_LINK_M1(TRANSCODER_EDP), D_ALL);
2081         MMIO_D(PIPE_LINK_N1(TRANSCODER_EDP), D_ALL);
2082         MMIO_D(PIPE_LINK_M2(TRANSCODER_EDP), D_ALL);
2083         MMIO_D(PIPE_LINK_N2(TRANSCODER_EDP), D_ALL);
2084
2085         MMIO_D(PF_CTL(PIPE_A), D_ALL);
2086         MMIO_D(PF_WIN_SZ(PIPE_A), D_ALL);
2087         MMIO_D(PF_WIN_POS(PIPE_A), D_ALL);
2088         MMIO_D(PF_VSCALE(PIPE_A), D_ALL);
2089         MMIO_D(PF_HSCALE(PIPE_A), D_ALL);
2090
2091         MMIO_D(PF_CTL(PIPE_B), D_ALL);
2092         MMIO_D(PF_WIN_SZ(PIPE_B), D_ALL);
2093         MMIO_D(PF_WIN_POS(PIPE_B), D_ALL);
2094         MMIO_D(PF_VSCALE(PIPE_B), D_ALL);
2095         MMIO_D(PF_HSCALE(PIPE_B), D_ALL);
2096
2097         MMIO_D(PF_CTL(PIPE_C), D_ALL);
2098         MMIO_D(PF_WIN_SZ(PIPE_C), D_ALL);
2099         MMIO_D(PF_WIN_POS(PIPE_C), D_ALL);
2100         MMIO_D(PF_VSCALE(PIPE_C), D_ALL);
2101         MMIO_D(PF_HSCALE(PIPE_C), D_ALL);
2102
2103         MMIO_D(WM0_PIPEA_ILK, D_ALL);
2104         MMIO_D(WM0_PIPEB_ILK, D_ALL);
2105         MMIO_D(WM0_PIPEC_IVB, D_ALL);
2106         MMIO_D(WM1_LP_ILK, D_ALL);
2107         MMIO_D(WM2_LP_ILK, D_ALL);
2108         MMIO_D(WM3_LP_ILK, D_ALL);
2109         MMIO_D(WM1S_LP_ILK, D_ALL);
2110         MMIO_D(WM2S_LP_IVB, D_ALL);
2111         MMIO_D(WM3S_LP_IVB, D_ALL);
2112
2113         MMIO_D(BLC_PWM_CPU_CTL2, D_ALL);
2114         MMIO_D(BLC_PWM_CPU_CTL, D_ALL);
2115         MMIO_D(BLC_PWM_PCH_CTL1, D_ALL);
2116         MMIO_D(BLC_PWM_PCH_CTL2, D_ALL);
2117
2118         MMIO_D(_MMIO(0x48268), D_ALL);
2119
2120         MMIO_F(PCH_GMBUS0, 4 * 4, 0, 0, 0, D_ALL, gmbus_mmio_read,
2121                 gmbus_mmio_write);
2122         MMIO_F(PCH_GPIO_BASE, 6 * 4, F_UNALIGN, 0, 0, D_ALL, NULL, NULL);
2123         MMIO_F(_MMIO(0xe4f00), 0x28, 0, 0, 0, D_ALL, NULL, NULL);
2124
2125         MMIO_F(_MMIO(_PCH_DPB_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_PRE_SKL, NULL,
2126                 dp_aux_ch_ctl_mmio_write);
2127         MMIO_F(_MMIO(_PCH_DPC_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_PRE_SKL, NULL,
2128                 dp_aux_ch_ctl_mmio_write);
2129         MMIO_F(_MMIO(_PCH_DPD_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_PRE_SKL, NULL,
2130                 dp_aux_ch_ctl_mmio_write);
2131
2132         MMIO_DH(PCH_ADPA, D_PRE_SKL, NULL, pch_adpa_mmio_write);
2133
2134         MMIO_DH(_MMIO(_PCH_TRANSACONF), D_ALL, NULL, transconf_mmio_write);
2135         MMIO_DH(_MMIO(_PCH_TRANSBCONF), D_ALL, NULL, transconf_mmio_write);
2136
2137         MMIO_DH(FDI_RX_IIR(PIPE_A), D_ALL, NULL, fdi_rx_iir_mmio_write);
2138         MMIO_DH(FDI_RX_IIR(PIPE_B), D_ALL, NULL, fdi_rx_iir_mmio_write);
2139         MMIO_DH(FDI_RX_IIR(PIPE_C), D_ALL, NULL, fdi_rx_iir_mmio_write);
2140         MMIO_DH(FDI_RX_IMR(PIPE_A), D_ALL, NULL, update_fdi_rx_iir_status);
2141         MMIO_DH(FDI_RX_IMR(PIPE_B), D_ALL, NULL, update_fdi_rx_iir_status);
2142         MMIO_DH(FDI_RX_IMR(PIPE_C), D_ALL, NULL, update_fdi_rx_iir_status);
2143         MMIO_DH(FDI_RX_CTL(PIPE_A), D_ALL, NULL, update_fdi_rx_iir_status);
2144         MMIO_DH(FDI_RX_CTL(PIPE_B), D_ALL, NULL, update_fdi_rx_iir_status);
2145         MMIO_DH(FDI_RX_CTL(PIPE_C), D_ALL, NULL, update_fdi_rx_iir_status);
2146
2147         MMIO_D(_MMIO(_PCH_TRANS_HTOTAL_A), D_ALL);
2148         MMIO_D(_MMIO(_PCH_TRANS_HBLANK_A), D_ALL);
2149         MMIO_D(_MMIO(_PCH_TRANS_HSYNC_A), D_ALL);
2150         MMIO_D(_MMIO(_PCH_TRANS_VTOTAL_A), D_ALL);
2151         MMIO_D(_MMIO(_PCH_TRANS_VBLANK_A), D_ALL);
2152         MMIO_D(_MMIO(_PCH_TRANS_VSYNC_A), D_ALL);
2153         MMIO_D(_MMIO(_PCH_TRANS_VSYNCSHIFT_A), D_ALL);
2154
2155         MMIO_D(_MMIO(_PCH_TRANS_HTOTAL_B), D_ALL);
2156         MMIO_D(_MMIO(_PCH_TRANS_HBLANK_B), D_ALL);
2157         MMIO_D(_MMIO(_PCH_TRANS_HSYNC_B), D_ALL);
2158         MMIO_D(_MMIO(_PCH_TRANS_VTOTAL_B), D_ALL);
2159         MMIO_D(_MMIO(_PCH_TRANS_VBLANK_B), D_ALL);
2160         MMIO_D(_MMIO(_PCH_TRANS_VSYNC_B), D_ALL);
2161         MMIO_D(_MMIO(_PCH_TRANS_VSYNCSHIFT_B), D_ALL);
2162
2163         MMIO_D(_MMIO(_PCH_TRANSA_DATA_M1), D_ALL);
2164         MMIO_D(_MMIO(_PCH_TRANSA_DATA_N1), D_ALL);
2165         MMIO_D(_MMIO(_PCH_TRANSA_DATA_M2), D_ALL);
2166         MMIO_D(_MMIO(_PCH_TRANSA_DATA_N2), D_ALL);
2167         MMIO_D(_MMIO(_PCH_TRANSA_LINK_M1), D_ALL);
2168         MMIO_D(_MMIO(_PCH_TRANSA_LINK_N1), D_ALL);
2169         MMIO_D(_MMIO(_PCH_TRANSA_LINK_M2), D_ALL);
2170         MMIO_D(_MMIO(_PCH_TRANSA_LINK_N2), D_ALL);
2171
2172         MMIO_D(TRANS_DP_CTL(PIPE_A), D_ALL);
2173         MMIO_D(TRANS_DP_CTL(PIPE_B), D_ALL);
2174         MMIO_D(TRANS_DP_CTL(PIPE_C), D_ALL);
2175
2176         MMIO_D(TVIDEO_DIP_CTL(PIPE_A), D_ALL);
2177         MMIO_D(TVIDEO_DIP_DATA(PIPE_A), D_ALL);
2178         MMIO_D(TVIDEO_DIP_GCP(PIPE_A), D_ALL);
2179
2180         MMIO_D(TVIDEO_DIP_CTL(PIPE_B), D_ALL);
2181         MMIO_D(TVIDEO_DIP_DATA(PIPE_B), D_ALL);
2182         MMIO_D(TVIDEO_DIP_GCP(PIPE_B), D_ALL);
2183
2184         MMIO_D(TVIDEO_DIP_CTL(PIPE_C), D_ALL);
2185         MMIO_D(TVIDEO_DIP_DATA(PIPE_C), D_ALL);
2186         MMIO_D(TVIDEO_DIP_GCP(PIPE_C), D_ALL);
2187
2188         MMIO_D(_MMIO(_FDI_RXA_MISC), D_ALL);
2189         MMIO_D(_MMIO(_FDI_RXB_MISC), D_ALL);
2190         MMIO_D(_MMIO(_FDI_RXA_TUSIZE1), D_ALL);
2191         MMIO_D(_MMIO(_FDI_RXA_TUSIZE2), D_ALL);
2192         MMIO_D(_MMIO(_FDI_RXB_TUSIZE1), D_ALL);
2193         MMIO_D(_MMIO(_FDI_RXB_TUSIZE2), D_ALL);
2194
2195         MMIO_DH(PCH_PP_CONTROL, D_ALL, NULL, pch_pp_control_mmio_write);
2196         MMIO_D(PCH_PP_DIVISOR, D_ALL);
2197         MMIO_D(PCH_PP_STATUS,  D_ALL);
2198         MMIO_D(PCH_LVDS, D_ALL);
2199         MMIO_D(_MMIO(_PCH_DPLL_A), D_ALL);
2200         MMIO_D(_MMIO(_PCH_DPLL_B), D_ALL);
2201         MMIO_D(_MMIO(_PCH_FPA0), D_ALL);
2202         MMIO_D(_MMIO(_PCH_FPA1), D_ALL);
2203         MMIO_D(_MMIO(_PCH_FPB0), D_ALL);
2204         MMIO_D(_MMIO(_PCH_FPB1), D_ALL);
2205         MMIO_D(PCH_DREF_CONTROL, D_ALL);
2206         MMIO_D(PCH_RAWCLK_FREQ, D_ALL);
2207         MMIO_D(PCH_DPLL_SEL, D_ALL);
2208
2209         MMIO_D(_MMIO(0x61208), D_ALL);
2210         MMIO_D(_MMIO(0x6120c), D_ALL);
2211         MMIO_D(PCH_PP_ON_DELAYS, D_ALL);
2212         MMIO_D(PCH_PP_OFF_DELAYS, D_ALL);
2213
2214         MMIO_DH(_MMIO(0xe651c), D_ALL, dpy_reg_mmio_read, NULL);
2215         MMIO_DH(_MMIO(0xe661c), D_ALL, dpy_reg_mmio_read, NULL);
2216         MMIO_DH(_MMIO(0xe671c), D_ALL, dpy_reg_mmio_read, NULL);
2217         MMIO_DH(_MMIO(0xe681c), D_ALL, dpy_reg_mmio_read, NULL);
2218         MMIO_DH(_MMIO(0xe6c04), D_ALL, dpy_reg_mmio_read, NULL);
2219         MMIO_DH(_MMIO(0xe6e1c), D_ALL, dpy_reg_mmio_read, NULL);
2220
2221         MMIO_RO(PCH_PORT_HOTPLUG, D_ALL, 0,
2222                 PORTA_HOTPLUG_STATUS_MASK
2223                 | PORTB_HOTPLUG_STATUS_MASK
2224                 | PORTC_HOTPLUG_STATUS_MASK
2225                 | PORTD_HOTPLUG_STATUS_MASK,
2226                 NULL, NULL);
2227
2228         MMIO_DH(LCPLL_CTL, D_ALL, NULL, lcpll_ctl_mmio_write);
2229         MMIO_D(FUSE_STRAP, D_ALL);
2230         MMIO_D(DIGITAL_PORT_HOTPLUG_CNTRL, D_ALL);
2231
2232         MMIO_D(DISP_ARB_CTL, D_ALL);
2233         MMIO_D(DISP_ARB_CTL2, D_ALL);
2234
2235         MMIO_D(ILK_DISPLAY_CHICKEN1, D_ALL);
2236         MMIO_D(ILK_DISPLAY_CHICKEN2, D_ALL);
2237         MMIO_D(ILK_DSPCLK_GATE_D, D_ALL);
2238
2239         MMIO_D(SOUTH_CHICKEN1, D_ALL);
2240         MMIO_DH(SOUTH_CHICKEN2, D_ALL, NULL, south_chicken2_mmio_write);
2241         MMIO_D(_MMIO(_TRANSA_CHICKEN1), D_ALL);
2242         MMIO_D(_MMIO(_TRANSB_CHICKEN1), D_ALL);
2243         MMIO_D(SOUTH_DSPCLK_GATE_D, D_ALL);
2244         MMIO_D(_MMIO(_TRANSA_CHICKEN2), D_ALL);
2245         MMIO_D(_MMIO(_TRANSB_CHICKEN2), D_ALL);
2246
2247         MMIO_D(ILK_DPFC_CB_BASE, D_ALL);
2248         MMIO_D(ILK_DPFC_CONTROL, D_ALL);
2249         MMIO_D(ILK_DPFC_RECOMP_CTL, D_ALL);
2250         MMIO_D(ILK_DPFC_STATUS, D_ALL);
2251         MMIO_D(ILK_DPFC_FENCE_YOFF, D_ALL);
2252         MMIO_D(ILK_DPFC_CHICKEN, D_ALL);
2253         MMIO_D(ILK_FBC_RT_BASE, D_ALL);
2254
2255         MMIO_D(IPS_CTL, D_ALL);
2256
2257         MMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_A), D_ALL);
2258         MMIO_D(PIPE_CSC_COEFF_BY(PIPE_A), D_ALL);
2259         MMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_A), D_ALL);
2260         MMIO_D(PIPE_CSC_COEFF_BU(PIPE_A), D_ALL);
2261         MMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_A), D_ALL);
2262         MMIO_D(PIPE_CSC_COEFF_BV(PIPE_A), D_ALL);
2263         MMIO_D(PIPE_CSC_MODE(PIPE_A), D_ALL);
2264         MMIO_D(PIPE_CSC_PREOFF_HI(PIPE_A), D_ALL);
2265         MMIO_D(PIPE_CSC_PREOFF_ME(PIPE_A), D_ALL);
2266         MMIO_D(PIPE_CSC_PREOFF_LO(PIPE_A), D_ALL);
2267         MMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_A), D_ALL);
2268         MMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_A), D_ALL);
2269         MMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_A), D_ALL);
2270
2271         MMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_B), D_ALL);
2272         MMIO_D(PIPE_CSC_COEFF_BY(PIPE_B), D_ALL);
2273         MMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_B), D_ALL);
2274         MMIO_D(PIPE_CSC_COEFF_BU(PIPE_B), D_ALL);
2275         MMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_B), D_ALL);
2276         MMIO_D(PIPE_CSC_COEFF_BV(PIPE_B), D_ALL);
2277         MMIO_D(PIPE_CSC_MODE(PIPE_B), D_ALL);
2278         MMIO_D(PIPE_CSC_PREOFF_HI(PIPE_B), D_ALL);
2279         MMIO_D(PIPE_CSC_PREOFF_ME(PIPE_B), D_ALL);
2280         MMIO_D(PIPE_CSC_PREOFF_LO(PIPE_B), D_ALL);
2281         MMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_B), D_ALL);
2282         MMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_B), D_ALL);
2283         MMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_B), D_ALL);
2284
2285         MMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_C), D_ALL);
2286         MMIO_D(PIPE_CSC_COEFF_BY(PIPE_C), D_ALL);
2287         MMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_C), D_ALL);
2288         MMIO_D(PIPE_CSC_COEFF_BU(PIPE_C), D_ALL);
2289         MMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_C), D_ALL);
2290         MMIO_D(PIPE_CSC_COEFF_BV(PIPE_C), D_ALL);
2291         MMIO_D(PIPE_CSC_MODE(PIPE_C), D_ALL);
2292         MMIO_D(PIPE_CSC_PREOFF_HI(PIPE_C), D_ALL);
2293         MMIO_D(PIPE_CSC_PREOFF_ME(PIPE_C), D_ALL);
2294         MMIO_D(PIPE_CSC_PREOFF_LO(PIPE_C), D_ALL);
2295         MMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_C), D_ALL);
2296         MMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_C), D_ALL);
2297         MMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_C), D_ALL);
2298
2299         MMIO_D(PREC_PAL_INDEX(PIPE_A), D_ALL);
2300         MMIO_D(PREC_PAL_DATA(PIPE_A), D_ALL);
2301         MMIO_F(PREC_PAL_GC_MAX(PIPE_A, 0), 4 * 3, 0, 0, 0, D_ALL, NULL, NULL);
2302
2303         MMIO_D(PREC_PAL_INDEX(PIPE_B), D_ALL);
2304         MMIO_D(PREC_PAL_DATA(PIPE_B), D_ALL);
2305         MMIO_F(PREC_PAL_GC_MAX(PIPE_B, 0), 4 * 3, 0, 0, 0, D_ALL, NULL, NULL);
2306
2307         MMIO_D(PREC_PAL_INDEX(PIPE_C), D_ALL);
2308         MMIO_D(PREC_PAL_DATA(PIPE_C), D_ALL);
2309         MMIO_F(PREC_PAL_GC_MAX(PIPE_C, 0), 4 * 3, 0, 0, 0, D_ALL, NULL, NULL);
2310
2311         MMIO_D(_MMIO(0x60110), D_ALL);
2312         MMIO_D(_MMIO(0x61110), D_ALL);
2313         MMIO_F(_MMIO(0x70400), 0x40, 0, 0, 0, D_ALL, NULL, NULL);
2314         MMIO_F(_MMIO(0x71400), 0x40, 0, 0, 0, D_ALL, NULL, NULL);
2315         MMIO_F(_MMIO(0x72400), 0x40, 0, 0, 0, D_ALL, NULL, NULL);
2316         MMIO_F(_MMIO(0x70440), 0xc, 0, 0, 0, D_PRE_SKL, NULL, NULL);
2317         MMIO_F(_MMIO(0x71440), 0xc, 0, 0, 0, D_PRE_SKL, NULL, NULL);
2318         MMIO_F(_MMIO(0x72440), 0xc, 0, 0, 0, D_PRE_SKL, NULL, NULL);
2319         MMIO_F(_MMIO(0x7044c), 0xc, 0, 0, 0, D_PRE_SKL, NULL, NULL);
2320         MMIO_F(_MMIO(0x7144c), 0xc, 0, 0, 0, D_PRE_SKL, NULL, NULL);
2321         MMIO_F(_MMIO(0x7244c), 0xc, 0, 0, 0, D_PRE_SKL, NULL, NULL);
2322
2323         MMIO_D(PIPE_WM_LINETIME(PIPE_A), D_ALL);
2324         MMIO_D(PIPE_WM_LINETIME(PIPE_B), D_ALL);
2325         MMIO_D(PIPE_WM_LINETIME(PIPE_C), D_ALL);
2326         MMIO_D(SPLL_CTL, D_ALL);
2327         MMIO_D(_MMIO(_WRPLL_CTL1), D_ALL);
2328         MMIO_D(_MMIO(_WRPLL_CTL2), D_ALL);
2329         MMIO_D(PORT_CLK_SEL(PORT_A), D_ALL);
2330         MMIO_D(PORT_CLK_SEL(PORT_B), D_ALL);
2331         MMIO_D(PORT_CLK_SEL(PORT_C), D_ALL);
2332         MMIO_D(PORT_CLK_SEL(PORT_D), D_ALL);
2333         MMIO_D(PORT_CLK_SEL(PORT_E), D_ALL);
2334         MMIO_D(TRANS_CLK_SEL(TRANSCODER_A), D_ALL);
2335         MMIO_D(TRANS_CLK_SEL(TRANSCODER_B), D_ALL);
2336         MMIO_D(TRANS_CLK_SEL(TRANSCODER_C), D_ALL);
2337
2338         MMIO_D(HSW_NDE_RSTWRN_OPT, D_ALL);
2339         MMIO_D(_MMIO(0x46508), D_ALL);
2340
2341         MMIO_D(_MMIO(0x49080), D_ALL);
2342         MMIO_D(_MMIO(0x49180), D_ALL);
2343         MMIO_D(_MMIO(0x49280), D_ALL);
2344
2345         MMIO_F(_MMIO(0x49090), 0x14, 0, 0, 0, D_ALL, NULL, NULL);
2346         MMIO_F(_MMIO(0x49190), 0x14, 0, 0, 0, D_ALL, NULL, NULL);
2347         MMIO_F(_MMIO(0x49290), 0x14, 0, 0, 0, D_ALL, NULL, NULL);
2348
2349         MMIO_D(GAMMA_MODE(PIPE_A), D_ALL);
2350         MMIO_D(GAMMA_MODE(PIPE_B), D_ALL);
2351         MMIO_D(GAMMA_MODE(PIPE_C), D_ALL);
2352
2353         MMIO_D(PIPE_MULT(PIPE_A), D_ALL);
2354         MMIO_D(PIPE_MULT(PIPE_B), D_ALL);
2355         MMIO_D(PIPE_MULT(PIPE_C), D_ALL);
2356
2357         MMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_A), D_ALL);
2358         MMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_B), D_ALL);
2359         MMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_C), D_ALL);
2360
2361         MMIO_DH(SFUSE_STRAP, D_ALL, NULL, NULL);
2362         MMIO_D(SBI_ADDR, D_ALL);
2363         MMIO_DH(SBI_DATA, D_ALL, sbi_data_mmio_read, NULL);
2364         MMIO_DH(SBI_CTL_STAT, D_ALL, NULL, sbi_ctl_mmio_write);
2365         MMIO_D(PIXCLK_GATE, D_ALL);
2366
2367         MMIO_F(_MMIO(_DPA_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_ALL, NULL,
2368                 dp_aux_ch_ctl_mmio_write);
2369
2370         MMIO_DH(DDI_BUF_CTL(PORT_A), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2371         MMIO_DH(DDI_BUF_CTL(PORT_B), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2372         MMIO_DH(DDI_BUF_CTL(PORT_C), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2373         MMIO_DH(DDI_BUF_CTL(PORT_D), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2374         MMIO_DH(DDI_BUF_CTL(PORT_E), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2375
2376         MMIO_DH(DP_TP_CTL(PORT_A), D_ALL, NULL, dp_tp_ctl_mmio_write);
2377         MMIO_DH(DP_TP_CTL(PORT_B), D_ALL, NULL, dp_tp_ctl_mmio_write);
2378         MMIO_DH(DP_TP_CTL(PORT_C), D_ALL, NULL, dp_tp_ctl_mmio_write);
2379         MMIO_DH(DP_TP_CTL(PORT_D), D_ALL, NULL, dp_tp_ctl_mmio_write);
2380         MMIO_DH(DP_TP_CTL(PORT_E), D_ALL, NULL, dp_tp_ctl_mmio_write);
2381
2382         MMIO_DH(DP_TP_STATUS(PORT_A), D_ALL, NULL, dp_tp_status_mmio_write);
2383         MMIO_DH(DP_TP_STATUS(PORT_B), D_ALL, NULL, dp_tp_status_mmio_write);
2384         MMIO_DH(DP_TP_STATUS(PORT_C), D_ALL, NULL, dp_tp_status_mmio_write);
2385         MMIO_DH(DP_TP_STATUS(PORT_D), D_ALL, NULL, dp_tp_status_mmio_write);
2386         MMIO_DH(DP_TP_STATUS(PORT_E), D_ALL, NULL, NULL);
2387
2388         MMIO_F(_MMIO(_DDI_BUF_TRANS_A), 0x50, 0, 0, 0, D_ALL, NULL, NULL);
2389         MMIO_F(_MMIO(0x64e60), 0x50, 0, 0, 0, D_ALL, NULL, NULL);
2390         MMIO_F(_MMIO(0x64eC0), 0x50, 0, 0, 0, D_ALL, NULL, NULL);
2391         MMIO_F(_MMIO(0x64f20), 0x50, 0, 0, 0, D_ALL, NULL, NULL);
2392         MMIO_F(_MMIO(0x64f80), 0x50, 0, 0, 0, D_ALL, NULL, NULL);
2393
2394         MMIO_D(HSW_AUD_CFG(PIPE_A), D_ALL);
2395         MMIO_D(HSW_AUD_PIN_ELD_CP_VLD, D_ALL);
2396         MMIO_D(HSW_AUD_MISC_CTRL(PIPE_A), D_ALL);
2397
2398         MMIO_DH(_MMIO(_TRANS_DDI_FUNC_CTL_A), D_ALL, NULL, NULL);
2399         MMIO_DH(_MMIO(_TRANS_DDI_FUNC_CTL_B), D_ALL, NULL, NULL);
2400         MMIO_DH(_MMIO(_TRANS_DDI_FUNC_CTL_C), D_ALL, NULL, NULL);
2401         MMIO_DH(_MMIO(_TRANS_DDI_FUNC_CTL_EDP), D_ALL, NULL, NULL);
2402
2403         MMIO_D(_MMIO(_TRANSA_MSA_MISC), D_ALL);
2404         MMIO_D(_MMIO(_TRANSB_MSA_MISC), D_ALL);
2405         MMIO_D(_MMIO(_TRANSC_MSA_MISC), D_ALL);
2406         MMIO_D(_MMIO(_TRANS_EDP_MSA_MISC), D_ALL);
2407
2408         MMIO_DH(FORCEWAKE, D_ALL, NULL, NULL);
2409         MMIO_D(FORCEWAKE_ACK, D_ALL);
2410         MMIO_D(GEN6_GT_CORE_STATUS, D_ALL);
2411         MMIO_D(GEN6_GT_THREAD_STATUS_REG, D_ALL);
2412         MMIO_DFH(GTFIFODBG, D_ALL, F_CMD_ACCESS, NULL, NULL);
2413         MMIO_DFH(GTFIFOCTL, D_ALL, F_CMD_ACCESS, NULL, NULL);
2414         MMIO_DH(FORCEWAKE_MT, D_PRE_SKL, NULL, mul_force_wake_write);
2415         MMIO_DH(FORCEWAKE_ACK_HSW, D_BDW, NULL, NULL);
2416         MMIO_D(ECOBUS, D_ALL);
2417         MMIO_DH(GEN6_RC_CONTROL, D_ALL, NULL, NULL);
2418         MMIO_DH(GEN6_RC_STATE, D_ALL, NULL, NULL);
2419         MMIO_D(GEN6_RPNSWREQ, D_ALL);
2420         MMIO_D(GEN6_RC_VIDEO_FREQ, D_ALL);
2421         MMIO_D(GEN6_RP_DOWN_TIMEOUT, D_ALL);
2422         MMIO_D(GEN6_RP_INTERRUPT_LIMITS, D_ALL);
2423         MMIO_D(GEN6_RPSTAT1, D_ALL);
2424         MMIO_D(GEN6_RP_CONTROL, D_ALL);
2425         MMIO_D(GEN6_RP_UP_THRESHOLD, D_ALL);
2426         MMIO_D(GEN6_RP_DOWN_THRESHOLD, D_ALL);
2427         MMIO_D(GEN6_RP_CUR_UP_EI, D_ALL);
2428         MMIO_D(GEN6_RP_CUR_UP, D_ALL);
2429         MMIO_D(GEN6_RP_PREV_UP, D_ALL);
2430         MMIO_D(GEN6_RP_CUR_DOWN_EI, D_ALL);
2431         MMIO_D(GEN6_RP_CUR_DOWN, D_ALL);
2432         MMIO_D(GEN6_RP_PREV_DOWN, D_ALL);
2433         MMIO_D(GEN6_RP_UP_EI, D_ALL);
2434         MMIO_D(GEN6_RP_DOWN_EI, D_ALL);
2435         MMIO_D(GEN6_RP_IDLE_HYSTERSIS, D_ALL);
2436         MMIO_D(GEN6_RC1_WAKE_RATE_LIMIT, D_ALL);
2437         MMIO_D(GEN6_RC6_WAKE_RATE_LIMIT, D_ALL);
2438         MMIO_D(GEN6_RC6pp_WAKE_RATE_LIMIT, D_ALL);
2439         MMIO_D(GEN6_RC_EVALUATION_INTERVAL, D_ALL);
2440         MMIO_D(GEN6_RC_IDLE_HYSTERSIS, D_ALL);
2441         MMIO_D(GEN6_RC_SLEEP, D_ALL);
2442         MMIO_D(GEN6_RC1e_THRESHOLD, D_ALL);
2443         MMIO_D(GEN6_RC6_THRESHOLD, D_ALL);
2444         MMIO_D(GEN6_RC6p_THRESHOLD, D_ALL);
2445         MMIO_D(GEN6_RC6pp_THRESHOLD, D_ALL);
2446         MMIO_D(GEN6_PMINTRMSK, D_ALL);
2447         MMIO_DH(HSW_PWR_WELL_CTL1, D_BDW, NULL, power_well_ctl_mmio_write);
2448         MMIO_DH(HSW_PWR_WELL_CTL2, D_BDW, NULL, power_well_ctl_mmio_write);
2449         MMIO_DH(HSW_PWR_WELL_CTL3, D_BDW, NULL, power_well_ctl_mmio_write);
2450         MMIO_DH(HSW_PWR_WELL_CTL4, D_BDW, NULL, power_well_ctl_mmio_write);
2451         MMIO_DH(HSW_PWR_WELL_CTL5, D_BDW, NULL, power_well_ctl_mmio_write);
2452         MMIO_DH(HSW_PWR_WELL_CTL6, D_BDW, NULL, power_well_ctl_mmio_write);
2453
2454         MMIO_D(RSTDBYCTL, D_ALL);
2455
2456         MMIO_DH(GEN6_GDRST, D_ALL, NULL, gdrst_mmio_write);
2457         MMIO_F(FENCE_REG_GEN6_LO(0), 0x80, 0, 0, 0, D_ALL, fence_mmio_read, fence_mmio_write);
2458         MMIO_DH(CPU_VGACNTRL, D_ALL, NULL, vga_control_mmio_write);
2459
2460         MMIO_D(TILECTL, D_ALL);
2461
2462         MMIO_D(GEN6_UCGCTL1, D_ALL);
2463         MMIO_D(GEN6_UCGCTL2, D_ALL);
2464
2465         MMIO_F(_MMIO(0x4f000), 0x90, 0, 0, 0, D_ALL, NULL, NULL);
2466
2467         MMIO_D(GEN6_PCODE_DATA, D_ALL);
2468         MMIO_D(_MMIO(0x13812c), D_ALL);
2469         MMIO_DH(GEN7_ERR_INT, D_ALL, NULL, NULL);
2470         MMIO_D(HSW_EDRAM_CAP, D_ALL);
2471         MMIO_D(HSW_IDICR, D_ALL);
2472         MMIO_DH(GFX_FLSH_CNTL_GEN6, D_ALL, NULL, NULL);
2473
2474         MMIO_D(_MMIO(0x3c), D_ALL);
2475         MMIO_D(_MMIO(0x860), D_ALL);
2476         MMIO_D(ECOSKPD, D_ALL);
2477         MMIO_D(_MMIO(0x121d0), D_ALL);
2478         MMIO_D(GEN6_BLITTER_ECOSKPD, D_ALL);
2479         MMIO_D(_MMIO(0x41d0), D_ALL);
2480         MMIO_D(GAC_ECO_BITS, D_ALL);
2481         MMIO_D(_MMIO(0x6200), D_ALL);
2482         MMIO_D(_MMIO(0x6204), D_ALL);
2483         MMIO_D(_MMIO(0x6208), D_ALL);
2484         MMIO_D(_MMIO(0x7118), D_ALL);
2485         MMIO_D(_MMIO(0x7180), D_ALL);
2486         MMIO_D(_MMIO(0x7408), D_ALL);
2487         MMIO_D(_MMIO(0x7c00), D_ALL);
2488         MMIO_DH(GEN6_MBCTL, D_ALL, NULL, mbctl_write);
2489         MMIO_D(_MMIO(0x911c), D_ALL);
2490         MMIO_D(_MMIO(0x9120), D_ALL);
2491         MMIO_DFH(GEN7_UCGCTL4, D_ALL, F_CMD_ACCESS, NULL, NULL);
2492
2493         MMIO_D(GAB_CTL, D_ALL);
2494         MMIO_D(_MMIO(0x48800), D_ALL);
2495         MMIO_D(_MMIO(0xce044), D_ALL);
2496         MMIO_D(_MMIO(0xe6500), D_ALL);
2497         MMIO_D(_MMIO(0xe6504), D_ALL);
2498         MMIO_D(_MMIO(0xe6600), D_ALL);
2499         MMIO_D(_MMIO(0xe6604), D_ALL);
2500         MMIO_D(_MMIO(0xe6700), D_ALL);
2501         MMIO_D(_MMIO(0xe6704), D_ALL);
2502         MMIO_D(_MMIO(0xe6800), D_ALL);
2503         MMIO_D(_MMIO(0xe6804), D_ALL);
2504         MMIO_D(PCH_GMBUS4, D_ALL);
2505         MMIO_D(PCH_GMBUS5, D_ALL);
2506
2507         MMIO_D(_MMIO(0x902c), D_ALL);
2508         MMIO_D(_MMIO(0xec008), D_ALL);
2509         MMIO_D(_MMIO(0xec00c), D_ALL);
2510         MMIO_D(_MMIO(0xec008 + 0x18), D_ALL);
2511         MMIO_D(_MMIO(0xec00c + 0x18), D_ALL);
2512         MMIO_D(_MMIO(0xec008 + 0x18 * 2), D_ALL);
2513         MMIO_D(_MMIO(0xec00c + 0x18 * 2), D_ALL);
2514         MMIO_D(_MMIO(0xec008 + 0x18 * 3), D_ALL);
2515         MMIO_D(_MMIO(0xec00c + 0x18 * 3), D_ALL);
2516         MMIO_D(_MMIO(0xec408), D_ALL);
2517         MMIO_D(_MMIO(0xec40c), D_ALL);
2518         MMIO_D(_MMIO(0xec408 + 0x18), D_ALL);
2519         MMIO_D(_MMIO(0xec40c + 0x18), D_ALL);
2520         MMIO_D(_MMIO(0xec408 + 0x18 * 2), D_ALL);
2521         MMIO_D(_MMIO(0xec40c + 0x18 * 2), D_ALL);
2522         MMIO_D(_MMIO(0xec408 + 0x18 * 3), D_ALL);
2523         MMIO_D(_MMIO(0xec40c + 0x18 * 3), D_ALL);
2524         MMIO_D(_MMIO(0xfc810), D_ALL);
2525         MMIO_D(_MMIO(0xfc81c), D_ALL);
2526         MMIO_D(_MMIO(0xfc828), D_ALL);
2527         MMIO_D(_MMIO(0xfc834), D_ALL);
2528         MMIO_D(_MMIO(0xfcc00), D_ALL);
2529         MMIO_D(_MMIO(0xfcc0c), D_ALL);
2530         MMIO_D(_MMIO(0xfcc18), D_ALL);
2531         MMIO_D(_MMIO(0xfcc24), D_ALL);
2532         MMIO_D(_MMIO(0xfd000), D_ALL);
2533         MMIO_D(_MMIO(0xfd00c), D_ALL);
2534         MMIO_D(_MMIO(0xfd018), D_ALL);
2535         MMIO_D(_MMIO(0xfd024), D_ALL);
2536         MMIO_D(_MMIO(0xfd034), D_ALL);
2537
2538         MMIO_DH(FPGA_DBG, D_ALL, NULL, fpga_dbg_mmio_write);
2539         MMIO_D(_MMIO(0x2054), D_ALL);
2540         MMIO_D(_MMIO(0x12054), D_ALL);
2541         MMIO_D(_MMIO(0x22054), D_ALL);
2542         MMIO_D(_MMIO(0x1a054), D_ALL);
2543
2544         MMIO_D(_MMIO(0x44070), D_ALL);
2545         MMIO_DFH(_MMIO(0x215c), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2546         MMIO_DFH(_MMIO(0x2178), D_ALL, F_CMD_ACCESS, NULL, NULL);
2547         MMIO_DFH(_MMIO(0x217c), D_ALL, F_CMD_ACCESS, NULL, NULL);
2548         MMIO_DFH(_MMIO(0x12178), D_ALL, F_CMD_ACCESS, NULL, NULL);
2549         MMIO_DFH(_MMIO(0x1217c), D_ALL, F_CMD_ACCESS, NULL, NULL);
2550
2551         MMIO_F(_MMIO(0x2290), 8, F_CMD_ACCESS, 0, 0, D_BDW_PLUS, NULL, NULL);
2552         MMIO_D(_MMIO(0x2b00), D_BDW_PLUS);
2553         MMIO_D(_MMIO(0x2360), D_BDW_PLUS);
2554         MMIO_F(_MMIO(0x5200), 32, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2555         MMIO_F(_MMIO(0x5240), 32, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2556         MMIO_F(_MMIO(0x5280), 16, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2557
2558         MMIO_DFH(_MMIO(0x1c17c), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2559         MMIO_DFH(_MMIO(0x1c178), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2560         MMIO_DFH(BCS_SWCTRL, D_ALL, F_CMD_ACCESS, NULL, NULL);
2561
2562         MMIO_F(HS_INVOCATION_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2563         MMIO_F(DS_INVOCATION_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2564         MMIO_F(IA_VERTICES_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2565         MMIO_F(IA_PRIMITIVES_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2566         MMIO_F(VS_INVOCATION_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2567         MMIO_F(GS_INVOCATION_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2568         MMIO_F(GS_PRIMITIVES_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2569         MMIO_F(CL_INVOCATION_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2570         MMIO_F(CL_PRIMITIVES_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2571         MMIO_F(PS_INVOCATION_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2572         MMIO_F(PS_DEPTH_COUNT, 8, F_CMD_ACCESS, 0, 0, D_ALL, NULL, NULL);
2573         MMIO_DH(_MMIO(0x4260), D_BDW_PLUS, NULL, gvt_reg_tlb_control_handler);
2574         MMIO_DH(_MMIO(0x4264), D_BDW_PLUS, NULL, gvt_reg_tlb_control_handler);
2575         MMIO_DH(_MMIO(0x4268), D_BDW_PLUS, NULL, gvt_reg_tlb_control_handler);
2576         MMIO_DH(_MMIO(0x426c), D_BDW_PLUS, NULL, gvt_reg_tlb_control_handler);
2577         MMIO_DH(_MMIO(0x4270), D_BDW_PLUS, NULL, gvt_reg_tlb_control_handler);
2578         MMIO_DFH(_MMIO(0x4094), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2579
2580         MMIO_DFH(ARB_MODE, D_ALL, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
2581         MMIO_RING_GM_RDR(RING_BBADDR, D_ALL, NULL, NULL);
2582         MMIO_DFH(_MMIO(0x2220), D_ALL, F_CMD_ACCESS, NULL, NULL);
2583         MMIO_DFH(_MMIO(0x12220), D_ALL, F_CMD_ACCESS, NULL, NULL);
2584         MMIO_DFH(_MMIO(0x22220), D_ALL, F_CMD_ACCESS, NULL, NULL);
2585         MMIO_RING_DFH(RING_SYNC_1, D_ALL, F_CMD_ACCESS, NULL, NULL);
2586         MMIO_RING_DFH(RING_SYNC_0, D_ALL, F_CMD_ACCESS, NULL, NULL);
2587         MMIO_DFH(_MMIO(0x22178), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2588         MMIO_DFH(_MMIO(0x1a178), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2589         MMIO_DFH(_MMIO(0x1a17c), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2590         MMIO_DFH(_MMIO(0x2217c), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2591         return 0;
2592 }
2593
2594 static int init_broadwell_mmio_info(struct intel_gvt *gvt)
2595 {
2596         struct drm_i915_private *dev_priv = gvt->dev_priv;
2597         int ret;
2598
2599         MMIO_DH(GEN8_GT_IMR(0), D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2600         MMIO_DH(GEN8_GT_IER(0), D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2601         MMIO_DH(GEN8_GT_IIR(0), D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2602         MMIO_D(GEN8_GT_ISR(0), D_BDW_PLUS);
2603
2604         MMIO_DH(GEN8_GT_IMR(1), D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2605         MMIO_DH(GEN8_GT_IER(1), D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2606         MMIO_DH(GEN8_GT_IIR(1), D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2607         MMIO_D(GEN8_GT_ISR(1), D_BDW_PLUS);
2608
2609         MMIO_DH(GEN8_GT_IMR(2), D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2610         MMIO_DH(GEN8_GT_IER(2), D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2611         MMIO_DH(GEN8_GT_IIR(2), D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2612         MMIO_D(GEN8_GT_ISR(2), D_BDW_PLUS);
2613
2614         MMIO_DH(GEN8_GT_IMR(3), D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2615         MMIO_DH(GEN8_GT_IER(3), D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2616         MMIO_DH(GEN8_GT_IIR(3), D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2617         MMIO_D(GEN8_GT_ISR(3), D_BDW_PLUS);
2618
2619         MMIO_DH(GEN8_DE_PIPE_IMR(PIPE_A), D_BDW_PLUS, NULL,
2620                 intel_vgpu_reg_imr_handler);
2621         MMIO_DH(GEN8_DE_PIPE_IER(PIPE_A), D_BDW_PLUS, NULL,
2622                 intel_vgpu_reg_ier_handler);
2623         MMIO_DH(GEN8_DE_PIPE_IIR(PIPE_A), D_BDW_PLUS, NULL,
2624                 intel_vgpu_reg_iir_handler);
2625         MMIO_D(GEN8_DE_PIPE_ISR(PIPE_A), D_BDW_PLUS);
2626
2627         MMIO_DH(GEN8_DE_PIPE_IMR(PIPE_B), D_BDW_PLUS, NULL,
2628                 intel_vgpu_reg_imr_handler);
2629         MMIO_DH(GEN8_DE_PIPE_IER(PIPE_B), D_BDW_PLUS, NULL,
2630                 intel_vgpu_reg_ier_handler);
2631         MMIO_DH(GEN8_DE_PIPE_IIR(PIPE_B), D_BDW_PLUS, NULL,
2632                 intel_vgpu_reg_iir_handler);
2633         MMIO_D(GEN8_DE_PIPE_ISR(PIPE_B), D_BDW_PLUS);
2634
2635         MMIO_DH(GEN8_DE_PIPE_IMR(PIPE_C), D_BDW_PLUS, NULL,
2636                 intel_vgpu_reg_imr_handler);
2637         MMIO_DH(GEN8_DE_PIPE_IER(PIPE_C), D_BDW_PLUS, NULL,
2638                 intel_vgpu_reg_ier_handler);
2639         MMIO_DH(GEN8_DE_PIPE_IIR(PIPE_C), D_BDW_PLUS, NULL,
2640                 intel_vgpu_reg_iir_handler);
2641         MMIO_D(GEN8_DE_PIPE_ISR(PIPE_C), D_BDW_PLUS);
2642
2643         MMIO_DH(GEN8_DE_PORT_IMR, D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2644         MMIO_DH(GEN8_DE_PORT_IER, D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2645         MMIO_DH(GEN8_DE_PORT_IIR, D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2646         MMIO_D(GEN8_DE_PORT_ISR, D_BDW_PLUS);
2647
2648         MMIO_DH(GEN8_DE_MISC_IMR, D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2649         MMIO_DH(GEN8_DE_MISC_IER, D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2650         MMIO_DH(GEN8_DE_MISC_IIR, D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2651         MMIO_D(GEN8_DE_MISC_ISR, D_BDW_PLUS);
2652
2653         MMIO_DH(GEN8_PCU_IMR, D_BDW_PLUS, NULL, intel_vgpu_reg_imr_handler);
2654         MMIO_DH(GEN8_PCU_IER, D_BDW_PLUS, NULL, intel_vgpu_reg_ier_handler);
2655         MMIO_DH(GEN8_PCU_IIR, D_BDW_PLUS, NULL, intel_vgpu_reg_iir_handler);
2656         MMIO_D(GEN8_PCU_ISR, D_BDW_PLUS);
2657
2658         MMIO_DH(GEN8_MASTER_IRQ, D_BDW_PLUS, NULL,
2659                 intel_vgpu_reg_master_irq_handler);
2660
2661         MMIO_RING_DFH(RING_ACTHD_UDW, D_BDW_PLUS, F_CMD_ACCESS,
2662                 mmio_read_from_hw, NULL);
2663
2664 #define RING_REG(base) _MMIO((base) + 0xd0)
2665         MMIO_RING_F(RING_REG, 4, F_RO, 0,
2666                 ~_MASKED_BIT_ENABLE(RESET_CTL_REQUEST_RESET), D_BDW_PLUS, NULL,
2667                 ring_reset_ctl_write);
2668 #undef RING_REG
2669
2670 #define RING_REG(base) _MMIO((base) + 0x230)
2671         MMIO_RING_DFH(RING_REG, D_BDW_PLUS, 0, NULL, elsp_mmio_write);
2672 #undef RING_REG
2673
2674 #define RING_REG(base) _MMIO((base) + 0x234)
2675         MMIO_RING_F(RING_REG, 8, F_RO | F_CMD_ACCESS, 0, ~0, D_BDW_PLUS,
2676                 NULL, NULL);
2677 #undef RING_REG
2678
2679 #define RING_REG(base) _MMIO((base) + 0x244)
2680         MMIO_RING_DFH(RING_REG, D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2681 #undef RING_REG
2682
2683 #define RING_REG(base) _MMIO((base) + 0x370)
2684         MMIO_RING_F(RING_REG, 48, F_RO, 0, ~0, D_BDW_PLUS, NULL, NULL);
2685 #undef RING_REG
2686
2687 #define RING_REG(base) _MMIO((base) + 0x3a0)
2688         MMIO_RING_DFH(RING_REG, D_BDW_PLUS, F_MODE_MASK, NULL, NULL);
2689 #undef RING_REG
2690
2691         MMIO_D(PIPEMISC(PIPE_A), D_BDW_PLUS);
2692         MMIO_D(PIPEMISC(PIPE_B), D_BDW_PLUS);
2693         MMIO_D(PIPEMISC(PIPE_C), D_BDW_PLUS);
2694         MMIO_D(_MMIO(0x1c1d0), D_BDW_PLUS);
2695         MMIO_D(GEN6_MBCUNIT_SNPCR, D_BDW_PLUS);
2696         MMIO_D(GEN7_MISCCPCTL, D_BDW_PLUS);
2697         MMIO_D(_MMIO(0x1c054), D_BDW_PLUS);
2698
2699         MMIO_DH(GEN6_PCODE_MAILBOX, D_BDW_PLUS, NULL, mailbox_write);
2700
2701         MMIO_D(GEN8_PRIVATE_PAT_LO, D_BDW_PLUS);
2702         MMIO_D(GEN8_PRIVATE_PAT_HI, D_BDW_PLUS);
2703
2704         MMIO_D(GAMTARBMODE, D_BDW_PLUS);
2705
2706 #define RING_REG(base) _MMIO((base) + 0x270)
2707         MMIO_RING_F(RING_REG, 32, 0, 0, 0, D_BDW_PLUS, NULL, NULL);
2708 #undef RING_REG
2709
2710         MMIO_RING_GM_RDR(RING_HWS_PGA, D_BDW_PLUS, NULL, hws_pga_write);
2711
2712         MMIO_DFH(HDC_CHICKEN0, D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
2713
2714         MMIO_D(CHICKEN_PIPESL_1(PIPE_A), D_BDW_PLUS);
2715         MMIO_D(CHICKEN_PIPESL_1(PIPE_B), D_BDW_PLUS);
2716         MMIO_D(CHICKEN_PIPESL_1(PIPE_C), D_BDW_PLUS);
2717
2718         MMIO_D(WM_MISC, D_BDW);
2719         MMIO_D(_MMIO(BDW_EDP_PSR_BASE), D_BDW);
2720
2721         MMIO_D(_MMIO(0x6671c), D_BDW_PLUS);
2722         MMIO_D(_MMIO(0x66c00), D_BDW_PLUS);
2723         MMIO_D(_MMIO(0x66c04), D_BDW_PLUS);
2724
2725         MMIO_D(HSW_GTT_CACHE_EN, D_BDW_PLUS);
2726
2727         MMIO_D(GEN8_EU_DISABLE0, D_BDW_PLUS);
2728         MMIO_D(GEN8_EU_DISABLE1, D_BDW_PLUS);
2729         MMIO_D(GEN8_EU_DISABLE2, D_BDW_PLUS);
2730
2731         MMIO_D(_MMIO(0xfdc), D_BDW_PLUS);
2732         MMIO_DFH(GEN8_ROW_CHICKEN, D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS,
2733                 NULL, NULL);
2734         MMIO_DFH(GEN7_ROW_CHICKEN2, D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS,
2735                 NULL, NULL);
2736         MMIO_DFH(GEN8_UCGCTL6, D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2737
2738         MMIO_DFH(_MMIO(0xb1f0), D_BDW, F_CMD_ACCESS, NULL, NULL);
2739         MMIO_DFH(_MMIO(0xb1c0), D_BDW, F_CMD_ACCESS, NULL, NULL);
2740         MMIO_DFH(GEN8_L3SQCREG4, D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2741         MMIO_DFH(_MMIO(0xb100), D_BDW, F_CMD_ACCESS, NULL, NULL);
2742         MMIO_DFH(_MMIO(0xb10c), D_BDW, F_CMD_ACCESS, NULL, NULL);
2743         MMIO_D(_MMIO(0xb110), D_BDW);
2744
2745         MMIO_F(_MMIO(0x24d0), 48, F_CMD_ACCESS, 0, 0, D_BDW_PLUS,
2746                 NULL, force_nonpriv_write);
2747
2748         MMIO_D(_MMIO(0x44484), D_BDW_PLUS);
2749         MMIO_D(_MMIO(0x4448c), D_BDW_PLUS);
2750
2751         MMIO_DFH(_MMIO(0x83a4), D_BDW, F_CMD_ACCESS, NULL, NULL);
2752         MMIO_D(GEN8_L3_LRA_1_GPGPU, D_BDW_PLUS);
2753
2754         MMIO_DFH(_MMIO(0x8430), D_BDW, F_CMD_ACCESS, NULL, NULL);
2755
2756         MMIO_D(_MMIO(0x110000), D_BDW_PLUS);
2757
2758         MMIO_D(_MMIO(0x48400), D_BDW_PLUS);
2759
2760         MMIO_D(_MMIO(0x6e570), D_BDW_PLUS);
2761         MMIO_D(_MMIO(0x65f10), D_BDW_PLUS);
2762
2763         MMIO_DFH(_MMIO(0xe194), D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
2764         MMIO_DFH(_MMIO(0xe188), D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
2765         MMIO_DFH(HALF_SLICE_CHICKEN2, D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
2766         MMIO_DFH(_MMIO(0x2580), D_BDW_PLUS, F_MODE_MASK | F_CMD_ACCESS, NULL, NULL);
2767
2768         MMIO_DFH(_MMIO(0x2248), D_BDW, F_CMD_ACCESS, NULL, NULL);
2769
2770         MMIO_DFH(_MMIO(0xe220), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2771         MMIO_DFH(_MMIO(0xe230), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2772         MMIO_DFH(_MMIO(0xe240), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2773         MMIO_DFH(_MMIO(0xe260), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2774         MMIO_DFH(_MMIO(0xe270), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2775         MMIO_DFH(_MMIO(0xe280), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2776         MMIO_DFH(_MMIO(0xe2a0), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2777         MMIO_DFH(_MMIO(0xe2b0), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2778         MMIO_DFH(_MMIO(0xe2c0), D_BDW_PLUS, F_CMD_ACCESS, NULL, NULL);
2779         return 0;
2780 }
2781
2782 static int init_skl_mmio_info(struct intel_gvt *gvt)
2783 {
2784         struct drm_i915_private *dev_priv = gvt->dev_priv;
2785         int ret;
2786
2787         MMIO_DH(FORCEWAKE_RENDER_GEN9, D_SKL_PLUS, NULL, mul_force_wake_write);
2788         MMIO_DH(FORCEWAKE_ACK_RENDER_GEN9, D_SKL_PLUS, NULL, NULL);
2789         MMIO_DH(FORCEWAKE_BLITTER_GEN9, D_SKL_PLUS, NULL, mul_force_wake_write);
2790         MMIO_DH(FORCEWAKE_ACK_BLITTER_GEN9, D_SKL_PLUS, NULL, NULL);
2791         MMIO_DH(FORCEWAKE_MEDIA_GEN9, D_SKL_PLUS, NULL, mul_force_wake_write);
2792         MMIO_DH(FORCEWAKE_ACK_MEDIA_GEN9, D_SKL_PLUS, NULL, NULL);
2793
2794         MMIO_F(_MMIO(_DPB_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_SKL_PLUS, NULL,
2795                                                 dp_aux_ch_ctl_mmio_write);
2796         MMIO_F(_MMIO(_DPC_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_SKL_PLUS, NULL,
2797                                                 dp_aux_ch_ctl_mmio_write);
2798         MMIO_F(_MMIO(_DPD_AUX_CH_CTL), 6 * 4, 0, 0, 0, D_SKL_PLUS, NULL,
2799                                                 dp_aux_ch_ctl_mmio_write);
2800
2801         MMIO_D(HSW_PWR_WELL_CTL1, D_SKL_PLUS);
2802         MMIO_DH(HSW_PWR_WELL_CTL2, D_SKL_PLUS, NULL, skl_power_well_ctl_write);
2803
2804         MMIO_D(_MMIO(0xa210), D_SKL_PLUS);
2805         MMIO_D(GEN9_MEDIA_PG_IDLE_HYSTERESIS, D_SKL_PLUS);
2806         MMIO_D(GEN9_RENDER_PG_IDLE_HYSTERESIS, D_SKL_PLUS);
2807         MMIO_DFH(GEN9_GAMT_ECO_REG_RW_IA, D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
2808         MMIO_DH(_MMIO(0x4ddc), D_SKL_PLUS, NULL, NULL);
2809         MMIO_DH(_MMIO(0x42080), D_SKL_PLUS, NULL, NULL);
2810         MMIO_D(_MMIO(0x45504), D_SKL_PLUS);
2811         MMIO_D(_MMIO(0x45520), D_SKL_PLUS);
2812         MMIO_D(_MMIO(0x46000), D_SKL_PLUS);
2813         MMIO_DH(_MMIO(0x46010), D_SKL_PLUS, NULL, skl_lcpll_write);
2814         MMIO_DH(_MMIO(0x46014), D_SKL_PLUS, NULL, skl_lcpll_write);
2815         MMIO_D(_MMIO(0x6C040), D_SKL_PLUS);
2816         MMIO_D(_MMIO(0x6C048), D_SKL_PLUS);
2817         MMIO_D(_MMIO(0x6C050), D_SKL_PLUS);
2818         MMIO_D(_MMIO(0x6C044), D_SKL_PLUS);
2819         MMIO_D(_MMIO(0x6C04C), D_SKL_PLUS);
2820         MMIO_D(_MMIO(0x6C054), D_SKL_PLUS);
2821         MMIO_D(_MMIO(0x6c058), D_SKL_PLUS);
2822         MMIO_D(_MMIO(0x6c05c), D_SKL_PLUS);
2823         MMIO_DH(_MMIO(0x6c060), D_SKL_PLUS, dpll_status_read, NULL);
2824
2825         MMIO_DH(SKL_PS_WIN_POS(PIPE_A, 0), D_SKL_PLUS, NULL, pf_write);
2826         MMIO_DH(SKL_PS_WIN_POS(PIPE_A, 1), D_SKL_PLUS, NULL, pf_write);
2827         MMIO_DH(SKL_PS_WIN_POS(PIPE_B, 0), D_SKL_PLUS, NULL, pf_write);
2828         MMIO_DH(SKL_PS_WIN_POS(PIPE_B, 1), D_SKL_PLUS, NULL, pf_write);
2829         MMIO_DH(SKL_PS_WIN_POS(PIPE_C, 0), D_SKL_PLUS, NULL, pf_write);
2830         MMIO_DH(SKL_PS_WIN_POS(PIPE_C, 1), D_SKL_PLUS, NULL, pf_write);
2831
2832         MMIO_DH(SKL_PS_WIN_SZ(PIPE_A, 0), D_SKL_PLUS, NULL, pf_write);
2833         MMIO_DH(SKL_PS_WIN_SZ(PIPE_A, 1), D_SKL_PLUS, NULL, pf_write);
2834         MMIO_DH(SKL_PS_WIN_SZ(PIPE_B, 0), D_SKL_PLUS, NULL, pf_write);
2835         MMIO_DH(SKL_PS_WIN_SZ(PIPE_B, 1), D_SKL_PLUS, NULL, pf_write);
2836         MMIO_DH(SKL_PS_WIN_SZ(PIPE_C, 0), D_SKL_PLUS, NULL, pf_write);
2837         MMIO_DH(SKL_PS_WIN_SZ(PIPE_C, 1), D_SKL_PLUS, NULL, pf_write);
2838
2839         MMIO_DH(SKL_PS_CTRL(PIPE_A, 0), D_SKL_PLUS, NULL, pf_write);
2840         MMIO_DH(SKL_PS_CTRL(PIPE_A, 1), D_SKL_PLUS, NULL, pf_write);
2841         MMIO_DH(SKL_PS_CTRL(PIPE_B, 0), D_SKL_PLUS, NULL, pf_write);
2842         MMIO_DH(SKL_PS_CTRL(PIPE_B, 1), D_SKL_PLUS, NULL, pf_write);
2843         MMIO_DH(SKL_PS_CTRL(PIPE_C, 0), D_SKL_PLUS, NULL, pf_write);
2844         MMIO_DH(SKL_PS_CTRL(PIPE_C, 1), D_SKL_PLUS, NULL, pf_write);
2845
2846         MMIO_DH(PLANE_BUF_CFG(PIPE_A, 0), D_SKL_PLUS, NULL, NULL);
2847         MMIO_DH(PLANE_BUF_CFG(PIPE_A, 1), D_SKL_PLUS, NULL, NULL);
2848         MMIO_DH(PLANE_BUF_CFG(PIPE_A, 2), D_SKL_PLUS, NULL, NULL);
2849         MMIO_DH(PLANE_BUF_CFG(PIPE_A, 3), D_SKL_PLUS, NULL, NULL);
2850
2851         MMIO_DH(PLANE_BUF_CFG(PIPE_B, 0), D_SKL_PLUS, NULL, NULL);
2852         MMIO_DH(PLANE_BUF_CFG(PIPE_B, 1), D_SKL_PLUS, NULL, NULL);
2853         MMIO_DH(PLANE_BUF_CFG(PIPE_B, 2), D_SKL_PLUS, NULL, NULL);
2854         MMIO_DH(PLANE_BUF_CFG(PIPE_B, 3), D_SKL_PLUS, NULL, NULL);
2855
2856         MMIO_DH(PLANE_BUF_CFG(PIPE_C, 0), D_SKL_PLUS, NULL, NULL);
2857         MMIO_DH(PLANE_BUF_CFG(PIPE_C, 1), D_SKL_PLUS, NULL, NULL);
2858         MMIO_DH(PLANE_BUF_CFG(PIPE_C, 2), D_SKL_PLUS, NULL, NULL);
2859         MMIO_DH(PLANE_BUF_CFG(PIPE_C, 3), D_SKL_PLUS, NULL, NULL);
2860
2861         MMIO_DH(CUR_BUF_CFG(PIPE_A), D_SKL_PLUS, NULL, NULL);
2862         MMIO_DH(CUR_BUF_CFG(PIPE_B), D_SKL_PLUS, NULL, NULL);
2863         MMIO_DH(CUR_BUF_CFG(PIPE_C), D_SKL_PLUS, NULL, NULL);
2864
2865         MMIO_F(PLANE_WM(PIPE_A, 0, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2866         MMIO_F(PLANE_WM(PIPE_A, 1, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2867         MMIO_F(PLANE_WM(PIPE_A, 2, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2868
2869         MMIO_F(PLANE_WM(PIPE_B, 0, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2870         MMIO_F(PLANE_WM(PIPE_B, 1, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2871         MMIO_F(PLANE_WM(PIPE_B, 2, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2872
2873         MMIO_F(PLANE_WM(PIPE_C, 0, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2874         MMIO_F(PLANE_WM(PIPE_C, 1, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2875         MMIO_F(PLANE_WM(PIPE_C, 2, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2876
2877         MMIO_F(CUR_WM(PIPE_A, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2878         MMIO_F(CUR_WM(PIPE_B, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2879         MMIO_F(CUR_WM(PIPE_C, 0), 4 * 8, 0, 0, 0, D_SKL_PLUS, NULL, NULL);
2880
2881         MMIO_DH(PLANE_WM_TRANS(PIPE_A, 0), D_SKL_PLUS, NULL, NULL);
2882         MMIO_DH(PLANE_WM_TRANS(PIPE_A, 1), D_SKL_PLUS, NULL, NULL);
2883         MMIO_DH(PLANE_WM_TRANS(PIPE_A, 2), D_SKL_PLUS, NULL, NULL);
2884
2885         MMIO_DH(PLANE_WM_TRANS(PIPE_B, 0), D_SKL_PLUS, NULL, NULL);
2886         MMIO_DH(PLANE_WM_TRANS(PIPE_B, 1), D_SKL_PLUS, NULL, NULL);
2887         MMIO_DH(PLANE_WM_TRANS(PIPE_B, 2), D_SKL_PLUS, NULL, NULL);
2888
2889         MMIO_DH(PLANE_WM_TRANS(PIPE_C, 0), D_SKL_PLUS, NULL, NULL);
2890         MMIO_DH(PLANE_WM_TRANS(PIPE_C, 1), D_SKL_PLUS, NULL, NULL);
2891         MMIO_DH(PLANE_WM_TRANS(PIPE_C, 2), D_SKL_PLUS, NULL, NULL);
2892
2893         MMIO_DH(CUR_WM_TRANS(PIPE_A), D_SKL_PLUS, NULL, NULL);
2894         MMIO_DH(CUR_WM_TRANS(PIPE_B), D_SKL_PLUS, NULL, NULL);
2895         MMIO_DH(CUR_WM_TRANS(PIPE_C), D_SKL_PLUS, NULL, NULL);
2896
2897         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_A, 0), D_SKL_PLUS, NULL, NULL);
2898         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_A, 1), D_SKL_PLUS, NULL, NULL);
2899         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_A, 2), D_SKL_PLUS, NULL, NULL);
2900         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_A, 3), D_SKL_PLUS, NULL, NULL);
2901
2902         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_B, 0), D_SKL_PLUS, NULL, NULL);
2903         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_B, 1), D_SKL_PLUS, NULL, NULL);
2904         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_B, 2), D_SKL_PLUS, NULL, NULL);
2905         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_B, 3), D_SKL_PLUS, NULL, NULL);
2906
2907         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_C, 0), D_SKL_PLUS, NULL, NULL);
2908         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_C, 1), D_SKL_PLUS, NULL, NULL);
2909         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_C, 2), D_SKL_PLUS, NULL, NULL);
2910         MMIO_DH(PLANE_NV12_BUF_CFG(PIPE_C, 3), D_SKL_PLUS, NULL, NULL);
2911
2912         MMIO_DH(_MMIO(_REG_701C0(PIPE_A, 1)), D_SKL_PLUS, NULL, NULL);
2913         MMIO_DH(_MMIO(_REG_701C0(PIPE_A, 2)), D_SKL_PLUS, NULL, NULL);
2914         MMIO_DH(_MMIO(_REG_701C0(PIPE_A, 3)), D_SKL_PLUS, NULL, NULL);
2915         MMIO_DH(_MMIO(_REG_701C0(PIPE_A, 4)), D_SKL_PLUS, NULL, NULL);
2916
2917         MMIO_DH(_MMIO(_REG_701C0(PIPE_B, 1)), D_SKL_PLUS, NULL, NULL);
2918         MMIO_DH(_MMIO(_REG_701C0(PIPE_B, 2)), D_SKL_PLUS, NULL, NULL);
2919         MMIO_DH(_MMIO(_REG_701C0(PIPE_B, 3)), D_SKL_PLUS, NULL, NULL);
2920         MMIO_DH(_MMIO(_REG_701C0(PIPE_B, 4)), D_SKL_PLUS, NULL, NULL);
2921
2922         MMIO_DH(_MMIO(_REG_701C0(PIPE_C, 1)), D_SKL_PLUS, NULL, NULL);
2923         MMIO_DH(_MMIO(_REG_701C0(PIPE_C, 2)), D_SKL_PLUS, NULL, NULL);
2924         MMIO_DH(_MMIO(_REG_701C0(PIPE_C, 3)), D_SKL_PLUS, NULL, NULL);
2925         MMIO_DH(_MMIO(_REG_701C0(PIPE_C, 4)), D_SKL_PLUS, NULL, NULL);
2926
2927         MMIO_DH(_MMIO(_REG_701C4(PIPE_A, 1)), D_SKL_PLUS, NULL, NULL);
2928         MMIO_DH(_MMIO(_REG_701C4(PIPE_A, 2)), D_SKL_PLUS, NULL, NULL);
2929         MMIO_DH(_MMIO(_REG_701C4(PIPE_A, 3)), D_SKL_PLUS, NULL, NULL);
2930         MMIO_DH(_MMIO(_REG_701C4(PIPE_A, 4)), D_SKL_PLUS, NULL, NULL);
2931
2932         MMIO_DH(_MMIO(_REG_701C4(PIPE_B, 1)), D_SKL_PLUS, NULL, NULL);
2933         MMIO_DH(_MMIO(_REG_701C4(PIPE_B, 2)), D_SKL_PLUS, NULL, NULL);
2934         MMIO_DH(_MMIO(_REG_701C4(PIPE_B, 3)), D_SKL_PLUS, NULL, NULL);
2935         MMIO_DH(_MMIO(_REG_701C4(PIPE_B, 4)), D_SKL_PLUS, NULL, NULL);
2936
2937         MMIO_DH(_MMIO(_REG_701C4(PIPE_C, 1)), D_SKL_PLUS, NULL, NULL);
2938         MMIO_DH(_MMIO(_REG_701C4(PIPE_C, 2)), D_SKL_PLUS, NULL, NULL);
2939         MMIO_DH(_MMIO(_REG_701C4(PIPE_C, 3)), D_SKL_PLUS, NULL, NULL);
2940         MMIO_DH(_MMIO(_REG_701C4(PIPE_C, 4)), D_SKL_PLUS, NULL, NULL);
2941
2942         MMIO_D(_MMIO(0x70380), D_SKL_PLUS);
2943         MMIO_D(_MMIO(0x71380), D_SKL_PLUS);
2944         MMIO_D(_MMIO(0x72380), D_SKL_PLUS);
2945         MMIO_D(_MMIO(0x7239c), D_SKL_PLUS);
2946         MMIO_D(_MMIO(0x7039c), D_SKL_PLUS);
2947
2948         MMIO_D(_MMIO(0x8f074), D_SKL_PLUS);
2949         MMIO_D(_MMIO(0x8f004), D_SKL_PLUS);
2950         MMIO_D(_MMIO(0x8f034), D_SKL_PLUS);
2951
2952         MMIO_D(_MMIO(0xb11c), D_SKL_PLUS);
2953
2954         MMIO_D(_MMIO(0x51000), D_SKL_PLUS);
2955         MMIO_D(_MMIO(0x6c00c), D_SKL_PLUS);
2956
2957         MMIO_F(_MMIO(0xc800), 0x7f8, F_CMD_ACCESS, 0, 0, D_SKL_PLUS,
2958                 NULL, NULL);
2959         MMIO_F(_MMIO(0xb020), 0x80, F_CMD_ACCESS, 0, 0, D_SKL_PLUS,
2960                 NULL, NULL);
2961
2962         MMIO_D(RPM_CONFIG0, D_SKL_PLUS);
2963         MMIO_D(_MMIO(0xd08), D_SKL_PLUS);
2964         MMIO_D(RC6_LOCATION, D_SKL_PLUS);
2965         MMIO_DFH(_MMIO(0x20e0), D_SKL_PLUS, F_MODE_MASK, NULL, NULL);
2966         MMIO_DFH(_MMIO(0x20ec), D_SKL_PLUS, F_MODE_MASK | F_CMD_ACCESS,
2967                 NULL, NULL);
2968
2969         /* TRTT */
2970         MMIO_DFH(_MMIO(0x4de0), D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
2971         MMIO_DFH(_MMIO(0x4de4), D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
2972         MMIO_DFH(_MMIO(0x4de8), D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
2973         MMIO_DFH(_MMIO(0x4dec), D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
2974         MMIO_DFH(_MMIO(0x4df0), D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
2975         MMIO_DFH(_MMIO(0x4df4), D_SKL_PLUS, F_CMD_ACCESS,
2976                 NULL, gen9_trtte_write);
2977         MMIO_DH(_MMIO(0x4dfc), D_SKL_PLUS, NULL, gen9_trtt_chicken_write);
2978
2979         MMIO_D(_MMIO(0x45008), D_SKL_PLUS);
2980
2981         MMIO_D(_MMIO(0x46430), D_SKL_PLUS);
2982
2983         MMIO_D(_MMIO(0x46520), D_SKL_PLUS);
2984
2985         MMIO_D(_MMIO(0xc403c), D_SKL_PLUS);
2986         MMIO_D(_MMIO(0xb004), D_SKL_PLUS);
2987         MMIO_DH(DMA_CTRL, D_SKL_PLUS, NULL, dma_ctrl_write);
2988
2989         MMIO_D(_MMIO(0x65900), D_SKL_PLUS);
2990         MMIO_D(_MMIO(0x1082c0), D_SKL_PLUS);
2991         MMIO_D(_MMIO(0x4068), D_SKL_PLUS);
2992         MMIO_D(_MMIO(0x67054), D_SKL_PLUS);
2993         MMIO_D(_MMIO(0x6e560), D_SKL_PLUS);
2994         MMIO_D(_MMIO(0x6e554), D_SKL_PLUS);
2995         MMIO_D(_MMIO(0x2b20), D_SKL_PLUS);
2996         MMIO_D(_MMIO(0x65f00), D_SKL_PLUS);
2997         MMIO_D(_MMIO(0x65f08), D_SKL_PLUS);
2998         MMIO_D(_MMIO(0x320f0), D_SKL_PLUS);
2999
3000         MMIO_D(_MMIO(0x70034), D_SKL_PLUS);
3001         MMIO_D(_MMIO(0x71034), D_SKL_PLUS);
3002         MMIO_D(_MMIO(0x72034), D_SKL_PLUS);
3003
3004         MMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_A)), D_SKL_PLUS);
3005         MMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_B)), D_SKL_PLUS);
3006         MMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_C)), D_SKL_PLUS);
3007         MMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_A)), D_SKL_PLUS);
3008         MMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_B)), D_SKL_PLUS);
3009         MMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_C)), D_SKL_PLUS);
3010         MMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_A)), D_SKL_PLUS);
3011         MMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_B)), D_SKL_PLUS);
3012         MMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_C)), D_SKL_PLUS);
3013
3014         MMIO_D(_MMIO(0x44500), D_SKL_PLUS);
3015         MMIO_DFH(GEN9_CSFE_CHICKEN1_RCS, D_SKL_PLUS, F_CMD_ACCESS, NULL, NULL);
3016         MMIO_DFH(GEN8_HDC_CHICKEN1, D_SKL_PLUS, F_MODE_MASK | F_CMD_ACCESS,
3017                 NULL, NULL);
3018
3019         MMIO_D(_MMIO(0x4ab8), D_KBL);
3020         MMIO_D(_MMIO(0x2248), D_KBL | D_SKL);
3021
3022         return 0;
3023 }
3024
3025 static int init_bxt_mmio_info(struct intel_gvt *gvt)
3026 {
3027         struct drm_i915_private *dev_priv = gvt->dev_priv;
3028         int ret;
3029
3030         MMIO_F(_MMIO(0x80000), 0x3000, 0, 0, 0, D_BXT, NULL, NULL);
3031
3032         MMIO_D(GEN7_SAMPLER_INSTDONE, D_BXT);
3033         MMIO_D(GEN7_ROW_INSTDONE, D_BXT);
3034         MMIO_D(GEN8_FAULT_TLB_DATA0, D_BXT);
3035         MMIO_D(GEN8_FAULT_TLB_DATA1, D_BXT);
3036         MMIO_D(ERROR_GEN6, D_BXT);
3037         MMIO_D(DONE_REG, D_BXT);
3038         MMIO_D(EIR, D_BXT);
3039         MMIO_D(PGTBL_ER, D_BXT);
3040         MMIO_D(_MMIO(0x4194), D_BXT);
3041         MMIO_D(_MMIO(0x4294), D_BXT);
3042         MMIO_D(_MMIO(0x4494), D_BXT);
3043
3044         MMIO_RING_D(RING_PSMI_CTL, D_BXT);
3045         MMIO_RING_D(RING_DMA_FADD, D_BXT);
3046         MMIO_RING_D(RING_DMA_FADD_UDW, D_BXT);
3047         MMIO_RING_D(RING_IPEHR, D_BXT);
3048         MMIO_RING_D(RING_INSTPS, D_BXT);
3049         MMIO_RING_D(RING_BBADDR_UDW, D_BXT);
3050         MMIO_RING_D(RING_BBSTATE, D_BXT);
3051         MMIO_RING_D(RING_IPEIR, D_BXT);
3052
3053         MMIO_F(SOFT_SCRATCH(0), 16 * 4, 0, 0, 0, D_BXT, NULL, NULL);
3054
3055         MMIO_DH(BXT_P_CR_GT_DISP_PWRON, D_BXT, NULL, bxt_gt_disp_pwron_write);
3056         MMIO_D(BXT_RP_STATE_CAP, D_BXT);
3057         MMIO_DH(BXT_PHY_CTL_FAMILY(DPIO_PHY0), D_BXT,
3058                 NULL, bxt_phy_ctl_family_write);
3059         MMIO_DH(BXT_PHY_CTL_FAMILY(DPIO_PHY1), D_BXT,
3060                 NULL, bxt_phy_ctl_family_write);
3061         MMIO_D(BXT_PHY_CTL(PORT_A), D_BXT);
3062         MMIO_D(BXT_PHY_CTL(PORT_B), D_BXT);
3063         MMIO_D(BXT_PHY_CTL(PORT_C), D_BXT);
3064         MMIO_DH(BXT_PORT_PLL_ENABLE(PORT_A), D_BXT,
3065                 NULL, bxt_port_pll_enable_write);
3066         MMIO_DH(BXT_PORT_PLL_ENABLE(PORT_B), D_BXT,
3067                 NULL, bxt_port_pll_enable_write);
3068         MMIO_DH(BXT_PORT_PLL_ENABLE(PORT_C), D_BXT, NULL,
3069                 bxt_port_pll_enable_write);
3070
3071         MMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY0), D_BXT);
3072         MMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY0), D_BXT);
3073         MMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY0), D_BXT);
3074         MMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY0), D_BXT);
3075         MMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY0), D_BXT);
3076         MMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY0), D_BXT);
3077         MMIO_D(BXT_PORT_REF_DW3(DPIO_PHY0), D_BXT);
3078         MMIO_D(BXT_PORT_REF_DW6(DPIO_PHY0), D_BXT);
3079         MMIO_D(BXT_PORT_REF_DW8(DPIO_PHY0), D_BXT);
3080
3081         MMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY1), D_BXT);
3082         MMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY1), D_BXT);
3083         MMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY1), D_BXT);
3084         MMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY1), D_BXT);
3085         MMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY1), D_BXT);
3086         MMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY1), D_BXT);
3087         MMIO_D(BXT_PORT_REF_DW3(DPIO_PHY1), D_BXT);
3088         MMIO_D(BXT_PORT_REF_DW6(DPIO_PHY1), D_BXT);
3089         MMIO_D(BXT_PORT_REF_DW8(DPIO_PHY1), D_BXT);
3090
3091         MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH0), D_BXT);
3092         MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH0), D_BXT);
3093         MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH0), D_BXT);
3094         MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH0), D_BXT);
3095         MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH0), D_BXT);
3096         MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH0), D_BXT);
3097         MMIO_DH(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH0), D_BXT,
3098                 NULL, bxt_pcs_dw12_grp_write);
3099         MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH0), D_BXT);
3100         MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH0), D_BXT);
3101         MMIO_DH(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH0), D_BXT,
3102                 bxt_port_tx_dw3_read, NULL);
3103         MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH0), D_BXT);
3104         MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH0), D_BXT);
3105         MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH0), D_BXT);
3106         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 0), D_BXT);
3107         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 1), D_BXT);
3108         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 2), D_BXT);
3109         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 3), D_BXT);
3110         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 0), D_BXT);
3111         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 1), D_BXT);
3112         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 2), D_BXT);
3113         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 3), D_BXT);
3114         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 6), D_BXT);
3115         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 8), D_BXT);
3116         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 9), D_BXT);
3117         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 10), D_BXT);
3118
3119         MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH1), D_BXT);
3120         MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH1), D_BXT);
3121         MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH1), D_BXT);
3122         MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH1), D_BXT);
3123         MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH1), D_BXT);
3124         MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH1), D_BXT);
3125         MMIO_DH(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH1), D_BXT,
3126                 NULL, bxt_pcs_dw12_grp_write);
3127         MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH1), D_BXT);
3128         MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH1), D_BXT);
3129         MMIO_DH(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH1), D_BXT,
3130                 bxt_port_tx_dw3_read, NULL);
3131         MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH1), D_BXT);
3132         MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH1), D_BXT);
3133         MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH1), D_BXT);
3134         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 0), D_BXT);
3135         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 1), D_BXT);
3136         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 2), D_BXT);
3137         MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 3), D_BXT);
3138         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 0), D_BXT);
3139         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 1), D_BXT);
3140         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 2), D_BXT);
3141         MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 3), D_BXT);
3142         MMIO_D(BX