3b19528330a096fa357d8987db4f4b0433f78aa6
[sfrench/cifs-2.6.git] / drivers / gpu / drm / etnaviv / etnaviv_gpu.h
1 /*
2  * Copyright (C) 2015 Etnaviv Project
3  *
4  * This program is free software; you can redistribute it and/or modify it
5  * under the terms of the GNU General Public License version 2 as published by
6  * the Free Software Foundation.
7  *
8  * This program is distributed in the hope that it will be useful, but WITHOUT
9  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
10  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
11  * more details.
12  *
13  * You should have received a copy of the GNU General Public License along with
14  * this program.  If not, see <http://www.gnu.org/licenses/>.
15  */
16
17 #ifndef __ETNAVIV_GPU_H__
18 #define __ETNAVIV_GPU_H__
19
20 #include <linux/clk.h>
21 #include <linux/regulator/consumer.h>
22
23 #include "etnaviv_cmdbuf.h"
24 #include "etnaviv_drv.h"
25
26 struct etnaviv_gem_submit;
27 struct etnaviv_vram_mapping;
28
29 struct etnaviv_chip_identity {
30         /* Chip model. */
31         u32 model;
32
33         /* Revision value.*/
34         u32 revision;
35
36         /* Supported feature fields. */
37         u32 features;
38
39         /* Supported minor feature fields. */
40         u32 minor_features0;
41
42         /* Supported minor feature 1 fields. */
43         u32 minor_features1;
44
45         /* Supported minor feature 2 fields. */
46         u32 minor_features2;
47
48         /* Supported minor feature 3 fields. */
49         u32 minor_features3;
50
51         /* Supported minor feature 4 fields. */
52         u32 minor_features4;
53
54         /* Supported minor feature 5 fields. */
55         u32 minor_features5;
56
57         /* Number of streams supported. */
58         u32 stream_count;
59
60         /* Total number of temporary registers per thread. */
61         u32 register_max;
62
63         /* Maximum number of threads. */
64         u32 thread_count;
65
66         /* Number of shader cores. */
67         u32 shader_core_count;
68
69         /* Size of the vertex cache. */
70         u32 vertex_cache_size;
71
72         /* Number of entries in the vertex output buffer. */
73         u32 vertex_output_buffer_size;
74
75         /* Number of pixel pipes. */
76         u32 pixel_pipes;
77
78         /* Number of instructions. */
79         u32 instruction_count;
80
81         /* Number of constants. */
82         u32 num_constants;
83
84         /* Buffer size */
85         u32 buffer_size;
86
87         /* Number of varyings */
88         u8 varyings_count;
89 };
90
91 struct etnaviv_event {
92         struct dma_fence *fence;
93         struct etnaviv_gem_submit *submit;
94
95         void (*sync_point)(struct etnaviv_gpu *gpu, struct etnaviv_event *event);
96 };
97
98 struct etnaviv_cmdbuf_suballoc;
99 struct etnaviv_cmdbuf;
100
101 #define ETNA_NR_EVENTS 30
102
103 struct etnaviv_gpu {
104         struct drm_device *drm;
105         struct thermal_cooling_device *cooling;
106         struct device *dev;
107         struct mutex lock;
108         struct etnaviv_chip_identity identity;
109         struct etnaviv_file_private *lastctx;
110         struct workqueue_struct *wq;
111         struct drm_gpu_scheduler sched;
112
113         /* 'ring'-buffer: */
114         struct etnaviv_cmdbuf buffer;
115         int exec_state;
116
117         /* bus base address of memory  */
118         u32 memory_base;
119
120         /* event management: */
121         DECLARE_BITMAP(event_bitmap, ETNA_NR_EVENTS);
122         struct etnaviv_event event[ETNA_NR_EVENTS];
123         struct completion event_free;
124         spinlock_t event_spinlock;
125
126         u32 idle_mask;
127
128         /* Fencing support */
129         struct mutex fence_idr_lock;
130         struct idr fence_idr;
131         u32 next_fence;
132         u32 active_fence;
133         u32 completed_fence;
134         wait_queue_head_t fence_event;
135         u64 fence_context;
136         spinlock_t fence_spinlock;
137
138         /* worker for handling 'sync' points: */
139         struct work_struct sync_point_work;
140         int sync_point_event;
141
142         void __iomem *mmio;
143         int irq;
144
145         struct etnaviv_iommu *mmu;
146         struct etnaviv_cmdbuf_suballoc *cmdbuf_suballoc;
147
148         /* Power Control: */
149         struct clk *clk_bus;
150         struct clk *clk_reg;
151         struct clk *clk_core;
152         struct clk *clk_shader;
153
154         unsigned int freq_scale;
155         unsigned long base_rate_core;
156         unsigned long base_rate_shader;
157 };
158
159 static inline void gpu_write(struct etnaviv_gpu *gpu, u32 reg, u32 data)
160 {
161         etnaviv_writel(data, gpu->mmio + reg);
162 }
163
164 static inline u32 gpu_read(struct etnaviv_gpu *gpu, u32 reg)
165 {
166         return etnaviv_readl(gpu->mmio + reg);
167 }
168
169 static inline bool fence_completed(struct etnaviv_gpu *gpu, u32 fence)
170 {
171         return fence_after_eq(gpu->completed_fence, fence);
172 }
173
174 int etnaviv_gpu_get_param(struct etnaviv_gpu *gpu, u32 param, u64 *value);
175
176 int etnaviv_gpu_init(struct etnaviv_gpu *gpu);
177
178 #ifdef CONFIG_DEBUG_FS
179 int etnaviv_gpu_debugfs(struct etnaviv_gpu *gpu, struct seq_file *m);
180 #endif
181
182 void etnaviv_gpu_recover_hang(struct etnaviv_gpu *gpu);
183 void etnaviv_gpu_retire(struct etnaviv_gpu *gpu);
184 int etnaviv_gpu_wait_fence_interruptible(struct etnaviv_gpu *gpu,
185         u32 fence, struct timespec *timeout);
186 int etnaviv_gpu_wait_obj_inactive(struct etnaviv_gpu *gpu,
187         struct etnaviv_gem_object *etnaviv_obj, struct timespec *timeout);
188 struct dma_fence *etnaviv_gpu_submit(struct etnaviv_gem_submit *submit);
189 int etnaviv_gpu_pm_get_sync(struct etnaviv_gpu *gpu);
190 void etnaviv_gpu_pm_put(struct etnaviv_gpu *gpu);
191 int etnaviv_gpu_wait_idle(struct etnaviv_gpu *gpu, unsigned int timeout_ms);
192 void etnaviv_gpu_start_fe(struct etnaviv_gpu *gpu, u32 address, u16 prefetch);
193
194 extern struct platform_driver etnaviv_gpu_driver;
195
196 #endif /* __ETNAVIV_GPU_H__ */