Merge branch 'upstream-linus' of git://git.kernel.org/pub/scm/linux/kernel/git/jgarzi...
[sfrench/cifs-2.6.git] / drivers / ata / ahci.c
1 /*
2  *  ahci.c - AHCI SATA support
3  *
4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *  Copyright 2004-2005 Red Hat, Inc.
9  *
10  *
11  *  This program is free software; you can redistribute it and/or modify
12  *  it under the terms of the GNU General Public License as published by
13  *  the Free Software Foundation; either version 2, or (at your option)
14  *  any later version.
15  *
16  *  This program is distributed in the hope that it will be useful,
17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  *  GNU General Public License for more details.
20  *
21  *  You should have received a copy of the GNU General Public License
22  *  along with this program; see the file COPYING.  If not, write to
23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
24  *
25  *
26  * libata documentation is available via 'make {ps|pdf}docs',
27  * as Documentation/DocBook/libata.*
28  *
29  * AHCI hardware documentation:
30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
32  *
33  */
34
35 #include <linux/kernel.h>
36 #include <linux/module.h>
37 #include <linux/pci.h>
38 #include <linux/init.h>
39 #include <linux/blkdev.h>
40 #include <linux/delay.h>
41 #include <linux/interrupt.h>
42 #include <linux/dma-mapping.h>
43 #include <linux/device.h>
44 #include <linux/dmi.h>
45 #include <linux/gfp.h>
46 #include <scsi/scsi_host.h>
47 #include <scsi/scsi_cmnd.h>
48 #include <linux/libata.h>
49 #include "ahci.h"
50
51 #define DRV_NAME        "ahci"
52 #define DRV_VERSION     "3.0"
53
54 enum {
55         AHCI_PCI_BAR            = 5,
56 };
57
58 enum board_ids {
59         /* board IDs by feature in alphabetical order */
60         board_ahci,
61         board_ahci_ign_iferr,
62         board_ahci_nosntf,
63
64         /* board IDs for specific chipsets in alphabetical order */
65         board_ahci_mcp65,
66         board_ahci_mcp77,
67         board_ahci_mcp89,
68         board_ahci_mv,
69         board_ahci_sb600,
70         board_ahci_sb700,       /* for SB700 and SB800 */
71         board_ahci_vt8251,
72
73         /* aliases */
74         board_ahci_mcp_linux    = board_ahci_mcp65,
75         board_ahci_mcp67        = board_ahci_mcp65,
76         board_ahci_mcp73        = board_ahci_mcp65,
77         board_ahci_mcp79        = board_ahci_mcp77,
78 };
79
80 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
81 static int ahci_sb600_softreset(struct ata_link *link, unsigned int *class,
82                           unsigned long deadline);
83 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
84                                  unsigned long deadline);
85 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
86                                 unsigned long deadline);
87 #ifdef CONFIG_PM
88 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
89 static int ahci_pci_device_resume(struct pci_dev *pdev);
90 #endif
91
92 static struct ata_port_operations ahci_vt8251_ops = {
93         .inherits               = &ahci_ops,
94         .hardreset              = ahci_vt8251_hardreset,
95 };
96
97 static struct ata_port_operations ahci_p5wdh_ops = {
98         .inherits               = &ahci_ops,
99         .hardreset              = ahci_p5wdh_hardreset,
100 };
101
102 static struct ata_port_operations ahci_sb600_ops = {
103         .inherits               = &ahci_ops,
104         .softreset              = ahci_sb600_softreset,
105         .pmp_softreset          = ahci_sb600_softreset,
106 };
107
108 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
109
110 static const struct ata_port_info ahci_port_info[] = {
111         /* by features */
112         [board_ahci] =
113         {
114                 .flags          = AHCI_FLAG_COMMON,
115                 .pio_mask       = ATA_PIO4,
116                 .udma_mask      = ATA_UDMA6,
117                 .port_ops       = &ahci_ops,
118         },
119         [board_ahci_ign_iferr] =
120         {
121                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
122                 .flags          = AHCI_FLAG_COMMON,
123                 .pio_mask       = ATA_PIO4,
124                 .udma_mask      = ATA_UDMA6,
125                 .port_ops       = &ahci_ops,
126         },
127         [board_ahci_nosntf] =
128         {
129                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
130                 .flags          = AHCI_FLAG_COMMON,
131                 .pio_mask       = ATA_PIO4,
132                 .udma_mask      = ATA_UDMA6,
133                 .port_ops       = &ahci_ops,
134         },
135         /* by chipsets */
136         [board_ahci_mcp65] =
137         {
138                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
139                                  AHCI_HFLAG_YES_NCQ),
140                 .flags          = AHCI_FLAG_COMMON,
141                 .pio_mask       = ATA_PIO4,
142                 .udma_mask      = ATA_UDMA6,
143                 .port_ops       = &ahci_ops,
144         },
145         [board_ahci_mcp77] =
146         {
147                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
148                 .flags          = AHCI_FLAG_COMMON,
149                 .pio_mask       = ATA_PIO4,
150                 .udma_mask      = ATA_UDMA6,
151                 .port_ops       = &ahci_ops,
152         },
153         [board_ahci_mcp89] =
154         {
155                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
156                 .flags          = AHCI_FLAG_COMMON,
157                 .pio_mask       = ATA_PIO4,
158                 .udma_mask      = ATA_UDMA6,
159                 .port_ops       = &ahci_ops,
160         },
161         [board_ahci_mv] =
162         {
163                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
164                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
165                 .flags          = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
166                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA,
167                 .pio_mask       = ATA_PIO4,
168                 .udma_mask      = ATA_UDMA6,
169                 .port_ops       = &ahci_ops,
170         },
171         [board_ahci_sb600] =
172         {
173                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
174                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
175                                  AHCI_HFLAG_32BIT_ONLY),
176                 .flags          = AHCI_FLAG_COMMON,
177                 .pio_mask       = ATA_PIO4,
178                 .udma_mask      = ATA_UDMA6,
179                 .port_ops       = &ahci_sb600_ops,
180         },
181         [board_ahci_sb700] =    /* for SB700 and SB800 */
182         {
183                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
184                 .flags          = AHCI_FLAG_COMMON,
185                 .pio_mask       = ATA_PIO4,
186                 .udma_mask      = ATA_UDMA6,
187                 .port_ops       = &ahci_sb600_ops,
188         },
189         [board_ahci_vt8251] =
190         {
191                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
192                 .flags          = AHCI_FLAG_COMMON,
193                 .pio_mask       = ATA_PIO4,
194                 .udma_mask      = ATA_UDMA6,
195                 .port_ops       = &ahci_vt8251_ops,
196         },
197 };
198
199 static const struct pci_device_id ahci_pci_tbl[] = {
200         /* Intel */
201         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
202         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
203         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
204         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
205         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
206         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
207         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
208         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
209         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
210         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
211         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
212         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
213         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
214         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
215         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
216         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
217         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
218         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
219         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
220         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
221         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
222         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
223         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
224         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
225         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
226         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
227         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
228         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
229         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
230         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
231         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
232         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
233         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
234         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
235         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
236         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
237         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
238         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
239         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
240         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
241         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
242         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
243         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
244         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
245         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
246         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
247
248         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
249         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
250           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
251
252         /* ATI */
253         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
254         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
255         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
256         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
257         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
258         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
259         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
260
261         /* AMD */
262         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
263         /* AMD is using RAID class only for ahci controllers */
264         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
265           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
266
267         /* VIA */
268         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
269         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
270
271         /* NVIDIA */
272         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
273         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
274         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
275         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
276         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
277         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
278         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
279         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
280         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
281         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
282         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
283         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
284         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
285         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
286         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
287         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
288         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
289         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
290         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
291         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
292         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
293         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
294         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
295         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
296         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
297         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
298         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
299         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
300         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
301         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
302         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
303         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
304         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
305         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
306         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
307         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
308         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
309         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
310         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
311         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
312         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
313         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
314         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
315         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
316         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
317         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
318         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
319         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
320         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
321         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
322         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
323         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
324         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
325         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
326         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
327         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
328         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
329         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
330         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
331         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
332         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
333         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
334         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
335         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
336         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
337         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
338         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
339         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
340         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
341         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
342         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
343         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
344         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
345         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
346         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
347         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
348         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
349         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
350         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
351         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
352         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
353         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
354         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
355         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
356
357         /* SiS */
358         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
359         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
360         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
361
362         /* Marvell */
363         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
364         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
365
366         /* Promise */
367         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
368
369         /* Generic, PCI class code for AHCI */
370         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
371           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
372
373         { }     /* terminate list */
374 };
375
376
377 static struct pci_driver ahci_pci_driver = {
378         .name                   = DRV_NAME,
379         .id_table               = ahci_pci_tbl,
380         .probe                  = ahci_init_one,
381         .remove                 = ata_pci_remove_one,
382 #ifdef CONFIG_PM
383         .suspend                = ahci_pci_device_suspend,
384         .resume                 = ahci_pci_device_resume,
385 #endif
386 };
387
388 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
389 static int marvell_enable;
390 #else
391 static int marvell_enable = 1;
392 #endif
393 module_param(marvell_enable, int, 0644);
394 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
395
396
397 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
398                                          struct ahci_host_priv *hpriv)
399 {
400         unsigned int force_port_map = 0;
401         unsigned int mask_port_map = 0;
402
403         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
404                 dev_info(&pdev->dev, "JMB361 has only one port\n");
405                 force_port_map = 1;
406         }
407
408         /*
409          * Temporary Marvell 6145 hack: PATA port presence
410          * is asserted through the standard AHCI port
411          * presence register, as bit 4 (counting from 0)
412          */
413         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
414                 if (pdev->device == 0x6121)
415                         mask_port_map = 0x3;
416                 else
417                         mask_port_map = 0xf;
418                 dev_info(&pdev->dev,
419                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
420         }
421
422         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
423                                  mask_port_map);
424 }
425
426 static int ahci_pci_reset_controller(struct ata_host *host)
427 {
428         struct pci_dev *pdev = to_pci_dev(host->dev);
429
430         ahci_reset_controller(host);
431
432         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
433                 struct ahci_host_priv *hpriv = host->private_data;
434                 u16 tmp16;
435
436                 /* configure PCS */
437                 pci_read_config_word(pdev, 0x92, &tmp16);
438                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
439                         tmp16 |= hpriv->port_map;
440                         pci_write_config_word(pdev, 0x92, tmp16);
441                 }
442         }
443
444         return 0;
445 }
446
447 static void ahci_pci_init_controller(struct ata_host *host)
448 {
449         struct ahci_host_priv *hpriv = host->private_data;
450         struct pci_dev *pdev = to_pci_dev(host->dev);
451         void __iomem *port_mmio;
452         u32 tmp;
453         int mv;
454
455         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
456                 if (pdev->device == 0x6121)
457                         mv = 2;
458                 else
459                         mv = 4;
460                 port_mmio = __ahci_port_base(host, mv);
461
462                 writel(0, port_mmio + PORT_IRQ_MASK);
463
464                 /* clear port IRQ */
465                 tmp = readl(port_mmio + PORT_IRQ_STAT);
466                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
467                 if (tmp)
468                         writel(tmp, port_mmio + PORT_IRQ_STAT);
469         }
470
471         ahci_init_controller(host);
472 }
473
474 static int ahci_sb600_check_ready(struct ata_link *link)
475 {
476         void __iomem *port_mmio = ahci_port_base(link->ap);
477         u8 status = readl(port_mmio + PORT_TFDATA) & 0xFF;
478         u32 irq_status = readl(port_mmio + PORT_IRQ_STAT);
479
480         /*
481          * There is no need to check TFDATA if BAD PMP is found due to HW bug,
482          * which can save timeout delay.
483          */
484         if (irq_status & PORT_IRQ_BAD_PMP)
485                 return -EIO;
486
487         return ata_check_ready(status);
488 }
489
490 static int ahci_sb600_softreset(struct ata_link *link, unsigned int *class,
491                                 unsigned long deadline)
492 {
493         struct ata_port *ap = link->ap;
494         void __iomem *port_mmio = ahci_port_base(ap);
495         int pmp = sata_srst_pmp(link);
496         int rc;
497         u32 irq_sts;
498
499         DPRINTK("ENTER\n");
500
501         rc = ahci_do_softreset(link, class, pmp, deadline,
502                                ahci_sb600_check_ready);
503
504         /*
505          * Soft reset fails on some ATI chips with IPMS set when PMP
506          * is enabled but SATA HDD/ODD is connected to SATA port,
507          * do soft reset again to port 0.
508          */
509         if (rc == -EIO) {
510                 irq_sts = readl(port_mmio + PORT_IRQ_STAT);
511                 if (irq_sts & PORT_IRQ_BAD_PMP) {
512                         ata_link_printk(link, KERN_WARNING,
513                                         "applying SB600 PMP SRST workaround "
514                                         "and retrying\n");
515                         rc = ahci_do_softreset(link, class, 0, deadline,
516                                                ahci_check_ready);
517                 }
518         }
519
520         return rc;
521 }
522
523 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
524                                  unsigned long deadline)
525 {
526         struct ata_port *ap = link->ap;
527         bool online;
528         int rc;
529
530         DPRINTK("ENTER\n");
531
532         ahci_stop_engine(ap);
533
534         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
535                                  deadline, &online, NULL);
536
537         ahci_start_engine(ap);
538
539         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
540
541         /* vt8251 doesn't clear BSY on signature FIS reception,
542          * request follow-up softreset.
543          */
544         return online ? -EAGAIN : rc;
545 }
546
547 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
548                                 unsigned long deadline)
549 {
550         struct ata_port *ap = link->ap;
551         struct ahci_port_priv *pp = ap->private_data;
552         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
553         struct ata_taskfile tf;
554         bool online;
555         int rc;
556
557         ahci_stop_engine(ap);
558
559         /* clear D2H reception area to properly wait for D2H FIS */
560         ata_tf_init(link->device, &tf);
561         tf.command = 0x80;
562         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
563
564         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
565                                  deadline, &online, NULL);
566
567         ahci_start_engine(ap);
568
569         /* The pseudo configuration device on SIMG4726 attached to
570          * ASUS P5W-DH Deluxe doesn't send signature FIS after
571          * hardreset if no device is attached to the first downstream
572          * port && the pseudo device locks up on SRST w/ PMP==0.  To
573          * work around this, wait for !BSY only briefly.  If BSY isn't
574          * cleared, perform CLO and proceed to IDENTIFY (achieved by
575          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
576          *
577          * Wait for two seconds.  Devices attached to downstream port
578          * which can't process the following IDENTIFY after this will
579          * have to be reset again.  For most cases, this should
580          * suffice while making probing snappish enough.
581          */
582         if (online) {
583                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
584                                           ahci_check_ready);
585                 if (rc)
586                         ahci_kick_engine(ap);
587         }
588         return rc;
589 }
590
591 #ifdef CONFIG_PM
592 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
593 {
594         struct ata_host *host = dev_get_drvdata(&pdev->dev);
595         struct ahci_host_priv *hpriv = host->private_data;
596         void __iomem *mmio = hpriv->mmio;
597         u32 ctl;
598
599         if (mesg.event & PM_EVENT_SUSPEND &&
600             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
601                 dev_printk(KERN_ERR, &pdev->dev,
602                            "BIOS update required for suspend/resume\n");
603                 return -EIO;
604         }
605
606         if (mesg.event & PM_EVENT_SLEEP) {
607                 /* AHCI spec rev1.1 section 8.3.3:
608                  * Software must disable interrupts prior to requesting a
609                  * transition of the HBA to D3 state.
610                  */
611                 ctl = readl(mmio + HOST_CTL);
612                 ctl &= ~HOST_IRQ_EN;
613                 writel(ctl, mmio + HOST_CTL);
614                 readl(mmio + HOST_CTL); /* flush */
615         }
616
617         return ata_pci_device_suspend(pdev, mesg);
618 }
619
620 static int ahci_pci_device_resume(struct pci_dev *pdev)
621 {
622         struct ata_host *host = dev_get_drvdata(&pdev->dev);
623         int rc;
624
625         rc = ata_pci_device_do_resume(pdev);
626         if (rc)
627                 return rc;
628
629         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
630                 rc = ahci_pci_reset_controller(host);
631                 if (rc)
632                         return rc;
633
634                 ahci_pci_init_controller(host);
635         }
636
637         ata_host_resume(host);
638
639         return 0;
640 }
641 #endif
642
643 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
644 {
645         int rc;
646
647         if (using_dac &&
648             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
649                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
650                 if (rc) {
651                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
652                         if (rc) {
653                                 dev_printk(KERN_ERR, &pdev->dev,
654                                            "64-bit DMA enable failed\n");
655                                 return rc;
656                         }
657                 }
658         } else {
659                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
660                 if (rc) {
661                         dev_printk(KERN_ERR, &pdev->dev,
662                                    "32-bit DMA enable failed\n");
663                         return rc;
664                 }
665                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
666                 if (rc) {
667                         dev_printk(KERN_ERR, &pdev->dev,
668                                    "32-bit consistent DMA enable failed\n");
669                         return rc;
670                 }
671         }
672         return 0;
673 }
674
675 static void ahci_pci_print_info(struct ata_host *host)
676 {
677         struct pci_dev *pdev = to_pci_dev(host->dev);
678         u16 cc;
679         const char *scc_s;
680
681         pci_read_config_word(pdev, 0x0a, &cc);
682         if (cc == PCI_CLASS_STORAGE_IDE)
683                 scc_s = "IDE";
684         else if (cc == PCI_CLASS_STORAGE_SATA)
685                 scc_s = "SATA";
686         else if (cc == PCI_CLASS_STORAGE_RAID)
687                 scc_s = "RAID";
688         else
689                 scc_s = "unknown";
690
691         ahci_print_info(host, scc_s);
692 }
693
694 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
695  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
696  * support PMP and the 4726 either directly exports the device
697  * attached to the first downstream port or acts as a hardware storage
698  * controller and emulate a single ATA device (can be RAID 0/1 or some
699  * other configuration).
700  *
701  * When there's no device attached to the first downstream port of the
702  * 4726, "Config Disk" appears, which is a pseudo ATA device to
703  * configure the 4726.  However, ATA emulation of the device is very
704  * lame.  It doesn't send signature D2H Reg FIS after the initial
705  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
706  *
707  * The following function works around the problem by always using
708  * hardreset on the port and not depending on receiving signature FIS
709  * afterward.  If signature FIS isn't received soon, ATA class is
710  * assumed without follow-up softreset.
711  */
712 static void ahci_p5wdh_workaround(struct ata_host *host)
713 {
714         static struct dmi_system_id sysids[] = {
715                 {
716                         .ident = "P5W DH Deluxe",
717                         .matches = {
718                                 DMI_MATCH(DMI_SYS_VENDOR,
719                                           "ASUSTEK COMPUTER INC"),
720                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
721                         },
722                 },
723                 { }
724         };
725         struct pci_dev *pdev = to_pci_dev(host->dev);
726
727         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
728             dmi_check_system(sysids)) {
729                 struct ata_port *ap = host->ports[1];
730
731                 dev_printk(KERN_INFO, &pdev->dev, "enabling ASUS P5W DH "
732                            "Deluxe on-board SIMG4726 workaround\n");
733
734                 ap->ops = &ahci_p5wdh_ops;
735                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
736         }
737 }
738
739 /* only some SB600 ahci controllers can do 64bit DMA */
740 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
741 {
742         static const struct dmi_system_id sysids[] = {
743                 /*
744                  * The oldest version known to be broken is 0901 and
745                  * working is 1501 which was released on 2007-10-26.
746                  * Enable 64bit DMA on 1501 and anything newer.
747                  *
748                  * Please read bko#9412 for more info.
749                  */
750                 {
751                         .ident = "ASUS M2A-VM",
752                         .matches = {
753                                 DMI_MATCH(DMI_BOARD_VENDOR,
754                                           "ASUSTeK Computer INC."),
755                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
756                         },
757                         .driver_data = "20071026",      /* yyyymmdd */
758                 },
759                 /*
760                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
761                  * support 64bit DMA.
762                  *
763                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
764                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
765                  * This spelling mistake was fixed in BIOS version 1.5, so
766                  * 1.5 and later have the Manufacturer as
767                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
768                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
769                  *
770                  * BIOS versions earlier than 1.9 had a Board Product Name
771                  * DMI field of "MS-7376". This was changed to be
772                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
773                  * match on DMI_BOARD_NAME of "MS-7376".
774                  */
775                 {
776                         .ident = "MSI K9A2 Platinum",
777                         .matches = {
778                                 DMI_MATCH(DMI_BOARD_VENDOR,
779                                           "MICRO-STAR INTER"),
780                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
781                         },
782                 },
783                 { }
784         };
785         const struct dmi_system_id *match;
786         int year, month, date;
787         char buf[9];
788
789         match = dmi_first_match(sysids);
790         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
791             !match)
792                 return false;
793
794         if (!match->driver_data)
795                 goto enable_64bit;
796
797         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
798         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
799
800         if (strcmp(buf, match->driver_data) >= 0)
801                 goto enable_64bit;
802         else {
803                 dev_printk(KERN_WARNING, &pdev->dev, "%s: BIOS too old, "
804                            "forcing 32bit DMA, update BIOS\n", match->ident);
805                 return false;
806         }
807
808 enable_64bit:
809         dev_printk(KERN_WARNING, &pdev->dev, "%s: enabling 64bit DMA\n",
810                    match->ident);
811         return true;
812 }
813
814 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
815 {
816         static const struct dmi_system_id broken_systems[] = {
817                 {
818                         .ident = "HP Compaq nx6310",
819                         .matches = {
820                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
821                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
822                         },
823                         /* PCI slot number of the controller */
824                         .driver_data = (void *)0x1FUL,
825                 },
826                 {
827                         .ident = "HP Compaq 6720s",
828                         .matches = {
829                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
830                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
831                         },
832                         /* PCI slot number of the controller */
833                         .driver_data = (void *)0x1FUL,
834                 },
835
836                 { }     /* terminate list */
837         };
838         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
839
840         if (dmi) {
841                 unsigned long slot = (unsigned long)dmi->driver_data;
842                 /* apply the quirk only to on-board controllers */
843                 return slot == PCI_SLOT(pdev->devfn);
844         }
845
846         return false;
847 }
848
849 static bool ahci_broken_suspend(struct pci_dev *pdev)
850 {
851         static const struct dmi_system_id sysids[] = {
852                 /*
853                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
854                  * to the harddisk doesn't become online after
855                  * resuming from STR.  Warn and fail suspend.
856                  *
857                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
858                  *
859                  * Use dates instead of versions to match as HP is
860                  * apparently recycling both product and version
861                  * strings.
862                  *
863                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
864                  */
865                 {
866                         .ident = "dv4",
867                         .matches = {
868                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
869                                 DMI_MATCH(DMI_PRODUCT_NAME,
870                                           "HP Pavilion dv4 Notebook PC"),
871                         },
872                         .driver_data = "20090105",      /* F.30 */
873                 },
874                 {
875                         .ident = "dv5",
876                         .matches = {
877                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
878                                 DMI_MATCH(DMI_PRODUCT_NAME,
879                                           "HP Pavilion dv5 Notebook PC"),
880                         },
881                         .driver_data = "20090506",      /* F.16 */
882                 },
883                 {
884                         .ident = "dv6",
885                         .matches = {
886                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
887                                 DMI_MATCH(DMI_PRODUCT_NAME,
888                                           "HP Pavilion dv6 Notebook PC"),
889                         },
890                         .driver_data = "20090423",      /* F.21 */
891                 },
892                 {
893                         .ident = "HDX18",
894                         .matches = {
895                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
896                                 DMI_MATCH(DMI_PRODUCT_NAME,
897                                           "HP HDX18 Notebook PC"),
898                         },
899                         .driver_data = "20090430",      /* F.23 */
900                 },
901                 /*
902                  * Acer eMachines G725 has the same problem.  BIOS
903                  * V1.03 is known to be broken.  V3.04 is known to
904                  * work.  Inbetween, there are V1.06, V2.06 and V3.03
905                  * that we don't have much idea about.  For now,
906                  * blacklist anything older than V3.04.
907                  *
908                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
909                  */
910                 {
911                         .ident = "G725",
912                         .matches = {
913                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
914                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
915                         },
916                         .driver_data = "20091216",      /* V3.04 */
917                 },
918                 { }     /* terminate list */
919         };
920         const struct dmi_system_id *dmi = dmi_first_match(sysids);
921         int year, month, date;
922         char buf[9];
923
924         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
925                 return false;
926
927         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
928         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
929
930         return strcmp(buf, dmi->driver_data) < 0;
931 }
932
933 static bool ahci_broken_online(struct pci_dev *pdev)
934 {
935 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
936         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
937         static const struct dmi_system_id sysids[] = {
938                 /*
939                  * There are several gigabyte boards which use
940                  * SIMG5723s configured as hardware RAID.  Certain
941                  * 5723 firmware revisions shipped there keep the link
942                  * online but fail to answer properly to SRST or
943                  * IDENTIFY when no device is attached downstream
944                  * causing libata to retry quite a few times leading
945                  * to excessive detection delay.
946                  *
947                  * As these firmwares respond to the second reset try
948                  * with invalid device signature, considering unknown
949                  * sig as offline works around the problem acceptably.
950                  */
951                 {
952                         .ident = "EP45-DQ6",
953                         .matches = {
954                                 DMI_MATCH(DMI_BOARD_VENDOR,
955                                           "Gigabyte Technology Co., Ltd."),
956                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
957                         },
958                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
959                 },
960                 {
961                         .ident = "EP45-DS5",
962                         .matches = {
963                                 DMI_MATCH(DMI_BOARD_VENDOR,
964                                           "Gigabyte Technology Co., Ltd."),
965                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
966                         },
967                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
968                 },
969                 { }     /* terminate list */
970         };
971 #undef ENCODE_BUSDEVFN
972         const struct dmi_system_id *dmi = dmi_first_match(sysids);
973         unsigned int val;
974
975         if (!dmi)
976                 return false;
977
978         val = (unsigned long)dmi->driver_data;
979
980         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
981 }
982
983 #ifdef CONFIG_ATA_ACPI
984 static void ahci_gtf_filter_workaround(struct ata_host *host)
985 {
986         static const struct dmi_system_id sysids[] = {
987                 /*
988                  * Aspire 3810T issues a bunch of SATA enable commands
989                  * via _GTF including an invalid one and one which is
990                  * rejected by the device.  Among the successful ones
991                  * is FPDMA non-zero offset enable which when enabled
992                  * only on the drive side leads to NCQ command
993                  * failures.  Filter it out.
994                  */
995                 {
996                         .ident = "Aspire 3810T",
997                         .matches = {
998                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
999                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1000                         },
1001                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1002                 },
1003                 { }
1004         };
1005         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1006         unsigned int filter;
1007         int i;
1008
1009         if (!dmi)
1010                 return;
1011
1012         filter = (unsigned long)dmi->driver_data;
1013         dev_printk(KERN_INFO, host->dev,
1014                    "applying extra ACPI _GTF filter 0x%x for %s\n",
1015                    filter, dmi->ident);
1016
1017         for (i = 0; i < host->n_ports; i++) {
1018                 struct ata_port *ap = host->ports[i];
1019                 struct ata_link *link;
1020                 struct ata_device *dev;
1021
1022                 ata_for_each_link(link, ap, EDGE)
1023                         ata_for_each_dev(dev, link, ALL)
1024                                 dev->gtf_filter |= filter;
1025         }
1026 }
1027 #else
1028 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1029 {}
1030 #endif
1031
1032 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1033 {
1034         static int printed_version;
1035         unsigned int board_id = ent->driver_data;
1036         struct ata_port_info pi = ahci_port_info[board_id];
1037         const struct ata_port_info *ppi[] = { &pi, NULL };
1038         struct device *dev = &pdev->dev;
1039         struct ahci_host_priv *hpriv;
1040         struct ata_host *host;
1041         int n_ports, i, rc;
1042
1043         VPRINTK("ENTER\n");
1044
1045         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1046
1047         if (!printed_version++)
1048                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1049
1050         /* The AHCI driver can only drive the SATA ports, the PATA driver
1051            can drive them all so if both drivers are selected make sure
1052            AHCI stays out of the way */
1053         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1054                 return -ENODEV;
1055
1056         /*
1057          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1058          * ahci, use ata_generic instead.
1059          */
1060         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1061             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1062             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1063             pdev->subsystem_device == 0xcb89)
1064                 return -ENODEV;
1065
1066         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1067          * At the moment, we can only use the AHCI mode. Let the users know
1068          * that for SAS drives they're out of luck.
1069          */
1070         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1071                 dev_printk(KERN_INFO, &pdev->dev, "PDC42819 "
1072                            "can only drive SATA devices with this driver\n");
1073
1074         /* acquire resources */
1075         rc = pcim_enable_device(pdev);
1076         if (rc)
1077                 return rc;
1078
1079         /* AHCI controllers often implement SFF compatible interface.
1080          * Grab all PCI BARs just in case.
1081          */
1082         rc = pcim_iomap_regions_request_all(pdev, 1 << AHCI_PCI_BAR, DRV_NAME);
1083         if (rc == -EBUSY)
1084                 pcim_pin_device(pdev);
1085         if (rc)
1086                 return rc;
1087
1088         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1089             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1090                 u8 map;
1091
1092                 /* ICH6s share the same PCI ID for both piix and ahci
1093                  * modes.  Enabling ahci mode while MAP indicates
1094                  * combined mode is a bad idea.  Yield to ata_piix.
1095                  */
1096                 pci_read_config_byte(pdev, ICH_MAP, &map);
1097                 if (map & 0x3) {
1098                         dev_printk(KERN_INFO, &pdev->dev, "controller is in "
1099                                    "combined mode, can't enable AHCI mode\n");
1100                         return -ENODEV;
1101                 }
1102         }
1103
1104         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1105         if (!hpriv)
1106                 return -ENOMEM;
1107         hpriv->flags |= (unsigned long)pi.private_data;
1108
1109         /* MCP65 revision A1 and A2 can't do MSI */
1110         if (board_id == board_ahci_mcp65 &&
1111             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1112                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1113
1114         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1115         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1116                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1117
1118         /* only some SB600s can do 64bit DMA */
1119         if (ahci_sb600_enable_64bit(pdev))
1120                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1121
1122         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1123                 pci_intx(pdev, 1);
1124
1125         hpriv->mmio = pcim_iomap_table(pdev)[AHCI_PCI_BAR];
1126
1127         /* save initial config */
1128         ahci_pci_save_initial_config(pdev, hpriv);
1129
1130         /* prepare host */
1131         if (hpriv->cap & HOST_CAP_NCQ) {
1132                 pi.flags |= ATA_FLAG_NCQ;
1133                 /*
1134                  * Auto-activate optimization is supposed to be
1135                  * supported on all AHCI controllers indicating NCQ
1136                  * capability, but it seems to be broken on some
1137                  * chipsets including NVIDIAs.
1138                  */
1139                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1140                         pi.flags |= ATA_FLAG_FPDMA_AA;
1141         }
1142
1143         if (hpriv->cap & HOST_CAP_PMP)
1144                 pi.flags |= ATA_FLAG_PMP;
1145
1146         ahci_set_em_messages(hpriv, &pi);
1147
1148         if (ahci_broken_system_poweroff(pdev)) {
1149                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1150                 dev_info(&pdev->dev,
1151                         "quirky BIOS, skipping spindown on poweroff\n");
1152         }
1153
1154         if (ahci_broken_suspend(pdev)) {
1155                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1156                 dev_printk(KERN_WARNING, &pdev->dev,
1157                            "BIOS update required for suspend/resume\n");
1158         }
1159
1160         if (ahci_broken_online(pdev)) {
1161                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1162                 dev_info(&pdev->dev,
1163                          "online status unreliable, applying workaround\n");
1164         }
1165
1166         /* CAP.NP sometimes indicate the index of the last enabled
1167          * port, at other times, that of the last possible port, so
1168          * determining the maximum port number requires looking at
1169          * both CAP.NP and port_map.
1170          */
1171         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1172
1173         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1174         if (!host)
1175                 return -ENOMEM;
1176         host->private_data = hpriv;
1177
1178         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1179                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1180         else
1181                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1182
1183         if (pi.flags & ATA_FLAG_EM)
1184                 ahci_reset_em(host);
1185
1186         for (i = 0; i < host->n_ports; i++) {
1187                 struct ata_port *ap = host->ports[i];
1188
1189                 ata_port_pbar_desc(ap, AHCI_PCI_BAR, -1, "abar");
1190                 ata_port_pbar_desc(ap, AHCI_PCI_BAR,
1191                                    0x100 + ap->port_no * 0x80, "port");
1192
1193                 /* set initial link pm policy */
1194                 ap->pm_policy = NOT_AVAILABLE;
1195
1196                 /* set enclosure management message type */
1197                 if (ap->flags & ATA_FLAG_EM)
1198                         ap->em_message_type = hpriv->em_msg_type;
1199
1200
1201                 /* disabled/not-implemented port */
1202                 if (!(hpriv->port_map & (1 << i)))
1203                         ap->ops = &ata_dummy_port_ops;
1204         }
1205
1206         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1207         ahci_p5wdh_workaround(host);
1208
1209         /* apply gtf filter quirk */
1210         ahci_gtf_filter_workaround(host);
1211
1212         /* initialize adapter */
1213         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1214         if (rc)
1215                 return rc;
1216
1217         rc = ahci_pci_reset_controller(host);
1218         if (rc)
1219                 return rc;
1220
1221         ahci_pci_init_controller(host);
1222         ahci_pci_print_info(host);
1223
1224         pci_set_master(pdev);
1225         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1226                                  &ahci_sht);
1227 }
1228
1229 static int __init ahci_init(void)
1230 {
1231         return pci_register_driver(&ahci_pci_driver);
1232 }
1233
1234 static void __exit ahci_exit(void)
1235 {
1236         pci_unregister_driver(&ahci_pci_driver);
1237 }
1238
1239
1240 MODULE_AUTHOR("Jeff Garzik");
1241 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1242 MODULE_LICENSE("GPL");
1243 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1244 MODULE_VERSION(DRV_VERSION);
1245
1246 module_init(ahci_init);
1247 module_exit(ahci_exit);