79d0a98b9d03df51b7acd6413efe494f11f9bf39
[sfrench/cifs-2.6.git] / arch / x86 / pci / numa.c
1 /*
2  * numa.c - Low-level PCI access for NUMA-Q machines
3  */
4
5 #include <linux/pci.h>
6 #include <linux/init.h>
7 #include <linux/nodemask.h>
8 #include <mach_apic.h>
9 #include "pci.h"
10
11 #define XQUAD_PORTIO_BASE 0xfe400000
12 #define XQUAD_PORTIO_QUAD 0x40000  /* 256k per quad. */
13
14 int mp_bus_id_to_node[MAX_MP_BUSSES];
15 #define BUS2QUAD(global) (mp_bus_id_to_node[global])
16
17 int mp_bus_id_to_local[MAX_MP_BUSSES];
18 #define BUS2LOCAL(global) (mp_bus_id_to_local[global])
19
20 int quad_local_to_mp_bus_id [NR_CPUS/4][4];
21 #define QUADLOCAL2BUS(quad,local) (quad_local_to_mp_bus_id[quad][local])
22
23 /* Where the IO area was mapped on multiquad, always 0 otherwise */
24 void *xquad_portio;
25 #ifdef CONFIG_X86_NUMAQ
26 EXPORT_SYMBOL(xquad_portio);
27 #endif
28
29 #define XQUAD_PORT_ADDR(port, quad) (xquad_portio + (XQUAD_PORTIO_QUAD*quad) + port)
30
31 #define PCI_CONF1_MQ_ADDRESS(bus, devfn, reg) \
32         (0x80000000 | (BUS2LOCAL(bus) << 16) | (devfn << 8) | (reg & ~3))
33
34 static void write_cf8(unsigned bus, unsigned devfn, unsigned reg)
35 {
36         unsigned val = PCI_CONF1_MQ_ADDRESS(bus, devfn, reg);
37         if (xquad_portio)
38                 writel(val, XQUAD_PORT_ADDR(0xcf8, BUS2QUAD(bus)));
39         else
40                 outl(val, 0xCF8);
41 }
42
43 static int pci_conf1_mq_read(unsigned int seg, unsigned int bus,
44                              unsigned int devfn, int reg, int len, u32 *value)
45 {
46         unsigned long flags;
47         void *adr __iomem = XQUAD_PORT_ADDR(0xcfc, BUS2QUAD(bus));
48
49         if (!value || (bus >= MAX_MP_BUSSES) || (devfn > 255) || (reg > 255))
50                 return -EINVAL;
51
52         spin_lock_irqsave(&pci_config_lock, flags);
53
54         write_cf8(bus, devfn, reg);
55
56         switch (len) {
57         case 1:
58                 if (xquad_portio)
59                         *value = readb(adr + (reg & 3));
60                 else
61                         *value = inb(0xCFC + (reg & 3));
62                 break;
63         case 2:
64                 if (xquad_portio)
65                         *value = readw(adr + (reg & 2));
66                 else
67                         *value = inw(0xCFC + (reg & 2));
68                 break;
69         case 4:
70                 if (xquad_portio)
71                         *value = readl(adr);
72                 else
73                         *value = inl(0xCFC);
74                 break;
75         }
76
77         spin_unlock_irqrestore(&pci_config_lock, flags);
78
79         return 0;
80 }
81
82 static int pci_conf1_mq_write(unsigned int seg, unsigned int bus,
83                               unsigned int devfn, int reg, int len, u32 value)
84 {
85         unsigned long flags;
86         void *adr __iomem = XQUAD_PORT_ADDR(0xcfc, BUS2QUAD(bus));
87
88         if ((bus >= MAX_MP_BUSSES) || (devfn > 255) || (reg > 255)) 
89                 return -EINVAL;
90
91         spin_lock_irqsave(&pci_config_lock, flags);
92
93         write_cf8(bus, devfn, reg);
94
95         switch (len) {
96         case 1:
97                 if (xquad_portio)
98                         writeb(value, adr + (reg & 3));
99                 else
100                         outb((u8)value, 0xCFC + (reg & 3));
101                 break;
102         case 2:
103                 if (xquad_portio)
104                         writew(value, adr + (reg & 2));
105                 else
106                         outw((u16)value, 0xCFC + (reg & 2));
107                 break;
108         case 4:
109                 if (xquad_portio)
110                         writel(value, adr + reg);
111                 else
112                         outl((u32)value, 0xCFC);
113                 break;
114         }
115
116         spin_unlock_irqrestore(&pci_config_lock, flags);
117
118         return 0;
119 }
120
121 #undef PCI_CONF1_MQ_ADDRESS
122
123 static struct pci_raw_ops pci_direct_conf1_mq = {
124         .read   = pci_conf1_mq_read,
125         .write  = pci_conf1_mq_write
126 };
127
128
129 static void __devinit pci_fixup_i450nx(struct pci_dev *d)
130 {
131         /*
132          * i450NX -- Find and scan all secondary buses on all PXB's.
133          */
134         int pxb, reg;
135         u8 busno, suba, subb;
136         int quad = BUS2QUAD(d->bus->number);
137
138         printk("PCI: Searching for i450NX host bridges on %s\n", pci_name(d));
139         reg = 0xd0;
140         for(pxb=0; pxb<2; pxb++) {
141                 pci_read_config_byte(d, reg++, &busno);
142                 pci_read_config_byte(d, reg++, &suba);
143                 pci_read_config_byte(d, reg++, &subb);
144                 DBG("i450NX PXB %d: %02x/%02x/%02x\n", pxb, busno, suba, subb);
145                 if (busno) {
146                         /* Bus A */
147                         pci_scan_bus_with_sysdata(QUADLOCAL2BUS(quad, busno));
148                 }
149                 if (suba < subb) {
150                         /* Bus B */
151                         pci_scan_bus_with_sysdata(QUADLOCAL2BUS(quad, suba+1));
152                 }
153         }
154         pcibios_last_bus = -1;
155 }
156 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82451NX, pci_fixup_i450nx);
157
158 static int __init pci_numa_init(void)
159 {
160         int quad;
161
162         raw_pci_ops = &pci_direct_conf1_mq;
163
164         if (pcibios_scanned++)
165                 return 0;
166
167         pci_root_bus = pcibios_scan_root(0);
168         if (pci_root_bus)
169                 pci_bus_add_devices(pci_root_bus);
170         if (num_online_nodes() > 1)
171                 for_each_online_node(quad) {
172                         if (quad == 0)
173                                 continue;
174                         printk("Scanning PCI bus %d for quad %d\n", 
175                                 QUADLOCAL2BUS(quad,0), quad);
176                         pci_scan_bus_with_sysdata(QUADLOCAL2BUS(quad, 0));
177                 }
178         return 0;
179 }
180
181 subsys_initcall(pci_numa_init);